JP3317387B2 - アクティブマトリクス基板およびその製造方法 - Google Patents
アクティブマトリクス基板およびその製造方法Info
- Publication number
- JP3317387B2 JP3317387B2 JP14052896A JP14052896A JP3317387B2 JP 3317387 B2 JP3317387 B2 JP 3317387B2 JP 14052896 A JP14052896 A JP 14052896A JP 14052896 A JP14052896 A JP 14052896A JP 3317387 B2 JP3317387 B2 JP 3317387B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating film
- substrate
- interlayer insulating
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、例えばテレビジョ
ン、パーソナルコンピュータ、OA(Ofiice A
utomation)機器などの表示装置として用いら
れる液晶表示装置のアクティブマトリクス基板およびそ
の製造方法に関する。
ン、パーソナルコンピュータ、OA(Ofiice A
utomation)機器などの表示装置として用いら
れる液晶表示装置のアクティブマトリクス基板およびそ
の製造方法に関する。
【0002】
【従来の技術】上述の液晶表示装置においては、液晶層
を間に挟んで対向配置される一対の基板の一方に、TF
T(薄膜トランジスタ)等のスイッチング素子を設けて
各画素に独立した電界を印加するアクティブマトリクス
型のものが知られている。
を間に挟んで対向配置される一対の基板の一方に、TF
T(薄膜トランジスタ)等のスイッチング素子を設けて
各画素に独立した電界を印加するアクティブマトリクス
型のものが知られている。
【0003】図4に、スイッチング素子としてTFTを
用いたアクティブマトリクス基板の構成の一例を示す。
用いたアクティブマトリクス基板の構成の一例を示す。
【0004】このアクティブマトリクス基板は、スイッ
チング素子であるTFT23および画素容量がマトリク
ス状に設けられている。TFTを制御する走査配線であ
るゲート信号線24はTFT23のゲート電極に接続さ
れ、そこに入力される信号によってTFT23が駆動さ
れる。TFTにデータ信号を供給する信号配線であるソ
ース信号線26はTFT23のソース電極に接続され、
そこからビデオ信号が入力される。各ゲート信号線24
とソース信号線26とは互いに交差するように設けられ
ている。TFT23のドレイン電極には画素電極および
画素容量の一方の端子が接続されている。各画素容量の
他方の端子は画素容量配線25に接続され、対向基板上
の対向電極と接続されて液晶表示装置が構成される。
チング素子であるTFT23および画素容量がマトリク
ス状に設けられている。TFTを制御する走査配線であ
るゲート信号線24はTFT23のゲート電極に接続さ
れ、そこに入力される信号によってTFT23が駆動さ
れる。TFTにデータ信号を供給する信号配線であるソ
ース信号線26はTFT23のソース電極に接続され、
そこからビデオ信号が入力される。各ゲート信号線24
とソース信号線26とは互いに交差するように設けられ
ている。TFT23のドレイン電極には画素電極および
画素容量の一方の端子が接続されている。各画素容量の
他方の端子は画素容量配線25に接続され、対向基板上
の対向電極と接続されて液晶表示装置が構成される。
【0005】図5は、このようなアクティブマトリクス
基板を用いた従来の液晶表示装置の平面図である。ま
た、図6(a)は図5のC−C’断面図であり、図6
(b)は図5のD−D’断面図である。
基板を用いた従来の液晶表示装置の平面図である。ま
た、図6(a)は図5のC−C’断面図であり、図6
(b)は図5のD−D’断面図である。
【0006】この液晶表示装置において、アクティブマ
トリクス基板は、透明絶縁性基板1上にゲート信号線2
とその分岐部であるゲート電極2が形成され、その上を
覆ってゲート絶縁膜3が形成されている。その上にはゲ
ート電極2と重畳するように半導体層4が形成され、そ
の中央部上にチャネル保護層5が形成されている。チャ
ネル保護層5の端部および半導体層4の一部を覆ってチ
ャネル保護層5の上で分断された状態で、TFTのソー
ス電極およびドレイン電極となるn+−Si層6a、6
bが形成されている。一方のn+−Si層6aの上には
ソース信号線となるITO膜7aおよび金属層8aが形
成され、他方のn+−Si層6bの上にはTFTのドレ
イン電極と画素電極11とを接続する接続電極となるI
TO膜7bおよび金属層8bが形成されている。ITO
膜7bは補助容量信号線19の上部まで延在しており、
ITO膜7b、ゲート絶縁膜3および補助容量信号線1
9の重畳部が補助容量となっている。さらに、TFT、
ゲート信号線およびソース信号線を覆って層間絶縁膜9
が形成され、層間絶縁膜9の上には画素電極となる透明
導電膜11が形成されている。この画素電極は、層間絶
縁膜9を貫くコンタクトホール10を介して、ITO膜
7bによりTFTのドレイン電極6と接続されている。
トリクス基板は、透明絶縁性基板1上にゲート信号線2
とその分岐部であるゲート電極2が形成され、その上を
覆ってゲート絶縁膜3が形成されている。その上にはゲ
ート電極2と重畳するように半導体層4が形成され、そ
の中央部上にチャネル保護層5が形成されている。チャ
ネル保護層5の端部および半導体層4の一部を覆ってチ
ャネル保護層5の上で分断された状態で、TFTのソー
ス電極およびドレイン電極となるn+−Si層6a、6
bが形成されている。一方のn+−Si層6aの上には
ソース信号線となるITO膜7aおよび金属層8aが形
成され、他方のn+−Si層6bの上にはTFTのドレ
イン電極と画素電極11とを接続する接続電極となるI
TO膜7bおよび金属層8bが形成されている。ITO
膜7bは補助容量信号線19の上部まで延在しており、
ITO膜7b、ゲート絶縁膜3および補助容量信号線1
9の重畳部が補助容量となっている。さらに、TFT、
ゲート信号線およびソース信号線を覆って層間絶縁膜9
が形成され、層間絶縁膜9の上には画素電極となる透明
導電膜11が形成されている。この画素電極は、層間絶
縁膜9を貫くコンタクトホール10を介して、ITO膜
7bによりTFTのドレイン電極6と接続されている。
【0007】この構成のアクティブマトリクス基板によ
れば、ゲート信号線およびソース信号線と、画素電極と
の間に層間絶縁膜が設けられているので、各信号線に対
して画素電極をオーバーラップさせることができる。こ
のような構造は、例えば特開昭58−172685号公
報に開示されており、これによって液晶表示装置の開口
率を向上できると共に、各信号線に起因する電界をシー
ルドして液晶の配向不良を抑制することができる。
れば、ゲート信号線およびソース信号線と、画素電極と
の間に層間絶縁膜が設けられているので、各信号線に対
して画素電極をオーバーラップさせることができる。こ
のような構造は、例えば特開昭58−172685号公
報に開示されており、これによって液晶表示装置の開口
率を向上できると共に、各信号線に起因する電界をシー
ルドして液晶の配向不良を抑制することができる。
【0008】
【発明が解決しようとする課題】ところで、上記層間絶
縁膜として有機系絶縁膜を用いた場合には、以下のよう
な問題がある。即ち、有機系絶縁膜上に直接画素電極と
なる透明導電膜、例えばITO膜をパターニングする
と、ITO膜の膜剥がれが生じる。これは、有機系絶縁
膜とITO膜との密着性が悪いためである。このような
膜剥がれが発生すると、アクティブマトリクス基板の歩
留りが低下してコスト高になり、その結果、アクティブ
マトリクス基板を用いた液晶表示装置の実用性を損なう
原因となる。これを防ぐために、例えば特開平4−16
3528号公報には、層間絶縁膜として有機系絶縁膜と
無機系絶縁膜との多層膜を用いたアクティブマトリクス
基板が提案されている。この構成によれば、有機系絶縁
膜とITO膜との間に無機系絶縁膜が設けられているの
で、ITO膜の膜剥がれを防止することができる。しか
し、このアクティブマトリクス基板の製造においては、
有機系および無機系の各絶縁膜の成膜工程が2回必要で
あり、コンタクトホール形成のためにフォトリソ工程が
2回とエッチング工程が2回必要である。このように、
従来のアクティブマトリクス基板においては、層間絶縁
膜の形成に合計6工程を必要とし、工程数が増加するた
め、液晶表示装置がコスト高になってしまうという問題
があった。
縁膜として有機系絶縁膜を用いた場合には、以下のよう
な問題がある。即ち、有機系絶縁膜上に直接画素電極と
なる透明導電膜、例えばITO膜をパターニングする
と、ITO膜の膜剥がれが生じる。これは、有機系絶縁
膜とITO膜との密着性が悪いためである。このような
膜剥がれが発生すると、アクティブマトリクス基板の歩
留りが低下してコスト高になり、その結果、アクティブ
マトリクス基板を用いた液晶表示装置の実用性を損なう
原因となる。これを防ぐために、例えば特開平4−16
3528号公報には、層間絶縁膜として有機系絶縁膜と
無機系絶縁膜との多層膜を用いたアクティブマトリクス
基板が提案されている。この構成によれば、有機系絶縁
膜とITO膜との間に無機系絶縁膜が設けられているの
で、ITO膜の膜剥がれを防止することができる。しか
し、このアクティブマトリクス基板の製造においては、
有機系および無機系の各絶縁膜の成膜工程が2回必要で
あり、コンタクトホール形成のためにフォトリソ工程が
2回とエッチング工程が2回必要である。このように、
従来のアクティブマトリクス基板においては、層間絶縁
膜の形成に合計6工程を必要とし、工程数が増加するた
め、液晶表示装置がコスト高になってしまうという問題
があった。
【0009】本発明は上記従来技術の課題を解決するべ
くなされたものであり、開口率が高く液晶の配向が良好
な液晶表示装置を実現でき、削減された製造工程により
歩留り良く作製することができるアクティブマトリクス
基板およびその製造方法を提供することを目的とする。
くなされたものであり、開口率が高く液晶の配向が良好
な液晶表示装置を実現でき、削減された製造工程により
歩留り良く作製することができるアクティブマトリクス
基板およびその製造方法を提供することを目的とする。
【0010】
【課題を解決するための手段】本発明のアクティブマト
リクス基板は、基板上に互いに交差して設けられた走査
配線および信号配線の交差部近傍にスイッチング素子が
設けられ、該走査配線、該信号配線およびスイッチング
素子を覆うように2層構造の層間絶縁膜が設けられると
共に、該層間絶縁膜の基板と反対側表面に、該層間絶縁
膜を貫くコンタクトホールを介して該スイッチング素子
と接続された画素電極が設けられ、該2層構造の層間絶
縁膜における基板側の第1層はベンゾシクロブテン層か
らなり、第2層は該第1層の表面を酸素プラズマ処理し
て得られた酸化シリコン層からなり、そのことにより上
記目的が達成される。
リクス基板は、基板上に互いに交差して設けられた走査
配線および信号配線の交差部近傍にスイッチング素子が
設けられ、該走査配線、該信号配線およびスイッチング
素子を覆うように2層構造の層間絶縁膜が設けられると
共に、該層間絶縁膜の基板と反対側表面に、該層間絶縁
膜を貫くコンタクトホールを介して該スイッチング素子
と接続された画素電極が設けられ、該2層構造の層間絶
縁膜における基板側の第1層はベンゾシクロブテン層か
らなり、第2層は該第1層の表面を酸素プラズマ処理し
て得られた酸化シリコン層からなり、そのことにより上
記目的が達成される。
【0011】本発明のアクティブマトリクス基板は、基
板上に互いに交差して設けられた走査配線および信号配
線の交差部近傍にスイッチング素子が設けられ、該走査
配線、該信号配線およびスイッチング素子を覆うように
2層構造の層間絶縁膜が設けられると共に、該層間絶縁
膜の基板と反対側表面に、該層間絶縁膜を貫くコンタク
トホールを介して該スイッチング素子と接続された画素
電極が設けられ、該2層構造の層間絶縁膜における基板
側の第1層はアクリル樹脂層からなり、第2層は該第1
層の表面にヘキサメチルジシラザンを塗布して酸素プラ
ズマ処理して得られた酸化シリコン層からなり、そのこ
とにより上記目的が達成される。
板上に互いに交差して設けられた走査配線および信号配
線の交差部近傍にスイッチング素子が設けられ、該走査
配線、該信号配線およびスイッチング素子を覆うように
2層構造の層間絶縁膜が設けられると共に、該層間絶縁
膜の基板と反対側表面に、該層間絶縁膜を貫くコンタク
トホールを介して該スイッチング素子と接続された画素
電極が設けられ、該2層構造の層間絶縁膜における基板
側の第1層はアクリル樹脂層からなり、第2層は該第1
層の表面にヘキサメチルジシラザンを塗布して酸素プラ
ズマ処理して得られた酸化シリコン層からなり、そのこ
とにより上記目的が達成される。
【0012】本発明のアクティブマトリクス基板の製造
方法は、基板上に互いに交差する走査配線および信号配
線を形成すると共に、その交差部近傍にスイッチング素
子を形成する工程と、該基板上に、感光性のベンゾシク
ロブテンを塗布して露光、現像および熱硬化を行うこと
により、該走査配線、該信号配線および該スイッチング
素子を覆うようにベンゾシクロブテン層からなる第1層
を形成すると共に、該第1層を貫くコンタクトホールを
形成する工程と、該第1層の表面を酸素プラズマ処理す
ることにより、該第1層および酸化シリコン層からなる
第2層の2層構造の層間絶縁膜を形成する工程と、該層
間絶縁膜の基板と反対側表面に画素電極を形成すること
により、該画素電極を該層間絶縁膜を貫くコンタクトホ
ールを介して該スイッチング素子と接続させる工程とを
含み、そのことにより上記目的が達成される。
方法は、基板上に互いに交差する走査配線および信号配
線を形成すると共に、その交差部近傍にスイッチング素
子を形成する工程と、該基板上に、感光性のベンゾシク
ロブテンを塗布して露光、現像および熱硬化を行うこと
により、該走査配線、該信号配線および該スイッチング
素子を覆うようにベンゾシクロブテン層からなる第1層
を形成すると共に、該第1層を貫くコンタクトホールを
形成する工程と、該第1層の表面を酸素プラズマ処理す
ることにより、該第1層および酸化シリコン層からなる
第2層の2層構造の層間絶縁膜を形成する工程と、該層
間絶縁膜の基板と反対側表面に画素電極を形成すること
により、該画素電極を該層間絶縁膜を貫くコンタクトホ
ールを介して該スイッチング素子と接続させる工程とを
含み、そのことにより上記目的が達成される。
【0013】前記第1層表面を酸素プラズマ処理する工
程を、前記画素電極の成膜装置内で行ってもよい。
程を、前記画素電極の成膜装置内で行ってもよい。
【0014】本発明のアクティブマトリクス基板の製造
方法は、基板上に互いに交差する走査配線および信号配
線を形成すると共に、その交差部近傍にスイッチング素
子を形成する工程と、該基板上に、感光性のアクリル樹
脂を塗布して露光、現像および熱硬化を行うことによ
り、該走査配線、該信号配線および該スイッチング素子
を覆うようにアクリル樹脂層からなる第1層を形成する
と共に、該第1層を貫くコンタクトホールを形成する工
程と、該第1層表面にヘキサメチルジシラザンを塗布し
て酸素プラズマ処理することにより、該第1層および酸
化シリコン層からなる第2層の2層構造の層間絶縁膜を
形成する工程と、該層間絶縁膜の基板と反対側表面に画
素電極を形成することにより、該画素電極を該層間絶縁
膜を貫くコンタクトホールを介して該スイッチング素子
と接続させる工程とを含み、そのことにより上記目的が
達成される。
方法は、基板上に互いに交差する走査配線および信号配
線を形成すると共に、その交差部近傍にスイッチング素
子を形成する工程と、該基板上に、感光性のアクリル樹
脂を塗布して露光、現像および熱硬化を行うことによ
り、該走査配線、該信号配線および該スイッチング素子
を覆うようにアクリル樹脂層からなる第1層を形成する
と共に、該第1層を貫くコンタクトホールを形成する工
程と、該第1層表面にヘキサメチルジシラザンを塗布し
て酸素プラズマ処理することにより、該第1層および酸
化シリコン層からなる第2層の2層構造の層間絶縁膜を
形成する工程と、該層間絶縁膜の基板と反対側表面に画
素電極を形成することにより、該画素電極を該層間絶縁
膜を貫くコンタクトホールを介して該スイッチング素子
と接続させる工程とを含み、そのことにより上記目的が
達成される。
【0015】前記ヘキサメチルジシラザンを塗布する工
程を、前記感光性アクリル樹脂の熱硬化の直前または熱
硬化の直後に行ってもよい。
程を、前記感光性アクリル樹脂の熱硬化の直前または熱
硬化の直後に行ってもよい。
【0016】以下に、本発明の作用について説明する。
【0017】本発明においては、有機系絶縁膜であるベ
ンゾシクロブテン(Benzocyclobuten
e、以下BCBと記す)層および無機系絶縁膜である酸
化シリコン層からなる2層構造の層間絶縁膜を設けてい
る。第1層の有機系絶縁膜の表面に第2層の無機系絶縁
膜が設けられているので、その上に画素電極となる透明
導電膜を設けても膜剥がれが生じない。
ンゾシクロブテン(Benzocyclobuten
e、以下BCBと記す)層および無機系絶縁膜である酸
化シリコン層からなる2層構造の層間絶縁膜を設けてい
る。第1層の有機系絶縁膜の表面に第2層の無機系絶縁
膜が設けられているので、その上に画素電極となる透明
導電膜を設けても膜剥がれが生じない。
【0018】第1層の成膜およびコンタクトホールの形
成は、感光性のBCBを塗布して露光、現像および熱硬
化を行うフォトリソ工程により行うことができる。ま
た、第2層の成膜およびコンタクトホールの形成は、第
1層の酸素プラズマ処理工程により行うことができる。
成は、感光性のBCBを塗布して露光、現像および熱硬
化を行うフォトリソ工程により行うことができる。ま
た、第2層の成膜およびコンタクトホールの形成は、第
1層の酸素プラズマ処理工程により行うことができる。
【0019】BCB層表面の酸素プラズマ処理工程は、
画素電極を成膜する成膜装置内で行うこともできる。こ
の場合には層間絶縁膜の成膜およびコンタクトホールの
形成のための工程を1工程削減することができる。
画素電極を成膜する成膜装置内で行うこともできる。こ
の場合には層間絶縁膜の成膜およびコンタクトホールの
形成のための工程を1工程削減することができる。
【0020】また、他の本発明においては、有機系絶縁
膜であるアクリル樹脂層および無機系絶縁膜である酸化
シリコン層を用いて2層構造の層間絶縁膜を設けてい
る。有機系絶縁膜の表面に無機系絶縁膜が設けられてい
るので、その上に画素電極となる透明導電膜を設けても
膜剥がれが生じない。
膜であるアクリル樹脂層および無機系絶縁膜である酸化
シリコン層を用いて2層構造の層間絶縁膜を設けてい
る。有機系絶縁膜の表面に無機系絶縁膜が設けられてい
るので、その上に画素電極となる透明導電膜を設けても
膜剥がれが生じない。
【0021】第1層の成膜およびコンタクトホールの形
成は、感光性のアクリル樹脂を塗布して露光、現像およ
び熱硬化を行うフォトリソ工程により行うことができ
る。また、第2層の成膜およびコンタクトホールの形成
は、第1層表面にヘキサメチルジシラザン(hexam
ethyl disilazane、以下HMDSと記
す)を塗布する工程、HMDSの酸素プラズマ処理工
程、コンタクトホール内の酸化シリコン膜を除去するた
めのフォトリソ工程およびエッチング工程により行うこ
とができる。
成は、感光性のアクリル樹脂を塗布して露光、現像およ
び熱硬化を行うフォトリソ工程により行うことができ
る。また、第2層の成膜およびコンタクトホールの形成
は、第1層表面にヘキサメチルジシラザン(hexam
ethyl disilazane、以下HMDSと記
す)を塗布する工程、HMDSの酸素プラズマ処理工
程、コンタクトホール内の酸化シリコン膜を除去するた
めのフォトリソ工程およびエッチング工程により行うこ
とができる。
【0022】上記ヘキサメチルジシラザンを塗布する工
程は、第1層の感光性アクリル樹脂のフォトリソ工程内
において、感光性アクリル樹脂の熱硬化の直前または熱
硬化の直後に行うこともできる。この場合には層間絶縁
膜の成膜およびコンタクトホールの形成のための工程を
1つ削減することができる。
程は、第1層の感光性アクリル樹脂のフォトリソ工程内
において、感光性アクリル樹脂の熱硬化の直前または熱
硬化の直後に行うこともできる。この場合には層間絶縁
膜の成膜およびコンタクトホールの形成のための工程を
1つ削減することができる。
【0023】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。尚、以下の図におい
て、同一の機能を有する部分については、従来のアクテ
ィブマトリクス基板と同じ符号を用いて示している。
て、図面を参照しながら説明する。尚、以下の図におい
て、同一の機能を有する部分については、従来のアクテ
ィブマトリクス基板と同じ符号を用いて示している。
【0024】(実施形態1)図1は、実施形態1のアク
ティブマトリクス基板を備えた液晶表示装置の平面図で
ある。また、図2(a)は図1のA−A’断面図であ
り、図2(b)は図1のB−B’断面図である。
ティブマトリクス基板を備えた液晶表示装置の平面図で
ある。また、図2(a)は図1のA−A’断面図であ
り、図2(b)は図1のB−B’断面図である。
【0025】この液晶表示装置において、アクティブマ
トリクス基板は、透明絶縁性基板1上にゲート信号線に
接続されたゲート電極2が形成され、その上を覆ってゲ
ート絶縁膜3が形成されている。その上にはゲート電極
2と重畳するように半導体層4が形成され、その中央部
上にチャネル保護層5が形成されている。チャネル保護
層5の端部および半導体層4の一部を覆ってチャネル保
護層5の上で分断された状態で、ソース電極およびドレ
イン電極となるn+−Si層6a、6bが形成されてい
る。一方のn+−Si層6aの上にはソース信号線とな
るITO膜7aおよび金属層8aが形成され、他方のn
+−Si層6bの上にはTFTのドレイン電極と画素電
極とを接続する接続電極となるITO膜7bおよび金属
層8bが形成されている。ITO膜7bは補助容量信号
線19の上部まで延在しており、ITO膜7b、ゲート
絶縁膜3および補助容量信号線19の重畳部が補助容量
となっている。
トリクス基板は、透明絶縁性基板1上にゲート信号線に
接続されたゲート電極2が形成され、その上を覆ってゲ
ート絶縁膜3が形成されている。その上にはゲート電極
2と重畳するように半導体層4が形成され、その中央部
上にチャネル保護層5が形成されている。チャネル保護
層5の端部および半導体層4の一部を覆ってチャネル保
護層5の上で分断された状態で、ソース電極およびドレ
イン電極となるn+−Si層6a、6bが形成されてい
る。一方のn+−Si層6aの上にはソース信号線とな
るITO膜7aおよび金属層8aが形成され、他方のn
+−Si層6bの上にはTFTのドレイン電極と画素電
極とを接続する接続電極となるITO膜7bおよび金属
層8bが形成されている。ITO膜7bは補助容量信号
線19の上部まで延在しており、ITO膜7b、ゲート
絶縁膜3および補助容量信号線19の重畳部が補助容量
となっている。
【0026】さらに、TFT、ゲート信号線およびソー
ス信号線を覆って2層構造の層間絶縁膜18a、18b
が形成されている。層間絶縁膜の第1層18aは有機系
絶縁膜であるBCBからなり、その上の層間絶縁膜の第
2層18bは無機系絶縁膜である酸化シリコンからな
る。
ス信号線を覆って2層構造の層間絶縁膜18a、18b
が形成されている。層間絶縁膜の第1層18aは有機系
絶縁膜であるBCBからなり、その上の層間絶縁膜の第
2層18bは無機系絶縁膜である酸化シリコンからな
る。
【0027】この2層構造の層間絶縁膜18a、18b
の上には、画素電極となる透明導電膜11が形成されて
いる。この画素電極11は、第1層18aおよび第2層
18bを貫くコンタクトホール10を介して、ITO膜
7bによりTFTのドレイン電極6と接続されている。
また、画素電極11上には配向膜16が形成されてい
る。
の上には、画素電極となる透明導電膜11が形成されて
いる。この画素電極11は、第1層18aおよび第2層
18bを貫くコンタクトホール10を介して、ITO膜
7bによりTFTのドレイン電極6と接続されている。
また、画素電極11上には配向膜16が形成されてい
る。
【0028】このアクティブマトリクス基板は、透明絶
縁性基板12上に遮光板13、カラーフィルター14、
対向電極15および配向膜16が形成されたカラーフィ
ルタ基板と対向配設され、間に液晶層が設けられて液晶
表示装置が構成されている。
縁性基板12上に遮光板13、カラーフィルター14、
対向電極15および配向膜16が形成されたカラーフィ
ルタ基板と対向配設され、間に液晶層が設けられて液晶
表示装置が構成されている。
【0029】この液晶表示装置の製造方法について、図
3(a)〜(d)を参照しながら説明する。
3(a)〜(d)を参照しながら説明する。
【0030】まず、アクティブマトリクス基板は、図3
(a)に示すように、ガラス基板等の透明絶縁性基板1
上に、ゲート信号線およびゲート電極2、透明導電膜か
らなる補助容量信号線19、ゲート絶縁膜3、半導体層
4、チャネル保護層5、ソース電極およびドレイン電極
となるn+−Si層6a、6bを順に形成した。
(a)に示すように、ガラス基板等の透明絶縁性基板1
上に、ゲート信号線およびゲート電極2、透明導電膜か
らなる補助容量信号線19、ゲート絶縁膜3、半導体層
4、チャネル保護層5、ソース電極およびドレイン電極
となるn+−Si層6a、6bを順に形成した。
【0031】次に、ソース信号線および接続電極を構成
する透明導電膜(ITO膜)7a、7bおよび金属層8
a、8bを、スパッタ法により順に形成してパターニン
グした。ソース信号線は金属層8aのみで構成してもよ
いが、このように金属層8aとITO膜7aとの2層構
造とすると、金属層8aの一部に膜の欠損があってもI
TO膜7aにより電気的に接続されるので、ソース信号
線の断線を少なくすることができる。また、ソース信号
線および接続電極は、同時に形成することができるので
工程が簡単である。
する透明導電膜(ITO膜)7a、7bおよび金属層8
a、8bを、スパッタ法により順に形成してパターニン
グした。ソース信号線は金属層8aのみで構成してもよ
いが、このように金属層8aとITO膜7aとの2層構
造とすると、金属層8aの一部に膜の欠損があってもI
TO膜7aにより電気的に接続されるので、ソース信号
線の断線を少なくすることができる。また、ソース信号
線および接続電極は、同時に形成することができるので
工程が簡単である。
【0032】続いて、層間絶縁膜の第1層18aおよび
第2層18bの形成を以下のようにして行った。まず、
ゲート信号線、ソース信号線およびTFTが設けられた
基板上に、感光性のBCBをスピン塗布法により2μm
塗布して、露光、現像および熱硬化を行うことにより、
図3(b)に示すように、BCBからなる第1層18a
およびそれを貫くコンタクトホール10を形成した。次
に、第1層18aの表面を酸素プラズマ処理することに
より、図3(c)に示すように、酸化シリコンからなる
層間絶縁膜の第2層18bを50nm形成した。
第2層18bの形成を以下のようにして行った。まず、
ゲート信号線、ソース信号線およびTFTが設けられた
基板上に、感光性のBCBをスピン塗布法により2μm
塗布して、露光、現像および熱硬化を行うことにより、
図3(b)に示すように、BCBからなる第1層18a
およびそれを貫くコンタクトホール10を形成した。次
に、第1層18aの表面を酸素プラズマ処理することに
より、図3(c)に示すように、酸化シリコンからなる
層間絶縁膜の第2層18bを50nm形成した。
【0033】その後、図3(d)に示すように、画素電
極となる透明導電膜11をスパッタ法により形成し、パ
ターニングした。これにより画素電極11は、第1層1
8aおよび第2層18bを貫くコンタクトホール10を
介して、TFTのドレイン電極6bと接続されている下
層のITO膜7bと接続される。
極となる透明導電膜11をスパッタ法により形成し、パ
ターニングした。これにより画素電極11は、第1層1
8aおよび第2層18bを貫くコンタクトホール10を
介して、TFTのドレイン電極6bと接続されている下
層のITO膜7bと接続される。
【0034】一方、カラーフィルタ基板は、透明絶縁性
基板12上に遮光板13となる金属膜をスパッタリング
法により形成してパターニングした。
基板12上に遮光板13となる金属膜をスパッタリング
法により形成してパターニングした。
【0035】次に、感光性カラーレジストを塗布し、露
光および現像を行って、赤、緑、青の各色のカラーフィ
ルター14を形成した。
光および現像を行って、赤、緑、青の各色のカラーフィ
ルター14を形成した。
【0036】続いて、透明導電膜であるITOをスパッ
タリング法により堆積して対向電極15を形成した。
タリング法により堆積して対向電極15を形成した。
【0037】その後、アクティブマトリクス基板および
カラーフィルタ基板の双方に配向膜16を形成し、両基
板を貼り合わせて、両基板の間の空隙に液晶17を注入
して液晶表示装置を作製した。
カラーフィルタ基板の双方に配向膜16を形成し、両基
板を貼り合わせて、両基板の間の空隙に液晶17を注入
して液晶表示装置を作製した。
【0038】このようにして得られた本実施形態の液晶
表示装置においては、有機系絶縁膜であるBCB層18
aの表面に無機系絶縁膜である酸化シリコン層18bが
設けられているので、その上に画素電極となる透明導電
膜11を設けても膜剥がれが生じなかった。
表示装置においては、有機系絶縁膜であるBCB層18
aの表面に無機系絶縁膜である酸化シリコン層18bが
設けられているので、その上に画素電極となる透明導電
膜11を設けても膜剥がれが生じなかった。
【0039】この2層構造の層間絶縁膜18a、18b
の成膜およびコンタクトホール10の形成は、感光性の
BCBを塗布して露光、現像および熱硬化を行うフォト
リソ工程、およびBCB層表面の酸素プラズマ処理工程
の2つの工程により行うことができた。従って、層間絶
縁膜の形成に6つの工程を必要とする従来のアクティブ
マトリクス基板に比べて、アクティブマトリクス基板の
製造コストを大幅に削減することができた。
の成膜およびコンタクトホール10の形成は、感光性の
BCBを塗布して露光、現像および熱硬化を行うフォト
リソ工程、およびBCB層表面の酸素プラズマ処理工程
の2つの工程により行うことができた。従って、層間絶
縁膜の形成に6つの工程を必要とする従来のアクティブ
マトリクス基板に比べて、アクティブマトリクス基板の
製造コストを大幅に削減することができた。
【0040】上記BCB層表面の酸素プラズマ処理工程
は、画素電極となる透明導電膜(例えばITO膜)を成
膜する成膜装置内で、ITO膜を成膜する直前に行うこ
ともできる。この場合には、さらに工程数を減らしてア
クティブマトリクス基板の製造コストを削減することが
できる。
は、画素電極となる透明導電膜(例えばITO膜)を成
膜する成膜装置内で、ITO膜を成膜する直前に行うこ
ともできる。この場合には、さらに工程数を減らしてア
クティブマトリクス基板の製造コストを削減することが
できる。
【0041】また、本実施形態1の液晶表示装置におい
ては、従来の液晶表示装置と同様に、スイッチング素
子、ゲート信号線およびソース信号線の上部に層間絶縁
膜が形成され、その上に画素電極が形成されて、層間絶
縁膜を貫くコンタクトホールを介してTFTのドレイン
電極と接続されている。この層間絶縁膜により、各信号
配線と画素電極とをオーバーラップさせて、開口率を向
上すると共に液晶の配向不良を抑制できた。
ては、従来の液晶表示装置と同様に、スイッチング素
子、ゲート信号線およびソース信号線の上部に層間絶縁
膜が形成され、その上に画素電極が形成されて、層間絶
縁膜を貫くコンタクトホールを介してTFTのドレイン
電極と接続されている。この層間絶縁膜により、各信号
配線と画素電極とをオーバーラップさせて、開口率を向
上すると共に液晶の配向不良を抑制できた。
【0042】(実施形態2)本実施形態では、層間絶縁
膜の第1層18aがアクリル樹脂層からなり、層間絶縁
膜の第2層18bが酸化シリコン層からなる。その他の
構成は、実施形態1と同様である。
膜の第1層18aがアクリル樹脂層からなり、層間絶縁
膜の第2層18bが酸化シリコン層からなる。その他の
構成は、実施形態1と同様である。
【0043】上記層間絶縁膜の第1層18aおよび第2
層18bは以下のようにして形成した。
層18bは以下のようにして形成した。
【0044】まず、ゲート信号線、ソース信号線および
TFTが設けられた基板上に、感光性のアクリル樹脂を
スピン塗布法により3μm塗布して、露光、アルカリ現
像および熱硬化を行うことにより、アクリル樹脂からな
る第1層18aおよびそれを貫くコンタクトホール10
を形成した。次に、第1層18aの表面にHMDSを塗
布し、酸素プラズマ処理することにより酸化シリコンか
らなる第2層18bを50nm形成した。続いて、コン
タクトホール10内の酸化シリコン膜を除去するため
に、フオトリソ工程およびエッチング工程を行った。
TFTが設けられた基板上に、感光性のアクリル樹脂を
スピン塗布法により3μm塗布して、露光、アルカリ現
像および熱硬化を行うことにより、アクリル樹脂からな
る第1層18aおよびそれを貫くコンタクトホール10
を形成した。次に、第1層18aの表面にHMDSを塗
布し、酸素プラズマ処理することにより酸化シリコンか
らなる第2層18bを50nm形成した。続いて、コン
タクトホール10内の酸化シリコン膜を除去するため
に、フオトリソ工程およびエッチング工程を行った。
【0045】このようにして得られた本実施形態の液晶
表示装置においては、有機系絶縁膜であるアクリル樹脂
層18aの表面に無機系絶縁膜である酸化シリコン層1
8bが設けられているので、その上に画素電極となる透
明導電膜11を設けても膜剥がれが生じなかった。
表示装置においては、有機系絶縁膜であるアクリル樹脂
層18aの表面に無機系絶縁膜である酸化シリコン層1
8bが設けられているので、その上に画素電極となる透
明導電膜11を設けても膜剥がれが生じなかった。
【0046】この2層構造の層間絶縁膜18a、18b
の成膜およびコンタクトホール10の形成は、感光性の
アクリル樹脂を塗布して露光、現像および熱硬化を行う
フォトリソ工程、HMDSを塗布する工程、HMDSの
酸素プラズマ処理工程、コンタクトホール内の酸化シリ
コン膜を除去するためのフォトリソ工程およびエッチン
グ工程の5つの工程により行うことができた。従って、
層間絶縁膜の形成に6つの工程を必要とする従来のアク
ティブマトリクス基板に比べて、アクティブマトリクス
基板の製造コストを削減することができた。
の成膜およびコンタクトホール10の形成は、感光性の
アクリル樹脂を塗布して露光、現像および熱硬化を行う
フォトリソ工程、HMDSを塗布する工程、HMDSの
酸素プラズマ処理工程、コンタクトホール内の酸化シリ
コン膜を除去するためのフォトリソ工程およびエッチン
グ工程の5つの工程により行うことができた。従って、
層間絶縁膜の形成に6つの工程を必要とする従来のアク
ティブマトリクス基板に比べて、アクティブマトリクス
基板の製造コストを削減することができた。
【0047】上記ヘキサメチルジシラザンを塗布する工
程は、層間絶縁膜の第1層となる感光性アクリル樹脂の
フォトリソ工程内において、熱硬化の直前または熱硬化
の直後に行うこともできる。この場合には、さらに工程
数を減らしてアクティブマトリクス基板の製造コストを
削減することができる。
程は、層間絶縁膜の第1層となる感光性アクリル樹脂の
フォトリソ工程内において、熱硬化の直前または熱硬化
の直後に行うこともできる。この場合には、さらに工程
数を減らしてアクティブマトリクス基板の製造コストを
削減することができる。
【0048】また、このようにして得られた実施形態2
の液晶表示装置は、従来の液晶表示装置と同様に、スイ
ッチング素子、ゲート信号線およびソース信号線の上部
に層間絶縁膜が形成され、その上に画素電極が形成され
て、層間絶縁膜を貫くコンタクトホールを介してTFT
のドレイン電極と接続されている。この層間絶縁膜によ
り、各信号配線と画素電極とをオーバーラップさせて、
開口率を向上すると共に液晶の配向不良を抑制できた。
の液晶表示装置は、従来の液晶表示装置と同様に、スイ
ッチング素子、ゲート信号線およびソース信号線の上部
に層間絶縁膜が形成され、その上に画素電極が形成され
て、層間絶縁膜を貫くコンタクトホールを介してTFT
のドレイン電極と接続されている。この層間絶縁膜によ
り、各信号配線と画素電極とをオーバーラップさせて、
開口率を向上すると共に液晶の配向不良を抑制できた。
【0049】
【発明の効果】以上の説明から明らかなように、本発明
によれば、有機絶縁膜および無機絶縁膜からなる2層構
造の層間絶縁膜の成膜工程およびコンタクトホールの形
成工程を削減することができる。従って、画素電極の膜
剥がれが生じない良好なアクティブマトリクス基板を歩
留り良く安価に作製することができる。
によれば、有機絶縁膜および無機絶縁膜からなる2層構
造の層間絶縁膜の成膜工程およびコンタクトホールの形
成工程を削減することができる。従って、画素電極の膜
剥がれが生じない良好なアクティブマトリクス基板を歩
留り良く安価に作製することができる。
【0050】このアクティブマトリクス基板を備えた液
晶表示装置は、各信号配線と画素電極とをオーバーラッ
プさせて、開口率を向上すると共に液晶の配向不良を抑
制できる。従って、良好な表示特性の液晶表示装置を歩
留り良く安価に作製することができる。
晶表示装置は、各信号配線と画素電極とをオーバーラッ
プさせて、開口率を向上すると共に液晶の配向不良を抑
制できる。従って、良好な表示特性の液晶表示装置を歩
留り良く安価に作製することができる。
【図1】実施形態1の液晶表示装置の平面図である。
【図2】(a)は図1のA−A’断面図であり、(b)
は図1のB−B’断面図である。
は図1のB−B’断面図である。
【図3】実施形態1のアクティブマトリクス基板の製造
工程を示す図である。
工程を示す図である。
【図4】スイッチング素子を用いた液晶表示装置におけ
るアクティブマトリクス基板の構成の一例を示す図であ
る。
るアクティブマトリクス基板の構成の一例を示す図であ
る。
【図5】従来の液晶表示装置の平面図である。
【図6】(a)は図5のC−C’断面図であり、(b)
は図5のD−D’断面図である。
は図5のD−D’断面図である。
1、12 透明絶縁性基板 2 ゲート電極(またはゲート信号線) 3 ゲート絶縁膜 4 半導体層 5 チャネル保護層 6a ソース電極 6b ドレイン電極 7a ソース信号線(透明導電膜) 7b 接続電極(透明導電膜) 8a ソース信号線(金属層) 8b 接続電極(金属層) 18a 層間絶縁膜の第1層 18b 層間絶縁膜の第2層 10 コンタクトホール 11 画素電極(透明導電膜) 13 遮光板 14 カラーフィルター 15 対向電極 16 配向膜 17 液晶 19 補助容量信号線
Claims (3)
- 【請求項1】 基板上に互いに交差して設けられた走査
配線および信号配線の交差部近傍にスイッチング素子が
設けられ、該走査配線、該信号配線およびスイッチング
素子を覆うように2層構造の層間絶縁膜が設けられると
共に、該層間絶縁膜の基板と反対側表面に、該層間絶縁
膜を貫くコンタクトホールを介して該スイッチング素子
と接続された画素電極が設けられ、 該2層構造の層間絶縁膜における基板側の第1層はベン
ゾシクロブテン層からなり、第2層は該第1層の表面を
酸素プラズマ処理して得られた酸化シリコン層からなる
アクティブマトリクス基板。 - 【請求項2】 基板上に互いに交差する走査配線および
信号配線を形成すると共に、その交差部近傍にスイッチ
ング素子を形成する工程と、 該基板上に、感光性のベンゾシクロブテンを塗布して露
光、現像および熱硬化を行うことにより、該走査配線、
該信号配線および該スイッチング素子を覆うようにベン
ゾシクロブテン層からなる第1層を形成すると共に、該
第1層を貫くコンタクトホールを形成する工程と、 該第1層の表面を酸素プラズマ処理することにより、該
第1層および酸化シリコン層からなる第2層の2層構造
の層間絶縁膜を形成する工程と、 該層間絶縁膜の基板と反対側表面に画素電極を形成する
ことにより、該画素電極を該層間絶縁膜を貫くコンタク
トホールを介して該スイッチング素子と接続させる工程
とを含むアクティブマトリクス基板の製造方法。 - 【請求項3】 前記第1層表面を酸素プラズマ処理する
工程を、前記画素電極の成膜装置内で行う請求項2に記
載のアクティブマトリクス基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14052896A JP3317387B2 (ja) | 1996-06-03 | 1996-06-03 | アクティブマトリクス基板およびその製造方法 |
US08/865,469 US5917571A (en) | 1996-06-03 | 1997-05-29 | Active matrix substrate having benzocyclobutene-containing interlayer insulating film and method for fabricating same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14052896A JP3317387B2 (ja) | 1996-06-03 | 1996-06-03 | アクティブマトリクス基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09325330A JPH09325330A (ja) | 1997-12-16 |
JP3317387B2 true JP3317387B2 (ja) | 2002-08-26 |
Family
ID=15270772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14052896A Expired - Fee Related JP3317387B2 (ja) | 1996-06-03 | 1996-06-03 | アクティブマトリクス基板およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5917571A (ja) |
JP (1) | JP3317387B2 (ja) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW477907B (en) * | 1997-03-07 | 2002-03-01 | Toshiba Corp | Array substrate, liquid crystal display device and their manufacturing method |
JPH117035A (ja) * | 1997-04-23 | 1999-01-12 | Sharp Corp | 液晶表示装置及びその製造方法 |
JP3599972B2 (ja) | 1997-09-30 | 2004-12-08 | 三洋電機株式会社 | 薄膜トランジスタの製造方法 |
JPH11111991A (ja) | 1997-09-30 | 1999-04-23 | Sanyo Electric Co Ltd | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
JPH11111994A (ja) | 1997-10-03 | 1999-04-23 | Sanyo Electric Co Ltd | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
US6327011B2 (en) * | 1997-10-20 | 2001-12-04 | Lg Electronics, Inc. | Liquid crystal display device having thin glass substrate on which protective layer formed and method of making the same |
TW394986B (en) | 1997-11-25 | 2000-06-21 | Nippon Electric Co | Active matrix liquid crystal display device and its manufacturing method |
US7202497B2 (en) * | 1997-11-27 | 2007-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP4014710B2 (ja) * | 1997-11-28 | 2007-11-28 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
JP4386978B2 (ja) * | 1998-08-07 | 2009-12-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US6246070B1 (en) * | 1998-08-21 | 2001-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same |
JP3463006B2 (ja) | 1998-10-26 | 2003-11-05 | シャープ株式会社 | 液晶表示装置の製造方法および液晶表示装置 |
US6335781B2 (en) * | 1998-12-17 | 2002-01-01 | Lg Electronics, Inc. | Method for manufacturing an LCD in which a photoresist layer is at least 1.2 times thicker than the passivation layer |
US7202924B1 (en) * | 1999-03-17 | 2007-04-10 | Lg.Philips Lcd Co., Ltd | Liquid crystal display and a fabricating method thereof |
US7145536B1 (en) | 1999-03-26 | 2006-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
JP3544489B2 (ja) * | 1999-04-20 | 2004-07-21 | Nec液晶テクノロジー株式会社 | 液晶表示装置の製造方法 |
KR100317625B1 (ko) * | 1999-05-25 | 2001-12-22 | 구본준, 론 위라하디락사 | 박막트랜지스터의 제조방법 |
KR100338011B1 (ko) * | 1999-06-30 | 2002-05-24 | 윤종용 | 액정 표시 장치용 기판의 제조 방법 |
TW480554B (en) * | 1999-07-22 | 2002-03-21 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
KR100498630B1 (ko) | 1999-09-01 | 2005-07-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
FI118804B (fi) * | 1999-12-03 | 2008-03-31 | Asm Int | Menetelmä oksidikalvojen kasvattamiseksi |
TW525305B (en) | 2000-02-22 | 2003-03-21 | Semiconductor Energy Lab | Self-light-emitting device and method of manufacturing the same |
JP4677654B2 (ja) | 2000-04-19 | 2011-04-27 | 日本電気株式会社 | 透過型液晶表示装置及びその製造方法 |
US6576964B1 (en) * | 2000-08-31 | 2003-06-10 | Micron Technology, Inc. | Dielectric layer for a semiconductor device having less current leakage and increased capacitance |
TW200304227A (en) * | 2002-03-11 | 2003-09-16 | Sanyo Electric Co | Top gate type thin film transistor |
KR100866976B1 (ko) * | 2002-09-03 | 2008-11-05 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 제조방법 |
JP4083752B2 (ja) | 2005-01-31 | 2008-04-30 | 三菱電機株式会社 | アクティブマトリクス基板及びその製造方法 |
US7795160B2 (en) * | 2006-07-21 | 2010-09-14 | Asm America Inc. | ALD of metal silicate films |
US8501637B2 (en) * | 2007-12-21 | 2013-08-06 | Asm International N.V. | Silicon dioxide thin films by ALD |
KR101285637B1 (ko) | 2008-12-26 | 2013-07-12 | 엘지디스플레이 주식회사 | 전기영동 표시장치용 어레이 기판과 그 제조 방법 및 리페어 방법 |
CN102365668A (zh) * | 2009-04-10 | 2012-02-29 | 夏普株式会社 | 有源矩阵基板、显示面板、显示装置和激光照射方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58172685A (ja) * | 1982-04-01 | 1983-10-11 | セイコーエプソン株式会社 | 液晶表示体装置 |
US5032883A (en) * | 1987-09-09 | 1991-07-16 | Casio Computer Co., Ltd. | Thin film transistor and method of manufacturing the same |
JP2963529B2 (ja) * | 1990-10-29 | 1999-10-18 | シャープ株式会社 | アクティブマトリクス表示装置 |
EP0603866B1 (en) * | 1992-12-25 | 2002-07-24 | Sony Corporation | Active matrix substrate |
JP3059915B2 (ja) * | 1994-09-29 | 2000-07-04 | 三洋電機株式会社 | 表示装置および表示装置の製造方法 |
US6372534B1 (en) * | 1995-06-06 | 2002-04-16 | Lg. Philips Lcd Co., Ltd | Method of making a TFT array with photo-imageable insulating layer over address lines |
-
1996
- 1996-06-03 JP JP14052896A patent/JP3317387B2/ja not_active Expired - Fee Related
-
1997
- 1997-05-29 US US08/865,469 patent/US5917571A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5917571A (en) | 1999-06-29 |
JPH09325330A (ja) | 1997-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3317387B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
JP3332773B2 (ja) | アクティブマトリクス基板およびアクティブマトリクス基板の製造方法 | |
JP4364952B2 (ja) | 液晶表示装置の製造方法 | |
US7626206B2 (en) | Liquid crystal display device and fabricating method thereof | |
JP3269787B2 (ja) | 液晶表示装置 | |
US7511782B2 (en) | Liquid crystal display device and fabrication method having open gate/data pads with transparent conductive layer thereon to an edge thereof | |
JP5528475B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
JPH0242761A (ja) | アクティブマトリクス基板の製造方法 | |
JP2001296557A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
JP3152193B2 (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
JP3053848B2 (ja) | アクティブマトリクス基板 | |
JP4943589B2 (ja) | 液晶表示装置の製造方法 | |
US6326129B1 (en) | Process for manufacturing an active element array substrate | |
JPH1124101A (ja) | アクティブ素子アレイ基板およびその製造方法 | |
JP3410296B2 (ja) | 液晶表示装置及びその製造方法 | |
JP3868649B2 (ja) | 液晶表示装置およびその製造方法 | |
JPH1164886A (ja) | 表示装置 | |
JPH11109418A (ja) | 液晶表示装置用薄膜トランジスタアレイおよびその製造方法 | |
JPH08136951A (ja) | 液晶パネル用基板とその製造方法 | |
JPH117046A (ja) | 液晶表示装置 | |
JP3403931B2 (ja) | 液晶表示装置 | |
JP3307174B2 (ja) | 液晶表示装置 | |
JPH09258251A (ja) | 平面表示装置とその製造方法 | |
KR100583313B1 (ko) | 액정표시장치 및 그 제조 방법 | |
JP3218308B2 (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020529 |
|
LAPS | Cancellation because of no payment of annual fees |