JP3314793B2 - Positioning control device - Google Patents
Positioning control deviceInfo
- Publication number
- JP3314793B2 JP3314793B2 JP28761293A JP28761293A JP3314793B2 JP 3314793 B2 JP3314793 B2 JP 3314793B2 JP 28761293 A JP28761293 A JP 28761293A JP 28761293 A JP28761293 A JP 28761293A JP 3314793 B2 JP3314793 B2 JP 3314793B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- speed
- pulse
- circuit
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Position Or Direction (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、パルス列入力型位置決
め制御装置に関し、とくに、位置決め整定時間の短縮
と、超低回転速度での滑らかな運転を可能とする、位置
決め制御装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pulse train input type positioning control device, and more particularly to a positioning control device capable of shortening a positioning settling time and enabling smooth operation at an extremely low rotational speed.
【０００２】[0002]
【従来の技術】図１６は、従来の位置決め制御装置の代
表例を示したものである。１００は主回路、１０１は整
流器部、１０２は平滑コンデンサ、１０３はインバータ
部、１０４はＤＣＣＴ（直流変流器）、１０５は電流検
出回路、１０６はＰＷＭ（パルス幅変調）回路、１０７
はベース駆動回路、１０８、１０９は乗算器、１１０は
電流分配回路、１１１、１１２、１１３は電流アンプ、
１１４、１１５は加算器、１１６、１１７は反転アン
プ、１１８は同期モータ、１１９はエンコーダである。
位置決め制御信号としては、インクリメンタルな指令パ
ルスとモータの回転方向を指示する回転方向指令が与え
られる。また、位置の検出量としては、モータ軸に結合
されたインクリメンタル形のエンコーダのフィードバッ
クパルスによって与えられる。指令パルスとフィードバ
ックパルスの偏差量は、Ｄ／Ａ変換器を介して、速度ア
ンプの速度指令値となる。エンコーダのフィードバック
パルスは９０°位相差の２相パルスであり、これをｆ／
Ｖ変換することによって速度アンプへの速度フィードバ
ック信号が得られる。2. Description of the Related Art FIG. 16 shows a typical example of a conventional positioning control device. 100 is a main circuit, 101 is a rectifier unit, 102 is a smoothing capacitor, 103 is an inverter unit, 104 is a DCCT (DC current transformer), 105 is a current detection circuit, 106 is a PWM (pulse width modulation) circuit, 107
Is a base drive circuit, 108 and 109 are multipliers, 110 is a current distribution circuit, 111, 112, and 113 are current amplifiers,
114 and 115 are adders; 116 and 117 are inverting amplifiers; 118 is a synchronous motor; and 119 is an encoder.
As the positioning control signal, an incremental command pulse and a rotation direction command indicating the rotation direction of the motor are given. Further, the position detection amount is given by a feedback pulse of an incremental encoder coupled to the motor shaft. The deviation amount between the command pulse and the feedback pulse becomes a speed command value of the speed amplifier via the D / A converter. The feedback pulse of the encoder is a two-phase pulse having a 90 ° phase difference,
By performing the V conversion, a speed feedback signal to the speed amplifier is obtained.
【０００３】[0003]
【発明が解決しようとする課題】従来の装置では、以下
に示す問題点がある。 （１）速度ループゲイン、位置ループゲインを高くした
場合、モータの滑らかな回転が損なわれ、モータが振動
的になる。 （２）さらに、サーボロック状態で１パルスの微小な振
動が発生することが避けられない。 （３）また、低回転速度において、ｆ／Ｖ変換器の出力
信号はリップル分が増大するので、速度ループゲインを
高くできない。特に、エンコーダの分解能が低い場合、
例えば、１０００〔パルス／ｒｅｖ〕以下程度の分解能
のエンコーダでは、リップルが大きい。 そこで、本発明は低回転速度での、ｆ／Ｖ変換器の欠点
を除去し、速度ループと位置ループの高ゲイン化を可能
とし、かつ、モータ停止時（サーボロック時）でも１パ
ルスの微振動を発生しない、高ゲインで整定時間の短
い、高精度の位置決め制御装置を提供することを目的と
する。The conventional apparatus has the following problems. (1) When the speed loop gain and the position loop gain are increased, smooth rotation of the motor is impaired, and the motor becomes vibratory. (2) Further, it is inevitable that a minute vibration of one pulse occurs in the servo locked state. (3) At low rotation speeds, the output signal of the f / V converter has an increased amount of ripple, so that the speed loop gain cannot be increased. Especially when the resolution of the encoder is low,
For example, an encoder having a resolution of about 1000 [pulses / rev] or less has a large ripple. Therefore, the present invention eliminates the drawbacks of the f / V converter at a low rotation speed, enables the gain of the speed loop and the position loop to be increased, and allows a fine pulse of one pulse even when the motor is stopped (at the time of servo lock). It is an object of the present invention to provide a high-precision positioning control device that does not generate vibration, has a high gain, has a short settling time, and has a high accuracy.
【０００４】[0004]
【課題を解決するための手段】上記問題点を解決するた
めに、本発明の請求項１はモータ軸に取り付けられ、９
０°位相差を有する２相正弦波を出力するエンコーダか
らの位置フィードバック信号と位置指令パルスとの偏差
量を速度指令とし、前記エンコーダからの速度フィード
バック信号との偏差に応じて前記モータを速度制御する
ようにした位置決め制御装置において、前記位置指令パ
ルスのパルス周期から速度を演算するパルス周期速度演
算回路と、このパルス周期速度演算回路の出力を積分し
て位置指令補完信号を得る位置指令演算回路と、前記エ
ンコーダからの信号をもとにアナログ補完信号が生成さ
れるフィードバックパルス補完信号回路と、前記エンコ
ーダからの信号をもとに速度フィードバック信号を演算
する低速度領域の速度検出に適した第１の速度演算回路
および高速度領域の速度検出に適した第２の速度演算回
路と、低速時は第１の速度演算回路を高速時は第２の速
度演算回路を選択する切り替え回路とを備え、前記速度
指令に前記位置指令補完信号と前記フィードバックパル
ス補完回路の出力信号とを加算するものである。また、
請求項２は、モータ軸に取り付けられ、９０°位相差を
有する２相正弦波を出力するエンコーダからの位置フィ
ードバック信号と位置指令パルスとの偏差量を速度指令
とし、前記エンコーダからの速度フィードバック信号と
の偏差に応じて前記モータを速度制御するようにした位
置決め制御装置において、前記位置指令演算回路が以下
の回路で構成されたことを特徴とする請求項1記載の位
置決め制御装置である。 （１）指令パルスＰＵＬＳＥと回転方向指令ＳＩＧＮを
同期化するパルス符号同期化回路１１。 （２）指令パルスＰＵＬＳＥを所定のパルス幅のパルス
ＰＬＳに整形するパルス整形回路１２。 （３）前記パルスＰＬＳを入力し、演算指令パルスの追
従遅れを補正する速度演算補正信号発生回路１３。 （４）速度演算補正信号発生回路１３の出力ＡＣＣと前
記パルス符号同期化回路１１の出力ＳＮを入力し、前記
パルスＰＬＳの周期から速度を演算するパルス周期速度
演算回路１５。 （５）指令パルスＰＵＬＳＥの数と演算指令パルス数が
一致したとき、前記パルス周期速度演算回路１５の積分
回路１７の停止信号を発生する積分演算停止信号発生回
路１４。 また、請求項３は、モータ軸に取り付けられ、９０°位
相差を有する２相正弦波を出力するエンコーダからの位
置フィードバック信号と位置指令パルスとの偏差量を速
度指令とし、前記エンコーダからの速度フィードバック
信号との偏差に応じて前記モータを速度制御するように
した位置決め制御装置において、前記フィードバックパ
ルス補完信号回路が、以下の回路で構成されたことを特
徴とする請求項１記載の位置決め制御装置である。 （１）エンコーダの２相正弦波出力信号ａ、ｂの信号極
性をそれぞれ前記出力信号ｂ、ａの波形整形信号Ｂ、Ａ
で切り替え、それぞれ信号ａ１、ｂ１を出力する信号極
性切替回路２６、２７。 （２）前記波形整形信号Ａ、Ｂの排他的論理和信号Ｅに
より選択されたバイアス電圧をそれぞれ前記信号ａ１、
ｂ１に加算する加算器２９、３０。 （３）前記２相正弦波出力信号ａ、ｂの加算信号ｃと減
算信号ｄのそれぞれの波形整形信号ＣおよびＤの排他的
論理和信号Ｆにより前記加算器２９、３０の出力を選択
するスイッチ３２。 また、請求項４は、モータ軸に取り付けられ、９０°位
相差を有する２相正弦波を出力するエンコーダからの位
置フィードバック信号と位置指令パルスとの偏差量を速
度指令とし、前記エンコーダからの速度フィードバック
信号との偏差に応じて前記モータを速度制御するように
した位置決め制御装置において、前記第1の速度演算回
路が以下の回路で構成されたことを特徴とする請求項１
記載の位置決め制御装置である。 （１）前記エンコーダの２相正弦波出力信号ａ、ｂおよ
び前記加算信号ｃ、減算信号ｄを微分する微分回路３
５、３６、３７、３８。 （２）前記微分回路３５、３６、３７、３８の信号極性
をそれぞれ前記波形整形信号Ｂ、Ａ、Ｄ、Ｃに応じて切
り替える信号極性切替回路３９、４０、４１、４２。 （３）前記排他的論理和信号Ｆに応じて前記信号極性切
替回路３９、４０の出力を選択するスイッチ４８。 （４）前記排他的論理和信号Ｅに応じて前記信号極性切
替回路４１、４２の出力を選択するスイッチ４９。 （５）前記エンコーダの２相正弦波出力信号ａ、ｂを前
記排他的論理和信号Ｆにより選択し、前記加算信号ｃお
よび減算信号ｄを前記排他的論理和信号Ｅにより選択
し、各選択された信号の絶対値を比較する比較器４５。 （６）この比較器４５の出力により前記スイッチ４８，
４９の出力を選択し、その出力を速度演算信号とするス
イッチ５０。In order to solve the above-mentioned problems, a first aspect of the present invention is to mount a motor shaft on a motor shaft.
A deviation amount between a position feedback signal from an encoder that outputs a two-phase sine wave having a phase difference of 0 ° and a position command pulse is used as a speed command, and the motor is speed-controlled in accordance with a deviation from the speed feedback signal from the encoder. A pulse cycle speed calculation circuit for calculating a speed from the pulse cycle of the position command pulse, and a position command calculation circuit for integrating the output of the pulse cycle speed calculation circuit to obtain a position command complement signal. A feedback pulse complement signal circuit in which an analog complement signal is generated based on a signal from the encoder, and a second pulse signal suitable for speed detection in a low-speed region where a speed feedback signal is calculated based on a signal from the encoder. A first speed calculation circuit and a second speed calculation circuit suitable for detecting a speed in a high speed region; When the velocity calculation circuit fast is to adding the output signal of the switching and a circuit, wherein the position instruction complementary signal to said speed command and the feedback pulse interpolation circuit for selecting the second speed calculation circuit. Also,
According to a second aspect of the present invention, a deviation amount between a position feedback signal and a position command pulse from an encoder which is attached to a motor shaft and outputs a two-phase sine wave having a 90 ° phase difference is used as a speed command, and a speed feedback signal from the encoder is provided. 2. The positioning control device according to claim 1, wherein in the positioning control device wherein the speed of the motor is controlled in accordance with a deviation from the position control signal, the position command calculation circuit includes the following circuit. (1) A pulse code synchronization circuit 11 for synchronizing the command pulse PULSE and the rotation direction command SIGN. (2) A pulse shaping circuit 12 for shaping the command pulse PULSE into a pulse PLS having a predetermined pulse width. (3) A speed calculation correction signal generation circuit 13 which receives the pulse PLS and corrects a delay in following a calculation command pulse. (4) A pulse cycle speed calculation circuit 15 which receives the output ACC of the speed calculation correction signal generation circuit 13 and the output SN of the pulse code synchronization circuit 11 and calculates the speed from the cycle of the pulse PLS. (5) An integration operation stop signal generation circuit 14 that generates a stop signal for the integration circuit 17 of the pulse cycle speed operation circuit 15 when the number of command pulses PULSE matches the number of operation command pulses. Further, a deviation amount between a position feedback signal and a position command pulse from an encoder which is attached to the motor shaft and outputs a two-phase sine wave having a phase difference of 90 ° is used as a speed command, and the speed from the encoder is 2. The positioning control device according to claim 1, wherein in the positioning control device, the speed of the motor is controlled in accordance with a deviation from a feedback signal. It is. (1) The signal polarities of the two-phase sine wave output signals a and b of the encoder are changed to the waveform shaping signals B and A of the output signals b and a, respectively.
And signal polarity switching circuits 26 and 27 for outputting signals a1 and b1 respectively. (2) The bias voltages selected by the exclusive OR signal E of the waveform shaping signals A and B are applied to the signals a1,
Adders 29 and 30 for adding to b1. (3) A switch for selecting the outputs of the adders 29 and 30 based on the exclusive OR signal F of the waveform shaping signals C and D of the addition signal c and the subtraction signal d of the two-phase sine wave output signals a and b. 32. Further, a deviation amount between a position feedback signal and a position command pulse from an encoder which is attached to a motor shaft and outputs a two-phase sine wave having a phase difference of 90 ° is set as a speed command, and the speed from the encoder is set as a speed command. 2. A positioning control device according to claim 1, wherein said first speed calculation circuit is constituted by the following circuit in a positioning control device for controlling the speed of said motor in accordance with a deviation from a feedback signal.
It is a positioning control device of the description. (1) A differentiating circuit 3 for differentiating the two-phase sine wave output signals a and b of the encoder and the addition signal c and the subtraction signal d.
5, 36, 37, 38. (2) Signal polarity switching circuits 39, 40, 41, 42 for switching the signal polarities of the differentiating circuits 35, 36, 37, 38 according to the waveform shaping signals B, A, D, C, respectively. (3) A switch 48 for selecting the output of the signal polarity switching circuits 39 and 40 according to the exclusive OR signal F. (4) A switch 49 for selecting the output of the signal polarity switching circuits 41 and 42 according to the exclusive OR signal E. (5) The two-phase sine wave output signals a and b of the encoder are selected by the exclusive OR signal F, and the addition signal c and the subtraction signal d are selected by the exclusive OR signal E. A comparator 45 for comparing the absolute value of the output signal. (6) The switches 48, 48
A switch 50 for selecting an output of 49 and using the output as a speed calculation signal.
【０００５】[0005]
【作用】上記手段により、ディジタル信号をＤ／Ａ変換
し、アナログ量に変換する場合に生ずる速度指令値の階
段状の変化を無くし、速度アンプに入力される速度指令
値を、連続化することができるので、モータの動きが滑
らかとなる。また、低回転速度でもリップルの少ない速
度フィードバック信号を得ることができるので、ｆ／Ｖ
変換器の低回転速度でのリップルの増大による欠点、す
なわち速度アンプのゲインが上げられないと言う問題点
を除去することができる。したがって、位置信号のアナ
ログ補完による相乗効果とにより、位置ループゲインの
大幅な高ゲイン化が可能となる。By means of the above-mentioned means, the speed command value inputted to the speed amplifier is made continuous by eliminating the stepwise change of the speed command value which occurs when the digital signal is D / A converted and converted into an analog quantity. Therefore, the movement of the motor becomes smooth. Further, since a speed feedback signal with little ripple can be obtained even at a low rotation speed, f / V
The disadvantage of increasing the ripple at a low rotational speed of the converter, that is, the problem that the gain of the speed amplifier cannot be increased can be eliminated. Therefore, the position loop gain can be significantly increased by the synergistic effect of the analog complement of the position signal.
【０００６】[0006]
【実施例】以下、本発明の実施例について説明する。図
１は図１６の一点鎖線で囲んだ部分の、従来の位置決め
制御回路部に対する、本発明の実施例を示す位置決め制
御回路を示す図である。図において、１は指令パルスと
回転方向指令を入力として、新たに生成した入力指令パ
ルスに対応した、演算指令パルスと演算指令パルスを補
完する位置指令補完信号を出力する位置指令演算回路、
２はエンコーダの９０°位相差の２相信号（ここでは、
ＳＩＮθｅ、ＣＯＳθｅの正弦波の２相信号）を波形整
形し、かつ、回転方向を判別するパルス整形方向判別回
路、３は演算指令パルスとフィードバックパルスの偏差
量を演算する偏差カウンタ、４は偏差カウンタの値をア
ナログ量に変換するＤ／Ａ変換器、５はエンコーダから
のフィードバックパルスを補完し、位置の検出量を連続
化するフィードバックパルス補完信号回路である。６は
低回転速度検出用の第１の速度演算回路、７は高回転速
度での速度検出を行なう第２の速度演算回路で、これは
従来公知のｆ／Ｖ変換器によって構成されている。ま
た、８は高速か低速かを判別して、切り替えスイッチ９
を制御する低速／高速回転切替回路である。本発明に係
わる主要な制御回路は位置指令演算回路１、フィードバ
ックパルス補完信号回路５、第１の速度演算回路６であ
る。以下に、これらの詳細構成をさらに説明する。図２
は位置指令演算回路１の詳細ブロック図である。１１は
指令パルスと回転方向指令を同期化するパルス符号同期
化回路である。この回路では、回転方向指令のみ変化し
てもそのままでは受け付けず、指令パルスが印加された
時点で回転方向指令が有効となるように、指令パルスと
の同期を行なう。１２はパルス整形回路で指令パルスを
所定のパルス幅に整形する。１３は入力の指令パルスに
対し、位置指令演算回路の内部に生成する演算指令パル
スの追従遅れを補正するための、速度演算補正信号発生
回路である。１４は入力の指令パルス数と演算指令パル
ス数が一致したところで、積分回路１７の動作を停止す
る信号を与える積分演算停止信号発生回路である。１５
は積分回路１７の初期値をセットするプリセット信号発
生回路である。１６は入力の指令パルス周期から速度を
演算するパルス周期速度演算回路である。１７は速度信
号を積分して、位置の信号を得る積分回路である。１８
〜２０は比較器で、正転側および逆転側の演算指令パル
スを発生し、演算指令パルスの生成信号である積分回路
１７の積分停止タイミングを与える。図３は図２のパル
ス周期速度演算回路１６のさらに詳細なブロック図を示
したものである。２１は基準電圧Ｖ０を指令パルスの印
加時点を出発点として積分を開始する積分回路である。
２２は指令パルスに同期して、積分回路２１の出力信号
ＩＮＴＥＧをホールドするサンプル・ホールド回路であ
り、このホールド値ＳＡＭＰはパルス周期の長さに比例
するものである。２３は割算回路であり、その出力ＤＩ
Ｖはパルス周期の逆数であるから、そのときの速度に対
応した信号である。２４は回転方向に応じて信号極性を
切り替え、速度信号の正転側および逆転側を指定する信
号極性切替回路である。この速度信号を積分すると、位
置の信号が得られる。入力の指令パルスの払い出しレー
トが上がると、速度信号のゲインの不適合により積分演
算が遅れ、演算指令パルスの追従遅れが発生する場合が
ある。この様な不具合が発生した場合の補償をするた
め、ゲイン補正回路２５は速度信号のゲインを上げて、
次段に続く図２の積分回路１７の入力を大きくして、位
置の演算スピードをアップする。図４はフィードバック
パルス補完信号回路５の詳細ブロック図である。本回路
は信号極性切替回路２６、２７、バイアス電圧設定器２
８、加算器２９、３０、スイッチ３１、３２、反転アン
プ３３、インバータ３４、６５から構成されている。図
５は図１の第１の速度演算回路６の詳細ブロック図であ
る。本回路は微分回路３５〜３８、信号極性切替回路３
９〜４２、絶対値回路４３、４４、比較器４５、スイッ
チ４６〜５０およびインバータ５１〜５３より構成され
ている。図６はエンコーダ信号と各種制御信号の発生回
路のブロック図である。５４、５５は加算回路、５６は
反転アンプ、５７、５８は係数器、５９〜６２は波形整
形回路で正弦波信号ａ〜ｄを方形波Ａ〜Ｄに整形する。
また、６３、６４はＥＸ−ＯＲ（排他的論理和）回路で
ある。図７は図６に示す各部出力信号波形を表したもの
である。図７において、ａ、ｂはエンコーダの出力信号
で、ＳＩＮθｅ、ＣＯＳθｅなる２相の正弦波信号であ
る。ｃは信号ａとｂを加算して、２1/2 で割ったもの
で、信号ａに対して４５°進みまたは遅れ位相となる。
ｄは信号ａを反転アンプを介して信号ｂと加算して、２
1/2 で割ったものである。信号ｂに対して、４５°進み
または遅れ位相となる。信号Ａ〜Ｄは、信号ａ〜ｄをそ
れぞれ波形整形したものである。また、信号Ｅは信号Ａ
とＢのＥＸ−ＯＲを取ったものであり、信号Ｆは信号Ｃ
とＤのＥＸ−ＯＲ出力である。図８は、フィードバック
パルス補完信号回路の各部信号タイムチャートを示した
ものである。図４において、入力信号ａを信号ＢのＬレ
ベルのときに、入力信号極性が反転するように切り替え
ると、信号極性切替回路２６の出力信号は図８のａ１に
示すようになる。同様に入力信号ｂを信号ＡのＨレベル
のときに切り替えると、信号極性切替回路２７は制御信
号Ｌで入力信号の極性を反転するので、信号ｂ１が得ら
れる。また、制御信号Ｅによって、信号ａ１にＥがＨレ
ベルのとき、ＳＩＮθｅの振幅電圧の２-1/2なる電圧を
加算し、ＥがＬレベルのとき、−２-1/2なる電圧を加算
すると、加算器２９の出力信号は信号ａ２となる。一
方、信号ｂ１にはＥがＨのとき、−２-1/2なる電圧を加
算し、ＥがＬのとき、２-1/2なる電圧を加算すると、信
号ｂ２が得られる。さらに、信号ａ２とｂ２を制御信号
Ｆによって交互に選択して合成すると、スイッチ３２の
出力Ｙ１が得られる。ここで、ＦがＨレベルのときに、
ｂ２信号を選択し、ＦがＬレベルのときに、ａ２信号を
選択する。Ｙ１はフィードバックパルスによる離散的動
作の発生を抑制するためのフィードバックパルス補完信
号である。以下に、図９、図１０によって、フィードバ
ックパルス補完信号の作用をさらに詳しく説明する。図
９のＤ／Ａ信号は偏差カウンタ３の出力をＤ／Ａ変換器
４を介して得られる出力波形である。ここでは、説明を
簡単にするため、フィードバックパルスのみが偏差カウ
ンタに入力されている場合を考える。Ａ、Ｂはフィード
バック信号、ｆｂ−ｐｌｓはＡ、Ｂ信号の立ち上がり、
立ち下がりエッジをカウントしている状況を示す。すな
わち、フィードバックパルスは４逓倍でカウントするも
のとする。Ｙ１はフィードバックパルスの補完信号であ
る。偏差カウンタの溜りパルスが１パルスのとき、Ｄ／
Ａ変換器の出力電圧を１としたとき、Ｙ１の出力電圧が
＋０．５および−０．５になるように速度アンプ１０の
入力部で加算すると、これらの合成値は図９の信号ｐ−
ｆｂのように連続したものとなる。補完しない場合は、
点線のような段階状の信号である。また、図１０は偏差
カウンタの値が零近傍の様子を示したものである。偏差
カウンタの値が零のとき、フィードバックパルスの１／
４周期の中心点でモータは停止することになり、通常の
偏差カウンタのみの構成のときに見られる±１パルスの
微振動が発生することがない。図１１は第１の速度演算
回路の各部信号タイムチャートを示したものである。図
５において、信号ａ（＝ＳＩＮθｅ）を微分すると振幅
が回転速度に比例した９０°進み位相の正弦波信号が得
られるが、この信号を制御信号ＢのＬレベルで極性反転
すると図１１に示す信号ａ３が得られる。同様にして、
信号ｂ〜ｄを微分して、図５に示した各微分回路３６〜
３８の出力信号に対応した制御信号で、極性反転して同
期整流すると、図１１の信号ｂ３、ｃ３、ｄ３が得られ
る。また、信号ａ３とｂ３を制御信号ＦのＨレベルでｂ
３を選択し、Ｌレベルでａ３を選択すると、スイッチ４
８の出力信号はＹ２となる。さらに、信号ｃ３とｄ３を
制御信号ＥのＨレベルでｃ３を、Ｌレベルでｄ３を選択
するとスイッチ４９の出力信号はＹ３となる。図５のス
イッチ４６、４７、絶対値回路４３、４４および比較器
４５は上記の信号Ｙ２とＹ３の信号を、さらに切り替え
選択する制御信号を作るための回路である。図５におい
て、信号ａとｂを制御信号ＦのＨレベルで信号ｂを選択
し、Ｌレベルで信号ａを選択すると、絶対値回路４３の
出力信号は図１１に示す信号Ｘ１となる。同様にして、
信号ｃとｄを制御信号ＥのＨレベルのときに信号ｃを選
択して、Ｌレベルのときに信号ｄを選択すると図１１の
信号Ｘ２が得られる。信号Ｘ１とＸ２を比較器４５を通
したときの出力は、Ｘ２の値がＸ１の値よりも大きいと
きに、Ｈレベルになるものとすれば、制御信号Ｘ３が得
られる。信号Ｙ２およびＹ３を制御信号Ｘ３によって、
Ｘ３がＨレベルのときにＹ２を選択し、Ｌレベルのとき
にＹ３を選択すると、スイッチ５０の出力信号はＹ４と
なる。以上のようなａ〜ｄの微分信号の選択論理によっ
て、低リップルの速度演算信号を得ることができる。微
分回路の直線性は、低回転速度の範囲に限定されるの
で、高回転速度の領域では、従来のｆ／ｖ変換器の出力
信号を速度フィードバック信号とする。次に、図１、図
２の位置指令演算回路１の動作について述べる。この回
路のタイムチャートを図１２〜図１５に示す。図２にお
いて、指令パルスＰＵＬＳＥはパルス整形回路１２に入
力され、図１２のＰＬＳのようなパルス幅が一定のパル
スに整形される。パルスＰＬＳは速度演算補正信号発生
回路１３とパルス周期速度演算回路１６に導かれる。図
１２のＩＮＴＥＧ、ＳＡＭＰ、ＤＩＶなる信号は図２の
パルス周期速度演算回路１６の動作を示したものであ
る。図３において、パルスＰＬＳが入力すると、２１の
積分回路はクリアーされる。また、サンプル・ホールド
回路２２は積分回路２１のクリアーされる一瞬前の値を
保持する。この保持された値は割算回路２３を通って、
信号ＤＩＶを得る。このＤＩＶ信号は図２のパルス符号
同期化回路１１の出力信号ＳＮと速度演算補正信号発生
回路１３からの信号ＡＣＣが変化しなければ、積分回路
１７にそのまま入力され、ＤＩＶ信号を積分する。ＤＩ
Ｖ信号は入力の指令パルスの周期が短いほど、その電圧
値が大きくなる。つまり、入力指令パルスレートに比例
した値となる。したがって、その積分値は位置に相当
し、入力指令パルスのパルス間の距離を演算補完した信
号である。図１２のＰＯＳ信号がこの位置指令補完信号
である。積分回路１７の動作をさらに詳しく説明する。
この積分回路１７は積分演算停止信号発生回路１４、プ
リセット信号発生回路１５の各信号によって制御され
る。図１２において、ＰＯＳ信号が比較器１８の比較レ
ベル＋Ｖに達すると、比較器１８はＣＯＭＰ−１なる信
号を発生する。同時に、プリセット信号発生回路１５は
積分回路１７を−Ｖの値にセットし、−Ｖを初期条件と
して、積分を開始する。ＰＯＳ信号が零になったとき、
この零点を検出する比較器２０の出力と、ＰＬＳ信号、
ＦＰ（またはＲＰ）信号のパルス数が一致したことを検
出して、積分演算停止信号発生回路１４が動作して、積
分回路１７の動作を停止する。ここで、ＦＰ信号は比較
器１８の出力信号ＣＯＭＰ−１を整形し、パルス幅を一
定にしたものである。なお、ＦＰ信号は正転側指令パル
ス、ＲＰ信号は逆転側指令パルスに対応する演算指令パ
ルスであり、図１の偏差カウンタ３に導かれる。図１３
は位置指令演算回路の別のタイミングを示したタイムチ
ャートである。ここでは、積分演算停止信号発生回路１
４の出力信号ＳＴＯＰと回転方向の切り替えタイミング
での積分回路１７の出力ＰＯＳ、比較器１９の出力ＣＯ
ＭＰ−２などを示している。パルス符号同期化回路１１
は回転方向指令ＳＩＧＮがたとえば、図１３のＳＮ信号
の部分の点で切り替わったとしても、次のパルスが入
る点までは前の信号状態を保持して図示の信号とな
る。ＳＮ信号が切り替わると、図３の信号極性切替回路
２４が動作し、図２の積分回路１７の入力電圧極性が反
転するので、図１３に示すＰＯＳ信号は点で積分方向
を反転し、−Ｖ方向に進む。−Ｖの値に達すると比較器
１９が動作して、出力信号ＣＯＭＰ−２を発生する。と
同時に、プリセット信号発生回路１５は積分回路１７を
＋Ｖにセットする。なお、正転側のときは、−Ｖにセッ
トする。＋Ｖを初期条件としてマイナスの入力電圧を積
分して行くので、ＰＯＳ信号は零に向かう。零に達する
と、比較器２０が動作し、その出力ＣＯＭＰ−３とＳＮ
信号とのＥＸ−ＯＲを取り、かつＰＬＳ信号と比較器１
９の出力ＣＯＭＰ−２を整形したＲＰ信号のパルス数が
一致したことを検出して、積分演算停止信号発生回路１
４はＳＴＯＰ信号を発生する。積分停止の間、比較器２
０の出力は不安定となるが、信号のエッジでラッチを掛
ければ問題ない。図１４は図３のゲイン補正回路２５の
動作を表したものである。入力の指令パルスレートが速
くなると、演算指令パルスＦＰ、ＲＰ信号の生成の遅れ
が発生する場合がある。指令パルスに対する追従スピー
ドを上げるため、ゲイン補正回路２５で、積分回路１７
への入力電圧を適当な値に修正してやれば、積分回路１
７の積分時間が速くなるので、演算指令パルスの生成も
速くなる。図２の速度演算補正信号発生回路１３のＰＬ
Ｓ信号と、ＦＰまたＲＰ信号を比較し、両者の差が大き
くなった場合にＡＣＣなる信号を発生して、図３に示す
ゲイン補正回路を制御する。図１４はパルス差が２パル
スとなったときに、ゲインを１．５倍に上げた場合を示
している。ＤＩＶとＰＯＳ信号の点線で表したものがゲ
イン補正した場合の動作である。ゲイン補正しない場合
の演算指令パルスＦＰに対して、ゲイン補正した場合は
ＦＰ−Ｃ信号のように、その発生スピードがアップす
る。図１５は位置指令補完信号ＰＯＳの作用を示したも
のである。いま、説明を簡単にするために、偏差カウン
タ３には演算指令パルス（ここでは、ＦＰ信号）のみが
入力されているものとする。このとき、Ｄ／Ａ変換器の
出力は、Ｄ／Ａのように階段状の波形となる。偏差カウ
ンタの溜りパルスが１パルスのときに、Ｄ／Ａ変換器の
出力電圧は１になるものとすれば、ＰＯＳ信号の正側お
よび負側のピーク電圧を＋０．５、−０．５として図１
の速度アンプ１０の入力部で、Ｄ／ＡとＰＯＳ信号を加
算する。この合成電圧はＰ−ｒｅｆ信号の実線で示した
ような連続した波形となる。Embodiments of the present invention will be described below. FIG. 1 is a diagram showing a positioning control circuit according to an embodiment of the present invention with respect to a conventional positioning control circuit portion in a portion surrounded by a dashed line in FIG. In the figure, reference numeral 1 denotes a position command calculation circuit that receives a command pulse and a rotation direction command, outputs a calculation command pulse, and a position command complement signal that complements the calculation command pulse, corresponding to the newly generated input command pulse;
2 is a two-phase signal of a 90 ° phase difference of the encoder (here,
A pulse shaping direction discriminating circuit for shaping the waveform of a sine wave of SIN θe and COS θe) and discriminating the rotational direction; 3, a deviation counter for calculating the deviation between the operation command pulse and the feedback pulse; Is a D / A converter for converting the value of the analog signal into an analog value, and 5 is a feedback pulse complement signal circuit for complementing the feedback pulse from the encoder to make the detected amount of the position continuous. Reference numeral 6 denotes a first speed calculation circuit for detecting a low rotation speed, and 7 denotes a second speed calculation circuit for detecting a speed at a high rotation speed, which is constituted by a conventionally known f / V converter. Reference numeral 8 denotes a high-speed or low-speed switch.
Is a low speed / high speed rotation switching circuit. The main control circuits according to the present invention are a position command operation circuit 1, a feedback pulse complement signal circuit 5, and a first speed operation circuit 6. Hereinafter, these detailed configurations will be further described. FIG.
3 is a detailed block diagram of the position command calculation circuit 1. FIG. Reference numeral 11 denotes a pulse code synchronization circuit for synchronizing the command pulse and the rotation direction command. In this circuit, even if only the rotation direction command changes, it is not received as it is, and synchronization with the command pulse is performed so that the rotation direction command becomes effective when the command pulse is applied. Reference numeral 12 denotes a pulse shaping circuit that shapes the command pulse to a predetermined pulse width. Reference numeral 13 denotes a speed calculation correction signal generation circuit for correcting a delay in following a calculation command pulse generated inside the position command calculation circuit with respect to an input command pulse. Reference numeral 14 denotes an integration operation stop signal generation circuit that provides a signal for stopping the operation of the integration circuit 17 when the number of input command pulses matches the number of operation command pulses. Fifteen
Is a preset signal generation circuit for setting an initial value of the integration circuit 17. Reference numeral 16 denotes a pulse cycle speed calculation circuit that calculates a speed from an input command pulse cycle. Reference numeral 17 denotes an integration circuit that integrates a speed signal to obtain a position signal. 18
Numerals 20 to 20 denote comparators which generate forward and reverse rotation operation command pulses, and provide the integration stop timing of the integration circuit 17 which is a generation signal of the operation command pulse. FIG. 3 is a more detailed block diagram of the pulse cycle speed calculation circuit 16 of FIG. Reference numeral 21 denotes an integration circuit which starts integration using the reference voltage V0 as a starting point when the command pulse is applied.
Reference numeral 22 denotes a sample / hold circuit which holds the output signal INTEG of the integration circuit 21 in synchronization with the command pulse, and the hold value SAMP is proportional to the length of the pulse period. 23 is a division circuit whose output DI
Since V is the reciprocal of the pulse period, it is a signal corresponding to the speed at that time. Reference numeral 24 denotes a signal polarity switching circuit that switches the signal polarity according to the rotation direction and specifies the forward rotation direction and the reverse rotation side of the speed signal. By integrating this speed signal, a position signal is obtained. When the payout rate of the input command pulse is increased, the integration calculation is delayed due to the inconsistency of the gain of the speed signal, and the tracking of the calculation command pulse may be delayed. In order to compensate for such a problem, the gain correction circuit 25 increases the gain of the speed signal,
The input to the integration circuit 17 of FIG. 2 subsequent to the next stage is increased to increase the position calculation speed. FIG. 4 is a detailed block diagram of the feedback pulse complement signal circuit 5. This circuit comprises signal polarity switching circuits 26 and 27, bias voltage setting device 2
8, adders 29 and 30, switches 31, 32, an inverting amplifier 33, and inverters 34 and 65. FIG. 5 is a detailed block diagram of the first speed calculation circuit 6 of FIG. This circuit includes differentiating circuits 35 to 38, a signal polarity switching circuit 3
9 to 42, absolute value circuits 43 and 44, a comparator 45, switches 46 to 50, and inverters 51 to 53. FIG. 6 is a block diagram of a circuit for generating an encoder signal and various control signals. 54 and 55 are addition circuits, 56 is an inverting amplifier, 57 and 58 are coefficient units, and 59 to 62 are waveform shaping circuits for shaping the sine wave signals a to d into square waves A to D.
Also, 63 and 64 are EX-OR (exclusive OR) circuits. FIG. 7 shows the output signal waveform of each part shown in FIG. In FIG. 7, a and b are output signals of the encoder, which are two-phase sine wave signals SINθe and COSθe. c is a signal obtained by adding the signals a and b and dividing the sum by 2 1/2 , and has a phase leading or lagging the signal a by 45 °.
d adds the signal a to the signal b via the inverting amplifier to obtain 2
It is divided by 1/2 . The phase is advanced or delayed by 45 ° with respect to the signal b. The signals A to D are obtained by shaping the waveforms of the signals a to d, respectively. The signal E is the signal A
EX-OR of B and B, and the signal F is the signal C
And EX-OR output of D. FIG. 8 shows a time chart of each part of the feedback pulse complement signal circuit. In FIG. 4, when the input signal a is switched so that the input signal polarity is inverted when the input signal a is at the L level of the signal B, the output signal of the signal polarity switching circuit 26 becomes as shown by a1 in FIG. Similarly, when the input signal b is switched when the signal A is at the H level, the signal polarity switching circuit 27 inverts the polarity of the input signal with the control signal L, so that the signal b1 is obtained. In addition, the control signal E adds a voltage equal to 2 -1/2 of the amplitude voltage of SINθe to the signal a1 when E is at the H level, and adds a voltage equal to -2 -1/2 when the E is at the L level. Then, the output signal of the adder 29 becomes the signal a2. On the other hand, when E is H, a voltage of -2 -1/2 is added to the signal b1, and when E is L, a voltage of 2 -1/2 is added, to obtain a signal b2. Further, when the signals a2 and b2 are alternately selected and combined by the control signal F, the output Y1 of the switch 32 is obtained. Here, when F is at the H level,
The b2 signal is selected, and when F is at the L level, the a2 signal is selected. Y1 is a feedback pulse complement signal for suppressing the occurrence of a discrete operation due to the feedback pulse. The operation of the feedback pulse complement signal will be described in more detail below with reference to FIGS. The D / A signal in FIG. 9 is an output waveform obtained from the output of the deviation counter 3 via the D / A converter 4. Here, in order to simplify the explanation, a case is considered where only the feedback pulse is input to the deviation counter. A and B are feedback signals, fb-pls is the rise of A and B signals,
Indicates the situation where the falling edge is being counted. That is, the feedback pulse is counted by four times. Y1 is a complementary signal of the feedback pulse. When the droop pulse of the deviation counter is 1 pulse, D /
Assuming that the output voltage of the A converter is 1, when the output voltage of Y1 is added at the input section of the speed amplifier 10 so that the output voltage becomes +0.5 and -0.5, these combined values become the signal p-
It becomes continuous like fb. If not,
This is a stepped signal as indicated by a dotted line. FIG. 10 shows a state where the value of the deviation counter is near zero. When the value of the deviation counter is zero, 1 /
The motor is stopped at the center point of the four cycles, and there is no generation of the ± 1 pulse micro-vibration seen in a configuration having only a normal deviation counter. FIG. 11 is a signal time chart of each part of the first speed calculation circuit. In FIG. 5, when the signal a (= SINθe) is differentiated, a sine wave signal having a phase leading by 90 ° whose amplitude is proportional to the rotation speed is obtained. When this signal is inverted at the L level of the control signal B, the signal is shown in FIG. The signal a3 is obtained. Similarly,
The signals b to d are differentiated, and the differentiating circuits 36 to 36 shown in FIG.
When synchronous rectification is performed by inverting the polarity with a control signal corresponding to the output signal of 38, signals b3, c3, and d3 in FIG. 11 are obtained. Further, the signals a3 and b3 are changed to b at the H level of the control signal F.
3 is selected, and a3 is selected at the L level.
The output signal of No. 8 is Y2. Further, when the signals c3 and d3 are selected to be c3 at the H level of the control signal E and d3 at the L level, the output signal of the switch 49 becomes Y3. The switches 46 and 47, the absolute value circuits 43 and 44, and the comparator 45 in FIG. 5 are circuits for generating a control signal for further selecting the signals Y2 and Y3. In FIG. 5, when the signals a and b select the signal b at the H level of the control signal F and select the signal a at the L level, the output signal of the absolute value circuit 43 becomes the signal X1 shown in FIG. Similarly,
When the signal c and the signal d are selected when the control signal E is at the H level and the signal d is selected when the control signal E is at the L level, the signal X2 in FIG. 11 is obtained. Assuming that the output when the signals X1 and X2 pass through the comparator 45 becomes H level when the value of X2 is larger than the value of X1, a control signal X3 is obtained. Signals Y2 and Y3 are controlled by control signal X3.
When Y2 is selected when X3 is at the H level and Y3 is selected when it is at the L level, the output signal of the switch 50 becomes Y4. A low ripple speed operation signal can be obtained by the above selection logic of the differential signals a to d. Since the linearity of the differentiating circuit is limited to the low rotation speed range, in the high rotation speed region, the output signal of the conventional f / v converter is used as the speed feedback signal. Next, the operation of the position command calculation circuit 1 of FIGS. 1 and 2 will be described. Time charts of this circuit are shown in FIGS. In FIG. 2, a command pulse PULSE is input to a pulse shaping circuit 12, and shaped into a pulse having a constant pulse width like the PLS in FIG. The pulse PLS is guided to a speed calculation correction signal generation circuit 13 and a pulse cycle speed calculation circuit 16. The signals INTEG, SAMP, and DIV in FIG. 12 show the operation of the pulse cycle speed calculation circuit 16 in FIG. In FIG. 3, when the pulse PLS is input, the integrator 21 is cleared. The sample-and-hold circuit 22 holds the value immediately before the integration circuit 21 is cleared. The held value passes through a division circuit 23,
Obtain the signal DIV. If the output signal SN of the pulse code synchronization circuit 11 and the signal ACC from the speed calculation correction signal generation circuit 13 do not change, the DIV signal is directly input to the integration circuit 17 and integrates the DIV signal. DI
The voltage value of the V signal increases as the period of the input command pulse becomes shorter. That is, the value is proportional to the input command pulse rate. Therefore, the integrated value corresponds to the position, and is a signal obtained by complementing the distance between the input command pulses. The POS signal in FIG. 12 is this position command complement signal. The operation of the integration circuit 17 will be described in more detail.
The integration circuit 17 is controlled by signals of an integration operation stop signal generation circuit 14 and a preset signal generation circuit 15. In FIG. 12, when the POS signal reaches the comparison level + V of the comparator 18, the comparator 18 generates a signal COMP-1. At the same time, the preset signal generation circuit 15 sets the integration circuit 17 to a value of -V, and starts integration with -V as an initial condition. When the POS signal becomes zero,
An output of the comparator 20 for detecting the zero point, a PLS signal,
Upon detecting that the number of pulses of the FP (or RP) signal coincides, the integration operation stop signal generation circuit 14 operates, and the operation of the integration circuit 17 stops. Here, the FP signal is obtained by shaping the output signal COMP-1 of the comparator 18 and keeping the pulse width constant. The FP signal is a forward command pulse and the RP signal is a calculation command pulse corresponding to the reverse command pulse, and is led to the deviation counter 3 in FIG. FIG.
Is a time chart showing another timing of the position command calculation circuit. Here, the integration calculation stop signal generation circuit 1
4 and the output POS of the integrating circuit 17 and the output CO of the comparator 19 at the switching timing of the rotation direction.
MP-2 and the like are shown. Pulse code synchronization circuit 11
For example, even if the rotation direction command SIGN is switched at the point of the SN signal portion in FIG. 13, for example, the previous signal state is maintained until the next pulse enters, and the signal becomes the illustrated signal. When the SN signal is switched, the signal polarity switching circuit 24 shown in FIG. 3 operates and the input voltage polarity of the integration circuit 17 shown in FIG. 2 is inverted. Therefore, the POS signal shown in FIG. Proceed in the direction. When the value of -V is reached, the comparator 19 operates to generate the output signal COMP-2. At the same time, the preset signal generation circuit 15 sets the integration circuit 17 to + V. In addition, it is set to -V on the forward rotation side. Since the negative input voltage is integrated with + V as an initial condition, the POS signal goes to zero. When it reaches zero, the comparator 20 operates and its outputs COMP-3 and SN
EX-OR with the PLS signal and the comparator 1
9, the output of COMP-2 is detected to match the pulse number of the RP signal.
4 generates a STOP signal. During integration stop, comparator 2
Although the output of 0 becomes unstable, there is no problem if latching is performed at the edge of the signal. FIG. 14 shows the operation of the gain correction circuit 25 of FIG. When the input command pulse rate increases, the generation of the operation command pulses FP and RP may be delayed. In order to increase the following speed with respect to the command pulse, the gain correction circuit 25 uses an integrating circuit 17.
Correcting the input voltage to an appropriate value, the integration circuit 1
7, the generation of the operation command pulse is also quickened. The PL of the speed calculation correction signal generation circuit 13 in FIG.
The S signal is compared with the FP and RP signals, and when the difference between the two becomes large, a signal ACC is generated to control the gain correction circuit shown in FIG. FIG. 14 shows a case where the gain is increased to 1.5 times when the pulse difference becomes two pulses. What is indicated by the dotted line of the DIV and POS signals is the operation when the gain is corrected. When the gain is corrected, the generation speed of the calculation command pulse FP without the gain correction is increased, as in the case of the FP-C signal. FIG. 15 shows the operation of the position command complement signal POS. Now, for the sake of simplicity, it is assumed that only the operation command pulse (here, the FP signal) is input to the deviation counter 3. At this time, the output of the D / A converter has a step-like waveform like D / A. Assuming that the output voltage of the D / A converter is 1 when the accumulated pulse of the deviation counter is 1 pulse, the positive and negative peak voltages of the POS signal are set to +0.5 and -0.5. FIG.
The D / A and the POS signal are added at the input section of the speed amplifier 10. This composite voltage has a continuous waveform as shown by the solid line of the P-ref signal.
【０００７】[0007]
【発明の効果】以上述べたように、本発明によれば、位
置の指令信号と位置のフィードバック信号の量子化によ
る不連続性をアナログ補完することによって、飛びの無
い連続量で与えることができる。また、低回転速度にお
いては脈動の少ない速度フィードバック信号を得ること
ができる。したがって、速度ループゲインと位置ループ
ゲインを大幅にアップすることができ、かつ、サーボロ
ック時の１パルスの微振動の発生が無いので、高精度で
高剛性、そして位置決め整定時間の短い位置決め制御装
置を提供することが可能である。As described above, according to the present invention, discontinuity due to quantization of the position command signal and the position feedback signal can be provided in a continuous amount without skipping by analog complementation. . Also, at a low rotation speed, a speed feedback signal with little pulsation can be obtained. Therefore, the speed loop gain and the position loop gain can be greatly increased, and there is no generation of one pulse of micro-vibration at the time of servo lock, so that a positioning control device with high accuracy, high rigidity, and a short positioning settling time. It is possible to provide.
【図１】本発明の実施例を示す位置決め制御回路を示す
図FIG. 1 is a diagram showing a positioning control circuit showing an embodiment of the present invention.
【図２】位置指令演算回路の詳細回路ブロック図FIG. 2 is a detailed circuit block diagram of a position command calculation circuit.
【図３】パルス周期速度演算回路の詳細回路ブロック図FIG. 3 is a detailed circuit block diagram of a pulse period speed calculation circuit.
【図４】フィードバックパルス補完信号回路の詳細ブロ
ック図FIG. 4 is a detailed block diagram of a feedback pulse complement signal circuit.
【図５】第１の速度演算回路の詳細ブロック図FIG. 5 is a detailed block diagram of a first speed calculation circuit.
【図６】エンコーダ信号と各種制御信号の発生回路のブ
ロック図FIG. 6 is a block diagram of a circuit for generating an encoder signal and various control signals.
【図７】図６の各部出力信号のタイムチャートFIG. 7 is a time chart of the output signal of each part in FIG. 6;
【図８】フィードバックパルス補完信号回路の各部信号
タイムチャートFIG. 8 is a signal time chart of each part of the feedback pulse complement signal circuit.
【図９】フィードバックパルス補完信号回路の各部信号
タイムチャートFIG. 9 is a signal time chart of each part of the feedback pulse complement signal circuit.
【図１０】フィードバックパルス補完信号回路の各部信
号タイムチャートFIG. 10 is a signal time chart of each part of the feedback pulse complement signal circuit.
【図１１】第１の速度演算回路の各部信号タイムチャー
トFIG. 11 is a time chart of each signal of the first speed calculation circuit.
【図１２】位置指令演算回路の各部信号タイムチャートFIG. 12 is a signal time chart of each part of the position command calculation circuit.
【図１３】位置指令演算回路の各部信号タイムチャートFIG. 13 is a signal time chart of each part of the position command calculation circuit.
【図１４】位置指令演算回路の各部信号タイムチャートFIG. 14 is a signal time chart of each part of the position command calculation circuit.
【図１５】位置指令演算回路の各部信号タイムチャートFIG. 15 is a signal time chart of each part of the position command calculation circuit.
【図１６】従来の位置決め制御装置の構成を示す図FIG. 16 is a diagram showing a configuration of a conventional positioning control device.
１ 位置指令演算回路 ２、６７ パルス整形方向判別回路 ３ 偏差カウンタ ４ Ｄ／Ａ変換器 ５ フィードバックパルス補完信号回路 ６ 第１の速度演算回路 ７ 第２の速度演算回路 ８ 低速／高速回転切替回路 ９、３１、３２、４６、４７、４８、４９、５０ スイ
ッチ １０ 速度アンプ １１ パルス符号同期化回路 １２ パルス整形回路 １３ 速度演算補正信号発生回路 １４ 積分演算停止信号発生回路 １５ プリセット信号発生回路 １６ パルス周期速度演算回路 １７、２１ 積分回路 １８、１９、２０、４５ 比較器 ２２ サンプル・ホールド回路 ２３ 割算回路 ２４、２６、２７、３９、４０、４１、４２ 信号極性
切替回路 ２５ ゲイン補正回路 ２８ バイアス電圧設定器 ２９、３０、５４、５５、１１４、１１５ 加算器 ３３、５６、１１６、１１７ 反転アンプ ３４、５１、５２、５３、６５ インバータ ３５、３６、３７、３８ 微分回路 ４３、４４ 絶対値回路 ５７、５８ 係数器 ５９、６０、６１、６２ 波形整形回路 ６３、６４、６６ ＥＸ−ＯＲ回路 ６８ ｆ／Ｖ変換器 １００ 主回路 １０１ 整流器部 １０２ 平滑コンデンサ １０３ インバータ部 １０４ ＤＣＣＴ １０５ 電流検出回路 １０６ ＰＷＭ回路 １０７ ベース駆動回路 １０８、１０９ 乗算器 １１０ 電流分配回路 １１１、１１２、１１３ 電流アンプ １１８ 同期モータ １１９ エンコーダDESCRIPTION OF SYMBOLS 1 Position command calculation circuit 2, 67 Pulse shaping direction discrimination circuit 3 Deviation counter 4 D / A converter 5 Feedback pulse complement signal circuit 6 First speed calculation circuit 7 Second speed calculation circuit 8 Low speed / high speed rotation switching circuit 9 , 31, 32, 46, 47, 48, 49, 50 Switch 10 Speed amplifier 11 Pulse code synchronization circuit 12 Pulse shaping circuit 13 Speed calculation correction signal generation circuit 14 Integration calculation stop signal generation circuit 15 Preset signal generation circuit 16 Pulse period Speed calculation circuit 17, 21 Integrator circuit 18, 19, 20, 45 Comparator 22 Sample / hold circuit 23 Divider circuit 24, 26, 27, 39, 40, 41, 42 Signal polarity switching circuit 25 Gain correction circuit 28 Bias voltage Setters 29, 30, 54, 55, 114, 115 Adders 33, 56, 116, 17 Inverting amplifiers 34, 51, 52, 53, 65 Inverters 35, 36, 37, 38 Differentiating circuits 43, 44 Absolute value circuits 57, 58 Coefficient units 59, 60, 61, 62 Waveform shaping circuits 63, 64, 66 EX- OR circuit 68 f / V converter 100 main circuit 101 rectifier section 102 smoothing capacitor 103 inverter section 104 DCCT 105 current detection circuit 106 PWM circuit 107 base drive circuit 108, 109 multiplier 110 current distribution circuit 111, 112, 113 current amplifier 118 Synchronous motor 119 Encoder
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G05D 3/00 - 3/20 G05B 11/00 - 13/04 H02P 5/00 Continuation of the front page (58) Field surveyed (Int. Cl. 7 , DB name) G05D 3/00-3/20 G05B 11/00-13/04 H02P 5/00
Claims (4)
を有する２相正弦波を出力するエンコーダからの位置フ
ィードバック信号と位置指令パルスとの偏差量を速度指
令とし、前記エンコーダからの速度フィードバック信号
との偏差に応じて前記モータを速度制御するようにした
位置決め制御装置において、前記位置指令パルスのパル
ス周期から速度を演算するパルス周期速度演算回路と、
このパルス周期速度演算回路の出力を積分して位置指令
補完信号を得る位置指令演算回路と、前記エンコーダか
らの信号をもとにアナログ補完信号が生成されるフィー
ドバックパルス補完信号回路と、前記エンコーダからの
信号をもとに速度フィードバック信号を演算する低速度
領域の速度検出に適した第１の速度演算回路および高速
度領域の速度検出に適した第２の速度演算回路と、低速
時は第１の速度演算回路を高速時は第２の速度演算回路
を選択する切り替え回路とを備え、前記速度指令に前記
位置指令補完信号と前記フィードバックパルス補完回路
の出力信号とを加算することを特徴とする位置決め制御
装置。An amount of deviation between a position feedback signal and a position command pulse from an encoder which is attached to a motor shaft and outputs a two-phase sine wave having a 90 ° phase difference is used as a speed command, and a speed feedback signal from the encoder is provided. And a positioning control device configured to control the speed of the motor according to the deviation from the pulse cycle speed calculation circuit that calculates the speed from the pulse cycle of the position command pulse,
A position command calculation circuit that integrates the output of the pulse cycle speed calculation circuit to obtain a position command complement signal; a feedback pulse complement signal circuit that generates an analog complement signal based on a signal from the encoder; of
Low speed that calculates speed feedback signal based on signal
First speed calculation circuit suitable for speed detection of area and high speed
A second speed calculation circuit suitable for speed detection in the speed range, and a switching circuit for selecting the first speed calculation circuit at low speeds and the second speed calculation circuit at high speeds. A positioning control device for adding a command complement signal and an output signal of the feedback pulse complement circuit.
を有する２相正弦波を出力するエンコーダからの位置フ
ィードバック信号と位置指令パルスとの偏差量を速度指
令とし、前記エンコーダからの速度フィードバック信号
との偏差に応じて前記モータを速度制御するようにした
位置決め制御装置において、前記位置指令演算回路が以
下の回路で構成されたことを特徴とする請求項1記載の
位置決め制御装置。 （１）指令パルスＰＵＬＳＥと回転方向指令ＳＩＧＮを
同期化するパルス符号同期化回路１１。 （２）指令パルスＰＵＬＳＥを所定のパルス幅のパルス
ＰＬＳに整形するパルス整形回路１２。 （３）前記パルスＰＬＳを入力し、演算指令パルスの追
従遅れを補正する速度演算補正信号発生回路１３。 （４）速度演算補正信号発生回路１３の出力ＡＣＣと前
記パルス符号同期化回路１１の出力ＳＮを入力し、前記
パルスＰＬＳの周期から速度を演算するパルス周期速度
演算回路１５。 （５）指令パルスＰＵＬＳＥの数と演算指令パルス数が
一致したとき、前記パルス周期速度演算回路１５の積分
回路１７の停止信号を発生する積分演算停止信号発生回
路１４。2. The method according to claim 1, wherein a difference between a position feedback signal and a position command pulse from an encoder that is attached to the motor shaft and outputs a two-phase sine wave having a 90 ° phase difference is used as a speed command, and a speed feedback signal from the encoder is provided. 2. The positioning control device according to claim 1, wherein in the positioning control device that speed-controls the motor in accordance with a deviation from the position control signal, the position command calculation circuit includes the following circuit. (1) A pulse code synchronization circuit 11 for synchronizing the command pulse PULSE and the rotation direction command SIGN. (2) A pulse shaping circuit 12 for shaping the command pulse PULSE into a pulse PLS having a predetermined pulse width. (3) A speed calculation correction signal generation circuit 13 which receives the pulse PLS and corrects a delay in following a calculation command pulse. (4) A pulse cycle speed calculation circuit 15 which receives the output ACC of the speed calculation correction signal generation circuit 13 and the output SN of the pulse code synchronization circuit 11 and calculates the speed from the cycle of the pulse PLS. (5) An integration operation stop signal generation circuit 14 that generates a stop signal for the integration circuit 17 of the pulse cycle speed operation circuit 15 when the number of command pulses PULSE matches the number of operation command pulses.
を有する２相正弦波を出力するエンコーダからの位置フ
ィードバック信号と位置指令パルスとの偏差量を速度指
令とし、前記エンコーダからの速度フィードバック信号
との偏差に応じて前記モータを速度制御するようにした
位置決め制御装置において、前記フィードバックパルス
補完信号回路が、以下の回路で構成されたことを特徴と
する請求項１記載の位置決め制御装置。 （１）エンコーダの２相正弦波出力信号ａ、ｂの信号極
性をそれぞれ前記出力信号ｂ、ａの波形整形信号Ｂ、Ａ
で切り替え、それぞれ信号ａ１、ｂ１を出力する信号極
性切替回路２６、２７。 （２）前記波形整形信号Ａ、Ｂの排他的論理和信号Ｅに
より選択されたバイアス電圧をそれぞれ前記信号ａ１、
ｂ１に加算する加算器２９、３０。 （３）前記２相正弦波出力信号ａ、ｂの加算信号ｃと減
算信号ｄのそれぞれの波形整形信号ＣおよびＤの排他的
論理和信号Ｆにより前記加算器２９、３０の出力を選択
するスイッチ３２。3. A speed command, wherein a deviation amount between a position feedback signal and a position command pulse from an encoder which is attached to a motor shaft and outputs a two-phase sine wave having a 90 ° phase difference is used as a speed command, and a speed feedback signal from the encoder is provided. 2. The positioning control device according to claim 1, wherein the feedback pulse supplementary signal circuit is constituted by the following circuit in the positioning control device that controls the speed of the motor in accordance with the deviation from: (1) The signal polarities of the two-phase sine wave output signals a and b of the encoder are changed to the waveform shaping signals B and A of the output signals b and a, respectively.
And signal polarity switching circuits 26 and 27 for outputting signals a1 and b1 respectively. (2) The bias voltages selected by the exclusive OR signal E of the waveform shaping signals A and B are applied to the signals a1,
Adders 29 and 30 for adding to b1. (3) A switch for selecting the outputs of the adders 29 and 30 based on the exclusive OR signal F of the waveform shaping signals C and D of the addition signal c and the subtraction signal d of the two-phase sine wave output signals a and b. 32.
を有する２相正弦波を出力するエンコーダからの位置フ
ィードバック信号と位置指令パルスとの偏差量を速度指
令とし、前記エンコーダからの速度フィードバック信号
との偏差に応じて前記モータを速度制御するようにした
位置決め制御装置において、前記第1の速度演算回路が
以下の回路で構成されたことを特徴とする請求項１記載
の位置決め制御装置。 （１）前記エンコーダの２相正弦波出力信号ａ、ｂおよ
び前記加算信号ｃ、減算信号ｄを微分する微分回路３
５、３６、３７、３８。 （２）前記微分回路３５、３６、３７、３８の信号極性
をそれぞれ前記波形整形信号Ｂ、Ａ、Ｄ、Ｃに応じて切
り替える信号極性切替回路３９、４０、４１、４２。 （３）前記排他的論理和信号Ｆに応じて前記信号極性切
替回路３９、４０の出力を選択するスイッチ４８。 （４）前記排他的論理和信号Ｅに応じて前記信号極性切
替回路４１、４２の出力を選択するスイッチ４９。 （５）前記エンコーダの２相正弦波出力信号ａ、ｂを前
記排他的論理和信号Ｆにより選択し、前記加算信号ｃお
よび減算信号ｄを前記排他的論理和信号Ｅにより選択
し、各選択された信号の絶対値を比較する比較器４５。 （６）この比較器４５の出力により前記スイッチ４８，
４９の出力を選択し、その出力を速度演算信号とするス
イッチ５０。4. An amount of deviation between a position feedback signal and a position command pulse from an encoder which is attached to a motor shaft and outputs a two-phase sine wave having a phase difference of 90 ° is used as a speed command, and a speed feedback signal from the encoder is provided. 2. The positioning control device according to claim 1, wherein said first speed calculation circuit is constituted by the following circuit in a positioning control device that controls the speed of said motor in accordance with a deviation from the following. (1) A differentiating circuit 3 for differentiating the two-phase sine wave output signals a and b of the encoder and the addition signal c and the subtraction signal d.
5, 36, 37, 38. (2) Signal polarity switching circuits 39, 40, 41, 42 for switching the signal polarities of the differentiating circuits 35, 36, 37, 38 according to the waveform shaping signals B, A, D, C, respectively. (3) A switch 48 for selecting the output of the signal polarity switching circuits 39 and 40 according to the exclusive OR signal F. (4) A switch 49 for selecting the output of the signal polarity switching circuits 41 and 42 according to the exclusive OR signal E. (5) The two-phase sine wave output signals a and b of the encoder are selected by the exclusive OR signal F, and the addition signal c and the subtraction signal d are selected by the exclusive OR signal E. A comparator 45 for comparing the absolute value of the output signal. (6) The switches 48, 48
A switch 50 for selecting an output of 49 and using the output as a speed calculation signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28761293A JP3314793B2 (en) | 1993-10-22 | 1993-10-22 | Positioning control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28761293A JP3314793B2 (en) | 1993-10-22 | 1993-10-22 | Positioning control device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07121236A JPH07121236A (en) | 1995-05-12 |
| JP3314793B2 true JP3314793B2 (en) | 2002-08-12 |
Family
ID=17719530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28761293A Expired - Fee Related JP3314793B2 (en) | 1993-10-22 | 1993-10-22 | Positioning control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3314793B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101669492B1 (en) * | 2015-02-02 | 2016-11-09 | 엘지전자 주식회사 | Compressor driving device and refrigerator including the same |
-
1993
- 1993-10-22 JP JP28761293A patent/JP3314793B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07121236A (en) | 1995-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4529922A (en) | Resolver-type rotational positioning arrangement | |
| US5400240A (en) | Power converter apparatus | |
| US4523267A (en) | Power converter control circuit | |
| JPH07112360B2 (en) | Control method and apparatus for PWM inverter | |
| WO2018190076A1 (en) | Device for controlling power conversion circuit | |
| JP3314793B2 (en) | Positioning control device | |
| US5844393A (en) | Stepper drive control using variable step angle | |
| JPH01283083A (en) | Controller for motor | |
| JPH09154283A (en) | Control system of power converter | |
| JP2943323B2 (en) | Method for detecting output current of PWM inverter | |
| JP3156478B2 (en) | Control device for pulse width modulation type inverter | |
| JPH11241927A (en) | Position detecting device | |
| JP3526405B2 (en) | PLL circuit and PWM converter using the same | |
| JP3236607B2 (en) | Digital servo controller | |
| JP2893900B2 (en) | Synchronous operation device by inverter | |
| SU809055A1 (en) | Discrete electric drive | |
| RU12304U1 (en) | DEVICE FOR CONTROL OF INVERTER WITH WIDTH-PULSE MODULATION | |
| JPH07284300A (en) | Adjustable speed driver | |
| JPS644314Y2 (en) | ||
| SU1436265A2 (en) | Method of controlling angular position of rotor of double-supply motor | |
| RU2159002C1 (en) | Device to control inverter with pulse-width modulation | |
| SU647646A1 (en) | Follow-up drive with play correction in mechanical transmission | |
| JPH06245566A (en) | Method for controlling rotational speed of motor | |
| JPS6156710B2 (en) | ||
| JPS5951007B2 (en) | position detection device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080607 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090607 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |