JPS644314Y2 - - Google Patents
Info
- Publication number
- JPS644314Y2 JPS644314Y2 JP1982186855U JP18685582U JPS644314Y2 JP S644314 Y2 JPS644314 Y2 JP S644314Y2 JP 1982186855 U JP1982186855 U JP 1982186855U JP 18685582 U JP18685582 U JP 18685582U JP S644314 Y2 JPS644314 Y2 JP S644314Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- frequency
- voltage
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000003786 synthesis reaction Methods 0.000 claims 1
- 230000002194 synthesizing effect Effects 0.000 claims 1
- 230000000630 rising effect Effects 0.000 description 8
- 230000003321 amplification Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 230000004069 differentiation Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000010363 phase shift Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Control Of Electric Motors In General (AREA)
- Control Of Direct Current Motors (AREA)
Description
【考案の詳細な説明】
〔考案の技術分野〕
本考案は、直流モータを駆動し且つ回転速度制
御するのにパルス幅変調（以下「PWM」と称す
る）信号を用いるモータ制御回路に係り、特に速
度制御と位相制御を併用する回転速度制御に関す
るものである。[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to a motor control circuit that uses a pulse width modulation (hereinafter referred to as "PWM") signal to drive a DC motor and control its rotational speed. This invention relates to rotational speed control that uses both speed control and phase control.
モータの速度変動の要因としてはモータ自体の
発生トルクの変動と負荷トルクの変動とがある。
この速度変動のうち比較的高い周波数成分は回転
子の慣性能率を高めることによつて低減できる
が、低い周波数成分は回転速度についてのサーボ
制御によつて低減させることになる。この回転速
度のサーボ制御には「FG（周波数ジエネレータ）
サーボ」などと称される速度制御を用いるのが一
般的である。この速度制御を行なつた場合におけ
る回転速度の変動率は制御系のフイードバツク量
によつて決定され、フイードバツク量を大にすれ
ば変動率は小さくなる。しかしフイードバツク量
にも限度があるので、更に改善するためには
PLL（フエイズロツクループ）などを用いて同期
化を図る位相制御を併用することが行なわれてい
る。この位相制御は「PLLサーボ」などと称さ
れている。
Factors that cause motor speed fluctuations include fluctuations in the torque generated by the motor itself and fluctuations in load torque.
Although relatively high frequency components of this speed fluctuation can be reduced by increasing the inertia rate of the rotor, low frequency components can be reduced by servo control of the rotational speed. The servo control of this rotational speed uses a “FG (frequency generator)”.
It is common to use speed control called servo. When this speed control is performed, the rate of variation in the rotational speed is determined by the amount of feedback in the control system, and as the amount of feedback is increased, the rate of variation becomes smaller. However, there is a limit to the amount of feedback, so in order to further improve
Phase control is also used to achieve synchronization using a PLL (phase lock loop) or the like. This phase control is called "PLL servo."
このように、速度制御と位相制御とを併用した
モータ制御回路で従来実施されているものはおお
よそ次のように構成されている。 As described above, conventional motor control circuits that combine speed control and phase control are generally configured as follows.
モータの回転をパルスエンコーダ等により回転
速度に応じた周波数のパルス列信号として検出す
る。この検出信号を２系統に分け、一方をＦ／Ｖ
（周波数−電圧）変換部で回転速度に応じたアナ
ログ電圧に変換し、電圧比較部に与えて所要の回
転数を設定するための基準電圧と比較し差電圧を
得る。他方は位相比較部に与えて例えば水晶発振
器等で発生した基準周波数信号と比較し、ローパ
スフイルタを介して位相差に応じたアナログ電圧
とする。このアナログ電圧と上記電圧比較部の出
力とを合成し、これを電力増幅してモータに与え
トルクを制御する。 The rotation of the motor is detected by a pulse encoder or the like as a pulse train signal with a frequency corresponding to the rotation speed. This detection signal is divided into two systems, one of which is
A (frequency-voltage) converter converts the analog voltage into an analog voltage according to the rotation speed, which is applied to a voltage comparator to compare with a reference voltage for setting a required rotation speed to obtain a differential voltage. The other signal is applied to a phase comparator and compared with a reference frequency signal generated by, for example, a crystal oscillator, and then passed through a low-pass filter to generate an analog voltage according to the phase difference. This analog voltage and the output of the voltage comparison section are combined, and the power is amplified and applied to the motor to control torque.
基準値との比較により得られた信号の電力増幅
にはアナログ増幅を用いるのが一般的であるが、
電力増幅の能率向上のため上記信号をPWM信号
としてこの信号を電力増幅しこれを直接直流モー
タに与え（モータ自体がローパスフイルタとして
作用し実質的に平滑された電力で駆動されたのと
変らない）、モータを制御するPWM駆動方式も
考えられている。 Analog amplification is generally used to amplify the power of the signal obtained by comparison with a reference value.
In order to improve the efficiency of power amplification, the above signal is used as a PWM signal, and this signal is amplified and applied directly to the DC motor (the motor itself acts as a low-pass filter and is essentially driven by smoothed power. ), a PWM drive system to control the motor is also being considered.
このような方式によるモータ制御回路の一例を
第１図に示す。 An example of a motor control circuit using such a system is shown in FIG.
第１図において、直流モータ１の回転は、モー
タ１と一体的にまたはモータ１の負荷すなわち被
駆動装置に結合させて設けられたパルスエンコー
ダ２によりあるいは記録媒体から読みとられたパ
ルスにより検出され、モータ回転数のＮ倍（Ｎは
一般に正の整数）の周波数のパルス列信号fMとし
て出力される。パルスエンコーダ２の出力fMは２
系統に分けられ、一方は、Ｆ／Ｖ変換器３で速度
に応じた電圧信号に変換される。そして、他方は
位相比較器４に与えられ、水晶発振器５の出力を
分周器６で周波数１／Ｍ（Ｍは一般に１以上の数）
に分周した基準周波数信号fXと比較されて、該基
準周波数信号fXに対する位相ずれに対応するパル
ス幅を有する例えば第２図に示すようなパルス列
信号に変換される。この位相比較器４の出力fP
は、例えば図示のようにパルス前縁（図では立上
り縁）が基準周波数信号fX（第２図では示してい
ない）と周期Ｔが等しく且つ同期しており、パル
ス後縁（図示立下り縁）位置が位相ずれに応じて
相対的に変化してパルス幅が変化する。上記Ｆ／
Ｖ変換器３および位相比較器４の出力はそれぞれ
ローパスフイルタ７および８で高周波成分が除去
され加算器９でアナログ加算された後、PWM変
換器１０に変調波として与えられ信号電圧に応じ
たパルス幅のパルス列信号に変換される。この
PWM信号は電力増幅器１１で電力増幅されモー
タ１に供給される。 In FIG. 1, the rotation of a DC motor 1 is detected by a pulse encoder 2 provided integrally with the motor 1 or coupled to a load of the motor 1, that is, a driven device, or by pulses read from a recording medium. , is output as a pulse train signal f M having a frequency N times the motor rotation speed (N is generally a positive integer). The output f M of pulse encoder 2 is 2
The signals are divided into two systems, and one is converted into a voltage signal according to the speed by an F/V converter 3. The other side is given to the phase comparator 4, and the output of the crystal oscillator 5 is passed through the frequency divider 6 to a frequency of 1/M (M is generally a number greater than or equal to 1).
The signal is compared with a reference frequency signal fX whose frequency is divided into 1, and is converted into a pulse train signal as shown in FIG. 2, for example, having a pulse width corresponding to the phase shift with respect to the reference frequency signal fX. The output f P of this phase comparator 4
For example, as shown in the figure, the leading edge of the pulse (rising edge in the figure) has the same period T and is synchronized with the reference frequency signal f ) The position changes relatively according to the phase shift, and the pulse width changes. Above F/
The outputs of the V converter 3 and the phase comparator 4 are filtered by low-pass filters 7 and 8, respectively, to remove high frequency components, and added by an adder 9 in analog form.Then, the outputs are given as a modulated wave to the PWM converter 10, which generates pulses according to the signal voltage. It is converted into a width pulse train signal. this
The PWM signal is power amplified by a power amplifier 11 and supplied to the motor 1.
ところで、上述した例によれば電力増幅をアナ
ログ増幅で行なう場合でもPWM増幅で行なう場
合でも、位相比較結果を一旦アナログ信号化して
いる。回路のIC（集積回路）化はデイジタル回路
のほうが容易であるので、IC化による構成の簡
素化、小形化、高信頼化等のためにはアナログ回
路部分は少ない方がよい。また、第１図に示した
ようなPWM増幅を採用した方式にあつては、位
相比較器４で一種のPWM信号が得られているに
もかかわらず、これを一旦ローパスフイルタ８で
平滑しアナログ化した後Ｆ／Ｖ変換成分と合成
し、再びPWM信号に変換しており、構成が複雑
化するばかりでなく変換に伴なう誤差等の不都合
な成分の発生のおそれもあると考えられる。 By the way, according to the above-described example, whether power amplification is performed by analog amplification or PWM amplification, the phase comparison result is once converted into an analog signal. Since digital circuits are easier to convert into ICs (integrated circuits), it is better to have fewer analog circuits in order to simplify, downsize, and increase reliability by using ICs. In addition, in the case of the system that employs PWM amplification as shown in Figure 1, although a type of PWM signal is obtained by the phase comparator 4, this signal is once smoothed by the low-pass filter 8 and converted into an analog signal. After conversion, it is combined with the F/V conversion component and converted to a PWM signal again, which not only complicates the configuration but also poses a risk of generating inconvenient components such as errors due to conversion.
本考案の目的は、簡単な構成でIC化が容易で
あり、しかも制御精度の向上も図り得るモータ制
御回路を提供することにある。
An object of the present invention is to provide a motor control circuit that has a simple configuration, can be easily integrated into an IC, and can also improve control accuracy.
本考案は、第１図に示したごとくある種の位相
比較器では比較出力が一種のPWM信号として得
られることに着目し、これをそのままPWMに利
用するもので、上記位相比較器出力を鋸歯状波に
変換し、Ｆ／Ｖ変換器出力とアナログ的に加算す
るとともに基準レベルと比較して、合成PWM信
号を得ることを特徴としている。
The present invention focuses on the fact that in some types of phase comparators, as shown in Figure 1, the comparison output is obtained as a type of PWM signal, and uses this as is for PWM. The PWM signal is converted into a waveform, added to the F/V converter output in an analog manner, and compared with a reference level to obtain a composite PWM signal.
第３図〜第５図に本考案の一実施例の構成を示
す。
FIGS. 3 to 5 show the structure of an embodiment of the present invention.
第３図は本実施例の全体構成を示すものであ
る。 FIG. 3 shows the overall configuration of this embodiment.
第３図において、第１図と同様の部分には同符
号を付して示している。そして、この場合パルス
エンコーダ２の出力fMの２系統に分けた一方と、
位相比較器４の出力fPとはPWM変調部１２に与
えられ、電力増幅器１１には該PWM変調部１２
の出力が与えられる。 In FIG. 3, the same parts as in FIG. 1 are designated by the same reference numerals. In this case, one of the output f M of the pulse encoder 2 is divided into two systems, and
The output f P of the phase comparator 4 is given to the PWM modulation section 12, and the power amplifier 11 is supplied with the PWM modulation section 12.
The output of is given.
第４図は上記PWM変調部１２の詳細な構成を
示すものである。 FIG. 4 shows a detailed configuration of the PWM modulation section 12.
第４図において、１３はＦ／Ｖ変換器であり、
第１図に示したＦ／Ｖ変換器３と同様にパルスエ
ンコーダ２の出力fMを受けその周波数に反比例し
た電圧信号を出力する。１４は位相比較器４の出
力fPを鋸歯状波電圧に変換する鋸歯状波発生器で
ある。１５は第１図に示した加算器９とほぼ同様
の加算器であり、Ｆ／Ｖ変換器１３の出力電圧と
鋸歯状波発生器１４の出力電圧とをアナログ加算
する。１６は加算器１５の出力電圧を基準電圧
Vrと比較しこの場合加算器１５の出力電圧の方
が大きい期間に対応するパルス幅のパルス信号fS
を出力するコンパレータ、１７はコンパレータ１
６に与える基準電圧Vrを発生する直流電源であ
る。 In FIG. 4, 13 is an F/V converter;
Similar to the F/V converter 3 shown in FIG. 1, it receives the output f M of the pulse encoder 2 and outputs a voltage signal inversely proportional to its frequency. 14 is a sawtooth wave generator that converts the output f P of the phase comparator 4 into a sawtooth wave voltage. Reference numeral 15 denotes an adder substantially similar to the adder 9 shown in FIG. 1, which performs analog addition of the output voltage of the F/V converter 13 and the output voltage of the sawtooth wave generator 14. 16 is the output voltage of the adder 15 as a reference voltage.
A pulse signal f S with a pulse width corresponding to a period in which the output voltage of the adder 15 is larger than Vr in this case.
17 is comparator 1 which outputs
This is a DC power supply that generates a reference voltage Vr to be applied to 6.
第５図は本実施例において用いている上記位相
比較器４の詳細な構成を示すものである。 FIG. 5 shows a detailed configuration of the phase comparator 4 used in this embodiment.
第５図において、１８は分周器６から与えられ
る基準周波数信号の立上りを検出する立上り微分
回路１９はパルスエンコーダ２から与えられるパ
ルス列信号fMの立下りを検出する立下り微分回
路、２０は立上り微分回路１８の検出出力でセツ
トされ立下り微分回路１９の検出出力でリセツト
されるRS（セツト−リセツト）フリツプフロツプ
であり、RSフリツプフロツプ２０のＱ出力が信
号fPとしてPWM変調部１２（の鋸歯状波発生器
１４）に与えられる。 In FIG. 5, 18 is a rising differentiation circuit 19 that detects the rising edge of the reference frequency signal given from the frequency divider 6, and 20 is a falling differentiation circuit that detects the falling edge of the pulse train signal f M given from the pulse encoder 2. This is an RS (set-reset) flip-flop that is set by the detection output of the rising differentiation circuit 18 and reset by the detection output of the falling differentiation circuit 19, and the Q output of the RS flip-flop 20 is used as the signal f P to output the sawtooth of the PWM modulation section 12. wave generator 14).
次にこのような構成における動作について説明
する。 Next, the operation in such a configuration will be explained.
パルスエンコーダ２により直流モータ１の回転
速度が検出され、回転数のＮ倍のパルス列fMが出
力される。この速度パルス列信号fMは２系統に分
けられ、一方はPWM変調部１２に、そして他方
は位相比較器４にそれぞれ与えられる。位相比較
器４では、基準発振器としての水晶発振器５の出
力を分周器６で１／Ｍの周波数に分周した基準周
波数信号fXの立上りでRSフリツプフロツプ２０
がセツトされ、上記パルス列信号fMの立下りで該
RSフリツプフロツプ２０がリセツトされる。第
６図〜第８図にこの位相比較器４における入力信
号fX，fMおよび出力信号fPの関係を示す。第６図
は基準周波数信号fXに対して速度パルス列信号fM
が正常に同期している場合、第７図はパルス列信
号fMの位相が遅れている場合、第８図は該位相が
進んでいる場合をそれぞれ示している。この位相
比較器４の出力（RSフリツプフロツプ２０のＱ
出力）fPはPWM変調部４の鋸歯状波発生器１４
に与えられ第９図に示す波形fLのように信号fPの
立上りと同時に電圧が一定の傾斜で上昇を開始
し、信号fPの立下りと同時にリセツトされる鋸歯
状波に変換される。したがつて、この鋸歯状波fL
のリセツトのタイミングは速度パルス列信号fMの
位相によつて定まり、信号fMの位相が進めば早く
なり、遅れれば遅くなる。一方では上記速度パル
ス列信号fMはＦ／Ｖ変換器１３でパルス繰り返し
周波数に反比例した電圧信号fVに変換される。上
記パルス繰り返し周波数に反比例した電圧信号fV
と上記鋸歯状波fLとは加算器１５で第９図に示す
ようにアナログ加算され、コンパレータ１６で基
準電圧Vrと比較される。したがつてコンパレー
タ１６の出力fSは上記加算器出力（fL＋fV）が基
準電圧を越える期間に対応するパルス信号fSとな
り、このパルス信号fSはモータ１の回転速度に応
じて前縁、つまり立上り位置が変化し、回転位相
に応じて後縁、つまり立下り位置が変化し、回転
速度が遅いほどパルス幅が広くまた回転位相が遅
いほどパルス幅が広くなる。すなわちこのパルス
信号fSは回転速度検出成分と回転位相検出成分が
合成された値を変調波成分とするPWM信号であ
り、これが電力増幅器１１（通常、インバータ等
を用いたいわゆるスイツチング増幅器で構成され
ている）で増幅されてモータ１に供給され、速度
制御と位相制御が行なわれる。 The rotational speed of the DC motor 1 is detected by the pulse encoder 2, and a pulse train f M that is N times the rotational speed is output. This speed pulse train signal f M is divided into two systems, one of which is applied to the PWM modulator 12 and the other to the phase comparator 4. In the phase comparator 4, the RS flip-flop 20 is activated at the rising edge of the reference frequency signal fX obtained by dividing the output of the crystal oscillator 5 as a reference oscillator to a frequency of 1/M by the frequency divider 6.
is set, and the corresponding signal is detected at the falling edge of the pulse train signal fM .
RS flip-flop 20 is reset. 6 to 8 show the relationship between the input signals fX , fM and the output signal fP in this phase comparator 4. Figure 6 shows the speed pulse train signal f M with respect to the reference frequency signal f
FIG. 7 shows a case where the phase of the pulse train signal f M is delayed, and FIG. 8 shows a case where the phase is advanced. The output of this phase comparator 4 (the Q of the RS flip-flop 20
Output) f P is the sawtooth wave generator 14 of the PWM modulation section 4
As shown in the waveform f L shown in Figure 9, the voltage starts rising at a constant slope at the same time as the signal f P rises, and is converted into a sawtooth wave that resets at the same time as the signal f P falls. . Therefore, this sawtooth wave f L
The timing of resetting is determined by the phase of the speed pulse train signal f M ; the earlier the phase of the signal f M is, the earlier it is, and the later it is, the later it is. On the other hand, the speed pulse train signal f M is converted by the F/V converter 13 into a voltage signal f V that is inversely proportional to the pulse repetition frequency. Voltage signal f V inversely proportional to the above pulse repetition frequency
and the sawtooth wave f L are subjected to analog addition in an adder 15 as shown in FIG. 9, and are compared with a reference voltage Vr in a comparator 16. Therefore, the output f S of the comparator 16 becomes a pulse signal f S corresponding to the period in which the adder output (f L + f V ) exceeds the reference voltage, and this pulse signal f S changes in advance according to the rotational speed of the motor 1. The edge, that is, the rising position changes, and the trailing edge, that is, the falling position, changes according to the rotational phase, and the slower the rotational speed, the wider the pulse width, and the slower the rotational phase, the wider the pulse width. In other words, this pulse signal f S is a PWM signal whose modulated wave component is a value obtained by combining the rotational speed detection component and the rotational phase detection component, and this is a PWM signal that is transmitted to the power amplifier 11 (usually composed of a so-called switching amplifier using an inverter, etc.). The signal is amplified and supplied to the motor 1, where speed control and phase control are performed.
このようにして、位相比較器４のPWM出力を
有効に利用してＦ／Ｖ変換器１３の出力と合成
し、速度と位相の双方に依存してパルス幅の変化
するPWM信号を得てモータ１を制御するため、
構成が簡単でしかも効率的であり、結果的には制
御精度も向上する。しかも、第１図に示した従来
回路に比しアナログ処理をする部分が減り、IC
化に適している。 In this way, the PWM output of the phase comparator 4 is effectively used and combined with the output of the F/V converter 13 to obtain a PWM signal whose pulse width changes depending on both the speed and the phase. In order to control 1,
The configuration is simple and efficient, and control accuracy is improved as a result. Moreover, compared to the conventional circuit shown in Figure 1, the number of analog processing parts is reduced, and the IC
suitable for
なお、本考案は上述し且つ図面に示す実施例に
のみ限定されることなく、その要旨を変更しない
範囲内で種々変形して実施することができること
はいうまでもない。 It goes without saying that the present invention is not limited to the embodiments described above and shown in the drawings, but can be implemented with various modifications without changing the gist thereof.
例えば、上述の実施例ではＦ／Ｖ変換器１３は
入力周波数に反比例する電圧を出力するものとし
たが、入力周波数に比例する電圧を得るＦ／Ｖ変
換器を用い、この出力を逆極性として鋸歯状波発
生器１４の出力に加算（つまり減算）するように
したり、同様のＦ／Ｖ変換器出力に対して鋸歯状
波を逆極性としたり、Ｆ／Ｖ変換器出力を電源１
７で発生する基準電圧Vrに加算的に合成し位相
比較結果に基づく鋸歯状波と比較するようにした
りしてもよい。また位相比較器４の構成も上述し
たものに限らず実質的に上述と同等のPWM信号
出力の得られるものであればどのようなものでも
よい。 For example, in the above embodiment, the F/V converter 13 outputs a voltage that is inversely proportional to the input frequency. The output of the F/V converter can be added to (or subtracted from) the output of the sawtooth generator 14, the sawtooth wave can be of opposite polarity to the output of a similar F/V converter, or the output of the F/V converter can be
It may be additively combined with the reference voltage Vr generated in step 7 and compared with the sawtooth wave based on the phase comparison result. Further, the configuration of the phase comparator 4 is not limited to the one described above, but may be of any configuration as long as it can obtain a PWM signal output substantially equivalent to that described above.
本考案によれば、簡単な構成でIC化が容易で
あり、しかも制御精度の向上も図り得るモータ制
御回路を提供することができる。
According to the present invention, it is possible to provide a motor control circuit that has a simple configuration, can be easily integrated into an IC, and can also improve control accuracy.
第１図は従来回路の一例の構成を示すブロツク
図、第２図は同例における位相比較器の動作波形
図、第３図は本考案の一実施例における全体回路
構成を示すブロツク図、第４図および第５図は同
実施例の要部回路を詳細に示すブロツク図、第６
図〜第８図は同実施例における位相比較器の動作
を詳細に説明するための波形図、第９図は同実施
例の全体動作を説明するための波形図である。
１……直流モータ、２……パルスエンコーダ、
４……位相比較器、５……水晶発振器、６……分
周器、１１……電力増幅器、１２……PWM変調
部、１３……Ｆ／Ｖ変換器、１４……鋸歯状波発
生器、１５……加算器、１６……コンパレータ、
１７……直流電源、１８……立上り微分回路、１
９……立下り微分回路、２０……RSフリツプフ
ロツプ。
FIG. 1 is a block diagram showing the configuration of an example of a conventional circuit, FIG. 2 is an operating waveform diagram of a phase comparator in the same example, and FIG. 3 is a block diagram showing the overall circuit configuration in an embodiment of the present invention. 4 and 5 are block diagrams showing the main circuits of the same embodiment in detail, and FIG.
8 are waveform diagrams for explaining in detail the operation of the phase comparator in the same embodiment, and FIG. 9 is a waveform diagram for explaining the overall operation of the same embodiment. 1...DC motor, 2...Pulse encoder,
4... Phase comparator, 5... Crystal oscillator, 6... Frequency divider, 11... Power amplifier, 12... PWM modulation section, 13... F/V converter, 14... Sawtooth wave generator , 15...adder, 16...comparator,
17...DC power supply, 18...Rising differential circuit, 1
9... Falling differential circuit, 20... RS flip-flop.
Claims (1)
コーダの出力を受け基準周波数信号との位相差に
応じて変化するパルス幅のパルス列を出力する位
相比較器と、この位相比較器の出力を鋸歯状波に
変換する鋸歯状波発生器と、上記パルスエンコー
ダの出力を該出力の周波数に応じた電圧の直流信
号に変換する周波数−電圧変換器と、この周波数
−電圧変換器の出力と上記鋸歯状波発生器の出力
とを加算的に合成するとともに基準電圧と比較し
て上記制御対象モータに供給するパルス幅変調波
を得る合成比較手段とを具備したことを特徴とす
るモータ制御回路。 A phase comparator receives the output of a pulse encoder for detecting the rotational speed of the controlled motor and outputs a pulse train with a pulse width that changes according to the phase difference with the reference frequency signal, and the output of this phase comparator is converted into a sawtooth wave. a sawtooth wave generator for converting, a frequency-voltage converter for converting the output of the pulse encoder into a DC signal with a voltage according to the frequency of the output, and an output of the frequency-voltage converter and the sawtooth wave generator. 1. A motor control circuit comprising a synthesis and comparison means for additively synthesizing the outputs of the motors and the outputs of the motors and comparing them with a reference voltage to obtain a pulse width modulated wave to be supplied to the motor to be controlled.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982186855U JPS5992599U (en) | 1982-12-10 | 1982-12-10 | Motor control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982186855U JPS5992599U (en) | 1982-12-10 | 1982-12-10 | Motor control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5992599U JPS5992599U (en) | 1984-06-23 |
| JPS644314Y2 true JPS644314Y2 (en) | 1989-02-03 |
Family
ID=30403488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1982186855U Granted JPS5992599U (en) | 1982-12-10 | 1982-12-10 | Motor control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5992599U (en) |
-
1982
- 1982-12-10 JP JP1982186855U patent/JPS5992599U/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5992599U (en) | 1984-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4523267A (en) | Power converter control circuit | |
| US6121747A (en) | Electric motor controller | |
| US5563980A (en) | Brushless DC motor speed controller | |
| US4683409A (en) | Stabilizing arrangement for a stepping motor | |
| US4625156A (en) | Control device | |
| US5495152A (en) | Frequency signal control circuit and vibration type motor apparatus using same | |
| JPS644314Y2 (en) | ||
| US4380723A (en) | Digital velocity servo | |
| JPS63193603A (en) | Synchronous demodulator | |
| JPS6316689B2 (en) | ||
| JPH0347076B2 (en) | ||
| JP3314793B2 (en) | Positioning control device | |
| JP3672674B2 (en) | Motor control device | |
| JPH025675Y2 (en) | ||
| JPH0710195B2 (en) | Motor control circuit | |
| JPH0323832Y2 (en) | ||
| JPS6056397B2 (en) | commutatorless motor | |
| SU680134A1 (en) | Method of tracking in gate frequency inverters | |
| Fulcher et al. | Low speed phaselock speed control system | |
| JPS60191504A (en) | Phase difference output device | |
| JPH047673Y2 (en) | ||
| JPS6124319A (en) | Detector for control system input | |
| JPS6011484B2 (en) | signal converter | |
| JPS6041557B2 (en) | Motor speed control device | |
| JPS6277084A (en) | Hall motor drive circuit |