JP3313300B2 - サイドウォールスペーサの形成方法及び半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、サイドウォールス
ペーサの形成方法及び半導体装置の製造方法に関し、よ
り詳細にはドレイン側にのみサイドウォールスペーサを
形成する方法及びこの方法を利用して半導体装置を製造
する方法に関する。

【０００２】

【従来の技術及び発明が解決しようとする課題】従来か
ら、ＭＯＳトランジスタにおいてはＬＤＤ構造が採用さ
れており、以下のように作製されている。まず、図３
（ａ）に示したように、Ｐウェル１ａを有するシリコン
基板１の表面全面に、閾値調整のためのイオン注入を行
った後、膜厚約８０Å（３．３Ｖ動作の場合）又は約１
４０Å（５．０Ｖ動作の場合）のゲート酸化膜２、膜厚
約１０００〜１５００ÅのＮ⁺ ポリシリコン膜３、膜厚
約１５００ÅのＷＳｉ膜４を順次形成し、このＷＳｉ膜
４上に所望の形状のレジストパターン７を形成する。

【０００３】次いで、図３（ｂ）に示したように、この
レジストパターン７をマスクとして用いて、ＷＳｉ膜４
及びポリシリコン膜３をドライエッチングし、ゲート電
極５及び配線層（図示せず）を形成する。続いて、図３
（ｃ）に示したように、９００℃の温度条件下で１０分
間熱処理を行い、５０Åの酸化膜（図示せず）を形成す
る。その後、ゲート電極５をマスクとして用いて、低濃
度イオン注入を行って、ＬＤＤ領域８を形成し、ＬＤＤ
領域８下部に短チャネル効果を防止するために反転層９
を形成する。次いで、ゲート電極５を含むシリコン基板
１上にＨＴＯ膜１０を膜厚約２５００Åで形成する。

【０００４】その後、図３（ｄ）に示したように、等方
性ドライエッチングによりゲート電極５の両側壁にサイ
ドウォールスペーサ２１を形成し、ゲート電極５及びサ
イドウォールスペーサ２１をマスクとして高濃度のイオ
ン注入を行いソース／ドレイン領域１３を形成する。こ
のように、従来の方法においては、ゲート電極の両側壁
にサイドウォールスペーサを形成し、これを利用してソ
ース／ドレイン領域双方をＬＤＤ構造とし、さらにＬＤ
Ｄ部の下部に反転層を形成して短チャネル効果を抑制し
ている。

【０００５】しかし、ＬＤＤ構造では、低濃度層が高抵
抗となり、ドライブ電流が低下し、よって電流駆動力が
低下するという問題があった。これに対して、電流駆動
力の向上のための種々の提案がなされている。例えば、
特開昭６２−１５９４７０号には以下のような方法が記
載されている。まず、図４（ａ）に示したように、半導
体基板３１上にゲート電極３２及び低濃度層３３を形成
した後、半導体基板３１上全面にＳｉＯ₂ 膜３４を形成
する。さらにＳｉＯ₂ 膜３４上にフォトレジストを塗布
してドレイン側にのみレジストパターン３５を形成す
る。

【０００６】図４（ｂ）に示したように、このレジスト
パターン３５をマスクとして用いて、ドライエッチング
することにより、ドレイン側にのみサイドウォールスペ
ーサ３４ａを形成する。続いてこのサイドウォールスペ
ーサ３４ａとゲート電極３２とをマスクとして用いてソ
ース／ドレイン領域３６となる高濃度層を形成すること
により、ドレイン側にのみＬＤＤ構造を有するトランジ
スタを形成する。

【０００７】しかし、この方法によれば、１枚のレジス
トパターンを用いて異方性エッチングによりドレイン側
にのみサイドウォールスペーサを残す工程と、レジスト
パターン除去後の酸化膜を除去する工程との２回、シリ
コン基板表面をエッチングする必要があるため、シリコ
ン基板表面での結晶欠陥が多数発生し、リーク電流の原
因となるという問題がある。

【０００８】また、例えば特開平２−１０２５４２号に
は、図５に示したように、半導体基板４１上に、ソース
側の側面に傾斜を有したゲート電極４２を形成し、この
ような形状により、ソース側とドレイン側とでサイドウ
ォールスペーサ４３ａ、４３ｂとの幅を異ならせて、ソ
ース側の高濃度層４５をゲート電極４２直下に配置させ
るとともに、ドレイン側では低濃度層４４ａと高濃度層
４５とによるＬＤＤ構造を配置させることにより、高耐
圧、高電流駆動能力化を図る方法が記載されている。

【０００９】しかし、この方法では、ゲート電極形成パ
ターンの粗密、エッチングガス等の加工条件に応じ、ゲ
ート電極材料（ポリシリコン）加工時のゲート電極側壁
に付着する反応物を利用してゲート電極の片側の側面に
のみ傾斜をもたせるが、その傾斜角度の制御が困難であ
るという問題がある。また、傾斜角度により半導体基板
に形成される低濃度層及び高濃度層の不純物濃度が変化
するとともに、低濃度層及び高濃度層の形成位置が変化
するため、その制御が困難であるという問題もある。さ
らに、ゲート電極のソース側にのみ傾斜を持たせるため
には、ドレイン側近傍にダミー配線を形成する必要があ
り、このダミー配線の形成領域を確保しなければなら
ず、高密度化を図れないという問題もある。

【００１０】本発明は、上記問題点を解決するためにな
されたものであり、リーク電流及び短チャネル効果の抑
制、高電流駆動力の両方を実現できる半導体装置の製造
方法を提供することを目的とする。

【００１１】

【課題を解決するための手段】本発明によれば、(i) ゲ
ート電極を有する半導体基板上に酸化膜を形成し、(ii)
所望のパターンを有する第１露光用マスクを用いて、少
なくとも前記ゲート電極のドレイン形成領域側側壁を被
覆するレジストパターンを形成し、(iii) 該レジストパ
ターンをマスクとして半導体基板上の前記酸化膜を、半
導体基板表面が完全に露出しない程度に異方性ドライエ
ッチングし、続いて、前記レジストパターン直下以外の
酸化膜をウェットエッチングによって完全に除去し、(i
v)前記レジストパターンを除去した後、再度半導体基板
上に、前記第１露光用マスクと反転したパターンを有す
る第２露光用マスクを用いて、少なくとも前記ゲート電
極のドレイン形成領域側側壁に開口を有するレジストパ
ターンを形成し、(v) 該レジストパターンをマスクとし
て半導体基板上の前記酸化膜を、半導体基板表面が完全
に露出しない程度に異方性ドライエッチングして、前記
ゲート電極のドレイン形成領域側の側壁にサイドウォー
ルスペーサを形成し、続いて、前記レジストパターン開
口内の半導体基板上の前記サイドウォールスペーサ以外
の酸化膜をウェットエッチングによって完全に除去する
サイドウォールスペーサの形成方法が提供される。

【００１２】また、本発明においては、上記工程(i) に
おいて、酸化膜を形成する前に、ゲート電極をマスクと
して用いて半導体基板表面にイオン注入を行ってＬＤＤ
領域を形成し、上記工程(ii)〜(v) を行い、さらに工程
(v) の後に、ゲート電極及びサイドウォールスペーサを
マスクとして用いて半導体基板表面に再度イオン注入を
行ってドレイン領域側にのみＬＤＤ構造を有するソース
／ドレイン領域を形成することからなる半導体装置の製
造方法が提供される。

【００１３】

【発明の実施の形態】本発明のサイドウォールスペーサ
の形成方法の工程(i) においては、半導体基板として、
ゲート電極が形成された半導体基板を用いる。ゲート電
極は、ゲート絶縁膜上に形成され、通常トランジスタを
構成するものであれば特に限定されるものではなく、例
えば、Ｔａ、Ｔｉ、Ｗ等の高融点金属、Ｐｔ、Ａｌ、Ｃ
ｕ等、あるいはポリシリコン、高融点金属によるシリサ
イド、ポリサイド等により形成することができる。この
際の半導体基板上は、表面を保護する目的等のために、
ゲート絶縁膜と同様の膜、あるいは異なる膜で被覆され
ていてもよい。

【００１４】このような半導体基板上に酸化膜を形成す
る。この酸化膜は、ゲート電極側壁にサイドウォールス
ペーサを形成するための膜であり、例えばＳｉＯ₂ 膜が
挙げられる。この酸化膜は、公知の方法、例えば熱酸
化、ＣＶＤ法、高温酸化法等の種々の方法で、通常２０
００〜３０００Å、より好ましくは２４００〜２７００
Å程度の膜厚で形成することができる。なかでも、ステ
ップカバレージ等を考慮すれば、ＣＶＤ法により形成さ
れたＨＴＯ（High Temperature Oxide）膜が好ましい。
この際のＨＴＯ膜は、例えば０．９Ｔｏｒｒ以下、７８
０〜８５０℃程度の温度範囲で、ＳｉＨ₄ ４０ｓｃｃ
ｍ、ＮＯ₂ ２０００ｓｃｃｍ、Ｎ₂ １６０ｓｃｃｍのガ
ス雰囲気下で１００〜１５０分間程度堆積させることに
より形成することができる。

【００１５】工程(ii)において、上記酸化膜が形成され
た半導体基板上にレジストを塗布し、レジストパターン
を形成する。このレジストパターンは、所望のパターン
を有する第１露光用マスクを用いて、公知のフォトリソ
グラフィ及びエッチング工程により、少なくともゲート
電極のドレイン形成領域（後工程でドレイン領域となる
領域）側の側壁を被覆するように形成する。

【００１６】ここで用いる第１露光用マスクは、例え
ば、ゲート電極のドレイン形成領域側側壁の一部に対し
て光を遮光するパターンを有するマスク、あるいは光を
透過するパターンを有するマスクのいずれかが挙げられ
る。また、レジストは、ゲート電極のドレイン形成領域
側側壁に対して光を遮光するパターンを有するマスクを
用いる場合にはポジ型レジスト、光を透過するマスクを
用いる場合にはネガ型のレジストを用いることが必要で
ある。

【００１７】工程(iii) において、上記のように形成さ
れたレジストパターンをマスクとして用いて、工程(i)
で形成された半導体基板上の酸化膜を、半導体基板表面
が完全に露出しない程度に異方性ドライエッチングす
る。ここで、半導体基板表面が完全に露出しない程度と
は、基板表面がドライエッチングに晒されることがない
ように、若干の酸化膜を残す程度という意味であり、例
えば２００〜３００Å程度の酸化膜を残すようにエッチ
ングすることが好ましい。

【００１８】異方性ドライエッチングは、異方的にエッ
チングすることができる方法であれば特に限定されるも
のではなく、例えば、ガスエッチング；アルゴン、クリ
プトン、キセノン又はヘリウム等を用いたイオンエッチ
ング；ＣＦ₄ 、Ｃ₂ Ｆ₆ 、Ｃ ₃ Ｆ₈ 、ＣＨＦ₃ 又はＣ₄
Ｆ₈ 等を用いたプラズマエッチング（ＲＩＥ）等によ
り、エッチングする酸化膜の膜厚、膜質等に応じて、適
宜条件を選択して行うことができる。

【００１９】続いて、同じレジストパターンをマスクと
して用いて、レジストパターン直下にある酸化膜以外の
酸化膜をウェットエッチングによって完全に除去する。
これによって、サイドウォールスペーサ形成用の酸化膜
で覆われた領域以外の半導体基板表面は、完全に露出す
ることになる。この際ウェットエッチングによって除去
される酸化膜は、上述したサイドウォールスペーサ形成
用の酸化膜と、その他半導体基板表面に任意に形成した
保護膜、さらには工程中で形成された自然酸化膜の全て
を含む。

【００２０】また、ウェットエッチングは、公知の方法
で行うことができるが、例えば、フッ酸が１〜９９％含
有されたＨＦ溶液、ＮＨ₄ Ｆを用いたいわゆるバッファ
ードフッ酸溶液（ＢＨＦ、１〜９９％））、ＮＨ₄ Ｆと
ＮＨ₄ Ｈ₂ ＰＯ₄ との混合溶液（１：１０〜１０：
１）、あるいはＨＮＯ₃ とＨＦとの混合溶液（１：１０
〜１０：１）等を用いて、任意に加熱、減圧等を行いな
がら２５０〜３００秒間程度（１０：１のＢＨＦ溶液の
場合）半導体基板を浸漬、接触等させることにより行う
ことができる。

【００２１】工程(iv)において、先の工程で使用したレ
ジストパターンを除去し、その後、再度半導体基板上に
レジストを塗布して、上述したのと同様の方法により、
第２露光用マスクを用いてレジストパターンを形成す
る。ここで用いる第２露光用マスクは、上記第１露光用
マスクと反転したパターンを有するものを使用する。つ
まり、第１露光用マスクとして、ゲート電極のドレイン
形成領域側の側壁に対して光を遮光するパターンを有す
るマスクを用いた場合には、第２露光用マスクとして
は、そのドレイン形成領域側側壁に対して光を透過する
パターンを有するマスクを使用する。また、第１露光用
マスクとして、ドレイン形成領域側の側壁に対して光を
透過するパターンを有するマスクを用いた場合には、第
２露光用マスクとしては、そのドレイン形成領域側の側
壁に対して光を遮光するパターンを有するマスクを使用
する。これにより、工程(ii)で形成されたレジストパタ
ーンと反転するパターン、つまり、ゲート電極のドレイ
ン形成領域側側壁に開口を有するレジストパターンを形
成することができる。

【００２２】工程(v) において、上記のように形成され
たレジストパターンをマスクとして用いて、半導体基板
上のドレイン形成領域上に残存する酸化膜を、半導体基
板表面が完全に露出しない程度に異方性ドライエッチン
グし、ゲート電極のドレイン形成領域側の側壁にサイド
ウォールスペーサを形成する。ここで半導体基板表面が
完全に露出しない程度に異方性ドライエッチングすると
は、上述した通りである。

【００２３】続いて、同じレジストパターンをマスクと
して用いて、レジストパターン開口内の半導体基板上に
形成されたサイドウォールスペーサ以外の酸化膜をウェ
ットエッチングによって完全に除去する。ここで、サイ
ドウォールスペーサ以外の酸化膜とは、レジストパター
ン開口内に形成された保護膜や自然酸化膜の全てを含む
ものであり、ウェットエッチングは、上記と同様の方法
で行うことができる。

【００２４】なお、上記工程の後、レジストパターンは
除去される。また、本発明においては、上述のように形
成されるサイドウォールスペーサを利用してドレイン領
域側にのみＬＤＤ構造を有するソース／ドレイン領域を
備えた半導体装置を形成することもできる。すなわち、
上記の工程(i) において、ゲート電極形成後であって、
酸化膜を形成する前に、ゲート電極をマスクとして用い
て半導体基板表面にイオン注入を行ってＬＤＤ領域を形
成する。この際のイオン注入は、通常ＬＤＤ構造のトラ
ンジスタを形成する方法と同様に行うことができ、例え
ばリンイオンを２０〜５０ｋｅＶ、１０¹³ｃｍ^-2台のド
ーズで、あるいはＢＦ₂ イオンを２０〜５０ｋｅＶ、１
０¹³ｃｍ^-2台のドーズで行うことができる。また、この
イオン注入直後又はイオン注入の後適当な工程中で熱処
理することが好ましい。

【００２５】さらに、このイオン注入の前後の適当な工
程において、このＬＤＤ領域の下部にさらにイオン注入
を行って反転層を形成してもよい。この場合のイオン注
入は、ＬＤＤ領域形成のためのイオンとは異なる導電型
を有するイオン、例えばボロンイオンを４０〜７０ｋｅ
Ｖ、１０¹²ｃｍ^-2台のドーズで、あるいはリンイオンを
１００〜２００ｋｅＶ、１０¹³ｃｍ^-2台のドーズで行う
ことができる。

【００２６】上記工程の後、工程(i) において酸化膜を
形成し、工程(ii)〜工程(v) を行い、工程(v) の後に、
ゲート電極及びサイドウォールスペーサをマスクとして
用いて半導体基板表面に再度イオン注入を行う。この際
のイオン注入は、先の工程でＬＤＤ領域を形成するため
に注入した不純物イオンと同じ導電型のイオン、例えば
砒素イオンを３０〜６０ｋｅＶ、１０¹⁵ｃｍ^-2台、ある
いはＢＦ₂ イオンを２０〜５０ｋｅＶ、１０¹⁵ｃｍ^-2台
のドーズで行うことができる。また、このイオン注入直
後又はイオン注入の後適当な工程中で熱処理することが
好ましい。このような工程により、ドレイン領域側にの
みＬＤＤ構造を有するソース／ドレイン領域を備える半
導体装置を製造することができる。

【００２７】以下、本発明のサイドウォールスペーサを
形成する方法を用いて、半導体装置を製造する方法を図
面に基づいて説明する。まず、図１（ａ）に示したよう
に、表面層にｐ型の不純物拡散層（ウェル）ａが形成さ
れるとともに素子分離膜６を有するシリコン基板１の表
面全面に、閾値調整のためのイオン注入（Ｂ⁺ イオン、
２０ｋｅＶ、１．０×１０¹³ｃｍ^-2以下）を行った後、
９００℃の熱酸化により膜厚７０〜９０Å程度（３．３
Ｖ動作の場合）又は１３０〜１５０Å程度（５．０Ｖ動
作の場合）のゲート酸化膜２を形成した。ゲート酸化膜
２上全面に、ＳｉＨ₄ ガスを用いたＣＶＤ法によりポリ
シリコン膜３を膜厚１０００〜１５００Å程度で形成し
た。このポリシリコン膜３に８５０℃、１５分間程、リ
ンの固相拡散を行った。その後、１％ＨＦ溶液を用いて
ＨＦクリーニングを行って、リンの固相拡散時に付着し
たポリシリコン膜３上のＰＳＧを除去した。さらに、こ
のポリシリコン膜３上にＷＳｉ膜４を１０００〜２００
０Å程度で形成し、ＷＳｉ膜４上にフォトレジストを塗
布し、フォトリソグラフィ及びエッチング工程により所
望の形状を有するレジストパターン７を形成した。

【００２８】次いで、図１（ｂ）に示したように、この
レジストパターン７をマスクとして用いて、ＷＳｉ膜４
及びポリシリコン膜３をドライエッチングし、ゲート電
極５を形成した。その後、再度ＨＦクリーニングを２秒
間行った。続いて、図１（ｃ）に示したように、９００
℃の温度条件下で１０分間熱処理を行い、５０Åの酸化
膜（図示せず）を形成した。ゲート電極５をマスクとし
て用いて、低濃度イオン注入を行って、ＬＤＤ領域８を
形成した。イオン注入は、例えばＰ⁺ を３０ｋｅＶ、
４．０〜５．０×１０¹³ｃｍ^-2程度のドーズで行った。
なお、この際、短チャネル効果を抑制するために、上述
のＬＤＤ領域８下部に、例えばＢ⁺ を、５０ｋｅＶ、
６．０〜８．０×１０¹²ｃｍ^-2程度のドーズでイオン注
入して反転層９を形成した。

【００２９】次いで、ゲート電極５を含むシリコン基板
１上にＨＴＯ膜１０を２４００〜２７００Åで形成し、
続いてこのＨＴＯ膜１０上にレジストを塗布し、所望の
パターンを有する露光用マスク（図示せず）を用いてフ
ォトリソグラフィ及びエッチング工程により、ゲート電
極のドレイン領域となる領域側の側壁を被覆するレジス
トパターン１１を形成した。

【００３０】続いて、図１（ｄ）に示したように、レジ
ストパターン１１をマスクとしてＨＴＯ膜１０をドライ
エッチングした。この際のドライエッチングは、過剰の
エッチングによりシリコン基板１表面に結晶欠陥が発生
するのを防止する程度に、シリコン基板１上のＨＴＯ膜
１０がほぼ完全にエッチングされるまで行う。これによ
り、ソース領域となる側のゲート電極５側壁にサイドウ
ォールスペーサ１０ａが残ることとなる。

【００３１】続いて、図１（ｅ）に示したように、ＨＦ
溶液を用いたウェットエッチにより、サイドウォールス
ペーサ１０ａを完全に除去した。この際、ドレイン領域
となる領域上に残ったＨＴＯ膜１０もレジストパターン
１１端部から約０．１５〜０．２０μｍ程度等方エッチ
ングされる。その後、図２（ｆ）に示したように、レジ
ストパターン１１を剥離し、再度シリコン基板１全面に
レジストを塗布し、上述したレジストパターン１１を形
成する際に用いた露光用マスクと反転したパターンを有
する別の露光用マスク（図示せず）を用いて、レジスト
パターン１２を形成した。このレジストパターン１２
は、先の工程でＨＴＯ膜１０がエッチングされた部分に
レジストが残り、ＨＴＯ膜１０が残った部分ではレジス
トが除去されることにより形成される。なお、ＨＴＯ膜
１０は、サイドウォールスペーサ１０ａ除去の際のウェ
ットエッチにより、端部から約０．１５〜０．２０μｍ
程度等方エッチングされているため、その分がアライメ
ントマージンとして確保することができる。

【００３２】次いで、図２（ｇ）に示したように、レジ
ストパターン１２をマスクとして用いてＨＴＯ膜１０の
ドライエッチングを行った。この際のエッチング条件は
上記と同様で行った。ドライエッチング後は、ドレイン
側のゲート電極５側壁にＨＴＯ膜のサイドウォールスペ
ーサ１０ｂが形成される。なお、ドライエッチングは、
シリコン基板における結晶欠陥を抑制するため、シリコ
ン基板上に２００〜３００Å程度の酸化膜を残すように
行った。

【００３３】その後、図２（ｈ）に示したように、ＨＦ
溶液によるウェットエッチングを行い、基板上の酸化膜
を完全に除去し、さらにレジスト１２を剥離した。続い
て、図２（ｉ）に示したように、高濃度のイオン注入を
行いソース／ドレイン領域１３を形成した。この際のイ
オン注入は、例えばＡｓ⁺ を４０ｋｅＶ、２．０〜４．
０×１０¹⁵ｃｍ^-2程度のドーズで行った。ソース領域側
にはサイドウォールスペーサがないため、ゲート電極５
とソース領域１３となる高濃度層が完全に重なりあう。
一方ドレイン側にはサイドウォールスペーサ１０ｂがあ
るために、サイドウォールスペーサ１０ｂ直下に低濃度
層が残り、ＬＤＤ構造となる。

【００３４】このようにして、ドレイン側のみＬＤＤ構
造として片側サイドウォールスペーサを有するトランジ
スタを形成した。

【００３５】

【発明の効果】本発明によれば、２回のドライエッチン
グと２回のウェットエッチングによってドレイン側にの
みサイドウォールスペーサを形成することができる。こ
れにより、各ドライエッチング時の半導体基板へのダメ
ージを抑制し、リーク電流の原因となると考えられる結
晶欠陥を抑制することができる。

【００３６】また、ドレイン側のサイドウォールスペー
サの形成は、酸化膜を全面エッチングすることにより行
われるため、酸化膜の積層膜厚とドライエッチング量と
を組み合わせることにより、サイドウォールスペーサ幅
を精度よく制御することができる。さらに、本発明によ
れば、上記サイドウォールスペーサを利用することによ
り、ドレイン側にのみＬＤＤ構造を有するソース／ドレ
イン領域を備える半導体装置を形成することができ、し
かもこのＬＤＤ領域の幅を精度よく制御できるため、ト
ランジスタ特性、ドライブ電流等が安定した半導体装置
を製造することが可能となる。

【００３７】また、ＬＤＤ領域下部にさらに反転層を形
成する場合には、ドレイン領域側のＬＤＤ領域と相まっ
て、短チャネル効果を抑制することができ、さらにソー
ス側は高濃度層がゲート電極端に配置するため、高抵抗
層とはならず、ドライブ電流をより大きく、すなわち高
電流駆動力を実現した半導体装置を得ることが可能とな
る。

【図面の簡単な説明】

【図１】本発明のサイドウォールスペーサを形成する方
法の実施例を示す概略断面工程図である。

【図２】本発明のサイドウォールスペーサを形成する方
法の実施例を示す概略断面工程図である。

【図３】従来のサイドウォールスペーサを形成する方法
の実施例を示す概略断面工程図である。

【図４】従来のサイドウォールスペーサを形成する方法
の別の実施例を示す概略断面工程図である。

【図５】従来のサイドウォールスペーサを形成する方法
のさらに別の実施例を示す概略断面工程図である。

【符号の説明】

１ シリコン基板（半導体基板） １ａ ｐウェル ２ ゲート酸化膜 ３ ポリシリコン膜 ４ ＷＳｉ膜 ５ ゲート電極 ６ 素子分離膜 ７、１１、１２ レジストパターン ８ 低濃度層 ９ 反転層 １０ ＨＴＯ膜 １０ａ、１０ｂ、２１ サイドウォールスペーサ １３、２３ ソース／ドレイン領域

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/78

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 (i) ゲート電極を有する半導体基板上に
   酸化膜を形成し、(ii)所望のパターンを有する第１露光
   用マスクを用いて、少なくとも前記ゲート電極のドレイ
   ン形成領域側側壁を被覆するレジストパターンを形成
   し、(iii) 該レジストパターンをマスクとして半導体基
   板上の前記酸化膜を、半導体基板表面が完全に露出しな
   い程度に異方性ドライエッチングし、続いて、前記レジ
   ストパターン直下以外の酸化膜をウェットエッチングに
   よって完全に除去し、(iv)前記レジストパターンを除去
   した後、再度半導体基板上に、前記第１露光用マスクと
   反転したパターンを有する第２露光用マスクを用いて、
   少なくとも前記ゲート電極のドレイン形成領域側側壁に
   開口を有するレジストパターンを形成し、(v) 該レジス
   トパターンをマスクとして半導体基板上の前記酸化膜
   を、半導体基板表面が完全に露出しない程度に異方性ド
   ライエッチングして、前記ゲート電極のドレイン形成領
   域側の側壁にサイドウォールスペーサを形成し、続い
   て、前記レジストパターン開口内の半導体基板上の前記
   サイドウォールスペーサ以外の酸化膜をウェットエッチ
   ングによって完全に除去することを特徴とするサイドウ
   ォールスペーサの形成方法。
2. 【請求項２】 請求項１記載のサイドウォールスペーサ
   の形成方法の工程(i) において、酸化膜を形成する前
   に、ゲート電極をマスクとして用いて半導体基板表面に
   イオン注入を行ってＬＤＤ領域を形成し、 工程(v) の後に、ゲート電極及びサイドウォールスペー
   サをマスクとして用いて半導体基板表面に再度イオン注
   入を行ってドレイン領域側にのみＬＤＤ構造を有するソ
   ース／ドレイン領域を形成することからなる半導体装置
   の製造方法。
3. 【請求項３】 工程(i) において、ＬＤＤ領域形成のた
   めのイオン注入の前又は後に、さらにＬＤＤ領域下部に
   イオン注入を行って反転層を形成することからなる請求
   項２記載の半導体装置の製造方法。