JP3309887B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3309887B2
JP3309887B2 JP19323994A JP19323994A JP3309887B2 JP 3309887 B2 JP3309887 B2 JP 3309887B2 JP 19323994 A JP19323994 A JP 19323994A JP 19323994 A JP19323994 A JP 19323994A JP 3309887 B2 JP3309887 B2 JP 3309887B2
Authority
JP
Japan
Prior art keywords
metal
diamond
semiconductor device
electrode
melting point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19323994A
Other languages
English (en)
Other versions
JPH0855819A (ja
Inventor
良樹 西林
弘 塩見
真一 鹿田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP19323994A priority Critical patent/JP3309887B2/ja
Priority to DE69512850T priority patent/DE69512850T2/de
Priority to EP95111530A priority patent/EP0697738B1/en
Priority to US08/510,220 priority patent/US5757032A/en
Publication of JPH0855819A publication Critical patent/JPH0855819A/ja
Application granted granted Critical
Publication of JP3309887B2 publication Critical patent/JP3309887B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425Making electrodes
    • H01L21/043Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425Making electrodes
    • H01L21/0435Schottky electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ダイオード、トランジ
スタ等のデバイスの基礎となる半導体材料に関する。
【0002】
【従来の技術】従来より、半導体デバイスを構成する材
料としては、Si、GaAs等が大部分を占めている。
近年、より高度な機能、より高い耐環境性を有する半導
体デバイスが要請されるに従い、上記SiやGaAsに
加えてバンドギャップの大きな材料が注目され、且つ研
究されている。このようなバンドギャップの大きな材料
としては、例えば、青色発光素子を目的としたZnS
e、耐熱デバイスを目的としたSiC、ダイヤモンド等
が挙げられる。
【0003】
【発明が解決しようとする課題】しかしながら、実際に
耐熱デバイスを構成する場合、半導体材料のみならず電
極材料にも耐熱性が要求される。耐熱用電極材料として
高融点の金属を利用することも考えられるが、半導体と
の仕事関数差を利用するようなショットキー接合におい
ては、必ずしも障壁が大きくなるような好都合な耐熱性
材料が存在するわけではない。例えば、p型のダイヤモ
ンドにショットキー接合を形成する場合、仕事関数が小
さい電極材料ほど有利であるが、そのような仕事関数が
小さい材料は必ずしも高融点金属ではなく、むしろAl
やMg等の低融点の金属である場合が多い。従って、従
来においては、耐熱用の電極材料(特にショットキー電
極用金属材料)の探索は非常に困難であった。
【0004】本発明の目的は、上記した従来の問題点を
解決可能な耐熱用電極を有する半導体装置を提供するこ
とにある。
【0005】本発明の他の目的は、耐熱性電極として機
能する金属−ダイヤモンド接合を有する半導体装置を提
供することにある。
【0006】本発明の他の目的は、耐熱性が良好な電極
形成のために仕事関数が小さく、且つ高融点の金属材料
を必要とするp型ダイヤモンド等の半導体材料を用いた
場合にも、好適な耐熱性ショットキー接合を形成可能な
半導体装置を提供することにある。
【0007】
【課題を解決するための手段】本発明者は鋭意研究の結
果、特定の仕事関数を有する金属材料と、特定の高い融
点を有する金属材料とを複合化することが、ダイヤモン
ドとの組合せにおいて両者の特性を活かした耐熱性電極
を与え、上記目的の達成に極めて効果的であることを見
出した。
【0008】本発明の半導体装置は上記知見に基づくも
のであり、より詳しくは、ダイヤモンド−金属部接合を
有する半導体装置であって;該金属部が、第1の金属と
第2の金属とを含む2種類以上の成分の複合金属からな
り;該第1の金属が融点1000℃以上の高融点金属で
あり;且つ、該第2の金属が、仕事関数5eV以下の金
属であることを特徴とするものである。
【0009】
【作用】ダイヤモンドはバンドギャップが大きな材料で
あり、耐熱デバイスとして応用が期待される有望な材料
である。しかしながら、半導体材料のバンドギャップが
大きくなるに従い、これと組合せるべき電極材料自体の
耐熱性はむしろ低下する傾向がある。すなわち、ダイヤ
モンドとの組合せにおいては、耐熱性オーミックコンタ
クトや、障壁が大きい耐熱性ショットキーコンタクト形
成の容易性は低下する傾向にある。
【0010】これに対して、本発明においては、電極材
料の薄膜が該材料のバルクとは異なった特性を示すこ
と、ないしは複数の薄膜の複合化構造(多層、積層構造
等)が複数の電極材料の単なる寄せ集めと全く異なった
特性を示すことを利用しているため、用途に応じて種々
の特性を発揮する金属−ダイヤモンド接合を形成するこ
とが可能となる。
【0011】より具体的には、本発明によれば、仕事関
数が小さく、しかも良好な耐熱性を有する金属−ダイヤ
モンド接合を形成することが可能となる。本発明におけ
る金属−ダイヤモンド接合は、p型のダイヤモンド半導
体に対して耐熱性のショットキー電極として機能するこ
とが可能であり、n型のダイヤモンド半導体に対して
は、オーミック電極として機能することが可能である。
【0012】以下、必要に応じて図面を参照しつつ、本
発明を詳細に説明する。
【0013】(ダイヤモンド)本発明において金属−ダ
イヤモンド接合を構成する(半導体)ダイヤモンドの種
類ないし態様は、特に制限されない。より具体的には例
えば、本発明においては、ダイヤモンドは天然または人
工(高圧合成)のバルク単結晶であっても、気相合成法
による薄膜多結晶あるいは薄膜単結晶(エピタキシャル
膜)のいずれにも適用可能である。本発明において、半
導体ダイヤモンドは、n型またはp型のいずれであって
もよい。
【0014】本発明において半導体ダイヤモンドの抵抗
率は、1×105 Ω・cm以下であることが好ましく、
更には1000Ω・cm以下(特に100Ω・cm以
下)であることが好ましい。
【0015】(ダイヤモンド形成方法)半導体ダイヤモ
ンドの形成方法は特に制限されないが、例えば、ダイヤ
モンドの水素化処理、ダイヤモンドへの不純物のドー
プ、ダイヤモンドへの格子欠陥の導入等により、半導体
ダイヤモンドを形成することができる。
【0016】ダイヤモンド膜を気相合成により形成する
場合、その形成方法は特に制限されない。より具体的に
は例えば、以下のような各種の方法を用いることが可能
である。
【0017】(1)直流または交流電界により放電を起
こし、原料ガスを活性化する方法、(2)熱電子放射材
を加熱し、原料ガスを活性化する方法、(3)ダイヤモ
ンドを成長させる表面を、イオンで衝撃する方法、
(4)レーザーや紫外線などの光で原料ガスを励起する
方法、および(5)原料ガスを燃焼させる方法 本発明においてダイヤモンドにn型ドーパント(例え
ば、窒素原子)および/又はp型ドーパント(例えば、
ボロン原子)をドーピングする方法としては、ドーパン
ト量の調節が容易な点からは、CVD法(化学的気相成
長法)を用いることが好ましい。
【0018】(ダイヤモンド−金属接合)本発明におい
てダイヤモンド−金属部の接合を構成する金属部は、少
なくとも2種類の成分(第1の金属、第2の金属)を含
む複合金属からなる。
【0019】上記複合金属は、図1の模式断面図に示す
ように、第1の金属からなる層と、第2の金属からなる
層とを含む多層ないし積層構造を有しているか、あるい
は該多層構造を有する複合金属をアニール処理したもの
であることが好ましい。
【0020】(第1の金属/第2の金属)本発明におい
ては、上記した第1の金属として、融点が1000℃以
上の高融点金属を用いる。このような金属としては、例
えば、タングステン(W)、ジルコニウム(Zr)、タ
ンタル(Ta)、モリブデン(Mo)、ニオブ(Nb)
等が好適に使用可能である。
【0021】一方、上記した第2の金属としては、仕事
関数が5eV以下の金属を用いる。ここに「仕事関数
(work function )」とは、フェルミ準位にある電子を
真空中に取り出すために必要な最小エネルギーをいう。
このような仕事関数としては、例えば、S.M.Sze
著「Physics of Semiconductor Devices」(第2版)Jo
hn Wiley & Sons (1981年)第251頁に記載され
ている仕事関数の値を好適に使用することができる。こ
のような仕事関数が5eV以下の金属としては、例え
ば、アルミニウム(Al)、マグネシウム(Mg)、亜
鉛(Zn)等が好適に使用可能である。
【0022】本発明においては、多層構造あるいは形成
の容易さの点からは、上記した第2の金属の仕事関数
は、2.5eV〜4.5eVであることが更に好まし
い。第2の金属の融点は、700℃以下(更には400
〜680℃程度)であることが好ましい。
【0023】上記した第1の金属および第2の金属を多
層構造体として用いる場合、仕事関数が5eV以下の第
2の金属は、ダイヤモンドに接する側に配置し、該第2
の金属がダイヤモンドとの接合特性を決定するように構
成することが好ましい。この場合、第2の金属層の厚さ
(t2 )は、0.5nm以上(更には、5nm以上)で
あることが好ましく、100nm以下(更には50nm
=500Å以下)であることが好ましい。このようにダ
イヤモンドに接している第2の金属の膜厚が非常に小さ
い場合には、該第2の金属が本来バルクとして有してい
る特性とは異なり、融点が上昇する傾向が認められるた
め、本発明において好ましく使用できる。
【0024】上記第2の金属からなる層の上部には、更
に融点が1000℃以上の第1の金属からなる層を配置
することが好ましい。このような場合、仕事関数が5e
V以下の第2の金属(ダイヤモンドに接する側)が高い
温度まで溶けないように、該第2の金属をカバーするこ
とが容易となる。この第1の金属の層の厚さ(t1
は、上記した第2の金属層の厚さ(t2 )より大きいこ
と(t1 >t2 )が好ましい。より具体的には例えば、
第1の金属層の厚さt1 は10nm以上(更には30〜
200nm程度)であることが好ましい。第1の金属層
と第2の金属層との厚さの比(t1 /t2 )は、5以上
(更には10〜50程度)であることが好ましい。
【0025】上述したように、仕事関数が5eV以下の
第2の金属と、融点が1000℃以上の第1の高融点金
属とは、互いに異なる機能を発揮することが好ましいた
め、第1の金属層と第2の金属層とを積層(必要に応じ
て、更にアニール処理)した後においては、該第1の金
属と第2の金属とは、互いに拡散しないことが好まし
い。換言すれば、高融点の第1の金属が第2の金属層へ
拡散してダイヤモンドと直接に接触すること、あるいは
逆に、仕事関数が5eV以下の第2の金属が高融点の第
1の金属層へ拡散して該第1の金属層の表面近傍にまで
達することは好ましくない。したがって、本発明におい
ては、第1の金属と第2の金属とは、相互の金属間の化
合物が存在するような組合せであることが好ましい。こ
のような組合せの金属ないし構造を採用した場合、互い
の界面で該化合物を形成して、それ以後の相互の反応
(ないしは相互の拡散)を阻止することが容易となる。
【0026】このような相互の金属間の化合物を与える
ような組合せとしては、例えば以下の組合せが好適に使
用可能である。
【0027】 上記したショットキー電極およびオーミック電極の形成
方法は特に制限されないが、気相堆積法(vapor deposi
tion)を用いることが好ましい。このような気相堆積法
としては、例えば、蒸着法(vacuum evaporation)、イ
オンプレーティング法、スパッタリング法、CVD法、
プラズマCVD法等が使用可能である。
【0028】(アニール処理)本発明においては、上記
のようにして形成した金属−ダイヤモンド接合を、必要
に応じて、アニール処理に供してもよい。このようなア
ニール処理を行うことは、電極としての特性の改善ない
し安定化の点から好ましい。上記アニール処理として
は、炉アニール、電子ビームアニール、レーザアニー
ル、赤外線ランプアニール等の種々の方法を用いること
ができる。炉アニール法を用いる場合、例えば、H2
たN2 雰囲気下で、300℃以上1000℃以下(更に
は400℃以上800℃以下)の温度で、5秒以上10
分以内(更には30秒以上5分以内)の時間行うことが
好ましい。
【0029】(金属−ダイヤモンド接合)上述したよう
に、本発明における金属−ダイヤモンド接合は、p型の
ダイヤモンド半導体に対しては、通常はショットキー電
極として機能することができ、n型のダイヤモンド半導
体に対しては、通常はオーミック電極として機能するこ
とができる。
【0030】上記金属−ダイヤモンド接合がショットキ
ー電極として機能する場合、該電極の特性は、例えば、
整流比によって好適に評価することができる。ここに、
「整流比」とは、ダイオード特性の順方向電流と、逆方
向電流との比をいう。この整流比の測定においては、例
えば以下の測定条件が好適に使用可能である。
【0031】<整流比の測定条件> 室温、大気中、10V及び−10V印加 本発明においては、上記した金属−ダイヤモンド接合の
整流比は、103 以上(更には104 以上)であること
が好ましい。
【0032】一方、上記金属−ダイヤモンド接合がオー
ミック電極として機能する場合、該電極の特性は、例え
ば、接触比抵抗(specific contact resistance )ρC
によって好適に評価することができる。ここに、「接触
比抵抗」とは、接合部の抵抗を面積で規格化したものを
いう。この接触比抵抗はTLMという手法によって測定
可能である。例えば以下の測定条件が好適に使用可能で
ある。
【0033】<接触比抵抗の測定条件>±10V印加で
I−Vの直線性を確認して抵抗値を求め、40μm,2
0μm,10μm,5μm間隔の電極間の抵抗を測定
し、所定の手続き(G.S.Marlow and M.B.Das,:Solid-St
ate Electronics,25(1982)91.)で、Pcを算出する。
【0034】本発明においては、上記した金属−ダイヤ
モンド接合の接触比抵抗は、10-4Ω・cm2 以下(更
には10-5Ω・cm2 以下)であることが好ましい。
【0035】以下、実施例により本発明を更に具体的に
説明する。
【0036】
【実施例】実施例1 高圧合成法により形成した単結晶ダイヤモンド(I
b 型)基板上に、マイクロ波プラズマCVD法を用い
て、下記表1に示す条件下でボロンドープ・ダイヤモン
ド層を2層(ダイヤモンド側から、ボロンドープ層2お
よびボロンドープ層1の順に)形成した。この際、ギロ
ンドープ層2には、ポロンドープ層1に比べポロンを多
くドープした。
【0037】次いで、フォトリソグラフィーおよびエッ
チングを用いて上記ボロンドープ層1を図2の模式断面
図に示すように加工した。この際のエッチング条件は、
以下の通りであった。
【0038】
【表1】
【0039】<エッチング条件> O2 /Ar=1%,RF出力300W,20mTor
r,90min 上記により加工したボロンドープ層1の上に、フォトリ
ソグラフィーおよびスパッタリングを用いて、Al膜お
よびW膜をこの順に形成して、AlとWとの積層構造
(ボロンドープ層1側からAl、Wの順)からなる耐熱
ショットキー電極(大きさ40μmφ〜200μmφ)
を形成した。一方、ボロンドープ層2上には、上記と同
様にして、ボロンドープ層2側からTi(オーミック電
極)/Mo/Au積層からなる耐熱オーミック電極(大
きさ200μm×1mm)を形成し、図1に示すダイオ
ード構造を形成した。
【0040】この電極形成に際しては、下記表2に示す
ように、AlとWとのそれぞれの層厚を変化させた。こ
のようにして形成したダイオードの特性(整流比)を、
該ダイオード形成後直ちに測定した。更に、上記で形成
した電極の耐熱性を評価する目的で、上記ダイオード形
成後に長時間アニール処理(500℃、10時間)を行
い、その後にも整流比を測定した。得られた結果を下記
表2に示す。
【0041】
【表2】
【0042】上記表2に示したように、Al電極のみを
ボロン・ドープ層1上に形成した場合、長時間アニール
処理後のショットキー電極の整流比が、アニール処理前
の整流比に比べて著しく低下した。すなわち、Alのみ
からなる電極をショットキー電極としてボロン・ドープ
層1上に形成した場合には、良好な耐熱特性は得られな
かった。
【0043】これに対して、ボロン・ドープ層1上にA
l膜を5nm〜100nm程度の厚さで形成し、該Al
膜の上にW膜を形成してなるショットキー電極において
は、アニール後の整流比がアニール前の整流比に比べて
著しく低下する現象は見られなかった。すなわち、この
W/Al構造によれば、非常に良好な耐熱特性が得られ
た。
【0044】実施例2 ショットキー電極およびオーミック電極をMgとWとの
積層構造で構成した以外は、実施例1と同様にして基板
ダイヤモンド上に、ボロン・ドープ層2、ボロン・ドー
プ層1、ショットキー電極およびオーミック電極を形成
することにより、図1に示すダイオード構造を形成し
た。この電極形成に際しては、下記表3に示すように、
MgとWとのそれぞれの層厚を変化させた。
【0045】このようにして形成したダイオードの特性
(整流比)は、該ダイオード形成後直ちに測定し、更
に、長時間アニール処理(500℃、10時間)した後
にも測定した。得られた結果を下記表3に示す。
【0046】
【表3】
【0047】上記表3に示したように、Mg電極のみを
ボロン・ドープ層1上に形成した場合、アニール後のシ
ョットキー電極の整流比がアニール前の整流比に比べて
著しく低下し、良好な耐熱特性は得られなかった。
【0048】これに対して、Mg膜を5nm〜100n
m程度の厚さで形成し、その上にW膜を形成してなるシ
ョットキー電極においては、アニール後の整流比がアニ
ール前の整流比に比べて著しく低下する現象は見られな
かった。すなわち、このW/Mg構造によれば、非常に
良好な耐熱特性が得られた。
【0049】実施例3 ボロンドープ・ダイヤモンド層1と接する電極材料(仕
事関数5eV以下の金属)としてAl、MgまたはZn
の中から選択して用いて50nmの膜厚の層を形成し、
高融点金属としてW、Ta、Mo、NbまたはZrの中
から選択して用いて200nmの膜厚の層を形成した以
外は、実施例1と同様にして図1に示すダイオード構造
を形成した。この電極形成に際しては、下記表4に示す
ように、仕事関数5eV以下の金属と高融点金属との組
合せを変化させた。これとは別に、仕事関数5eV以下
の金属のみからなる電極を同様に形成したダイオードを
も得た。
【0050】このようにして形成したダイオードの特性
(整流比)は、該ダイオード形成後直ちに測定し、更
に、長時間アニール処理(500℃、10時間)した後
にも測定した。得られた結果を下記表4に示す。
【0051】
【表4】
【0052】上記表4に示したように、仕事関数5eV
以下の金属単体からなる電極のみをボロン・ドープ層1
上に形成した場合、アニール後のショットキー電極の整
流比は著しく低く、良好な耐熱特性は得られなかった。
【0053】これに対して、仕事関数5eV以下の金属
からなる膜をボロン・ドープ層1上に形成し、その上に
高融点金属からなる膜を形成してなるショットキー電極
は、アニール後においても良好な整流比を示し、良好な
耐熱特性が得られた。中でも、仕事関数5eV以下の金
属がAlまたはMgである(すなわち、AlまたはMg
が、ダイヤモンドと高融点金属とに挟まれている)場
合、特に良好な耐熱特性が得られることが判明した。
【0054】
【発明の効果】上述したように本発明によれば、ダイヤ
モンド−金属部接合を有する半導体装置であって;該金
属部が、第1の金属と第2の金属とを含む2種類以上の
成分の複合金属からなり;該第1の金属が融点1000
℃以上の高融点金属であり;且つ、該第2の金属が、仕
事関数5eV以下の金属であることを特徴とする半導体
装置が提供される。
【0055】上記構成のダイヤモンド−金属接合を含む
本発明の半導体装置は室温〜600℃の範囲で動作可能
であるため、本発明によれば、室温〜高温に渡る広い温
度範囲で動作するデバイスとして、安定した特性を示す
ダイオードやトランジスタ等のデバイスを構成すること
が可能となる。
【0056】本発明の半導体装置は優れた耐熱性を示す
ため、自動車等のエンジンルーム、原子炉、人工衛星等
の苛酷な環境下でも使用可能である。
【0057】更に、本発明の半導体装置は、ダイヤモン
ドの高い熱伝導率に基づき高集積化することが容易であ
るため、耐熱性高速論理素子ないし高周波大出力素子等
としても好適に使用可能である。
【図面の簡単な説明】
【図1】ダイヤモンド−金属接合を含む本発明の半導体
装置の一実施態様を示す模式断面図である。
【図2】実施例で形成した本発明の半導体装置の構成を
示す模式断面図である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平5−63237(JP,A) 特開 平5−299635(JP,A) 特開 平1−246867(JP,A) 特開 平5−891(JP,A) 理科年表(1980),日本,丸善株式会 社,1979年11月30日,P物70日本学術振 興会薄膜第131委員会編,薄膜ハンドブ ック,日本,オーム社,1983年12月10 日,P475 IEEE Interenation al Electron Device s Meeting 1988,米国,1988 年12月11日,P.626−629 IEEE Electron Dev ice Letters,Vol.11, No.9,P.371−372 (58)調査した分野(Int.Cl.7,DB名) H01L 21/28 H01L 29/43 H01L 29/872

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 ダイヤモンド−金属部接合を有する半導
    体装置であって、 前記ダイヤモンド−金属部接合は、p型ダイヤモンドと
    金属部のショットキー接合であり、 前記 金属部が、第1の金属と第2の金属とを含む2種類
    以上の成分の複合金属からなり、 前記第2の金属がダイヤモンドに接しており、 前記 第1の金属が、融点1000℃以上の高融点金属
    あり、 前記 第2の金属が、仕事関数5eV以下、かつ融点70
    0℃以下の金属であることを特徴とする半導体装置。
  2. 【請求項2】 ダイヤモンド−金属部接合を有する半導
    体装置であって、 前記ダイヤモンド−金属部接合は、n型ダイヤモンドと
    金属部のオーミック接合であり、 前記金属部が、第1の金属と第2の金属とを含む2種類
    以上の成分の複合金属からなり、 前記第2の金属がダイヤモンドに接しており、 前記第1の金属が、融点1000℃以上の高融点金属で
    あり、 前記第2の金属が、仕事関数5eV以下、かつ融点70
    0℃以下の金属であることを特徴とする半導体装置。
  3. 【請求項3】 前記複合金属が、前記第1の金属と第2
    の金属との積層からなる請求項1または2記載の半導体
    装置。
  4. 【請求項4】 前記第1の金属がタングステン(W)で
    あり、且つ、前記第2の金属がアルミニウム(Al)ま
    たはマグネシウム(Mg)である請求項記載の半導体
    装置。
  5. 【請求項5】 前記第1の金属がジルコニウム(Zr)
    であり、且つ、前記第2の金属が、アルミニウム(A
    l)、マグネシウム(Mg)または亜鉛(Zn)である
    請求項記載の半導体装置。
  6. 【請求項6】 前記第2の金属の膜厚が、50nm以下
    である請求項記載の半導体装置。
JP19323994A 1994-08-17 1994-08-17 半導体装置 Expired - Fee Related JP3309887B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP19323994A JP3309887B2 (ja) 1994-08-17 1994-08-17 半導体装置
DE69512850T DE69512850T2 (de) 1994-08-17 1995-07-21 Halbleiter-Diamant-Vorrichtung mit verbessertem Metall-Diamant-Kontakt
EP95111530A EP0697738B1 (en) 1994-08-17 1995-07-21 Semiconductor diamond device having improved metal-diamond contact
US08/510,220 US5757032A (en) 1994-08-17 1995-08-02 Semiconductor diamond device having improved metal-diamond contact for excellent operating stability at elevated temperature

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19323994A JP3309887B2 (ja) 1994-08-17 1994-08-17 半導体装置

Publications (2)

Publication Number Publication Date
JPH0855819A JPH0855819A (ja) 1996-02-27
JP3309887B2 true JP3309887B2 (ja) 2002-07-29

Family

ID=16304651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19323994A Expired - Fee Related JP3309887B2 (ja) 1994-08-17 1994-08-17 半導体装置

Country Status (4)

Country Link
US (1) US5757032A (ja)
EP (1) EP0697738B1 (ja)
JP (1) JP3309887B2 (ja)
DE (1) DE69512850T2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034404A (en) 1996-12-05 2000-03-07 California Institute Of Technology Schottky-barrier semiconductor device
TW385544B (en) * 1998-03-02 2000-03-21 Samsung Electronics Co Ltd Apparatus for manufacturing semiconductor device, and method of manufacturing capacitor of semiconductor device thereby
US6252245B1 (en) * 1999-03-29 2001-06-26 Howard Edan Katz Device comprising n-channel semiconductor material
US6849509B2 (en) * 2002-12-09 2005-02-01 Intel Corporation Methods of forming a multilayer stack alloy for work function engineering
JP4840798B2 (ja) * 2005-09-30 2011-12-21 独立行政法人産業技術総合研究所 電極の破壊電圧を抑制するためのダイヤモンド電極構造を備えたデバイス及びその製造方法
US9034200B2 (en) 2007-01-22 2015-05-19 Element Six Limited Technologies Limited Plasma etching of diamond surfaces
US8143654B1 (en) * 2008-01-16 2012-03-27 Triquint Semiconductor, Inc. Monolithic microwave integrated circuit with diamond layer
FR3004853B1 (fr) * 2013-04-22 2016-10-21 Centre Nat Rech Scient Procede de fabrication d'une diode schottky sur un substrat en diamant
DE102021123907A1 (de) 2021-09-15 2023-03-16 Universität Siegen, Körperschaft des öffentlichen Rechts LED und Herstellungsverfahren dafür

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2671259B2 (ja) * 1988-03-28 1997-10-29 住友電気工業株式会社 ショットキー接合半導体装置
US5002899A (en) * 1988-09-30 1991-03-26 Massachusetts Institute Of Technology Electrical contacts on diamond
JPH02260470A (ja) * 1989-03-30 1990-10-23 Sumitomo Electric Ind Ltd 発光素子
JP2765067B2 (ja) * 1989-07-06 1998-06-11 住友電気工業株式会社 P型半導体ダイヤモンドのオーミツク接続電極
JPH0358481A (ja) * 1989-07-26 1991-03-13 Sumitomo Electric Ind Ltd 半導体ダイヤモンドのオーミツク接続電極とその形成方法
JPH0358480A (ja) * 1989-07-26 1991-03-13 Sumitomo Electric Ind Ltd 半導体ダイヤモンドのオーミツク接続電極
JP2913765B2 (ja) * 1990-05-21 1999-06-28 住友電気工業株式会社 シヨツトキー接合の形成法
US5382809A (en) * 1992-09-14 1995-01-17 Sumitomo Electric Industries, Ltd. Semiconductor device including semiconductor diamond
JPH06193239A (ja) 1992-12-22 1994-07-12 Matsushita Electric Works Ltd 床 材
JP3086556B2 (ja) * 1993-02-09 2000-09-11 株式会社神戸製鋼所 半導体ダイヤモンド層上の耐熱性オーミック電極及びその形成方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
IEEE Electron Device Letters,Vol.11,No.9,P.371−372
IEEE Interenational Electron Devices Meeting 1988,米国,1988年12月11日,P.626−629
理科年表(1980),日本,丸善株式会社,1979年11月30日,P物70日本学術振興会薄膜第131委員会編,薄膜ハンドブック,日本,オーム社,1983年12月10日,P475

Also Published As

Publication number Publication date
EP0697738A1 (en) 1996-02-21
EP0697738B1 (en) 1999-10-20
DE69512850T2 (de) 2000-01-27
JPH0855819A (ja) 1996-02-27
DE69512850D1 (de) 1999-11-25
US5757032A (en) 1998-05-26

Similar Documents

Publication Publication Date Title
JP3365607B2 (ja) GaN系化合物半導体装置及びその製造方法
JP2775903B2 (ja) ダイヤモンド半導体素子
JP2783349B2 (ja) n型窒化ガリウム系化合物半導体層の電極及びその形成方法
US6326294B1 (en) Method of fabricating an ohmic metal electrode for use in nitride compound semiconductor devices
WO2009119248A1 (ja) 半導体装置
JPH0832115A (ja) 電極構造およびその製造方法
JP3309887B2 (ja) 半導体装置
WO2003023838A1 (fr) Electrode n pour element a semiconducteur a compose realise a base de nitrure du groupe iii
US8159108B2 (en) Integrated thermoelectric/ thermionic energy converter
JPH07263751A (ja) Ii−vi族化合物半導体装置及びその製造方法
JPH10173222A (ja) 半導体発光素子の製法
JP3289617B2 (ja) GaN系半導体素子の製造方法
US20050280027A1 (en) Semiconductor device with ohmic electrode formed on compound semiconductor having wide band gap and its manufacture method
JPH11186607A (ja) 化合物半導体発光素子
JPH0864800A (ja) 炭化珪素半導体素子
TWI261371B (en) Gallium nitride-based compound semiconductor light-emitting device
EP0825652B1 (en) Ohmic electrode and method of forming the same
JP2006032457A (ja) SiC半導体装置およびSiC半導体装置の製造方法
US6771010B2 (en) Silicon emitter with low porosity heavily doped contact layer
JP2000299479A (ja) ショットキーダイオードおよびその製造方法
JPH0831767A (ja) 電極構造の製造方法
JPH11340511A (ja) 電極の製造方法
JP3260502B2 (ja) 電子放出素子
JP3171677B2 (ja) オーミック電極
JPH02196421A (ja) 炭化ケイ素半導体素子の電極形成方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090524

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090524

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100524

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110524

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees