JP3308940B2 - 符号化方法および復号化方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、符号化方法および
復号化方法に関する。

【０００２】

【従来の技術】２値画像をマルコフ情報源でモデル化
し、符号化シンボルをその周辺画素の状態によって予測
し、予測結果を算術符号化する方式が圧縮率の点から最
も優れた特性を示すことが知られている。JBIG (ITU勧
告T.82) に採用されているQM-coder（算術符号復号器）
がその例である。

【０００３】このような方式は、コンテクストの生成，
シンボルの生起確率情報の推定，算術符号化演算を１シ
ンボル毎に繰り返して符号化，復号化を行なうものであ
り、効率的な圧縮を行なえる。

【０００４】図16にQM-coderの主要な構成を示す。

【０００５】図示されるように、QM-coderは、コンテク
スト生成部200と、コンテクストテーブル（ＲＡＭ）210
と、確率推定部220と、算術符号器230とで構成されてお
り、次のように動作する。

【０００６】まず、コンテクスト生成部200において、
符号化画素の周辺10画素によって作られる1024個の状態
を検出する。各状態をコンテクスト(s)と呼び、コンテ
クスト毎に優勢シンボルの予測値MPS(s)と確率推定部22
0の状態番号がコンテクストテーブル210から読み出さ
れ、確率推定部220に出力される。確率推定部220は、こ
れらの情報から領域幅Qe(s)を算術符号器230に出力す
る。算術符号器230は、符号化シンボル値と、優勢シン
ボルの予測値MPS(s)と、劣勢シンボルの生成確率に対応
する領域幅Qe(s)とから算術符号化演算を実行する。

【０００７】次に、算術符号演算について図17を参照し
て説明する。

【０００８】算術符号化では、初期値0〜1の数直線を優
勢シンボル(MPS)の領域幅と劣性シンボル(LPS)の領域幅
に分ける。QM-coderでは、数直線の上側にLPS幅，下側
にMPS幅が割り当てられている。２つの領域幅を足した
幅をオージェントとよび、以下、「Areg」と記載する。

【０００９】図17は、”0100”に対する領域分割の様子
を示している。図中、Ａ（Ｘ）はシンボル系列Ｘに対応
した領域の幅を表す。例えば、部分区間Ａ（0100）は、
シンボル系列”0100”及び生成確率に対応する。符号化
対象シンボル系列は、分割された領域内の代表点に対応
させる。代表点は、部分区間内の一番下にとられる。こ
の代表点を示すレジスタを符号レジスタといい、以下、
「Creg」と記載する。

【００１０】符号化シンボルと予測値が同じ時は、次の
シンボルの符号化にはMPS幅が選ばれ、そうでなければL
PS幅が選ばれる。上述のとおり、この領域幅の中に代表
点を設けて、その２進少数点が符号を表す。

【００１１】算術符号化演算では、領域幅が「所定値」
未満になった時には、小数点の精度の低下を防ぐため
に、所定値以上になるまで２倍処理を繰り返す（この処
理を正規化処理という）。ここで、「所定値」は初期値
の1/2である。

【００１２】正規化処理はLPSを符号化したときにも行
われる。正規化処理では確率推定部の状態遷移が更新さ
れ、次のシンボルからQe(s)の値が異なり、これによっ
て、より情報源の確率分布に適した値が選択されるよう
になる。

【００１３】MPS幅は大きく、LPS幅Qe(s)はMPS幅よりも
小さな値が割り当てられている。MPSの符号化では、１
シンボルの符号化後のオージェント（Areg）の値は、符
号化前のオージェント（Areg）からLPS幅Qe(s)を減算し
た値（すなわち、Areg-Qe(s)）となる。この値が初期値
の1/2になるまで正規化処理は行われない。

【００１４】コンテクストが同一でMPSが連続するとき
には、各シンボルの予測条件には変化がないため、Areg
- n×Qe(s)のように予め定めたｎシンボル分、一括し
て演算することができる。このような一括符号化方式
は、特公平7-95693号公報（符号化復号化装置）に開示
されている。

【００１５】

【発明が解決しようとする課題】しかし、上述の一括符
号化方式（特公平7-95693号公報）は、予め定めたシン
ボル数に対して一括処理の条件が満たされた場合に限っ
て一括処理を行なうものであり、特定の条件の下でのみ
高速化が可能である。実際には、そのような条件を満た
す可能性のある画像パターンは、画素配置の水平移動に
よってコンテクストが同一となることから、参照画素と
MPSが全て白、全て黒、および横方向のストライプに限
られる。横方向のストライプパターンや全黒パターンの
発生頻度は低いので、現実的には、画像中の全白の部分
を符号化する際に効果があると考えられる。

【００１６】しかし、画像の中の全白部分は文字間、行
間、左右の余白などであり、解像度や画像の種類によっ
て全白部分の大きさは大きく変化する。また、誤差拡散
画像では一括処理シンボル数を大きくすると、一括処理
条件を満足する頻度は極めて小さくなり、高速化の効果
はほとんど認められなくなる。

【００１７】本発明はこのような考察に基づいてなされ
たものであり、各種の画像や画像の局所状態に柔軟に対
応して高速処理を行なうことができる符号化・復号化方
法および装置を提供することを目的とする。

【００１８】

【課題を解決するための手段】本発明は上記の問題を解
消するためになされたもので、画像の局所局所の状況に
適応して連続処理シンボル数を可変とし、画像の複雑さ
に応じて高速化の効果が得られるように構成したもので
ある。

【００１９】すなわち、本発明では、文字画像では、必
ず行間の余白が存在することに着目し、文字情報の部分
と行間部分とを区別し、行間部分では、連続処理シンボ
ル数を充分大きく設定し、符号化処理の大幅な高速化を
図るようにする。文書画像では、行間の白ラインが全体
に占める割合がかなり高いため、この部分を高速処理す
ることで全体の処理速度を上げることができる。

【００２０】また、文字情報（あるいはハーフトーン）
の部分についても、複数の連続処理シンボル数の判定手
段によって、シンボル符号化毎に予め定めたシンボル数
の範囲内で最大のシンボル数を選択できるように構成
し、画像の局所的性質に応じて、連続処理シンボル数を
柔軟に変化させることにより、処理効率をさらに向上さ
せることができる。

【００２１】

【発明の実施の形態】本発明の符号化方法の第１の態様
では、符号化ラインと参照ラインが共に白ラインである
ことが検出された場合には、非白ラインに対して一括し
た符号復号化を行なう場合のシンボル数よりも大きなシ
ンボル数にて、前記符号化ラインを一括して符号化す
る。

【００２２】符号化を行なう前に全白ラインを検出する
ことによって行間と文字ラインとを区別し、行間につい
ては、全白であることがわかっているため、通常の符号
化を行なうことなく、十分に大きな数の連続するシンボ
ルについて、一括（連続）して符号化を実施し、処理の
高速化を図るものである。

【００２３】また、本発明の符号化方法の第２の態様で
は、第１の態様において、非白ラインについては、白ラ
インの一括符号化を行なう場合のシンボル数よりも小さ
い値をもつ複数のシンボル数の中から、符号化の対象の
画像の局所的性質に応じて一つを選択して、適応的に符
号化を行なうようにした。

【００２４】非白ラインについても、画像の局所的性質
に対応した、適応的な一括符号化を実施し、処理効率を
さらに向上させるものである。

【００２５】また、本発明の復号化方法の第１の態様で
は、参照ラインが白ラインであることが検出された場合
には、非白ラインに対して一括した復号化を行なう場合
のシンボル数よりも大きなシンボル数にて、前記復号化
ラインを一括して復号化するようにした。これにより、
復号処理の大幅な高速化が実現される。

【００２６】また、本発明の復号化方法の第２の態様で
は、非白ラインについては、白ラインの一括復号化を行
なう場合のシンボル数よりも小さい値をもつ複数のシン
ボル数の中から、復号化の対象の画像の局所的性質に応
じて一つを選択して、適応的に復号化を行なう。非白ラ
インについても、画像の局所的性質に対応した、適応的
な一括復号化を実施し、処理効率をさらに向上させるも
のである。

【００２７】また、本発明の符号化装置の第１の態様
は、符号化ラインと参照ラインが共に白ラインであるこ
とを検出する白ライン検出部と、この白ライン検出手段
によって白ラインが検出された場合に、非白ラインに対
して一括した符号化を行なう場合のシンボル数よりも大
きなシンボル数にて、その白ラインを一括符号化するこ
とが可能か否かを判定する第１の複数シンボル処理判定
部と、前記白ラインについて一括符号化を行なう場合よ
りも小さな値をもつ、予め定められている複数のシンボ
ル数のうち、一括符号化が現実に可能なシンボル数を検
出し、検出されたシンボル数のうちの最大のものを選択
して出力する第２の複数シンボル処理判定部と、前記第
１の複数シンボル処理判定部によって一括処理可能であ
ると判定された場合には、白ラインの一括処理用のシン
ボル数を選択し、前記第１の複数シンボル処理判定部に
よって一括処理不可であると判定された場合あるいは非
白ラインの符号化の場合には、前記第２の複数シンボル
処理判定部から出力されるシンボル数を選択する一括処
理シンボル数選択部と、この一括処理シンボル数選択部
によって選択されたシンボル数にて、予測符号化を行な
う符号化部と、を有する構成とした。

【００２８】白ラインが検出されると、一括処理が可能
かどうかの判定を行なった後に白ライン専用の一括処理
を実行し、一括処理ができなかった場合や非白ラインの
場合については、画像に対応した適応的な一括処理を実
行し、これにより、きわめて効率的な符号化を実現する
ものである。

【００２９】また、本発明の符号化装置の第２の態様で
は、第１の態様において、前記白ライン検出手段による
検出処理と、前記符号化部による符号化処理とを並列に
実行する。

【００３０】白ラインの検出処理を、符号化処理とは独
立に行なう（前処理として行なう）ことにより、白ライ
ン検出に起因して符号化処理の速度が低下するような事
態が生じない。

【００３１】また、本発明の復号化装置では、符号化装
置と同様に、白ライン専用の一括処理または非白ライン
に対する適応処理を行なって処理効率を向上させ、ま
た、白ラインの検出処理を、符号化処理とは独立に行な
って、符号化処理の遅延を防止する。

【００３２】本発明の符号復号化装置は高速処理が可能
であるため、原稿を高速に読み取って圧縮する必要があ
るファクシミリ複合機などの通信装置に搭載するのに適
しており、通信装置の高機能化に寄与するものである。

【００３３】以下、本発明の実施の形態について、図面
を参照して具体的に説明する。

【００３４】図１（ａ）は、本発明の一実施の形態にか
かる画像コーディック（２値画像用の算術符号復号器）
の構成を示すブロック図である。

【００３５】図示されるように、画像コーディック102
は、画像入出力インタフェース1000と、ラインメモリ20
00と、算術符号復号部3000と、各部の動作を統括的に制
御するシーケンス制御部4000とで構成される。

【００３６】画像入出力インタフェース1000は、画像メ
モリ104に対してリード／ライト（Ｒ／Ｗ）の制御信号
を出力して、符号化時には、ラインメモリ2000に画像デ
ータを格納する。一方、復号化時には、復号データを画
像メモリ104に転送する。

【００３７】また、この画像入出力インタフェース1000
は、データバッファ1100と、１ライン分の画像データが
すべて白データであることを検出する白ライン検出部11
10と、白ラインが検出された場合に、そのことを示すヘ
ッダ情報を作成し、画像データに付加するヘッダ情報作
成部1500とを有する。

【００３８】図１（ｂ）は、１ラインの画像データにヘ
ッダ情報が付加されたデータ形式を示している。すなわ
ち、１ライン分の画像データ1112について、全白である
か否かを示すヘッダ情報1111が付加される。このような
データが、画像入出力インタフェース1000からラインメ
モリ2000に送られる。

【００３９】ラインメモリ2000は、符号化・復号化処理
に必要とされるだけの充分な容量を有する。

【００４０】システムの動作を統括的に制御するシーケ
ンス制御部4000は、ラインメモリ2000に格納されている
画像データに付加されているヘッダ情報を読み、そのヘ
ッダ情報から所定のライン（具体的には、２本の参照ラ
インと、符号化対象の１ラインの合計３ライン）の全デ
ータが白データ（すなわち、全白ライン：行間部分）で
あることがわかると、白ライン識別信号を算術符号復号
部3000に送出して、そのことを通知する。

【００４１】算術符号復号部3000は、白ライン識別信号
によって参照ラインおよび符号化対象ラインがいずれも
全白であることがわかると、多数のシンボルの一括符号
化（白ラインの符号化用の特別処理）を行ない、高速な
符号化を実現する。これにより、文字画像における行間
の白ラインをきわめて高速に処理することが可能とな
る。なお、復号化時の白ライン検出は、後述するよう
に、算術符号復号部3000の内部で行う。

【００４２】画像入出力インタフェース1000における白
ラインの検出と、算術符号復号部3000における処理とは
並列に実行される。画像入出力インタフェース1000で白
ラインの検出を行なうのは、これを算術符号復号部3000
にて行なうとすると、符号復号処理スピードが低下する
ためである。よって、算術符号復号部3000に入力される
前の段階で、白ラインの情報を事前に取得する構成をと
っている。

【００４３】このように、算術符号復号部3000では、全
白ライン（すなわち文字と文字の間の行間領域）と、文
字領域（ハーフトーン画像の領域を含む）とを区別し、
全白ラインについては特別な処理を行なう。

【００４４】さらに、文字領域についても、その画像の
局所的な性質に応じて、一括処理するべきシンボル数を
適宜、変化させながら適応的に符号化（符号化）処理を
行なう。このようにして、入力画像に適応した、高速な
算術符号化（復号化）が実現される。

【００４５】すなわち、図２に示すような２値画像を符
号化する場合、行間部分（領域Ｂ，Ｄ）では一括処理す
るシンボル数を格段に増やして高速に符号化し、一方、
文字やハーフトーン画像の部分（領域Ａ，Ｃ，Ｅ，Ｆ）
では、それぞれの局所的な性質に応じて一括処理するシ
ンボル数を適宜、変更しながら、適応的な符号化を実行
するものである。

【００４６】すなわち、本実施の形態では、一括処理す
るべきシンボル数は、図３のようなフローにしたがって
決定される。すなわち、まず、白ライン（行間）の領域
であるかを判定し（ステップ12）、そうであるならば、
白ラインの処理用に予め定められている256シンボル分
の一括処理が可能であるか（正規化処理が発生するのな
らば一括処理不可となる）を判定する（ステップ14）。
一括処理可能と判定されると256シンボルが一挙に符号
化されることになる。

【００４７】一方、白ラインではない場合、あるいは、
256シンボルの一括処理が不可と判定された場合には、
算術符号復号部3000が内蔵する一括処理シンボル数判定
回路（後述）により、一括処理するべきシンボル数を適
応的に決定する（ステップ１６）。この場合、シンボル
数「２」，「４」，「８」，「16」のいずれかが選択さ
れる。

【００４８】以下、図１（ａ）に示す画像コーディック
102の各部の構成を具体的に説明する。

【００４９】図４は、画像入出力インタフェース1000の
構成を示すブロック図である。

【００５０】図示されるように、画像入出力インタフェ
ース1000は、アドレス制御部1102，1104と、タイミング
制御部1106，1108と、データバッファ1100と、白ライン
検出部1110と、ヘッダ情報作成部1500とを有する。

【００５１】また、白ライン検出部1110は、比較器1200
と、カウンタ1300と、白ライン判定回路1400と、ヘッダ
情報作成部1500とを具備する。すなわち、白ラインの検
出は、16ビット等１ワードのデータを読み込む毎に、そ
れを比較器1200でゼロ（白の画素値）と比較し、カウン
タ1300でその回数を数え、その値が予め定めた1ライン
のワード数に等しいかどうかを白ライン判定回路1400で
判定することにより、容易に行うことができる。

【００５２】ヘッダ情報作成部1500は、白ラインである
ことが分かれば、そのことを示すビットをヘッダに付加
し、ラインメモリ2000上の所定の領域にライトする。

【００５３】図５は、算術符号復号部3000の構成を示す
ブロック図である。

【００５４】図示されるように、算術符号復号部3000
は、コンテクスト生成器3200と、複数シンボル処理判定
器3300と、コンテクストメモリ3400と、白ライン検出回
路3100と、確率推定器3600と、算術符号器3500とを有す
る。

【００５５】ラインメモリ2000から読み出された画像デ
ータは、コンテクスト生成器3200に入力され、そこで定
められた配置の参照画素の値によって、インデックス
(s)を出力する。コンテクスト生成器3200からは、さら
に、複数シンボル処理判定器3300に対して符号化シンボ
ルの周辺画素データが出力される。コンテクストメモリ
3400は、1024バイトのＲＡＭで構成されている。このコ
ンテクストメモリ3400では、一つのコンテクストに１バ
イトが割り当てられ、各バイト内には、１ビットで表さ
れた符号化シンボルの予測値MPS(s)と確率推定器3600の
状態番号７ビットが記憶されている。

【００５６】確率推定器3600は、ＲＯＭで構成された状
態遷移テーブルである。確率推定器3600は、LPSの領域
幅Qe(s)を算術符号器に出力する。

【００５７】算術符号器3500は、符号化シンボル、MPS
(s)、Qe(s)および連続シンボル処理判定器3300の出力信
号である連続処理シンボル数を用いて、複数シンボルを
一括して算術符号化し、符号データ系列を出力する。

【００５８】複数シンボル処理判定器3300は、符号化シ
ンボルの周辺画素データ，算術符号器のＡレジスタ値Ar
egおよびQe(s)を使って、そのシンボルから予め定めた
範囲内で連続処理可能なシンボル数の最大値を算出す
る。本実施の形態では、「２シンボル」、「４シンボ
ル」、「８シンボル」、「16シンボル」、「256シンボ
ル」の中から最大値を選ぶ構成となっている（後述）。

【００５９】また、白ライン検出回路3100は、復号化時
に復元したラインが白ラインであることを検出し、ヘッ
ダにその情報を付加し、そのデータをラインメモリ2000
にライトする。白ライン検出回路3100の構成は、図１の
画像入出力インタフェース1000内の白ライン検出部1110
と同様であり、１ワード復元する毎にそれが白データか
どうかをカウントする。図６は、コンテクスト生成器32
00の構成を示すブロック図である。

【００６０】図示されるように、コンテクスト生成器32
00は、３本のシフトレジスタ3201〜3203と、インデック
ス生成器3204と、全体を制御するタイミング制御回路32
05とで構成される。

【００６１】シフトレジスタは４バイトで構成され、シ
フトレジスタ3201は符号化／復号化ライン用であり、シ
フトレジスタ3202，3203は、参照ライン用である。符号
化のときは、画像データは、ラインメモリ2000から読み
出され、シフトレジスタの最下位バイトに順次入力され
る。シフトレジスタのビット位置は図示したようにc-7
〜c23、b-7〜b23、a-7〜a23の記号で識別することにす
る。

【００６２】まず、符号化時の動作を説明する。

【００６３】初期状態で全てのレジスタはクリアする。
画像データはラインメモリから読み出され、最下位バイ
トに順次入力される。その後、符号化対象のライン第１
画素がa0の位置にくるまで左にシフトし、更に下位バイ
トをメモリから読み出し3バイトの画像データを詰め
る。参照ラインも同様に、ラインの第１画素がb0、c0に
来るようにする。

【００６４】こうした時に、a0が符号化シンボル（図中
？で示される）であり、a-2、a-1、b-2、b-1、b0、b1、
b2、c-1、c0の位置にある10画素が参照画素である。以
上の部分は、図６で太線で囲んで示されている。

【００６５】インデックス生成器3204は参照画素をa-
2、a-1、b-2、b-1、b0、b1、b2、c-1、c0の順に並べ
る。この10ビットデータが、コンテクストを識別するイ
ンデックス「ｓ」となる。 符号化シンボル“？”を符
号化した後は逐次処理であれば、シフトレジスタ全体を
左に１ビットシフトして新しいコンテクストを作る（図
１０）。

【００６６】復号化のときは、復号シンボルはa0の位置
に書き込まれる。１シンボル毎の逐次処理では１シンボ
ル復号する毎にシフトレジスタを左に１ビットシフトす
る。復号データは８ビット毎にメモリに書き込む。

【００６７】このデータは、シフトレジスタのa-7〜a-1
のバイトデータである。画像データの入出力、ビットシ
フトなど全体の動作タイミングはタイミング制御回路32
05によって制御する。

【００６８】同一コンテクストとMPSが連続しているか
どうかを判定するために、画像データ3206が複数シンボ
ル処理判定器3300に出力される。出力される画像データ
は、a-2〜a15、 b-2〜b17、 c-1〜c16である。図７は、
複数シンボル処理判定器3300の構成を示すブロック図で
ある。

【００６９】本実施の形態では、参照画素がすべて白の
コンテクストのみを連続処理の対象にしている。図示さ
れるように、複数シンボル処理判定器3300は、文字（も
しくはハーフトーン）部分における一括処理シンボル数
を決定するための第１の連続処理シンボル数判定部3340
と、白ライン（行間）部分に対する256シンボルの一括
処理が可能か否かを判定するための第２の連続処理シン
ボル数判定部3310（および判定回路3320）と、を有して
いる。

【００７０】すなわち、文字ラインに関しては、第１の
連続処理シンボル数判定部3340で連続処理シンボル数を
判定する。白ライン（行間）については、第２の連続シ
ンボル数判定部3310と判定回路3320によって、予め定め
たシンボル数の連続処理が可能かどうかを判定する。第
２の連続処理シンボル数判定部3310は、８ビットシフタ
3311と、減算器3312と、比較器3313，3314と、を有す
る。

【００７１】第２の連続処理シンボル数判定部3310にお
いて、白ライン（符号化ラインと参照ラインが白画素で
あることは、図１の画像入出力インタフェース1000の働
きによって既に分かっているので、コンテクストの連続
性は検出済みである）についての、256シンボルの一括
処理が可能かどうかは、下記の式（１）および式（２）
が同時に満足されるか否かで判定される。 Areg 256*Qe(s) ＞＝ 0ｘ8000 ……（１） 符号化シンボル＝ MPS（s）…………（２） なお、（１）式における0ｘ8000は、Aregの初期値0x100
00（16進表記）の1/2である（図９参照）。Areg 256*Q
e(s)が、この値より小さくなると正規化処理が必要とな
るため、正規化処理の発生を避ける必要から（１）式が
満たされる必要がある。また、（２）式は、MPS（すな
わち予測値）の連続性も一括処理の条件となることを意
味する。

【００７２】第２の連続処理シンボル数判定部3310の８
ビットシフタ3311は、256*Qe(s)を計算し、減算器3312
にて、Areg 256*Qe(s)を計算する。そして、比較器331
3にて、減算器3312の出力値が0ｘ8000以上であるかを判
定する。

【００７３】上述の（２）の条件は、符号化シンボルの
値がゼロであることは分かっているので（白の画素値を
ゼロとする）、MPS（s）を見れば判定できる。これらの
判定を行うのが判定回路3320である。

【００７４】判定回路3320には制御信号として“判定イ
ネーブル信号”が入力し、この信号がオン状態であれば
判定回路3320が機能する。ライン端の画素数が256画素
に満たない状態では、この判定イネーブル信号はオフ状
態になる。判定イネーブル信号は図１のシーケンス制御
部4000から出力される（不図示）。また、復号化時にお
いて、256シンボルの一括処理が可能か否かは、下記
（３）式および（４）式が同時に満足されるか否かで判
定される。 Areg 256*Qe(s) ＞＝ 0ｘ8000 ……（３） Creg < Areg 256*Qe(s)……………（４） 参照ラインは白なので、コンテクストの連続性は検出済
みである。式（３）の条件は、符号化時と同様に判定す
る。式（４）の条件は、8ビットシフタ3311で256*Qe(s)
を計算し、減算器3312でAreg 256*Qe(s)を計算し、比
較器3314にて、減算器3312の出力がＣレジスタの値（Cr
eg）より大きいかを判定する。

【００７５】白ライン（行間部分）についての256シン
ボルの一括処理が可能であると判定されると、判定回路
3320から出力される、白ラインの一括処理イネーブル信
号Ｓ１がアクティブとなる。

【００７６】選択回路3330には、第１の連続処理シンボ
ル数判定部3340から出力されるシンボル数（２，４，
８，16のいずれか）と、白ライン用のシンボル256とが
並列に入力される。

【００７７】白ラインの一括処理イネーブル信号Ｓ１が
アクティブとなっているとときは、一括処理シンボル数
として「256」が採用され、それ以外のときは、第１の
連続処理シンボル数判定部3340から出力されるシンボル
数（２，４，８，16のいずれか）が採用される。このよ
うにして、図３の示したような適応的な一括符号化・復
号化処理が実現される。

【００７８】次に、文字ラインにおける一括処理シンボ
ル数を決定するための第１の判定部3340の具体的な構成
について説明する。図８は、第１の連続処理シンボル数
判定部3340の構成を示すブロック図である。

【００７９】本実施の形態では、連続処理可能な複数シ
ンボルの候補を、２シンボル，４シンボル，８シンボル
および16シンボルとし、各シンボル数について一括処理
（連続処理）が可能かどうかを同時に判定し、一括処理
可能と判定されたシンボル数の中から、同時に判定しそ
の中から最大値を選ぶ構成を採用している。

【００８０】図示されるように、第１の連続処理シンボ
ル数判定部3340は、１ビットシフタ3341〜４ビットシフ
タ3344と、減算器3345〜3348と、比較器3349〜3356と、
連続処理シンボル数判定回路3357と、コンテキスト／MP
Sの２連続判定回路3358〜１６連続判定回路3361と、を
有している。

【００８１】シフタ3341〜3344，減算器3345〜3348，比
較器3349〜3356は、白ライン用の第２の連続処理判定回
路3310（図７）と同様の構成である。第１の連続処理シ
ンボル数判定回路3340では、コンテキスト／MPSの判定
回路3358〜3361が設けられていて、コンテキスト（参照
画素）の連続性も随時、判定するようになっている。第
２の連続処理シンボル数判定回路3310の場合には、図１
の画像入出力インタフェース1000で白の連続（つまり、
コンテクストの連続性）が既に判定されていたが、文字
ラインについては、前もって取得された情報がないた
め、コンテキストの連続性も随時、判定する必要がある
からである。

【００８２】以下、16シンボルの一括処理が可能である
かを判定する場合について、説明する。２，４，８の各
シンボル数分の一括処理判定の場合も同様である。

【００８３】4ビットシフタ3341，減算器3342，比較器3
343，比較器3344，コンテクスト／MPS 16連続判定回路3
345では、16シンボルの連続処理が可能かどうかの判定
情報を作り、連続処理シンボル数判定回路3357に入力す
る。

【００８４】すなわち、一括（連続）の符号化処理を行
なう場合には、コンテクスト（参照画素の状態）が所定
のパターンであること（例えば、全部の画素が白である
状態が続いていること）と、符号化シンボルについての
優勢シンボル値（MPS）が所定パターンであること（つ
まり、連続していること）の双方を判定する必要があ
る。MPSの連続も判定するのは、参照画素が同じであっ
ても、符号化対象の画素の値によってMPSが変化し、こ
の場合には一括した処理ができないからである。

【００８５】図６で説明したコンテクスト生成器3200に
蓄積された画像データは、同一コンテクストとMPSが連
続しているかどうかを判定するために、第１の連続処理
シンボル数判定部3340に出力される。ここで、出力され
る画像データは、図６のa-2〜a15，b-2〜b17，c-1〜c16
の各ビット位置のデータであるものとする。

【００８６】16シンボルの一括処理に対応した検出器
は、4ビットシフタ3344，減算器3348，比較器3355，比
較器3356と、コンテクスト／MPSの16連続判定回路3361
と、を有している。

【００８７】4ビットシフタ3344，減算器3348，比較器3
355，比較器3356は、一括の符号化処理を行なった場合
に正規化処理が必要となるかを判断するための判定情報
を取得する部分を構成する。なお、比較器3356は復号化
時に使用するものである。また、コンテクスト／MPSの1
6連続判定回路3361は、所定パターンの連続を検出する
部分である。

【００８８】4ビットシフタ3344は、LPSの領域幅Qe(s)
を左に4ビットシフトして16倍する。シフタ出力は16*Qe
(s)である。減算器3348ではAreg 16*Qe(s)を計算す
る。比較器3355は、その値と0x8000を比較する。0x8000
はAregの初期値0x10000の1/2である。

【００８９】比較器3355の出力は、 Areg 16*Qe(s) >=
0x8000 であれば、"1"、 そうでなければ"0"となる。
ここで、Areg 16*Qe(s) >= 0x8000であれば、正規化処
理は起こらないので、連続処理可能な条件の一つが満た
される。例えば、図９において、Aregの初期値Qe（s）
を16回連続して減算したとき、オージェントの値が0x80
00を上回る場合（図９中の状態Ｐ１）には一括処理が可
能と判定され、0x8000を下回る場合（図９中の状態Ｐ
２）には一括処理不可と判定される。

【００９０】一方、コンテクスト／MPS 16連続判定回路
3361は、画像データを参照して、同一コンテクストとMP
S(s)が16連続しているかどうかを判定する。このために
参照する画像データは、図６のa-2〜a15，b-2〜b17，c-
1〜c16の各位置にある画像データである。

【００９１】本実施例では、これらの画素が全て「白」
または全て「黒」を判定する。MPSの符号化を前提とす
るので、MPS(s)と画素の値が一致していることも判定条
件である。コンテクストが連続するということは、図10
に示すように、一画素分だけ右にシフトした場合でも、
参照画素（Ｘ）に変化が生じないことをいう。また、MP
S（s）が連続しているということは、図10に示すよう
に、予測値（？）も１画素分だけ右にシフトした場合に
も変化が生じないことをいう。

【００９２】判定条件が全て満たされると、コンテキス
ト／MPS 16連続判定回路3361の出力信号は"1"となり、
そうでなければ"0"となる。比較器3355の出力信号が"1"
であり、かつ、コンテキスト／MPS 16連続判定回路3361
の出力が"1"のときに、連続処理シンボル数判定回路335
7は、16シンボルの連続処理が可能であると判断する。

【００９３】８シンボル，４シンボルおよび２シンボル
の連続処理の判断も同様である。これらの異なるシンボ
ル数の判定は同時に（並行して）実行する。

【００９４】連続処理シンボル数判定回路3357は、４つ
の判定結果から連続処理できるシンボル数の最大値を選
択する。このような選択を実行する論理回路は、入力信
号の組み合わせで容易に実現できる。選択された連続処
理シンボル数は、算術符号器3500とコンテクスト生成器
3200に出力される。

【００９５】以上説明した、一括処理シンボル数の適応
的可変処理をまとめると、図11のようになる。

【００９６】すなわち、まず、一括してQeを減算した場
合に、中央値（0x8000）以上となるかを判定する（ステ
ップ10）。YESであるならば、続いて、コンテクスト／M
PSの連続を判定し（ステップ20）、連続性がある場合に
は、一括処理を行なう（ステップ30）。一方、ステップ
10またはステップ20において、Noである場合には、逐次
処理（一シンボル毎の処理）を行なう（ステップ40）。

【００９７】次に、算術符号器3500について説明する。
図12は算術符号器3500の構成を示すブロック図である。

【００９８】図示されるように、算術復号器3500は、動
作を統括的に制御するシーケンス制御部3501と、Ａレジ
スタ3502と、Ｃレジスタ3508と、シフタ3506と、Qeレジ
スタ3507と、ＡＬＵ3503と、シフタ3504と、シリアルパ
ラレル変換器3505と、を具備している。

【００９９】算術符号化演算は、加算，減算，シフト演
算の組み合わせで実行できる。符号化シンボルとMPS(s)
はシーケンス制御部3501に入力され、ここで、符号化シ
ンボルとMPS(s)が一致するかが比較，判定される。一致
した場合はMPSシンボルの符号化が行われ、そうでなけ
れば、LPSシンボルの符号化が行われる。

【０１００】MPS（s）の符号化の手順が図13に示され
る。すなわち、MPSの符号化では、 Aレジスタ3502の値A
regを、Areg = Areg Qe(s)とし（ステップ300）、 Areg
>= 0x8000 であれば（ステップ310）、処理を終了す
る。そうでなければ、AregとQe(s)を比較し（ステップ3
20）、Areg < Qe(s)であれば、A= Qe(s)、Creg = Creg
+ Aregとする（ステップ330）。

【０１０１】その後、正規化処理によってAreg >= 0x80
00になるまで左シフトを行う（ステップ340）。このと
き、図12のCレジスタ（Creg）3508も同じビット数分だ
け左シフトする。これらの演算はALU(算術論理演算回
路)3503やシフタ3504で実行できる。

【０１０２】このときCレジスタ（Creg）3508から、左
にあふれるビットデータをシリアルパラレル変換器3505
で変換したものが符号データバイトとなる。図13のステ
ップ310のおいて、”No”であれば、符号は生成され
ず、ステップ320，330，340を実行する場合だけ符号が
出力されることになる。LPSの符号化も、MPS同様の算術
論理演算の組み合わせで実行できる。

【０１０３】図12に示されるように、連続シンボル数は
シフタ3506に入力し、これがシフトビット数となる。同
じくデータとして、シフタ3506にはQe(s)が入力し、 シ
ンボル数分の左シフトを行った値がQeレジスタ3507に入
る。符号化演算は上記の説明でQe(s)をQeレジスタの値
で置き換える以上、符号化について説明した。次に復号
化について説明する。但し、符号化と共通する説明は省
略する。

【０１０４】図14は、逐次処理の場合のシンボル復号化
フローである。この図を用いてMPSの一括復号条件を説
明する。

【０１０５】このフローで必ずMPS(s)として復号される
のは、 Creg < Aregの比較（ステップ410）でYesとな
り、更にAreg < 0x8000（ステップ420）でNoとなる場合
である。その他のケースでは、 Cond_MPS_exchage（ス
テップ430）やCond_LPS_exchage（ステップ450）の処理
ルーチン（図示せず）で、復号シンボルDは、MPS(s)に
も1 MPS(s)にもなる。

【０１０６】連続して復号化するシンボル数を16とする
と、 D = MPS(s)となるルートを16回通る条件は次の通
りである。 Creg < Areg 16*Qe(s) かつ Areg 16*Qe(s) < 0x8000…（５） コンテクストが16シンボル分同じで、上記の条件が満足
されれば、16シンボルをMPS(s)として復元できる。これ
は図６のシフトレジスタのa0の位置にMPS(s)を設定した
まま16ビット左シフトを行うことで実行できる。

【０１０７】図12においてシンボルの復号化は、外部の
符号メモリ（図示せず）から１バイトのデータをCレジ
スタ3508に入力し、Aレジスタ3502の値との比較によっ
て行われる。演算の詳細は省略するが、復元されたシン
ボルはシーケンス制御部3501からコンテクスト生成器32
00に出力される。図８における連続処理シンボル数の判
定動作は符号化時とほぼ同様であるが、復号化のときに
は上述の式(５)の第一条件の判定が加わる。この判定は
比較器3356によってCregとAreg 16*Qe(s)の比較をする
ことによって行われる。

【０１０８】２シンボル，４シンボル，８シンボルの判
定も16シンボルの場合と同様に、またこれらは符号化時
同様に同時に実行される。これらの判定結果をもとに連
続処理シンボル数判定回路3357で、最大処理シンボル数
が選択され算術符号器に出力される。

【０１０９】以上のように、文字ラインについては、符
号化時、復号化時に予め定めた範囲内で連続処理できる
シンボルの最大値が選択できる。したがって、画像パタ
ーンや解像度の変化に適応して高速化処理が可能とな
る。また、複数の検出器の各々に連続シンボル数を割り
当てて並列に検出させ、各々の出力の中から最大値を選
択するというハードウエアによる手法を採用するので、
高速な処理が容易に実現されるというメリットもある。

【０１１０】なお、本実施の形態では、「正規化処理を
発生させないこと」を一括処理を行なう条件の一つとし
ているが、必ず、これを条件としなければならないとい
うものではない。上述のとおり、正規化処理をすると計
算が複雑化するので、正規化処理が発生しない範囲で一
括処理を行なうのが望ましい、ということである。

【０１１１】ちなみに、正規化処理が発生しても一括処
理をする場合には、以下のような処理をすることにな
る。

【０１１２】上述の説明のとおり、一括処理では、コン
テクスト（ｓ）に対して、Aregの値をAreg−n*Qe（s）
とｎシンボル分まとめて計算する。ここで、ｎシンボル
の符号化，復号化中に正規化が発生すると、Qe(s)の値
はあらかじめ定められた確率推定器の状態遷移によって
更新され、Qe'(s)となる。このような場合には，Areg−
n*Qe（s）と単純に計算することはできない。

【０１１３】したがって、この場合には、正規化が起こ
るまでのシンボル数を、Areg,Qe(s)，0x8000を使って計
算し、それをn1とすると、Aregは、次のように計算され
ることになる。 Areg−｛n1*Qe(s)+（n−n1）*Qe'(s)｝ この場合、ｎ1と（n-n1）が２のべき乗であれば計算は
容易であるが、一般的にはそうでないので、シフタに代
わって乗算器が必要となる。したがって、装置構成に余
裕があるのであれば、このような場合にも、本発明を適
用して一括処理（連続処理）を行なえる。

【０１１４】図15は、前掲の２つの実施の形態にかかる
QM符号／復号化回路を搭載したファクシミリ装置のハー
ドウエア構成を示すブロック図である。

【０１１５】図示されるように、このファクシミリ装置
は、ホストプロセッサ102と、ＭＨ／ＭＲ／ＭＭＲ符号
／復号化回路103と、解像度変換や拡大・縮小等の処理
を行なう画像処理回路104と、QM符号／復号化回路105
と、画像ラインメモリ106と、符号メモリ107と、モデム
などの通信インタフェース（電話回線113等を用いた有
線伝送のためのインタフェースとして機能する）108
と、スキャナ等の画像入力装置111と、プリンタなどの
画像記録／表示装置112と、を具備し、各ブロックは内
部バス109，110を介して相互に情報の授受を行うことが
できる。上述の本発明の回路構成は、QM符号／復号化回
路105に搭載されている。

【０１１６】本発明の適用によって、画像の種類に柔軟
に適応して高速な算術符号化・復号化が実現され、この
点でファクシミリ装置（通信装置）の高機能化を図るこ
とができる。特に、ファクシミリ複合機等では、原稿を
高速によみとって圧縮する必要があり、その読取り速度
に圧縮処理の速度が追従する必要があり、本発明を適用
する効果が大きい。

【０１１７】以上の説明では、余白部分を「白ライン
（あるいは全白）」であるとして記載しているが、「黒
ライン（全黒）」でも同様である。また、行間と文字ラ
インとを区別し、それぞれの部分で独自の処理（適応処
理）を施すという技術思想は、算術符号復号化だけでな
く、その他の符号復号化の場合にも変形，応用して適用
することができる。

【０１１８】

【発明の効果】以上説明したように、本発明では文字ラ
インと行間の白ラインを識別し、白ラインは文字ライン
よりも充分大きなシンボル数で一括処理することによ
り、符号化・復号化を大幅に高速化することができる。
白ラインの適応処理により、行間の多い画像では20％程
度の高速化が図れる。また、文字ラインについては、予
め定めた範囲内で最大のシンボル数を選択することによ
り、画像の局所状態に適応した一括処理が可能となる。
そして、これらの相乗効果によって、従来にない、柔軟
かつ高速な適応符号化・復号化処理が実現される。

【図面の簡単な説明】

【図１】（ａ）本発明の画像コーディックの全体構成を
示すブロック図 （ｂ）１ラインの画像データにヘッダ情報が付加された
データ形式を示す図

【図２】符号化対象の画像の一例を示す図

【図３】図１の画像コーディックにおける特徴的な動作
手順を示すフロー図

【図４】画像入出力インタフェースの具体的構成を示す
ブロック図

【図５】算術符号復号部の具体的構成を示すブロック図

【図６】コンテクスト生成器の構成を示すブロック図

【図７】複数シンボル処理判定器の構成を示すブロック
図

【図８】第１の連続処理シンボル数判定部の構成を示す
ブロック図

【図９】一括した算術符号化の条件を説明するための図

【図１０】コンテクストおよびMPSが連続している状態
を説明するための図

【図１１】文字ラインに対する符号化処理の手順を示す
フロー図

【図１２】算術符号器の構成を示すブロック図

【図１３】QM-coderのMPS処理（シンボル逐次処理）の
手順を示すフロー図

【図１４】QM-coderのシンボル復号化処理（シンボル逐
次処理）の手順を示すフロー図

【図１５】本発明の符号化・復号化装置を搭載したファ
クシミリ装置の構成を示すブロック図

【図１６】ＱＭコーダーの基本的な構成を示すブロック
図

【図１７】算術符号化の概念を説明するための図

【符号の説明】

１０４ 画像メモリ １０２ 画像コーディック １０００ 画像入出力インタフェース １１００ データバッファ １１１０ 白ライン検出部 １１１１ ヘッダ情報 １１１２ １ラインの画像データ １５００ ヘッダ情報作成部 ２０００ ラインメモリ ３０００ 算術符号復号部 ４０００ シーケンス制御部

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 1/41 - 1/419

Claims (10)

(57)【特許請求の範囲】
1. 【請求項１】 符号化シンボル周辺の参照画素の値によ
   って符号化シンボルを予測し、その予測結果を符号化す
   る符号化方法において、符号化ラインと参照ラインが共
   に白ラインであることが検出された場合には、非白ライ
   ンに対して一括した符号復号化を行なう場合のシンボル
   数よりも大きなシンボル数にて、前記符号化ラインを一
   括して符号化することを特徴とする符号化方法。
2. 【請求項２】 非白ラインについては、白ラインの一括
   符号化を行なう場合のシンボル数よりも小さい値をもつ
   複数のシンボル数の中から、符号化の対象の画像の局所
   的性質に応じて一つを選択して、適応的に符号化を行な
   うことを特徴とする請求項１記載の符号化方法。
3. 【請求項３】 復号化シンボル周辺の参照画素の値によ
   って復号化シンボルを予測し、その予測結果を復号化す
   る復号化方法において、参照ラインが白ラインであるこ
   とが検出された場合には、非白ラインに対して一括した
   復号化を行なう場合のシンボル数よりも大きなシンボル
   数にて、前記復号化ラインを一括して復号化することを
   特徴とする復号化方法。
4. 【請求項４】 非白ラインについては、白ラインの一括
   復号化を行なう場合のシンボル数よりも小さい値をもつ
   複数のシンボル数の中から、復号化の対象の画像の局所
   的性質に応じて一つを選択して、適応的に復号化を行な
   うことを特徴とする請求項３記載の復号化方法。
5. 【請求項５】 符号化シンボル周辺の参照画素の値によ
   って符号化シンボルを予測し、その予測結果を符号化す
   る符号化装置において、 符号化ラインと参照ラインが共に白ラインであることを
   検出する白ライン検出部と、 この白ライン検出手段によって白ラインが検出された場
   合に、非白ラインに対して一括した符号化を行なう場合
   のシンボル数よりも大きなシンボル数にて、その白ライ
   ンを一括符号化することが可能か否かを判定する第１の
   複数シンボル処理判定部と、 前記白ラインについて一括符号化を行なう場合よりも小
   さな値をもつ、予め定められている複数のシンボル数の
   うち、一括符号化が現実に可能なシンボル数を検出し、
   検出されたシンボル数のうちの最大のものを選択して出
   力する第２の複数シンボル処理判定部と、 前記第１の複数シンボル処理判定部によって一括処理可
   能であると判定された場合には、白ラインの一括処理用
   のシンボル数を選択し、前記第１の複数シンボル処理判
   定部によって一括処理不可であると判定された場合ある
   いは非白ラインの符号化の場合には、前記第２の複数シ
   ンボル処理判定部から出力されるシンボル数を選択する
   一括処理シンボル数選択部と、 この一括処理シンボル数選択部によって選択されたシン
   ボル数にて、予測符号化を行なう符号化部と、を有する
   ことを特徴とする符号化装置。
6. 【請求項６】 前記白ライン検出手段による検出処理
   と、前記符号化部による符号化処理は並列に行われるこ
   とを特徴とする請求項５記載の符号化装置。
7. 【請求項７】 復号化シンボル周辺の参照画素の値によ
   って復号化シンボルを予測し、その予測結果を符号化す
   る復号化装置において、 参照ラインが白ラインであることを検出する白ライン検
   出部と、 この白ライン検出手段によって白ラインが検出された場
   合に、非白ラインに対して一括した復号化を行なう場合
   のシンボル数よりも大きなシンボル数にて、その白ライ
   ンを一括復号化することが可能か否かを判定する第１の
   複数シンボル処理判定部と、 前記白ラインについて一括復号化を行なう場合よりも小
   さな値をもつ、予め定められている複数のシンボル数の
   うち、一括復号化が現実に可能なシンボル数を検出し、
   検出されたシンボル数のうちの最大のものを選択して出
   力する第２の複数シンボル処理判定部と、 前記第１の複数シンボル処理判定部によって一括処理可
   能であると判定された場合には、白ラインの一括処理用
   のシンボル数を選択し、前記第１の複数シンボル処理判
   定部によって一括処理不可であると判定された場合ある
   いは非白ラインの符号化の場合には、前記第２の複数シ
   ンボル処理判定部から出力されるシンボル数を選択する
   一括処理シンボル数選択部と、 この一括処理シンボル数選択部によって選択されたシン
   ボル数にて、予測復号化を行なう復号化部と、を有する
   ことを特徴とする復号化装置。
8. 【請求項８】 前記白ライン検出手段による検出処理
   と、前記復号化部による符号化処理は並列に行われるこ
   とを特徴とする請求項７記載の復号化装置。
9. 【請求項９】 請求項５または請求項６に記載の符号化
   装置を具備する通信装置。
10. 【請求項１０】 請求項７または請求項８に記載の復号
    化装置を具備する通信装置。