JP3302193B2 - 電流検出回路 - Google Patents

電流検出回路

Info

Publication number
JP3302193B2
JP3302193B2 JP24306394A JP24306394A JP3302193B2 JP 3302193 B2 JP3302193 B2 JP 3302193B2 JP 24306394 A JP24306394 A JP 24306394A JP 24306394 A JP24306394 A JP 24306394A JP 3302193 B2 JP3302193 B2 JP 3302193B2
Authority
JP
Japan
Prior art keywords
current
transistor
emitter
insulated gate
current detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24306394A
Other languages
English (en)
Other versions
JPH08111524A (ja
Inventor
浩一 村上
基浩 大道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP24306394A priority Critical patent/JP3302193B2/ja
Priority to MYPI95002940A priority patent/MY113482A/en
Priority to US08/539,159 priority patent/US5635823A/en
Priority to EP95115706A priority patent/EP0706265B1/en
Priority to DE69525807T priority patent/DE69525807T2/de
Publication of JPH08111524A publication Critical patent/JPH08111524A/ja
Application granted granted Critical
Publication of JP3302193B2 publication Critical patent/JP3302193B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Measurement Of Current Or Voltage (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電力用半導体装置に内
蔵され、出力用の主素子に流れる主電流を検出するため
の電流検出回路に係り、特に主電流の一部を分流させる
ための分流素子に流れる電流を検出する電流検出回路に
関する。
【０００２】
【従来の技術】大きな負荷電流をスイッチングするため
の絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）や
絶縁ゲート型電界効果トランジスタ（ＭＯＳＦＥＴ）な
どのパワースイッチング素子を有する電力用半導体装置
（例えばパワー集積回路）においては、パワースイッチ
ング素子の過電流時を検出して集積回路を熱破壊などか
ら保護するために電流検出回路が内蔵される場合があ
る。
【０００３】図８および図９は、上記電流検出回路の相
異なる従来例を示している。図８に示す第１の従来例に
係る電流検出回路は、出力用の主素子に流れる主電流を
検出するために、主電流の一部を分流素子に分流させ、
主電流に応じて分流素子に流れる分流電流を設定する。
分流電流が電流検出用の抵抗素子を流れると、その両端
に電圧降下を生じる。この電圧降下が制御用トランジス
タ、例えばＮＰＮトランジスタのベース・エミッタ間電
圧によって決まるある閾値電圧を越えると、制御素子が
トリガーされ、制御素子に所定のバイアス回路から制御
電流が流れる。通常、上記制御電流に応じた制御信号が
出力され、この制御信号により前記主素子の過電流時を
検出し、主素子を過電流による破壊から保護するように
制御する。
【０００４】しかし、上記第１の従来例の回路は、動作
中に各部に電流が流れて温度上昇（温度変化）が発生
し、制御用トランジスタのベース・エミッタ間閾値電圧
がその温度依存性により変化するという問題がある。
【０００５】図９（ａ）に示す第２の従来例に係る電流
検出回路は、前述した第１の従来例の電流検出回路にお
ける制御用トランジスタのベース・エミッタ間閾値電圧
の温度依存性を補償するように改善されたものであり、
第１の従来例の回路と比べて、制御用トランジスタのベ
ース・エミッタ間閾値電圧の温度依存性と同様の温度依
存性を有するダイオードが電流検出用抵抗素子に直列に
挿入されている点が異なる。上記ダイオードは、通常の
ＰＮ接合により形成されるものであり、制御用トランジ
スタのベース・エミッタ間のＰＮ接合とほぼ同一特性を
有する。
【０００６】上記第２の従来例の回路の動作は、基本的
には前述した第１の従来例の回路の動作と同様であり、
制御用トランジスタのベース・エミッタ間閾値電圧がそ
の温度依存性により変化しても、電流検出用抵抗素子
（検出抵抗）に直列に挿入されているダイオードの順方
向電圧もその温度依存性により変化するので、前記ベー
ス・エミッタ間閾値電圧の変化を補償することが可能に
なる。
【０００７】また、前記した各従来例において、分流素
子は、主素子と同一集積回路内のシリコン基板上にモノ
リシックに形成してもよく、主素子とは別個の集積回路
に形成して主素子用集積回路に外付け接続してもよい。
【０００８】ところで、上述したような各従来例の回路
は、いずれも、主電流ｉｏと分流電流ｉｓとがある一定
の比率（例えばｎ：１）となっていることを想定して電
流検出を行っている。即ち、 ｉｏ＝ｎ・ｉｓ ｖｓ＝Ｒｓ・ｉｓ の関係から、ｉｏは ｉｏ＝ｎ・ｖｓ／Ｒｓ ……（１） であり、図１０に示すように制御用トランジスタ３を流
れる制御電流ｉcontと主電流ｉｏとは一定の関係を保ち
ながら動作することを想定し、この関係により、予め制
御電流ｉcontの設定値を決めておくことにより、ｉｏの
値を制御し得るものと考えている。
【０００９】しかし、前式（１）の関係は必ずしも成立
せず、結果的に一定レベルの主電流ｉｏを検出した結果
に基づく主素子の保護動作が実現されない場合が生じる
ことが判明した。この現象は、以下に述べる理由
（Ａ）、（Ｂ）によるものと推察される。
【００１０】（Ａ）第１の従来例の回路において、制御
用トランジスタのベース・エミッタ間電圧ＶBE（あるい
はゲート・ソース間電圧ＶGS）の温度依存性が大きくな
る（温度が高くなると、ＶBE、ＶGSは一般に小さくな
る）。
【００１１】従って、一定の分流比ｎ（＝ｉｏ／ｉｓ）
によって決まる分流電流ｉｓが検出抵抗Ｒｓを流れる
が、図１１に示すように、制御用トランジスタ３のＶBE
あるいはＶGSの閾値が温度により大きく変化するので、
例えば図１２に示すように、制御用トランジスタ３がタ
ーンオンしてしまう検出抵抗Ｒｓの両端の電圧降下ｖｓ
（＝Ｒｓ・ｉｓ）に対応する主電流ｉｏのポイントが温
度により大きく変化する（温度が高くなると、主電流ｉ
ｏの低いポイントで電流検出を行ってしまう）。これに
より、過電流保護動作が安定に働かない。
【００１２】（Ｂ）第２の従来例の回路は、前述した第
１の従来例の回路における制御用トランジスタ３のベー
ス・エミッタ間閾値電圧の温度依存性を補償するように
改善されたものであるが、これにより、一定の分流比ｎ
（＝ｉｏ／ｉｓ）が得られなくなることが判明した。こ
の理由を次に述べる。
【００１３】第２の従来例の回路の等価回路は、図９
（ｂ）に示すようになり、次式が成り立つ。 ｖｓ＝ｉｏ・Ｒｓ・（ＶCESAT −ＶF ）／（ｎ・ＶCESAT ＋ｉｏ・Ｒｓ） ……（２） この時、温度補償用のダイオードの電圧降下分ＶF が生
じるので、このＶF がＶCESAT に比べて十分小さく、か
つ、検出抵抗Ｒｓの両端の電圧降下ｖｓがＶCESAT に比
べて十分小さい場合、即ち、 ＶCESAT 》ＶF ＶCESAT 》Ｒｓ・ｉｓ＝Ｒｓ・ｉｏ／ｎ が成り立つ時、前式（２）は ｖｓ＝Ｒｓ・ｉｏ／ｎ となり、前式（１）と等しくなる。
【００１４】しかし、実際は、ＶCESAT ＝２〜３Ｖに対
して ＶF ＝０．５〜０．６Ｖであり、前式（１）の条
件は満たしていないのが現実である。また、前式（１）
よりＲｓも十分小さく設定しなければならないが、制御
用トランジスタ３のベース・エミッタ間閾値電圧や分流
電流値を注意深く設計する必要がある。このため、実際
の動作上は、制御用トランジスタ３のトリガレベルが主
電流ｉｏに対してほぼ一定に得られず、第１の従来例の
回路と同様に過電流保護動作が安定に働かないなどの問
題は解消しない。
【００１５】さらに、第１の従来例の回路および第２の
従来例の回路は、図１３に示す特性（検出電流対出力電
流の直線性の実測データ）のように、電流検出のオフセ
ット（主電流ｉｏが流れてから検出電流が流れるまでの
不感領域）が大きいことが分かる。これは、上述したよ
うに、検出抵抗Ｒｓの両端の電圧降下ｖｓあるいはｖｓ
＋ＶF は、主電流ｉｏが小さい領域（ＶCESAT が小さい
領域）では無視できず、電流検出用のＩＧＢＴの検出電
流ｉｓ自身が流れ難くなっているからであると考えられ
る。このため、精密な電流検出ができない。
【００１６】
【発明が解決しようとする課題】上記した第１の従来例
の電流検出回路は、制御用トランジスタのベース・エミ
ッタ間閾値電圧の温度依存性があり、制御用トランジス
タがターンオンしてしまう検出抵抗の両端の電圧降下に
対応する主電流のポイントが温度により大きく変化する
ので、電流検出出力に基づいて過電流保護動作を安定に
働かせることができないという問題があった。
【００１７】また、第２の従来例の電流検出回路は、制
御用トランジスタのベース・エミッタ間閾値電圧の温度
依存性をより補償できるが、主電流と分電流との分流比
ｎ（＝ｉｏ／ｉｓ）が一定に得られなくなり、やはり、
過電流保護動作が安定に働かないという問題があった。
【００１８】本発明は上記の問題点を解決すべくなされ
たもので、主素子に流れる主電流の一部を分流させるた
めの分流素子に流れる分流電流を検出抵抗に流してその
両端の電圧降下を制御用トランジスタにより検出する場
合に、制御用トランジスタのベース・エミッタ間閾値電
圧の温度依存性を補償でき、動作中に常にほぼ一定のポ
イントで出力電流を検出でき、電流検出出力に基づいて
過電流保護動作を安定に働らかせることが可能になる電
流検出回路を提供することを目的とする。
【００１９】
【課題を解決するための手段】第１の発明は、主素子用
の第１の絶縁ゲート型トランジスタに流れる主電流の一
部を分流させるための分流用の第２の絶縁ゲート型トラ
ンジスタに流れる分流電流を検出抵抗に流してその両端
の電圧降下をバイポーラ型あるいはＭＯＳ型の制御用ト
ランジスタにより検出する電流検出回路において、上記
制御用トランジスタのベースあるいはゲートと前記分流
用トランジスタのエミッタとの間に接続された温度特性
補償用のダイオードと、上記ダイオードに前記主電流が
流れている期間中は常に順バイアスを与えるための順バ
イアス発生用の抵抗素子とを具備することを特徴とす
る。
【００２０】また、第２の発明は、主素子用の第１の絶
縁ゲート型トランジスタに流れる主電流の一部を分流さ
せるための分流用の第２の絶縁ゲート型トランジスタに
流れる分流電流を検出抵抗に流してその両端の電圧降下
をバイポーラ型あるいはＭＯＳ型の制御用トランジスタ
により検出する電流検出回路において、上記主素子用ト
ランジスタのエミッタと分流用トランジスタのエミッタ
に接続され、両トランジスタの各エミッタ電位を等しく
設定するための定電流回路を具備することを特徴とす
る。
【００２１】
【作用】第１の発明によれば、制御用トランジスタのベ
ースあるいはゲートと前記分流用トランジスタのエミッ
タとの間に温度特性補償用のダイオードが接続されてお
り、上記ダイオードに主電流が流れている期間中は常に
順バイアスを与えるための順バイアス発生用の抵抗素子
を具備するので、検出抵抗両端の電圧降下を検出するた
めの制御用トランジスタのベース・エミッタ間閾値電圧
の温度補償を行うことが可能になり、制御電流が主電流
の通電とほぼ同時に流れるようになり、動作中に主電流
に対して常にほぼ一定のポイントで検出することが可能
になる。
【００２２】第２の発明によれば、主素子用トランジス
タのエミッタと分流用トランジスタのエミッタと間に、
両トランジスタの各エミッタ電位を等しく設定するため
の定電流回路を具備するので、検出抵抗両端の電圧降下
を検出するための制御用トランジスタに流れる制御電流
と主電流との対応関係の直線性を改善することが可能に
なり、主電流に対してほぼ一定のレベルで検出して電流
制御を行うことが可能になる。
【００２３】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１は、本発明の第１実施例に係る電流検
出回路を示している。この電流検出回路は、大きな負荷
電流をスイッチングするためのパワースイッチング素子
を有するパワー集積回路において、パワースイッチング
素子（例えば第１のＩＧＢＴ１）の過電流時を検出して
集積回路を熱破壊などから保護するために設けられてい
る。
【００２４】図１において、２は出力用の主素子（第１
のＩＧＢＴ１）に流れる主電流を検出するために主電流
の一部を分流させるための分流素子（例えば第２のＩＧ
ＢＴ）である。上記第１のＩＧＢＴ１および第２のＩＧ
ＢＴ２は、それぞれのベースが共通に接続された後にゲ
ート入力抵抗１１を介して集積回路の駆動用ゲート端子
Ｇに接続されており、それぞれのコレクタが集積回路の
主コレクタ端子Ｃに共通に接続されており、第１のＩＧ
ＢＴ１のエミッタは集積回路の主エミッタ端子Ｅに接続
され、前記第２のＩＧＢＴ２のエミッタは電流検出用の
抵抗素子Ｒｓを介して主エミッタ端子Ｅに接続されてい
る。なお、上記集積回路の主コレクタ端子Ｃは、外部負
荷２１を介して外部直流電源２２に接続されており、前
記主エミッタ端子Ｅは接地されている。
【００２５】３は上記抵抗素子Ｒｓの両端に生じる電圧
降下を検出するためのバイポーラ型あるいはＭＯＳ型の
制御用トランジスタ（本例ではＮＰＮトランジスタ）で
あり、上記ＮＰＮトランジスタ３のエミッタはエミッタ
・ベース間電圧のばらつきの影響を低減するために挿入
されたエミッタ抵抗５を介して前記主エミッタ端子Ｅに
接続されている。
【００２６】さらに、上記ＮＰＮトランジスタ３のベー
スと前記第２のＩＧＢＴ２のエミッタとの間に温度特性
補償用のダイオード１２のアノード・カソード間が接続
されており、上記ダイオード１２を前記第１のＩＧＢＴ
１に主電流が流れている期間中は常に順バイアスさせて
おくための順バイアス発生用の抵抗素子１３が上記第２
のＩＧＢＴ１のベースと上記ＮＰＮトランジスタ３のベ
ースとの間に接続されている。
【００２７】上記電流検出回路においては、主素子駆動
回路２３から前記駆動用ゲート端子Ｇと信号エミッタ端
子Ｅｓ（主エミッタ端子Ｅに接続されている。）との間
に、前記第１のＩＧＢＴ１および第２のＩＧＢＴ２の各
ゲートがその各エミッタに対して正の電位となるように
ゲート信号が印加され、上記ゲート・エミッタ間の電圧
が第１のＩＧＢＴ１および第２のＩＧＢＴ２の閾値電圧
レベルを越えると、外部直流電源２２から外部負荷２１
を介して第１のＩＧＢＴ１および第２のＩＧＢＴ２のコ
レクタ電流が流れ始める。この時、前記順バイアス発生
用の抵抗素子１３に流れる電流は、ＮＰＮトランジスタ
３のベースに供給されると共に前記温度特性補償用のダ
イオード１２および電流検出用の抵抗素子Ｒｓを介して
主素子駆動回路２３の信号エミッタ端子Ｅｓに流れ、上
記ダイオード１２を順バイアスさせる。
【００２８】従って、上記順バイアス発生用の抵抗素子
１３は、ＮＰＮトランジスタ３の必要なベース電流（Ｎ
ＰＮトランジスタ３の電流増幅率ｈFE、ＮＰＮトランジ
スタ３に流れる制御電流ｉcontを設定することにより決
まる）とダイオード１２を順バイアスするのに必要な電
流との和以上が流せればよいことになり、通常、順バイ
アス発生用の抵抗素子１３の抵抗値》電流検出用の抵抗
素子Ｒｓの抵抗値とすればよい。なお、上記順バイアス
発生用の抵抗素子１３の抵抗値が余り低いと、消費電流
の増大につながる。
【００２９】そして、前記電流検出用の抵抗素子Ｒｓの
両端に生じる電圧降下がＮＰＮトランジスタ３のベース
・エミッタ間電圧によって決まるある閾値電圧Ｖthを越
えると、ＮＰＮトランジスタ３がトリガーされ、このＮ
ＰＮトランジスタ３に制御バイアス回路２４から制御電
流ｉcontが流れる。この制御電流ｉcontは、電流増幅回
路２５を経て制御バイアス回路２４に入力し、制御バイ
アス回路２４から上記制御電流ｉcontに応じた制御信号
が出力され、この制御信号に基づいて前記第１のＩＧＢ
Ｔ１の過電流時を検出し、第１のＩＧＢＴ１を過電流に
よる破壊から保護するように制御する。
【００３０】上記第１実施例の電流検出回路の動作の特
徴は、第１のＩＧＢＴ１の主電流ｉｏ、第２のＩＧＢＴ
２の分流電流ｉｓが流れ始めると同時にＮＰＮトランジ
スタ３に流れる制御電流ｉcontが流れ始めることであ
る。即ち、従来例でみられたような主電流ｉｏを検出し
て制御電流ｉcontを流し始めるための基準となる閾値が
存在しない。
【００３１】また、回路動作中の温度上昇に伴い、ＮＰ
Ｎトランジスタ３のベース・エミッタ間電圧ＶBEが小さ
くなるが、この温度変化分は、ＮＰＮトランジスタ３の
ベース電流とほぼ同じレベルのバイアス電流を流してい
るダイオード１２の順方向電圧降下ＶF の温度変化によ
って補正される。従って、ＮＰＮトランジスタ３のエミ
ッタ側のエミッタ抵抗５と前記電流検出用の抵抗素子Ｒ
ｓとを適当な値に設定することによって、ある制御電流
ｉcontの設定に対してほぼ一定の主電流ｉｏが得られ、
従来例と比べて主電流ｉｏの温度依存性が大幅に改善さ
れる。
【００３２】上記したような第１実施例例の効果は、図
２に示した特性（ある制御電流ｉcontにおける一定出力
電流値の温度依存性の実測データ）および図３に示した
特性（検出電流対出力電流の直線性の実測データ）から
明らかである。この場合、図２から明らかなように、第
１実施例例では、電流検出用の抵抗素子Ｒｓの可変範囲
において素子定格電流ＩN に対する主電流ｉｏの比率
（ｉｏ／ＩN ）が１００％以下の箇所で過電流を検出し
てしまっている例を示したが、抵抗素子Ｒｓと制御電流
ｉcontの設定値により最適化を図ることが可能であるこ
とは勿論である。
【００３３】また、上記したように過電流検出の温度依
存性が大幅に改善され、かつ、制御電流ｉcontと主電流
ｉｏとの関係が閾値に関係なく直線的に変化するので、
単に過電流検出および短絡保護という利用だけでなく、
主電流ｉｏの値にしたがって制御電流ｉcontの値を直線
的に制御可能になるという効果も期待できる。
【００３４】図４は、本発明の第２実施例に係る電流検
出回路を示している。この電流検出回路は、前記第１実
施例の電流検出回路と比べて、（１）主素子用の第１の
ＩＧＢＴ１のエミッタ（主エミッタ端子Ｅ）と分流素子
用の第２のＩＧＢＴ２のエミッタに、上記両トランジス
タの各エミッタ電位を等しく設定するための定電流回路
４０が接続されている点、（２）第２のＩＧＢＴ２のエ
ミッタと負バイアス端子Ｐとの間に上記定電流回路４０
の一部を介して温度特性補償用のダイオード１２のアノ
ード・カソード間と電流検出用の抵抗素子Ｒｓとが直列
接続されており、上記ダイオード１２のアノードに制御
用のＮＰＮトランジスタ３のベースが接続されており、
前記順バイアス発生用の抵抗素子１３が省略されている
点、（３）制御用のＮＰＮトランジスタ３のエミッタ側
のエミッタ抵抗５は上記負バイアス端子Ｐに接続されて
いる点、（４）主素子駆動回路４１は、前記駆動用ゲー
ト端子Ｇが信号エミッタ端子Ｅｓ（接地電位）に対して
正負に変化するゲート信号を印加する点、（５）制御バ
イアス回路は、制御用のＮＰＮトランジスタのコレクタ
と接地端との間に接続された抵抗４２からなる点、
（６）電流増幅回路２５は、前記負バイアス端子Ｐと負
バイアス電源（−ＶGG）との間に接続されている点など
が異なり、その他は同じであるので図１中と同一部分に
は同一符号を付してその説明を省略する。
【００３５】前記定電流回路４０は、例えばバイポーラ
型のカレントミラー回路が用いられてなる。この定電流
回路４０は、前記第１のＩＧＢＴ１のエミッタにエミッ
タが接続され、ベース・コレクタ相互が接続された第１
のＰＮＰトランジスタ１５と、この第１のＰＮＰトラン
ジスタ１５のコレクタと前記負バイアス端子Ｐとの間に
接続された定電流設定値用の抵抗素子１４と、前記第２
のＩＧＢＴ２のエミッタにエミッタが接続され、前記第
１のＰＮＰトランジスタ１５とベース相互が接続された
第２のＰＮＰトランジスタ１６とからなり、この第２の
ＰＮＰトランジスタ１６のコレクタに前記ダイオード１
２のアノードが接続されている。
【００３６】上記第２実施例の電流検出回路の動作も、
第１実施例の電流検出回路の動作と同様に、回路動作中
の温度上昇に伴い、ＮＰＮトランジスタ３のベース・エ
ミッタ間電圧ＶBEが小さくなるが、この温度変化分は、
ＮＰＮトランジスタ３のベース・エミッタ間接合と同様
のシリコンＰＮ接合構造を持つダイオード１２の順方向
電圧降下ＶF の温度変化によって補正される。従って、
ＮＰＮトランジスタ３のエミッタ側のエミッタ抵抗５と
前記電流検出用の抵抗素子Ｒｓとを適当な値に設定する
ことによって、ある制御電流ｉcontの設定に対してほぼ
一定の主電流ｉｏが得られる。この際、従来例でみられ
たような第１のＩＧＢＴ１のエミッタ電位と第２のＩＧ
ＢＴ２のエミッタ電位とが異なることによる電流分流比
の変動（一定比にならない）は、上記両トランジスタの
各エミッタ電位を等しく設定するための定電流回路４０
が接続されていることにより解決される。即ち、出力素
子部、分流素子部、電流制御回路部に共通に接続されて
いる負バイアス端子Ｐに負バイアス電位（−ＶGG）が電
流増幅回路２５を介して与えられており、定電流設定値
用の抵抗素子１４の値により決まる第１のＰＮＰトラン
ジスタ１５のコレクタ電流ｉｃが主エミッタ端子Ｅと負
バイアス端子Ｐとの間に流れる。この時、第２のＩＧＢ
Ｔ２のエミッタ電位は、第１のＩＧＢＴ１のエミッタ電
位ＶＥを基準にとると、ＶＥ＋ＶBEQP1 −ＶBEQP2 、つ
まりＶＥとは常にほぼ等しくなる。
【００３７】また、予め制御電流ｉcontを決め、これに
対応してＮＰＮトランジスタ３の電流増幅率ｈFEから求
められる必要なベース電流によってＮＰＮトランジスタ
３のベース・エミッタ間電圧が求まるので、温度特性補
償用のダイオード１２の順方向電圧降下ＶF と電流検出
用の抵抗素子Ｒｓの電圧降下とが決定され、第２のＩＧ
ＢＴ２を流れるセンス電流ｉｓも設定可能である。従っ
て、利用するセンス電流ｉｓに応じて定電流回路４０の
第１のＰＮＰトランジスタ１５のコレクタ電流ｉｃを最
適値に設定することが可能になる。
【００３８】また、第１実施例の電流検出回路において
は、ゲート端子Ｇより順バイアス抵抗１３を介してＮＰ
Ｎトランジスタ３のベース電流を流しているので、第２
のＩＧＢＴ２を流れるセンス電流ｉｓ、ひいては第１の
ＩＧＢＴ１を流れる主電流ｉｏと前記制御電流ｉcontと
が必ずしも比例するとは限らないが、第２実施例の電流
検出回路によれば、制御電流ｉcontとセンス電流ｉｓと
主電流ｉｏとの関係が閾値に関係なく全て直線的に変化
するので、温度依存性が大幅に改善される。
【００３９】上記したような第２実施例例の効果は、図
２に示した特性（ある制御電流ｉcontにおける一定出力
電流値の温度依存性の実測データ）および図３に示した
特性（検出電流対出力電流の直線性の実測データ）から
明らかである。
【００４０】図５は、図１に示した第１実施例例の変形
例を示している。図６は、図４に示した第２実施例例の
変形例を示している。図５および図６に示した電流検出
回路は、図１に示した第１実施例例の電流検出回路や図
４に示した第２実施例例の電流検出回路と比べて、制御
用のＮＰＮトランジスタ３のコレクタが第１のＩＧＢＴ
１のゲートおよび第２のＩＧＢＴ２のゲートに共通に接
続されている点が異なる。このようにすれば、電流検出
用の抵抗素子Ｒｓの電圧降下がある閾値電圧を越える
と、制御用のＮＰＮトランジスタ３がオンし、第１のＩ
ＧＢＴ１のゲート入力ノードの電位を下げるようにな
り、主電流ｉｏを抑制する効果が得られる。この場合、
制御電流ｉcontと主電流ｉｏとの直線的変化関係を利用
し、主電流ｉｏの予め設定されたレベルで第１のＩＧＢ
Ｔ１のゲート電圧を下げて第１のＩＧＢＴ１の電流を下
げる動作（いわゆるゲート絞り動作）に入り、過電流検
出保護機能を実現することが可能になる。なお、上記各
実施例において、ダイオード１２を、図７に示すように
サーミスタなどの温度可変型抵抗素子７１と固定抵抗素
子７２、７３とを用いた回路により置換することも可能
である。
【００４１】
【発明の効果】上述したように本発明の電流検出回路に
よれば、主素子に流れる主電流の一部を分流させるため
の分流素子に流れる分流電流を検出抵抗に流してその両
端の電圧降下を制御用トランジスタにより検出する場合
に、制御電流ｉcontと主電流ｉｏとがほぼ直線的に変化
するような関係を保持でき、動作中における制御用トラ
ンジスタのベース・エミッタ間閾値電圧の温度依存性を
補償でき、制御電流が主電流の通電とほぼ同時に流れる
ようになり、動作中に主電流に対して常にほぼ一定のポ
イントで検出することができる。これにより、従来より
もより精密に過電流検出・保護動作を安定に確実に達成
できる。従って、特に大容量化のために多数のスイッチ
ング素子を並列接続してパワースイッチング素子を形成
する場合とか、主素子と分流素子とが同一基板上にモノ
リシックに形成するパワー集積回路に対して本発明の電
流検出回路を効果的に使用することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例に係る電流検出回路を示す
回路図。
【図２】本発明の電流検出回路における制御用トランジ
スタのベース・エミッタ間電圧ＶBEの温度依存性の実測
データを示す図。
【図３】本発明の電流検出回路において制御用トランジ
スタがターンオンしてしまう検出抵抗Ｒｓの両端の電圧
降下ｖｓに対応する主電流ｉｏのポイントを示す特性
図。
【図４】本発明の第２実施例に係る電流検出回路を示す
回路図。
【図５】図１の電流検出回路の変形例を示す回路図。
【図６】図４の電流検出回路の変形例を示す回路図。
【図７】本発明の電流検出回路中のダイオードの変形例
を示す等価回路図。
【図８】従来の電流検出回路の一例を示す回路図。
【図９】従来の電流検出回路の他の例を示す回路図およ
びその等価回路図。
【図１０】従来の電流検出回路における制御用トランジ
スタのベース・エミッタ間電圧ＶBEの温度依存性の実測
データを示す図。
【図１１】従来の電流検出回路において制御用トランジ
スタがターンオンしてしまう検出抵抗Ｒｓの両端の電圧
降下ｖｓに対応する主電流ｉｏのポイントを示す特性
図。
【図１２】従来の電流検出回路における主素子に流れる
主電流ｉｏと制御用トランジスタを流れる制御電流ｉco
ntとの関係を示す特性図。
【図１３】従来の電流検出回路における検出電流対出力
電流の直線性の実測データを示す特性図。
【符号の説明】
１…出力用の主素子（第１のＩＧＢＴ１）、２…分流素
子（第２のＩＧＢＴ）、３…制御用トランジスタ（ＮＰ
Ｎトランジスタ）、５…エミッタ抵抗、１１…ゲート入
力抵抗、１２…温度特性補償用のダイオード、１３…順
バイアス発生用の抵抗素子、１４…定電流設定値用の抵
抗素子、１５…第１のＰＮＰトランジスタ、１６…第２
のＰＮＰトランジスタ、２１…外部負荷、２２…外部直
流電源、２３…主素子駆動回路、２４…制御バイアス回
路、２５…電流増幅回路、Ｃ…主コレクタ端子、Ｅ…主
エミッタ端子、Ｇ…駆動用ゲート端子、Ｅｓ…信号エミ
ッタ端子、Ｒｓ…電流検出用の抵抗素子。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 27/04 Ｈ０１Ｌ 29/78 ３０１Ｋ (56)参考文献 特開 平５−218836（ＪＰ，Ａ) 特開 昭62−143450（ＪＰ，Ａ) 特開 平６−132800（ＪＰ，Ａ) 特開 平１−255471（ＪＰ，Ａ) 特開 平４−134271（ＪＰ，Ａ) 特開 平５−167077（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 21/822 H03K 17/00 - 17/70

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 主素子用の第１の絶縁ゲート型トランジ
    スタとコレクタ同士あるいはドレイン同士が接続される
    と共にゲート同士が接続され、上記第１の絶縁ゲート型
    トランジスタに流れる主電流の一部を分流させるための
    分流用の第２の絶縁ゲート型トランジスタと、 上記第２の絶縁ゲート型トランジスタに流れる分流電流
    が流れる電流検出用抵抗と、上記電流検出用抵抗の電圧
    降下を検出するバイポーラ型あるいはＭＯＳ型の制御用
    トランジスタと、 上記制御用トランジスタのベースあるいはゲートと前記
    第２の絶縁ゲート型トランジスタのエミッタあるいはソ
    ースとの間に接続された温度特性補償用のダイオード
    と、 上記ダイオードに前記主電流が流れている期間中は常に
    順バイアスを与えるための順バイアス発生用の抵抗素子
    とを具備することを特徴とする電流検出回路。
  2. 【請求項２】 主素子用の第１の絶縁ゲート型トランジ
    スタとコレクタ同士あるいはドレイン同士が接続される
    と共にゲート同士が接続され、上記第１の絶縁ゲート型
    トランジスタに流れる主電流の一部を分流させるための
    分流用の第２の絶縁ゲート型トランジスタと、上記第１の絶縁ゲート型トランジスタのエミッタあるい
    はソースにエミッタが接続され、ベース・コレクタ相互
    が接続された第１のＰＮＰトランジスタと、この第１の
    ＰＮＰトランジスタのコレクタと負バイアス端子との間
    に接続された定電流設定値用の抵抗素子と、上記第２の
    絶縁ゲート型トランジスタのエミッタあるいはソースに
    エミッタが接続され、上記第１のＰＮＰトランジスタと
    ベース相互が接続された第２のＰＮＰトランジスタとか
    らなり、上記第１および第２の絶縁ゲート型トランジス
    タの各エミッタ電位あるいは各ソース電位を等しく設定
    するための定電流回路と、 上記第２のＰＮＰトランジスタのコレクタにアノードが
    接続された温度特性補償用のダイオードと、 上記ダイオードのカソードと上記負バイアス端子との間
    に接続され、上記第２ の絶縁ゲート型トランジスタに流
    れる分流電流が流れる電流検出用抵抗と、 ベースあるいはゲートが上記第２のＰＮＰトランジスタ
    のコレクタに接続され、上記電流検出用抵抗の電圧降下
    を検出するバイポーラ型あるいはＭＯＳ型の制御用トラ
    ンジスタと を具備することを特徴とする電流検出回路。
  3. 【請求項３】 請求項１記載の電流検出回路において、
    前記制御用トランジスタのコレクタが前記第２の絶縁ゲ
    ート型トランジスタのゲート電極に共通に接続されてい
    ることを特徴とする電流検出回路。
  4. 【請求項４】 請求項２記載の電流検出回路において、
    前記制御用トランジスタのコレクタが前記第２の絶縁ゲ
    ート型トランジスタのゲート電極に共通に接続されてい
    ることを特徴とする電流検出回路。
  5. 【請求項５】 請求項１乃至４のいずれか１項に記載の
    電流検出回路において、前記ダイオードが温度可変型抵
    抗素子を用いた回路により置換されていることを特徴と
    する電流検出回路。
JP24306394A 1994-10-06 1994-10-06 電流検出回路 Expired - Fee Related JP3302193B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP24306394A JP3302193B2 (ja) 1994-10-06 1994-10-06 電流検出回路
MYPI95002940A MY113482A (en) 1994-10-06 1995-10-03 Current detector circuit
US08/539,159 US5635823A (en) 1994-10-06 1995-10-04 Current detector circuit
EP95115706A EP0706265B1 (en) 1994-10-06 1995-10-05 Current detector circuit
DE69525807T DE69525807T2 (de) 1994-10-06 1995-10-05 Stromdetektorschaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24306394A JP3302193B2 (ja) 1994-10-06 1994-10-06 電流検出回路

Publications (2)

Publication Number Publication Date
JPH08111524A JPH08111524A (ja) 1996-04-30
JP3302193B2 true JP3302193B2 (ja) 2002-07-15

Family

ID=17098251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24306394A Expired - Fee Related JP3302193B2 (ja) 1994-10-06 1994-10-06 電流検出回路

Country Status (5)

Country Link
US (1) US5635823A (ja)
EP (1) EP0706265B1 (ja)
JP (1) JP3302193B2 (ja)
DE (1) DE69525807T2 (ja)
MY (1) MY113482A (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060792A (en) * 1997-05-20 2000-05-09 International Rectifier Corp. Instantaneous junction temperature detection
US5867014A (en) * 1997-11-20 1999-02-02 Impala Linear Corporation Current sense circuit having multiple pilot and reference transistors
FI105616B (fi) 1998-08-12 2000-09-15 Abb Industry Oy Menetelmä ja järjestely tehopuolijohteen tilatiedon määrittämiseksi
DE19838657B4 (de) * 1998-08-25 2008-01-24 Infineon Technologies Ag Schaltungsanordnung zum Erfassen des Laststromes eines Leistungs-Feldeffekt-Halbleiterbauelementes
JP3599575B2 (ja) * 1998-10-12 2004-12-08 株式会社日立製作所 電圧駆動型半導体装置の温度検出回路とそれを用いる駆動装置及び電圧駆動型半導体装置
EP1115203B1 (en) 1999-06-18 2006-11-08 Matsushita Electric Industrial Co., Ltd. Output controller
US6160387A (en) * 1999-12-08 2000-12-12 Motorola, Inc. Power transistor current sensing and limiting apparatus
US6384636B1 (en) * 2000-11-14 2002-05-07 Maxim Integrated Products, Inc. Fast and precise current-sense circuit for high-voltage switch
JP3861613B2 (ja) * 2001-03-27 2006-12-20 日産自動車株式会社 オンチップ温度検出装置
JP3693625B2 (ja) * 2002-04-15 2005-09-07 沖電気工業株式会社 過電流保護回路およびその集積回路
US7183834B2 (en) * 2002-10-11 2007-02-27 International Rectifier Corporation Method and apparatus for driving a power MOS device as a synchronous rectifier
US7050914B2 (en) * 2004-10-22 2006-05-23 Aimtron Technology Corp. Current sensing circuit
JP2006136086A (ja) * 2004-11-04 2006-05-25 Hitachi Ltd 電流検知方法と電流検知装置及びこの電流検知装置を用いた電力変換装置並びにこの電力変換装置を用いた車両
DE102005004608B3 (de) * 2005-02-01 2006-04-20 Siemens Ag Verfahren und Schaltungsanordnung zum Überprüfen von elektrischen Kontaktierungen zwischen einem ersten Ausgangspin eines ersten Leistungsschalters einer Leistungsschaltvorrichtung und einem externen Knoten
JP4626513B2 (ja) * 2005-12-28 2011-02-09 株式会社デンソー ドライバ用半導体素子の過電流保護装置
US20090233964A1 (en) * 2005-12-30 2009-09-17 Gilead Sciences, Inc. Methods for improving the pharmacokinetics of hiv integrase inhibitors
US7336085B2 (en) * 2006-02-17 2008-02-26 Infineon Technologies Ag Current sensing circuit
JP5010842B2 (ja) * 2006-03-22 2012-08-29 東京エレクトロン株式会社 試験対象物の保護回路、試験対象物の保護方法、試験装置、及び試験方法
US7443225B2 (en) * 2006-06-30 2008-10-28 Alpha & Omega Semiconductor, Ltd. Thermally stable semiconductor power device
JP2009081381A (ja) * 2007-09-27 2009-04-16 Panasonic Corp 半導体装置
TW201240257A (en) * 2011-03-17 2012-10-01 Green Solution Tech Co Ltd Transistor circuit with protecting function
US8854065B2 (en) * 2012-01-13 2014-10-07 Infineon Technologies Austria Ag Current measurement in a power transistor
US20150179758A1 (en) * 2012-07-20 2015-06-25 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
US8922254B2 (en) * 2013-01-29 2014-12-30 Macronix International Co., Ltd. Drive circuitry compensated for manufacturing and environmental variation
EP2869073B1 (en) * 2013-10-30 2019-05-22 Dialog Semiconductor GmbH Temperature and supply voltage independent DC-DC current sensing
CN103647441B (zh) 2013-11-29 2016-08-24 华为技术有限公司 高压直流软启动电路
US10120398B2 (en) * 2014-03-28 2018-11-06 Infineon Technologies Ag Temperature dependent current limiting
GB2549934A (en) * 2016-04-28 2017-11-08 Reinhausen Maschf Scheubeck Junction temperature and current sensing
DE102017204052A1 (de) 2017-03-13 2018-09-13 Zf Friedrichshafen Ag Verfahren und Steuergerät zum Bestimmen eines Spannungsabfalls eines elektronischen Bauelements
WO2018193929A1 (ja) * 2017-04-19 2018-10-25 三菱電機株式会社 半導体モジュールおよび電力変換装置
JP6848832B2 (ja) * 2017-11-28 2021-03-24 三菱電機株式会社 電力変換システム
CN108322034B (zh) * 2018-01-26 2020-10-20 苏州浪潮智能科技有限公司 一种开关电源的软启动装置及方法
JP7205091B2 (ja) * 2018-07-18 2023-01-17 富士電機株式会社 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3796943A (en) * 1973-01-02 1974-03-12 Nat Semiconductor Corp Current limiting circuit
US4553084A (en) * 1984-04-02 1985-11-12 Motorola, Inc. Current sensing circuit
US4672302A (en) * 1986-03-06 1987-06-09 Rca Corporation Circuit for controlling the load current level in a transistor
US5293077A (en) * 1988-02-29 1994-03-08 Hitachi, Ltd. Power switching circuit
US4914542A (en) * 1988-12-27 1990-04-03 Westinghouse Electric Corp. Current limited remote power controller
JP2837054B2 (ja) * 1992-09-04 1998-12-14 三菱電機株式会社 絶縁ゲート型半導体装置
US5485341A (en) * 1992-09-21 1996-01-16 Kabushiki Kaisha Toshiba Power transistor overcurrent protection circuit
US5550462A (en) * 1993-06-29 1996-08-27 Sharp Kabushiki Kaisha Regulated power supply circuit and an emitter follower output current limiting circuit
US5545970A (en) * 1994-08-01 1996-08-13 Motorola, Inc. Voltage regulator circuit having adaptive loop gain

Also Published As

Publication number Publication date
EP0706265A3 (en) 1998-02-11
JPH08111524A (ja) 1996-04-30
DE69525807T2 (de) 2002-10-10
EP0706265B1 (en) 2002-03-13
DE69525807D1 (de) 2002-04-18
MY113482A (en) 2002-03-30
US5635823A (en) 1997-06-03
EP0706265A2 (en) 1996-04-10

Similar Documents

Publication Publication Date Title
JP3302193B2 (ja) 電流検出回路
KR930010102B1 (ko) 전류 검출 기능 부착 트랜지스터
KR930006304B1 (ko) 온도검출회로
US7279954B2 (en) On-chip temperature detection device
KR930007482B1 (ko) 전류검출회로
US5055721A (en) Drive circuit for igbt device
US4730228A (en) Overtemperature detection of power semiconductor components
US8780517B2 (en) Semiconductor apparatus and temperature detection circuit
JPH06132800A (ja) 絶縁ゲート型半導体装置
JPH06244693A (ja) Ｍｏｓ電界効果トランジスタスイッチ回路
US5561391A (en) Clamp circuit and method for detecting an activation of same
US5502399A (en) Power semiconductor device with a gate withstand-voltage test terminal
JP2522208B2 (ja) 半導体装置
JPH05327442A (ja) 負荷短絡保護機能付きｍｏｓ形パワー素子
US7368784B2 (en) Thermal protection device for an integrated power MOS
JPS59144208A (ja) 集積回路の電力素子保護装置
JPS62128307A (ja) 熱保護回路
JPH0919049A (ja) 半導体保護回路
US4333120A (en) Transistor protection circuit
KR100204375B1 (ko) 공급 전압원에서 공급되는 집적 회로의 입력을 과 전압으로부터 보호하기 위한 회로 장치
JP3959924B2 (ja) 負荷駆動回路
JPH05241671A (ja) 基準電圧発生装置および過電流防止機能付半導体装置
EP0457737B1 (en) MOS/BIP protection circuit
US6259297B1 (en) Protection circuit for power transistor
JPH08102649A (ja) パワー半導体素子の電流検出回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080426

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090426

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100426

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees