JP3300517B2 - 電力乗算装置 - Google Patents
電力乗算装置Info
- Publication number
- JP3300517B2 JP3300517B2 JP00892294A JP892294A JP3300517B2 JP 3300517 B2 JP3300517 B2 JP 3300517B2 JP 00892294 A JP00892294 A JP 00892294A JP 892294 A JP892294 A JP 892294A JP 3300517 B2 JP3300517 B2 JP 3300517B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- hall element
- output
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measuring Magnetic Variables (AREA)
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は乗算精度の安定度を改良
した電力乗算装置に関する。
した電力乗算装置に関する。
【０００２】
【従来の技術】この種の電力乗算装置にはホール効果を
用いたホール素子演算回路が広く使用されている。以
下、かかるホール素子演算回路について図面を参照して
説明する。被測定系の電源電圧は入力電圧に比例した電
流に変換されて図３のホール素子３１の制御電流端子Ｔ
1 に供給される。一方、被測定系の電流は図４に示した
磁性体のコア４１に巻かれた電流コイル４２の端子１
Ｓ，１Ｌに入力され、ギャップ４３に入力電流に比例し
た磁界を発生する。ギャップ４３の磁界とホール素子４
４の制御電流の流れ方向とに直交するように置かれてい
るホール素子４４の電圧出力端子Ｔ3 ，Ｔ4 間には
（１）式で与えられるホール起電力Ｅy が生じる。
用いたホール素子演算回路が広く使用されている。以
下、かかるホール素子演算回路について図面を参照して
説明する。被測定系の電源電圧は入力電圧に比例した電
流に変換されて図３のホール素子３１の制御電流端子Ｔ
1 に供給される。一方、被測定系の電流は図４に示した
磁性体のコア４１に巻かれた電流コイル４２の端子１
Ｓ，１Ｌに入力され、ギャップ４３に入力電流に比例し
た磁界を発生する。ギャップ４３の磁界とホール素子４
４の制御電流の流れ方向とに直交するように置かれてい
るホール素子４４の電圧出力端子Ｔ3 ，Ｔ4 間には
（１）式で与えられるホール起電力Ｅy が生じる。
【０００３】
【数１】 Ｅy ＝Ｒh Ｂz Ｊx （１） ただし、Ｒh はホール係数、Ｂz は磁界強度、Ｊx は電
流密度である。図３はホール素子３１の等価回路図であ
って、磁界が零の場合は
流密度である。図３はホール素子３１の等価回路図であ
って、磁界が零の場合は
【０００４】
【数２】 Ｒ1 ／Ｒ2 ＝Ｒ3 ／Ｒ4 （２） の関係が成立するので、Ｅ3 −Ｅ4 ＝０になる。ところ
が、たとえば抵抗Ｒ1 がｒ1 だけ小さい方へ変動する
と、Ｅ3 −Ｅ4 ＞０になるので、磁界が零でも残留電圧
によるオフセット電圧が生じる。そこで、このオフセッ
ト電圧による出力電圧の偏差を解消するために可変抵抗
器ＶＲ１を設け、磁界が加わっていない状態で出力電圧
が零になるように調節している。
が、たとえば抵抗Ｒ1 がｒ1 だけ小さい方へ変動する
と、Ｅ3 −Ｅ4 ＞０になるので、磁界が零でも残留電圧
によるオフセット電圧が生じる。そこで、このオフセッ
ト電圧による出力電圧の偏差を解消するために可変抵抗
器ＶＲ１を設け、磁界が加わっていない状態で出力電圧
が零になるように調節している。
【０００５】
【発明が解決しようとする課題】しかし、上述した従来
のホール素子演算回路では、温度変化にともなうオフセ
ット抵抗値の変動や経年変化によるオフセット抵抗値の
変動に対して、オフセットを補償するための可変抵抗値
の調節が不可欠であった。しかし、一般需要家用に使用
されている電力量計でこのような調節作業を継続的に実
施することは現実には不可能である。また、可変抵抗器
のような機械的接触部分を有する部品を必要とすること
は信頼性の上から問題があるとともに、電力乗算装置の
ＬＳＩ化を困難にしていた。
のホール素子演算回路では、温度変化にともなうオフセ
ット抵抗値の変動や経年変化によるオフセット抵抗値の
変動に対して、オフセットを補償するための可変抵抗値
の調節が不可欠であった。しかし、一般需要家用に使用
されている電力量計でこのような調節作業を継続的に実
施することは現実には不可能である。また、可変抵抗器
のような機械的接触部分を有する部品を必要とすること
は信頼性の上から問題があるとともに、電力乗算装置の
ＬＳＩ化を困難にしていた。
【０００６】本発明はこのような従来の問題を鑑みてな
されたものであり、温度変化、経年変化などによるオフ
セット電圧の変動を自動的に補正することができる測定
精度が高い電力乗算装置を提供することを目的とする。
されたものであり、温度変化、経年変化などによるオフ
セット電圧の変動を自動的に補正することができる測定
精度が高い電力乗算装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明の電力乗算装置では、被測定電流に正比例す
る磁界をホール素子に印加することによって、ホール素
子に流す制御電流と該磁界強度との積に正比例する電圧
を出力するホール素子演算回路と、このホール素子演算
回路の制御電流として一定値の電流を供給する定電流回
路と、被測定電圧と前記ホール素子演算回路の出力電圧
との積を演算する乗算回路と、前記ホール素子演算回路
の出力電圧に比例したパルス幅のパルス出力を積分する
積分回路と、前記ホール素子演算回路の電圧出力端子の
一方とグランドとの間に接続され前記積分回路の出力レ
ベルに応じて抵抗値を変えることができる可変抵抗回路
とを備えたことを要旨とする。
め、本発明の電力乗算装置では、被測定電流に正比例す
る磁界をホール素子に印加することによって、ホール素
子に流す制御電流と該磁界強度との積に正比例する電圧
を出力するホール素子演算回路と、このホール素子演算
回路の制御電流として一定値の電流を供給する定電流回
路と、被測定電圧と前記ホール素子演算回路の出力電圧
との積を演算する乗算回路と、前記ホール素子演算回路
の出力電圧に比例したパルス幅のパルス出力を積分する
積分回路と、前記ホール素子演算回路の電圧出力端子の
一方とグランドとの間に接続され前記積分回路の出力レ
ベルに応じて抵抗値を変えることができる可変抵抗回路
とを備えたことを要旨とする。
【０００８】
【作用】本発明はこのような手段を講じたことにより、
ホール素子のオフセットが原因で生じる出力電圧誤差を
積分回路によって積分した値を用いて可変抵抗回路の抵
抗値を調整し、ホール素子のオフセット誤差を補正する
ことができるので、測定精度が高い電力乗算装置を提供
することができる。
ホール素子のオフセットが原因で生じる出力電圧誤差を
積分回路によって積分した値を用いて可変抵抗回路の抵
抗値を調整し、ホール素子のオフセット誤差を補正する
ことができるので、測定精度が高い電力乗算装置を提供
することができる。
【０００９】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は本発明の一実施例における構成を示すブロ
ック図である。同図において、１はホール素子演算回路
２の電流端子Ｔ1 に一定電流を供給する定電流回路、２
は図示していない磁性体コアのギャップ中に置かれたホ
ール素子演算回路、３はホール素子演算回路の電圧出力
端子Ｔ3 ，Ｔ4 間の同相電圧を除去するための減算回
路、４は被測定電圧の電圧入力回路、５は電圧入力回路
４の出力電圧Ｖa と減算回路３の出力電圧Ｖbとの積を
演算する乗算回路、６は減算回路３から得られるホール
素子演算回路の出力電圧を積分する積分回路、７は積分
回路６の出力によって抵抗値が変わる可変抵抗回路であ
ってホール素子演算回路の電圧出力端子Ｔ3 とグランド
間に接続されている。乗算回路５は電圧入力回路４の出
力電圧Ｖa に比例するパルス幅のパルスを出力する第一
のパルス幅変調回路５１、減算回路３の出力電圧Ｖb に
比例するパルス幅のパルスを出力する第二のパルス幅変
調回路５２、第一のパルス幅変調回路５１の出力パルス
と第二のパルス幅変調回路５２の出力パルスとの排他的
論理演算をするＥＸＯＲゲート５３、被測定電源の周波
数に比べて十分高い周波数のパルス列を発振するパルス
発振回路５４、ＥＸＯＲゲート５３の出力とパルス発振
回路５４の出力パルスとの論理積を演算するＡＮＤゲー
ト５５、パルス発振回路５４の出力パルス周波数を１／
２に分周する１／２分周器５６、ＡＮＤゲート５５の外
部出力用端子５７、１／２分周器５６の外部出力用端子
５８から構成される。
する。図１は本発明の一実施例における構成を示すブロ
ック図である。同図において、１はホール素子演算回路
２の電流端子Ｔ1 に一定電流を供給する定電流回路、２
は図示していない磁性体コアのギャップ中に置かれたホ
ール素子演算回路、３はホール素子演算回路の電圧出力
端子Ｔ3 ，Ｔ4 間の同相電圧を除去するための減算回
路、４は被測定電圧の電圧入力回路、５は電圧入力回路
４の出力電圧Ｖa と減算回路３の出力電圧Ｖbとの積を
演算する乗算回路、６は減算回路３から得られるホール
素子演算回路の出力電圧を積分する積分回路、７は積分
回路６の出力によって抵抗値が変わる可変抵抗回路であ
ってホール素子演算回路の電圧出力端子Ｔ3 とグランド
間に接続されている。乗算回路５は電圧入力回路４の出
力電圧Ｖa に比例するパルス幅のパルスを出力する第一
のパルス幅変調回路５１、減算回路３の出力電圧Ｖb に
比例するパルス幅のパルスを出力する第二のパルス幅変
調回路５２、第一のパルス幅変調回路５１の出力パルス
と第二のパルス幅変調回路５２の出力パルスとの排他的
論理演算をするＥＸＯＲゲート５３、被測定電源の周波
数に比べて十分高い周波数のパルス列を発振するパルス
発振回路５４、ＥＸＯＲゲート５３の出力とパルス発振
回路５４の出力パルスとの論理積を演算するＡＮＤゲー
ト５５、パルス発振回路５４の出力パルス周波数を１／
２に分周する１／２分周器５６、ＡＮＤゲート５５の外
部出力用端子５７、１／２分周器５６の外部出力用端子
５８から構成される。
【００１０】次に、以上のように構成された装置の動作
について説明する。定電流回路１から供給される一定電
流はホール素子演算回路２の制御電流端子Ｔ1 ，Ｔ2 間
を流れる。一方、図示しない磁性体コアの電流コイルに
は被測定電流が供給され、磁性体コアのギャップに被測
定電流の大きさに比例した強度の磁界を発生する。した
がって、この磁界中に置かれたホール素子演算回路２の
電圧出力端子Ｔ3 ，Ｔ4 間には制御電流と磁界強度の積
に比例した電圧が出力されるが、制御電流は定電流回路
１によって一定電流が供給されているので、減算回路３
によって電圧出力端子Ｔ3 ，Ｔ4 間の出力電圧の同相分
が除去された減算回路３の出力電圧Ｖbは磁界強度すな
わち被測定電流のみに比例する値である。電圧入力回路
４は分圧回路や変圧器によって構成されていて、入力さ
れた被測定電圧は適切な電圧の出力Ｖa に変換され、乗
算回路５の第一のパルス幅変調回路５１に入力される。
について説明する。定電流回路１から供給される一定電
流はホール素子演算回路２の制御電流端子Ｔ1 ，Ｔ2 間
を流れる。一方、図示しない磁性体コアの電流コイルに
は被測定電流が供給され、磁性体コアのギャップに被測
定電流の大きさに比例した強度の磁界を発生する。した
がって、この磁界中に置かれたホール素子演算回路２の
電圧出力端子Ｔ3 ，Ｔ4 間には制御電流と磁界強度の積
に比例した電圧が出力されるが、制御電流は定電流回路
１によって一定電流が供給されているので、減算回路３
によって電圧出力端子Ｔ3 ，Ｔ4 間の出力電圧の同相分
が除去された減算回路３の出力電圧Ｖbは磁界強度すな
わち被測定電流のみに比例する値である。電圧入力回路
４は分圧回路や変圧器によって構成されていて、入力さ
れた被測定電圧は適切な電圧の出力Ｖa に変換され、乗
算回路５の第一のパルス幅変調回路５１に入力される。
【００１１】乗算回路５は二つの入力電圧Ｖa ，Ｖb の
電圧値の積に比例した周波数のパルス信号を得るように
構成されている。この乗算回路の具体例は本願発明と同
一の発明者が本願出願前に特願昭６２―２３７４５４号
（特公平８−２１０４９号公報）及び特願平５―１２７
６３０号（特許第２５３９１５７号公報）として特許出
願しているものと同様のものである。第一のパルス幅変
調回路５１に入力された被測定電圧Ｖa および第二のパ
ルス幅変調回路５２に入力された被測定電流に比例する
電圧Ｖb はそれぞれコンパレータＯＰ１，ＯＰ４の
「−」端子に入力される。他方の「＋」端子にはそれぞ
れオペアンプＯＰ２，ＯＰ５、コンデンサＣ１，Ｃ２、
抵抗器Ｒ１１，Ｒ１４による積分器からの三角波が入力
されているので、「−」端子の電圧レベルＶa およびＶ
b によってそれぞれスライスされた三角波の幅をもつ２
つの矩形波、すなわち被測定電圧Ｖa と被測定電流に比
例する電圧Ｖb に比例したパルス幅のパルス信号がＥＸ
ＯＲゲート５３に入力される。ＥＸＯＲゲート５３によ
ってそれぞれのパルス信号のパルス幅の積の項が得られ
るので、ＡＮＤゲートを用いてパルス発振器５４の出力
パルスとの論理積をとってパルス幅をパルス数に換算す
る。このとき得れる単位時間当りのパルス数は、ｋを比
例定数、パルス発振回路のパルス数をＦとして
電圧値の積に比例した周波数のパルス信号を得るように
構成されている。この乗算回路の具体例は本願発明と同
一の発明者が本願出願前に特願昭６２―２３７４５４号
（特公平８−２１０４９号公報）及び特願平５―１２７
６３０号（特許第２５３９１５７号公報）として特許出
願しているものと同様のものである。第一のパルス幅変
調回路５１に入力された被測定電圧Ｖa および第二のパ
ルス幅変調回路５２に入力された被測定電流に比例する
電圧Ｖb はそれぞれコンパレータＯＰ１，ＯＰ４の
「−」端子に入力される。他方の「＋」端子にはそれぞ
れオペアンプＯＰ２，ＯＰ５、コンデンサＣ１，Ｃ２、
抵抗器Ｒ１１，Ｒ１４による積分器からの三角波が入力
されているので、「−」端子の電圧レベルＶa およびＶ
b によってそれぞれスライスされた三角波の幅をもつ２
つの矩形波、すなわち被測定電圧Ｖa と被測定電流に比
例する電圧Ｖb に比例したパルス幅のパルス信号がＥＸ
ＯＲゲート５３に入力される。ＥＸＯＲゲート５３によ
ってそれぞれのパルス信号のパルス幅の積の項が得られ
るので、ＡＮＤゲートを用いてパルス発振器５４の出力
パルスとの論理積をとってパルス幅をパルス数に換算す
る。このとき得れる単位時間当りのパルス数は、ｋを比
例定数、パルス発振回路のパルス数をＦとして
【００１２】
【数３】 （１／２−ｋＶa ・Ｖb ）Ｆ （３） となるので、１／２分周器５６の出力パルスから差し引
くことにより、電圧ＶaとＶb の積に比例した単位時間
当りのパルス数ｋＶa ・Ｖb が得られる。ホール素子演
算回路２のオフセットが零の場合は第二のパルス幅変調
回路５２に入力される電圧Ｖb は０ｖレベルに対して正
負が対称の波形になるので、第二のパルス幅変調回路５
２の出力電圧はハイレベルの時間とローレベルの時間と
が等しい方形波となる。本実施例の積分回路６はアップ
ダウンカウンタを用いたディジタル方式の積分回路にな
っていて、例えば、入力信号レベルがハイレベルにある
ときはパルス発振回路５４の出力パルスをカウントアッ
プし、ローレベルにあるときはカウントダウンすること
により、入力波形の非対称性をディジタル値に変換する
ことができる。したがって、ホール素子演算回路２のオ
フセットによる直流分がアップダウンカウンタの積分回
路６によってディジタル数値に変換される。可変抵抗回
路７は複数の抵抗器（ＲＲ１，…，ＲＲｎ）とそれぞれ
の抵抗器を並列回路として接続するためのスイッチ（Ｓ
Ｗ１，…，ＳＷｎ）からなり、これらのスイッチはアッ
プダウンカウンタの出力によって一定時間毎に駆動され
るので、ホール素子演算回路２のオフセットを補償する
抵抗値を一定時間毎に更新することによりオフセット誤
差の発生を防止することができる。
くことにより、電圧ＶaとＶb の積に比例した単位時間
当りのパルス数ｋＶa ・Ｖb が得られる。ホール素子演
算回路２のオフセットが零の場合は第二のパルス幅変調
回路５２に入力される電圧Ｖb は０ｖレベルに対して正
負が対称の波形になるので、第二のパルス幅変調回路５
２の出力電圧はハイレベルの時間とローレベルの時間と
が等しい方形波となる。本実施例の積分回路６はアップ
ダウンカウンタを用いたディジタル方式の積分回路にな
っていて、例えば、入力信号レベルがハイレベルにある
ときはパルス発振回路５４の出力パルスをカウントアッ
プし、ローレベルにあるときはカウントダウンすること
により、入力波形の非対称性をディジタル値に変換する
ことができる。したがって、ホール素子演算回路２のオ
フセットによる直流分がアップダウンカウンタの積分回
路６によってディジタル数値に変換される。可変抵抗回
路７は複数の抵抗器（ＲＲ１，…，ＲＲｎ）とそれぞれ
の抵抗器を並列回路として接続するためのスイッチ（Ｓ
Ｗ１，…，ＳＷｎ）からなり、これらのスイッチはアッ
プダウンカウンタの出力によって一定時間毎に駆動され
るので、ホール素子演算回路２のオフセットを補償する
抵抗値を一定時間毎に更新することによりオフセット誤
差の発生を防止することができる。
【００１３】したがって、以上のような実施例の構成に
よれば、一定時間毎にオフセット誤差をフィードバック
してホール素子演算回路２のオフセット補償用の抵抗値
を調節することにより、被測定電流を正確に電流−電圧
変換することができる。
よれば、一定時間毎にオフセット誤差をフィードバック
してホール素子演算回路２のオフセット補償用の抵抗値
を調節することにより、被測定電流を正確に電流−電圧
変換することができる。
【００１４】図２は本発明の他の実施例の構成を示すブ
ロック図である。本実施例の積分回路６はアナログ方式
の積分回路であって、積分値として得られた電圧に基づ
いてＦＥＴやＣｄｓフォトカプラを用いた可変抵抗素子
から成る可変抵抗回路７の抵抗値を調節するので、この
実施例によれば部品点数の削減により回路を簡略化する
ことができる。
ロック図である。本実施例の積分回路６はアナログ方式
の積分回路であって、積分値として得られた電圧に基づ
いてＦＥＴやＣｄｓフォトカプラを用いた可変抵抗素子
から成る可変抵抗回路７の抵抗値を調節するので、この
実施例によれば部品点数の削減により回路を簡略化する
ことができる。
【００１５】なお、以上の２つの実施例における積分回
路６および可変抵抗回路７はホール素子演算回路２と一
体に構成することにより、一層の小型化と信頼性の向上
をはかることができる。
路６および可変抵抗回路７はホール素子演算回路２と一
体に構成することにより、一層の小型化と信頼性の向上
をはかることができる。
【００１６】
【発明の効果】以上詳述したように本発明によれば、ホ
ール素子のオフセットが原因で生じる出力電圧誤差を積
分回路によって積分した値を用いて可変抵抗回路の抵抗
値を調整し、ホール素子のオフセット誤差を補正するこ
とができるので、測定精度が高い電力乗算装置を提供す
ることができる。
ール素子のオフセットが原因で生じる出力電圧誤差を積
分回路によって積分した値を用いて可変抵抗回路の抵抗
値を調整し、ホール素子のオフセット誤差を補正するこ
とができるので、測定精度が高い電力乗算装置を提供す
ることができる。
【図１】本発明の一実施例における構成を示すブロック
図である。
図である。
【図２】本発明の他の実施例の構成を示すブロック図で
ある。
ある。
【図３】ホール素子の等価回路図である。
【図４】ホール素子と磁性体コアとの関連を示す配置図
である。
である。
１ 定電流回路 ２ ホール素子演算回路 ３ 減算回路 ４ 電圧入力回路 ５ 乗算回路 ６ 積分回路 ７ 可変抵抗回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 21/08 G06G 7/162
Claims (1)
- 【請求項１】 被測定電流に正比例する磁界をホール素
子に印加することによって、ホール素子に流す制御電流
と該磁界強度との積に正比例する電圧を出力するホール
素子演算回路と、このホール素子演算回路の制御電流と
して一定値の電流を供給する定電流回路と、被測定電圧
と前記ホール素子演算回路の出力電圧との積を演算する
乗算回路と、前記ホール素子演算回路の出力電圧に比例
したパルス幅のパルス出力を積分する積分回路と、前記
ホール素子演算回路の電圧出力端子の一方とグランドと
の間に接続され前記積分回路の出力レベルに応じて抵抗
値を変えることができる可変抵抗回路とを備えたことを
特徴とする電力乗算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00892294A JP3300517B2 (ja) | 1994-01-31 | 1994-01-31 | 電力乗算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00892294A JP3300517B2 (ja) | 1994-01-31 | 1994-01-31 | 電力乗算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07218563A JPH07218563A (ja) | 1995-08-18 |
| JP3300517B2 true JP3300517B2 (ja) | 2002-07-08 |
Family
ID=11706156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00892294A Expired - Fee Related JP3300517B2 (ja) | 1994-01-31 | 1994-01-31 | 電力乗算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3300517B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101709840B1 (ko) | 2014-12-23 | 2017-02-23 | 삼성전기주식회사 | 홀 센서 모듈 및 광학 이미지 안정화 모듈 |
-
1994
- 1994-01-31 JP JP00892294A patent/JP3300517B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07218563A (ja) | 1995-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3398664B2 (ja) | 磁気抵抗センサの信号を評価する方法及びこの方法を実施する装置 | |
| RU2108587C1 (ru) | Измерительный преобразователь интенсивности тока | |
| US4217546A (en) | Electronic energy consumption meter and system with automatic error correction | |
| JPS60104263A (ja) | パラメ−タを測定する検出装置 | |
| CZ281530B6 (cs) | Statický elektroměr | |
| JPH0335627B2 (ja) | ||
| GB2202338A (en) | Drift compensated current-measuring apparatus | |
| JP3011559B2 (ja) | 電力乗算回路 | |
| EP0693692A2 (en) | Voltage and resistance synthesizer using pulse width modulation | |
| JP3081751B2 (ja) | 電気量測定装置 | |
| JP3300517B2 (ja) | 電力乗算装置 | |
| KR0137088B1 (ko) | 전력연산장치 | |
| JPH01180728U (ja) | ||
| JP3068977B2 (ja) | 電力乗算回路 | |
| JP3332660B2 (ja) | 電気量測定装置 | |
| JPS6123811Y2 (ja) | ||
| EP0333197B1 (en) | Supply circuit for a hall sensor multiplication circuit | |
| EP1171776A1 (en) | Circuit with improved dynamic response for measuring current in pulse width modulated amplifiers | |
| JPH06265613A (ja) | 磁気センサ装置 | |
| JP3011560B2 (ja) | 乗算装置 | |
| JPH0534385A (ja) | 電力量計 | |
| JPH06300791A (ja) | ポテンショメータ乗算回路とその回路を用いた電力計 | |
| JPH04194758A (ja) | 電子式電力量計 | |
| JP3065835B2 (ja) | Ｖｆコンバータ | |
| KR820002104B1 (ko) | 전자식 적산 전력계 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080419 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100419 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100419 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110419 Year of fee payment: 9 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120419 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130419 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |