JP3300517B2 - Power multiplier - Google Patents
Power multiplierInfo
- Publication number
- JP3300517B2 JP3300517B2 JP00892294A JP892294A JP3300517B2 JP 3300517 B2 JP3300517 B2 JP 3300517B2 JP 00892294 A JP00892294 A JP 00892294A JP 892294 A JP892294 A JP 892294A JP 3300517 B2 JP3300517 B2 JP 3300517B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- hall element
- output
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measuring Magnetic Variables (AREA)
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は乗算精度の安定度を改良
した電力乗算装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power multiplier having improved stability of multiplication accuracy.
【０００２】[0002]
【従来の技術】この種の電力乗算装置にはホール効果を
用いたホール素子演算回路が広く使用されている。以
下、かかるホール素子演算回路について図面を参照して
説明する。被測定系の電源電圧は入力電圧に比例した電
流に変換されて図３のホール素子３１の制御電流端子Ｔ
1 に供給される。一方、被測定系の電流は図４に示した
磁性体のコア４１に巻かれた電流コイル４２の端子１
Ｓ，１Ｌに入力され、ギャップ４３に入力電流に比例し
た磁界を発生する。ギャップ４３の磁界とホール素子４
４の制御電流の流れ方向とに直交するように置かれてい
るホール素子４４の電圧出力端子Ｔ3 ，Ｔ4 間には
（１）式で与えられるホール起電力Ｅy が生じる。2. Description of the Related Art A Hall element operation circuit using the Hall effect is widely used in this type of power multiplier. Hereinafter, such a Hall element operation circuit will be described with reference to the drawings. The power supply voltage of the measured system is converted into a current proportional to the input voltage, and the control current terminal T of the Hall element 31 shown in FIG.
Supplied to 1 . On the other hand, the current of the system to be measured is applied to the terminal 1 of the current coil 42 wound around the magnetic core 41 shown in FIG.
S, 1L, and generates a magnetic field in the gap 43 in proportion to the input current. Magnetic field of gap 43 and Hall element 4
The voltage between output terminals T 3 of the hall element 44 is placed so as to perpendicular to the flow direction of the control current of 4, T 4 occurs Hall electromotive force E y given by equation (1).
【０００３】[0003]
【数１】 Ｅy ＝Ｒh Ｂz Ｊx （１） ただし、Ｒh はホール係数、Ｂz は磁界強度、Ｊx は電
流密度である。図３はホール素子３１の等価回路図であ
って、磁界が零の場合はE y = R h B z J x (1) where R h is the Hall coefficient, B z is the magnetic field strength, and J x is the current density. FIG. 3 is an equivalent circuit diagram of the Hall element 31. When the magnetic field is zero,
【０００４】[0004]
【数２】 Ｒ1 ／Ｒ2 ＝Ｒ3 ／Ｒ4 （２） の関係が成立するので、Ｅ3 −Ｅ4 ＝０になる。ところ
が、たとえば抵抗Ｒ1 がｒ1 だけ小さい方へ変動する
と、Ｅ3 −Ｅ4 ＞０になるので、磁界が零でも残留電圧
によるオフセット電圧が生じる。そこで、このオフセッ
ト電圧による出力電圧の偏差を解消するために可変抵抗
器ＶＲ１を設け、磁界が加わっていない状態で出力電圧
が零になるように調節している。## EQU2 ## Since the relationship of R 1 / R 2 = R 3 / R 4 (2) holds, E 3 −E 4 = 0. However, for example, the resistance R 1 varies toward smaller by r 1, since the E 3 -E 4> 0, magnetic field offset voltage caused by the residual voltage even zero. Therefore, in order to eliminate the deviation of the output voltage due to the offset voltage, a variable resistor VR1 is provided, and the output voltage is adjusted to be zero in a state where no magnetic field is applied.
【０００５】[0005]
【発明が解決しようとする課題】しかし、上述した従来
のホール素子演算回路では、温度変化にともなうオフセ
ット抵抗値の変動や経年変化によるオフセット抵抗値の
変動に対して、オフセットを補償するための可変抵抗値
の調節が不可欠であった。しかし、一般需要家用に使用
されている電力量計でこのような調節作業を継続的に実
施することは現実には不可能である。また、可変抵抗器
のような機械的接触部分を有する部品を必要とすること
は信頼性の上から問題があるとともに、電力乗算装置の
ＬＳＩ化を困難にしていた。However, in the above-described conventional Hall element operation circuit, the variable for compensating the offset against the fluctuation of the offset resistance due to the temperature change and the fluctuation of the offset resistance due to the aging. Adjusting the resistance was essential. However, it is actually impossible to continuously perform such adjustment work with a watt hour meter used for general consumers. Further, the necessity of a component having a mechanical contact portion such as a variable resistor has a problem from the viewpoint of reliability, and it has made it difficult to implement an LSI for the power multiplier.
【０００６】本発明はこのような従来の問題を鑑みてな
されたものであり、温度変化、経年変化などによるオフ
セット電圧の変動を自動的に補正することができる測定
精度が高い電力乗算装置を提供することを目的とする。The present invention has been made in view of such a conventional problem, and provides a power multiplying device having high measurement accuracy and capable of automatically correcting a change in offset voltage due to a temperature change, an aging change, and the like. The purpose is to do.
【０００７】[0007]
【課題を解決するための手段】上記目的を達成するた
め、本発明の電力乗算装置では、被測定電流に正比例す
る磁界をホール素子に印加することによって、ホール素
子に流す制御電流と該磁界強度との積に正比例する電圧
を出力するホール素子演算回路と、このホール素子演算
回路の制御電流として一定値の電流を供給する定電流回
路と、被測定電圧と前記ホール素子演算回路の出力電圧
との積を演算する乗算回路と、前記ホール素子演算回路
の出力電圧に比例したパルス幅のパルス出力を積分する
積分回路と、前記ホール素子演算回路の電圧出力端子の
一方とグランドとの間に接続され前記積分回路の出力レ
ベルに応じて抵抗値を変えることができる可変抵抗回路
とを備えたことを要旨とする。In order to achieve the above object, a power multiplier according to the present invention applies a magnetic field that is directly proportional to a current to be measured to a Hall element, thereby controlling a control current flowing through the Hall element and the magnetic field intensity. And a Hall element arithmetic circuit that outputs a voltage that is directly proportional to the product of the Hall element arithmetic circuit, a constant current circuit that supplies a constant current as a control current of the Hall element arithmetic circuit, a measured voltage, and an output voltage of the Hall element arithmetic circuit. A multiplication circuit for calculating the product of the above, an integration circuit for integrating a pulse output having a pulse width proportional to the output voltage of the Hall element operation circuit, and a connection between one of the voltage output terminals of the Hall element operation circuit and ground. And a variable resistance circuit capable of changing a resistance value according to the output level of the integration circuit .
【０００８】[0008]
【作用】本発明はこのような手段を講じたことにより、
ホール素子のオフセットが原因で生じる出力電圧誤差を
積分回路によって積分した値を用いて可変抵抗回路の抵
抗値を調整し、ホール素子のオフセット誤差を補正する
ことができるので、測定精度が高い電力乗算装置を提供
することができる。According to the present invention, by taking such measures,
The resistance value of the variable resistor circuit is adjusted using the value obtained by integrating the output voltage error caused by the offset of the Hall element by the integration circuit, and the offset error of the Hall element is corrected.
Therefore, it is possible to provide a power multiplication device with high measurement accuracy .
【０００９】[0009]
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は本発明の一実施例における構成を示すブロ
ック図である。同図において、１はホール素子演算回路
２の電流端子Ｔ1 に一定電流を供給する定電流回路、２
は図示していない磁性体コアのギャップ中に置かれたホ
ール素子演算回路、３はホール素子演算回路の電圧出力
端子Ｔ3 ，Ｔ4 間の同相電圧を除去するための減算回
路、４は被測定電圧の電圧入力回路、５は電圧入力回路
４の出力電圧Ｖa と減算回路３の出力電圧Ｖbとの積を
演算する乗算回路、６は減算回路３から得られるホール
素子演算回路の出力電圧を積分する積分回路、７は積分
回路６の出力によって抵抗値が変わる可変抵抗回路であ
ってホール素子演算回路の電圧出力端子Ｔ3 とグランド
間に接続されている。乗算回路５は電圧入力回路４の出
力電圧Ｖa に比例するパルス幅のパルスを出力する第一
のパルス幅変調回路５１、減算回路３の出力電圧Ｖb に
比例するパルス幅のパルスを出力する第二のパルス幅変
調回路５２、第一のパルス幅変調回路５１の出力パルス
と第二のパルス幅変調回路５２の出力パルスとの排他的
論理演算をするＥＸＯＲゲート５３、被測定電源の周波
数に比べて十分高い周波数のパルス列を発振するパルス
発振回路５４、ＥＸＯＲゲート５３の出力とパルス発振
回路５４の出力パルスとの論理積を演算するＡＮＤゲー
ト５５、パルス発振回路５４の出力パルス周波数を１／
２に分周する１／２分周器５６、ＡＮＤゲート５５の外
部出力用端子５７、１／２分周器５６の外部出力用端子
５８から構成される。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a configuration in one embodiment of the present invention. In the figure, reference numeral 1 denotes a constant current circuit for supplying a constant current to a current terminal T 1 of the Hall element operation circuit 2;
Is a Hall element operation circuit placed in a gap of a magnetic core (not shown), 3 is a subtraction circuit for removing a common mode voltage between the voltage output terminals T 3 and T 4 of the Hall element operation circuit, and 4 is a circuit to be operated. voltage input circuit of the measuring voltage, 5 multiplication circuit for calculating the product of the output voltage V b of the output voltage V a and subtraction circuit 3 of the voltage input circuit 4, 6 the output of the Hall element operation circuit obtained from the subtraction circuit 3 integrating circuit for integrating a voltage, 7 is connected between ground and the voltage output terminal T 3 of the Hall element operation circuit a variable resistor circuit resistance value changes by the output of the integrating circuit 6. Multiplication circuit 5 outputs a pulse having a pulse width proportional to the output voltage V b of the first pulse width modulation circuit 51, subtraction circuit 3 for outputting a pulse having a pulse width proportional to the output voltage V a of the voltage input circuit 4 A second pulse width modulation circuit 52, an EXOR gate 53 for performing an exclusive logical operation of an output pulse of the first pulse width modulation circuit 51 and an output pulse of the second pulse width modulation circuit 52, and a frequency of the power supply to be measured. A pulse oscillating circuit 54 that oscillates a pulse train of a sufficiently high frequency, an AND gate 55 that calculates the logical product of the output of the EXOR gate 53 and the output pulse of the pulse oscillating circuit 54, and the output pulse frequency of the pulse oscillating circuit 54
It comprises a 1/2 frequency divider 56 for dividing the frequency by 2, an external output terminal 57 of the AND gate 55, and an external output terminal 58 of the 1/2 frequency divider 56.
【００１０】次に、以上のように構成された装置の動作
について説明する。定電流回路１から供給される一定電
流はホール素子演算回路２の制御電流端子Ｔ1 ，Ｔ2 間
を流れる。一方、図示しない磁性体コアの電流コイルに
は被測定電流が供給され、磁性体コアのギャップに被測
定電流の大きさに比例した強度の磁界を発生する。した
がって、この磁界中に置かれたホール素子演算回路２の
電圧出力端子Ｔ3 ，Ｔ4 間には制御電流と磁界強度の積
に比例した電圧が出力されるが、制御電流は定電流回路
１によって一定電流が供給されているので、減算回路３
によって電圧出力端子Ｔ3 ，Ｔ4 間の出力電圧の同相分
が除去された減算回路３の出力電圧Ｖbは磁界強度すな
わち被測定電流のみに比例する値である。電圧入力回路
４は分圧回路や変圧器によって構成されていて、入力さ
れた被測定電圧は適切な電圧の出力Ｖa に変換され、乗
算回路５の第一のパルス幅変調回路５１に入力される。Next, the operation of the apparatus configured as described above will be described. The constant current supplied from the constant current circuit 1 flows between the control current terminals T 1 and T 2 of the Hall element operation circuit 2. On the other hand, a current to be measured is supplied to a current coil of a magnetic core (not shown), and a magnetic field having a strength proportional to the magnitude of the current to be measured is generated in a gap between the magnetic cores. Therefore, a voltage proportional to the product of the control current and the magnetic field strength is output between the voltage output terminals T 3 and T 4 of the Hall element operation circuit 2 placed in the magnetic field. A constant current is supplied by the
The output voltage V b of the voltage output terminals T 3, T 4 between the output voltage subtraction circuit 3 which is the in-phase component has been removed is a value proportional only to the magnetic field strength or current to be measured. The voltage input circuit 4 is configured by a voltage divider circuit and the transformer, the measured voltage input is converted to output V a suitable voltage, is input to the first pulse width modulation circuit 51 of the multiplication circuit 5 You.
【００１１】乗算回路５は二つの入力電圧Ｖa ，Ｖb の
電圧値の積に比例した周波数のパルス信号を得るように
構成されている。この乗算回路の具体例は本願発明と同
一の発明者が本願出願前に特願昭６２―２３７４５４号
（特公平８−２１０４９号公報）及び特願平５―１２７
６３０号（特許第２５３９１５７号公報）として特許出
願しているものと同様のものである。第一のパルス幅変
調回路５１に入力された被測定電圧Ｖa および第二のパ
ルス幅変調回路５２に入力された被測定電流に比例する
電圧Ｖb はそれぞれコンパレータＯＰ１，ＯＰ４の
「−」端子に入力される。他方の「＋」端子にはそれぞ
れオペアンプＯＰ２，ＯＰ５、コンデンサＣ１，Ｃ２、
抵抗器Ｒ１１，Ｒ１４による積分器からの三角波が入力
されているので、「−」端子の電圧レベルＶa およびＶ
b によってそれぞれスライスされた三角波の幅をもつ２
つの矩形波、すなわち被測定電圧Ｖa と被測定電流に比
例する電圧Ｖb に比例したパルス幅のパルス信号がＥＸ
ＯＲゲート５３に入力される。ＥＸＯＲゲート５３によ
ってそれぞれのパルス信号のパルス幅の積の項が得られ
るので、ＡＮＤゲートを用いてパルス発振器５４の出力
パルスとの論理積をとってパルス幅をパルス数に換算す
る。このとき得れる単位時間当りのパルス数は、ｋを比
例定数、パルス発振回路のパルス数をＦとしてThe multiplying circuit 5 is configured to obtain a pulse signal having a frequency proportional to the product of the two input voltages Va and Vb. A specific example of this multiplication circuit is the same as that of the present invention.
One inventor has filed Japanese Patent Application No. 62-237454 prior to the filing of the present application.
(Japanese Patent Publication No. 8-21049) and Japanese Patent Application No. 5-127.
No. 630 (Japanese Patent No. 2539157)
It's the same as what you want. The measured voltage Va input to the first pulse width modulation circuit 51 and the voltage Vb proportional to the measured current input to the second pulse width modulation circuit 52 are input to the "-" terminals of the comparators OP1 and OP4, respectively. Is done. The other "+" terminal has operational amplifiers OP2 and OP5, capacitors C1 and C2, respectively.
Since the triangular wave from the integrator by the resistors R11 and R14 is input, the voltage levels Va and V at the "-" terminal
2 each having the width of a triangular wave sliced by b
A pulse signal having a pulse width proportional to a voltage Vb that is proportional to a voltage Vb to be measured and a current to be measured, ie, a square wave, is expressed by EX.
The signal is input to the OR gate 53. Since the term of the product of the pulse width of each pulse signal is obtained by the EXOR gate 53, the pulse width is converted into the number of pulses by taking the logical product with the output pulse of the pulse oscillator 54 using the AND gate. The number of pulses per unit time obtained at this time is as follows: k is a proportional constant, and F is the number of pulses of the pulse oscillation circuit.
【００１２】[0012]
【数３】 （１／２−ｋＶa ・Ｖb ）Ｆ （３） となるので、１／２分周器５６の出力パルスから差し引
くことにより、電圧ＶaとＶb の積に比例した単位時間
当りのパルス数ｋＶa ・Ｖb が得られる。ホール素子演
算回路２のオフセットが零の場合は第二のパルス幅変調
回路５２に入力される電圧Ｖb は０ｖレベルに対して正
負が対称の波形になるので、第二のパルス幅変調回路５
２の出力電圧はハイレベルの時間とローレベルの時間と
が等しい方形波となる。本実施例の積分回路６はアップ
ダウンカウンタを用いたディジタル方式の積分回路にな
っていて、例えば、入力信号レベルがハイレベルにある
ときはパルス発振回路５４の出力パルスをカウントアッ
プし、ローレベルにあるときはカウントダウンすること
により、入力波形の非対称性をディジタル値に変換する
ことができる。したがって、ホール素子演算回路２のオ
フセットによる直流分がアップダウンカウンタの積分回
路６によってディジタル数値に変換される。可変抵抗回
路７は複数の抵抗器（ＲＲ１，…，ＲＲｎ）とそれぞれ
の抵抗器を並列回路として接続するためのスイッチ（Ｓ
Ｗ１，…，ＳＷｎ）からなり、これらのスイッチはアッ
プダウンカウンタの出力によって一定時間毎に駆動され
るので、ホール素子演算回路２のオフセットを補償する
抵抗値を一定時間毎に更新することによりオフセット誤
差の発生を防止することができる。Equation 3] and since (1/2-kV a · V b) F (3), by subtracting from the output pulse of the 1/2-frequency divider 56, is proportional to the product of the voltage V a and V b units The number of pulses per hour kV a · V b is obtained. When the offset of the Hall element operation circuit 2 is zero, the voltage Vb input to the second pulse width modulation circuit 52 has a positive / negative symmetrical waveform with respect to the 0v level.
The output voltage of No. 2 is a square wave in which the high level time is equal to the low level time. The integrating circuit 6 of this embodiment is a digital integrating circuit using an up / down counter. For example, when the input signal level is at a high level, the output pulse of the pulse oscillation circuit 54 is counted up, In the case of the above, the asymmetry of the input waveform can be converted into a digital value by counting down. Therefore, the DC component due to the offset of the Hall element operation circuit 2 is converted into a digital value by the integration circuit 6 of the up / down counter. The variable resistor circuit 7 includes a plurality of resistors (RR1,..., RRn) and a switch (S) for connecting each resistor as a parallel circuit.
W1,..., SWn), and these switches are driven at regular intervals by the output of the up / down counter. The occurrence of an error can be prevented.
【００１３】したがって、以上のような実施例の構成に
よれば、一定時間毎にオフセット誤差をフィードバック
してホール素子演算回路２のオフセット補償用の抵抗値
を調節することにより、被測定電流を正確に電流−電圧
変換することができる。Therefore, according to the configuration of the embodiment described above, the offset error is fed back at regular time intervals to adjust the resistance value for offset compensation of the Hall element operation circuit 2 so that the current to be measured can be accurately measured. Current-voltage conversion.
【００１４】図２は本発明の他の実施例の構成を示すブ
ロック図である。本実施例の積分回路６はアナログ方式
の積分回路であって、積分値として得られた電圧に基づ
いてＦＥＴやＣｄｓフォトカプラを用いた可変抵抗素子
から成る可変抵抗回路７の抵抗値を調節するので、この
実施例によれば部品点数の削減により回路を簡略化する
ことができる。FIG. 2 is a block diagram showing the configuration of another embodiment of the present invention. The integration circuit 6 of this embodiment is an analog integration circuit, and adjusts the resistance value of a variable resistance circuit 7 composed of a variable resistance element using an FET or a Cds photocoupler based on a voltage obtained as an integration value. Therefore, according to this embodiment, the circuit can be simplified by reducing the number of components.
【００１５】なお、以上の２つの実施例における積分回
路６および可変抵抗回路７はホール素子演算回路２と一
体に構成することにより、一層の小型化と信頼性の向上
をはかることができる。By integrating the integrating circuit 6 and the variable resistance circuit 7 in the above two embodiments with the Hall element operation circuit 2, it is possible to further reduce the size and improve the reliability.
【００１６】[0016]
【発明の効果】以上詳述したように本発明によれば、ホ
ール素子のオフセットが原因で生じる出力電圧誤差を積
分回路によって積分した値を用いて可変抵抗回路の抵抗
値を調整し、ホール素子のオフセット誤差を補正するこ
とができるので、測定精度が高い電力乗算装置を提供す
ることができる。According to the present invention as described in detail above, e
Product the output voltage error caused by the
The resistance of the variable resistance circuit using the value integrated by the branch circuit
Value to correct the offset error of the Hall element.
Therefore, it is possible to provide a power multiplication device with high measurement accuracy .
【図１】本発明の一実施例における構成を示すブロック
図である。FIG. 1 is a block diagram showing a configuration according to an embodiment of the present invention.
【図２】本発明の他の実施例の構成を示すブロック図で
ある。FIG. 2 is a block diagram showing a configuration of another embodiment of the present invention.
【図３】ホール素子の等価回路図である。FIG. 3 is an equivalent circuit diagram of a Hall element.
【図４】ホール素子と磁性体コアとの関連を示す配置図
である。FIG. 4 is a layout diagram showing a relationship between a Hall element and a magnetic core.
１ 定電流回路 ２ ホール素子演算回路 ３ 減算回路 ４ 電圧入力回路 ５ 乗算回路 ６ 積分回路 ７ 可変抵抗回路 Reference Signs List 1 constant current circuit 2 Hall element operation circuit 3 subtraction circuit 4 voltage input circuit 5 multiplication circuit 6 integration circuit 7 variable resistance circuit
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 21/08 G06G 7/162 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) G01R 21/08 G06G 7/162
Claims (1)
子に印加することによって、ホール素子に流す制御電流
と該磁界強度との積に正比例する電圧を出力するホール
素子演算回路と、このホール素子演算回路の制御電流と
して一定値の電流を供給する定電流回路と、被測定電圧
と前記ホール素子演算回路の出力電圧との積を演算する
乗算回路と、前記ホール素子演算回路の出力電圧に比例
したパルス幅のパルス出力を積分する積分回路と、前記
ホール素子演算回路の電圧出力端子の一方とグランドと
の間に接続され前記積分回路の出力レベルに応じて抵抗
値を変えることができる可変抵抗回路とを備えたことを
特徴とする電力乗算装置。1. A Hall element arithmetic circuit for applying a magnetic field that is directly proportional to a current to be measured to a Hall element to output a voltage that is directly proportional to a product of a control current flowing through the Hall element and the magnetic field strength. A constant current circuit that supplies a constant current as a control current of the arithmetic circuit; a multiplying circuit that calculates a product of a measured voltage and an output voltage of the Hall element arithmetic circuit; and a proportional circuit that is proportional to the output voltage of the Hall element arithmetic circuit
Variable resistor can change the integrating circuit for integrating the pulse output of the pulse width, the resistance value in accordance with the output level of the integrator circuit is connected between one and the ground voltage output terminal of said Hall element operation circuit A power multiplication device comprising: a circuit;
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00892294A JP3300517B2 (en) | 1994-01-31 | 1994-01-31 | Power multiplier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00892294A JP3300517B2 (en) | 1994-01-31 | 1994-01-31 | Power multiplier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07218563A JPH07218563A (en) | 1995-08-18 |
| JP3300517B2 true JP3300517B2 (en) | 2002-07-08 |
Family
ID=11706156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00892294A Expired - Fee Related JP3300517B2 (en) | 1994-01-31 | 1994-01-31 | Power multiplier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3300517B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101709840B1 (en) | 2014-12-23 | 2017-02-23 | 삼성전기주식회사 | Hall sensor module and optical image stabilization module |
-
1994
- 1994-01-31 JP JP00892294A patent/JP3300517B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07218563A (en) | 1995-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3398664B2 (en) | Method for evaluating the signal of a magnetoresistive sensor and an apparatus for implementing the method | |
| CA1096942A (en) | Power monitor | |
| US4217546A (en) | Electronic energy consumption meter and system with automatic error correction | |
| JPS60104263A (en) | Detector measuring parameter | |
| CZ281530B6 (en) | Static electric supply meter | |
| JPH0335627B2 (en) | ||
| GB2202338A (en) | Drift compensated current-measuring apparatus | |
| JP3011559B2 (en) | Power multiplication circuit | |
| EP0693692A2 (en) | Voltage and resistance synthesizer using pulse width modulation | |
| JP3081751B2 (en) | Electric quantity measuring device | |
| JP3300517B2 (en) | Power multiplier | |
| JP3142994B2 (en) | Power calculation device | |
| JPH01180728U (en) | ||
| JP3068977B2 (en) | Power multiplication circuit | |
| JP3332660B2 (en) | Electric quantity measuring device | |
| JPS6123811Y2 (en) | ||
| EP0333197B1 (en) | Supply circuit for a hall sensor multiplication circuit | |
| WO2000033095A1 (en) | Circuit with improved dynamic response for measuring current in pulse width modulated amplifiers | |
| JPH06265613A (en) | Magnetic sensor apparatus | |
| JP3011560B2 (en) | Multiplication device | |
| JPH0534385A (en) | Watthour meter | |
| JPH06300791A (en) | Potentiometer multiplying circuit and wattmeter using circuit thereof | |
| JPH04194758A (en) | Electronic watthour meter | |
| JP3065835B2 (en) | VF converter | |
| KR820002104B1 (en) | Electron type integrating watt meter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080419 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100419 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100419 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110419 Year of fee payment: 9 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120419 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130419 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |