JP3297956B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3297956B2 JP3297956B2 JP34003893A JP34003893A JP3297956B2 JP 3297956 B2 JP3297956 B2 JP 3297956B2 JP 34003893 A JP34003893 A JP 34003893A JP 34003893 A JP34003893 A JP 34003893A JP 3297956 B2 JP3297956 B2 JP 3297956B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wafer
- interlayer insulating
- connection wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関する。詳しくは、ウェハの表面に規定された複数の区
画に各々集積回路を形成した後、該区画の境界に沿って
ウェハを切断し個々の集積回路に分離して半導体装置に
加工する製造方法に関する。
関する。詳しくは、ウェハの表面に規定された複数の区
画に各々集積回路を形成した後、該区画の境界に沿って
ウェハを切断し個々の集積回路に分離して半導体装置に
加工する製造方法に関する。
【０００２】
【従来の技術】図５は従来の半導体装置の一例を示す模
式的な平面図である。この半導体装置は薄膜型であり、
絶縁基板１０１の上に形成された半導体薄膜を素子領域
として利用する。絶縁基板１０１の表面には表示用アク
ティブマトリクス回路１０２が集積的に形成されてお
り、表示領域を構成する。かかる構造を有する半導体装
置は例えばアクティブマトリクス型液晶表示パネルの駆
動基板に利用される。絶縁基板１０１に、所定の間隙を
介して対向電極が形成された対向基板を接合し、該間隙
内に液晶層を封入充填する事によりアクティブマトリク
ス型液晶表示パネルが得られる。表示領域はマトリクス
状に配列した画素電極１０３を有している。各画素電極
１０３にはスイッチング用の薄膜トランジスタ１０４が
接続されている。各薄膜トランジスタ１０４のゲート電
極にはゲートライン１０５が接続されており、同じくソ
ース電極には信号ライン１０６が接続されている。複数
のゲートライン１０５は垂直走査回路１０７に接続され
る一方、複数の信号ライン１０６は水平走査回路１０８
に接続される。垂直走査回路１０７はゲートライン１０
５を介してスイッチング用薄膜トランジスタ１０４を線
順次で走査する一方、水平走査回路１０８は信号ライン
１０６を介して、選択された薄膜トランジスタ１０４を
通じ対応する画素電極１０３に画像信号を供給する。こ
れら垂直走査回路１０７及び水平走査回路１０８は薄膜
トランジスタを構成要素とする集積回路である。絶縁基
板１０１の周辺部上端には外部接続用のパッド電極１０
９も形成されており垂直走査回路１０７や水平走査回路
１０８と接続している。
式的な平面図である。この半導体装置は薄膜型であり、
絶縁基板１０１の上に形成された半導体薄膜を素子領域
として利用する。絶縁基板１０１の表面には表示用アク
ティブマトリクス回路１０２が集積的に形成されてお
り、表示領域を構成する。かかる構造を有する半導体装
置は例えばアクティブマトリクス型液晶表示パネルの駆
動基板に利用される。絶縁基板１０１に、所定の間隙を
介して対向電極が形成された対向基板を接合し、該間隙
内に液晶層を封入充填する事によりアクティブマトリク
ス型液晶表示パネルが得られる。表示領域はマトリクス
状に配列した画素電極１０３を有している。各画素電極
１０３にはスイッチング用の薄膜トランジスタ１０４が
接続されている。各薄膜トランジスタ１０４のゲート電
極にはゲートライン１０５が接続されており、同じくソ
ース電極には信号ライン１０６が接続されている。複数
のゲートライン１０５は垂直走査回路１０７に接続され
る一方、複数の信号ライン１０６は水平走査回路１０８
に接続される。垂直走査回路１０７はゲートライン１０
５を介してスイッチング用薄膜トランジスタ１０４を線
順次で走査する一方、水平走査回路１０８は信号ライン
１０６を介して、選択された薄膜トランジスタ１０４を
通じ対応する画素電極１０３に画像信号を供給する。こ
れら垂直走査回路１０７及び水平走査回路１０８は薄膜
トランジスタを構成要素とする集積回路である。絶縁基
板１０１の周辺部上端には外部接続用のパッド電極１０
９も形成されており垂直走査回路１０７や水平走査回路
１０８と接続している。
【０００３】かかる構成を有する表示用アクティブマト
リクス回路１０２を囲む様にガードリング１１０が形成
されている。このガードリング１１０はアルミニウム等
の金属膜からなり、内部集積回路の接地ライン又は電源
ラインに電気接続されている。ガードリング１１０は表
示用アクティブマトリクス回路１０２を構成する薄膜ト
ランジスタ等を製造工程における静電ダメージ等から保
護する機能を有する。
リクス回路１０２を囲む様にガードリング１１０が形成
されている。このガードリング１１０はアルミニウム等
の金属膜からなり、内部集積回路の接地ライン又は電源
ラインに電気接続されている。ガードリング１１０は表
示用アクティブマトリクス回路１０２を構成する薄膜ト
ランジスタ等を製造工程における静電ダメージ等から保
護する機能を有する。
【０００４】図６は上述した表示用アクティブマトリク
ス回路が多数形成されたウェハを示す模式的な平面図で
ある。図５に示した半導体装置はこのウェハから切り出
す事により多数個同時に製造する事ができる。図示する
様に、矩形大型のガラス材からなるウェハ１１１は縦横
の境界１１２によって仕切られた複数の区画１１３を有
する。各区画１１３内には通常のＩＣプロセスにより表
示用アクティブマトリクス回路１０２が集積形成されて
いる。個々の回路１０２は、前述した様にガードリング
１１０により囲まれ静電ダメージから保護されている。
さらに、境界１１２を介して隣り合うガードリング１１
０を互いに結線する接続配線１１４も設けられている。
ウェハ１１１上の全てのガードリング１１０は共通結線
され同電位となる。かかる構成により製造工程中ウェハ
１１１に加わる静電気を均一化して特定区画に集積され
たアクティブマトリクス回路１０２のみに静電ダメージ
が集中する事を防止している。
ス回路が多数形成されたウェハを示す模式的な平面図で
ある。図５に示した半導体装置はこのウェハから切り出
す事により多数個同時に製造する事ができる。図示する
様に、矩形大型のガラス材からなるウェハ１１１は縦横
の境界１１２によって仕切られた複数の区画１１３を有
する。各区画１１３内には通常のＩＣプロセスにより表
示用アクティブマトリクス回路１０２が集積形成されて
いる。個々の回路１０２は、前述した様にガードリング
１１０により囲まれ静電ダメージから保護されている。
さらに、境界１１２を介して隣り合うガードリング１１
０を互いに結線する接続配線１１４も設けられている。
ウェハ１１１上の全てのガードリング１１０は共通結線
され同電位となる。かかる構成により製造工程中ウェハ
１１１に加わる静電気を均一化して特定区画に集積され
たアクティブマトリクス回路１０２のみに静電ダメージ
が集中する事を防止している。
【０００５】
【発明が解決しようとする課題】図７は境界近傍の断面
構造を表わしている。境界１１２によって一対の区画１
１３Ａ及び１１３Ｂが互いに仕切られている。ウェハ１
１１の表面には第１層間絶縁膜１１５が成膜されてい
る。この第１層間絶縁膜１１５は境界１１２に沿ってパ
タニング除去されている。この様に第１層間絶縁膜１１
５を境界１１２に沿って細分化する事により膜のストレ
スを抑制する事ができる。境界１１２と交差する様に接
続配線１１４がパタニング形成されており、互いに隣接
するガードリング１１０Ａと１００Ｂを共通結線してい
る。その上には第２層間絶縁膜１１６及びパッシベーシ
ョン膜１１７が重ねて成膜されている。第１層間絶縁膜
１１５と同様の理由により、第２層間絶縁膜１１６及び
パッシベーション膜１１７は境界１１２に沿ってパタニ
ング除去されており膜ストレスを抑制している。この後
境界１１２に沿ってウェハ１１１は分離加工され、個々
の半導体装置が得られる。この際、スクライブラインと
なる境界１１２に沿って各層間絶縁膜やパッシベーショ
ン膜を除去しておく事によりパーティクル等の異物の発
生を抑える事ができる。しかしながら層間絶縁膜等をス
クライブラインに沿って除去した事により、ダイシング
等による切断後接続配線１１４が露出するという不具合
がある。
構造を表わしている。境界１１２によって一対の区画１
１３Ａ及び１１３Ｂが互いに仕切られている。ウェハ１
１１の表面には第１層間絶縁膜１１５が成膜されてい
る。この第１層間絶縁膜１１５は境界１１２に沿ってパ
タニング除去されている。この様に第１層間絶縁膜１１
５を境界１１２に沿って細分化する事により膜のストレ
スを抑制する事ができる。境界１１２と交差する様に接
続配線１１４がパタニング形成されており、互いに隣接
するガードリング１１０Ａと１００Ｂを共通結線してい
る。その上には第２層間絶縁膜１１６及びパッシベーシ
ョン膜１１７が重ねて成膜されている。第１層間絶縁膜
１１５と同様の理由により、第２層間絶縁膜１１６及び
パッシベーション膜１１７は境界１１２に沿ってパタニ
ング除去されており膜ストレスを抑制している。この後
境界１１２に沿ってウェハ１１１は分離加工され、個々
の半導体装置が得られる。この際、スクライブラインと
なる境界１１２に沿って各層間絶縁膜やパッシベーショ
ン膜を除去しておく事によりパーティクル等の異物の発
生を抑える事ができる。しかしながら層間絶縁膜等をス
クライブラインに沿って除去した事により、ダイシング
等による切断後接続配線１１４が露出するという不具合
がある。
【０００６】この点につき再び図５に戻って簡潔に説明
する。ウェハから切り出された状態では、半導体装置の
絶縁基板１０１はスクライブラインに沿った周端面１２
０を有する。この周端面１２０とガードリング１１０と
の間には接続配線１１４が残留している。この残留した
接続配線１１４は不要であるばかりでなく、分割後の半
導体装置に対して悪影響を及ぼす。即ち、接続配線１１
４はその表面が露出しているのでアンテナとして作用
し、ここから外部の静電気を拾い内部回路に静電ダメー
ジ及び静電破壊を引き起こす原因となっていた。かかる
従来の技術の課題に鑑み、本発明は効果的な静電破壊防
止方法を提供する事を目的とする。
する。ウェハから切り出された状態では、半導体装置の
絶縁基板１０１はスクライブラインに沿った周端面１２
０を有する。この周端面１２０とガードリング１１０と
の間には接続配線１１４が残留している。この残留した
接続配線１１４は不要であるばかりでなく、分割後の半
導体装置に対して悪影響を及ぼす。即ち、接続配線１１
４はその表面が露出しているのでアンテナとして作用
し、ここから外部の静電気を拾い内部回路に静電ダメー
ジ及び静電破壊を引き起こす原因となっていた。かかる
従来の技術の課題に鑑み、本発明は効果的な静電破壊防
止方法を提供する事を目的とする。
【０００７】
【課題を解決するための手段】上述した従来の技術の課
題を解決し本発明の目的を達成する為以下の手段を講じ
た。即ち本発明によれば、半導体装置は次の方法により
製造される。先ず最初にウェハの表面に規定された複数
の区画に各々集積回路を形成する第１工程を行なう。次
に、隣り合う区画に形成された集積回路を互いに結線し
て同電位とする接続配線を、区画の境界と交差する様に
パタニング形成する第２工程を行なう。続いてウェハ上
に成膜された層間絶縁膜を区画の境界に沿ってパタニン
グ除去する際、選択的に該接続配線の上部に層間絶縁膜
を残して被覆する第３工程を行なう。最後に、区画の境
界に沿って該被覆された接続配線とともに該ウェハを切
断して個々の集積回路に分離する第４工程を行なう。前
記第２工程において該接続配線は個々の集積回路を囲む
ガードリングを互いに結線する様にパタニング形成され
る。又前記第１工程は、例えばガラス材からなるウェハ
の表面に薄膜トランジスタからなる集積回路を形成する
工程である。
題を解決し本発明の目的を達成する為以下の手段を講じ
た。即ち本発明によれば、半導体装置は次の方法により
製造される。先ず最初にウェハの表面に規定された複数
の区画に各々集積回路を形成する第１工程を行なう。次
に、隣り合う区画に形成された集積回路を互いに結線し
て同電位とする接続配線を、区画の境界と交差する様に
パタニング形成する第２工程を行なう。続いてウェハ上
に成膜された層間絶縁膜を区画の境界に沿ってパタニン
グ除去する際、選択的に該接続配線の上部に層間絶縁膜
を残して被覆する第３工程を行なう。最後に、区画の境
界に沿って該被覆された接続配線とともに該ウェハを切
断して個々の集積回路に分離する第４工程を行なう。前
記第２工程において該接続配線は個々の集積回路を囲む
ガードリングを互いに結線する様にパタニング形成され
る。又前記第１工程は、例えばガラス材からなるウェハ
の表面に薄膜トランジスタからなる集積回路を形成する
工程である。
【０００８】
【作用】本発明によれば、ウェハ上に成膜された層間絶
縁膜を区画の境界に沿ってパタニング除去する際、選択
的に接続配線の上部に層間絶縁膜を残して被覆する。こ
れにより、ウェハ切断後個々の接続配線は層間絶縁膜に
より被覆された状態となる為、外部の静電気を受けにく
い構造となる。なお接続配線の上部を除き、スクライブ
ラインとなる境界に沿って層間絶縁膜はパタニング除去
されている為、従来と同様に膜ストレスを抑制できると
ともに、ダイシングの際パーティクル等異物の発生を抑
える事ができる。
縁膜を区画の境界に沿ってパタニング除去する際、選択
的に接続配線の上部に層間絶縁膜を残して被覆する。こ
れにより、ウェハ切断後個々の接続配線は層間絶縁膜に
より被覆された状態となる為、外部の静電気を受けにく
い構造となる。なお接続配線の上部を除き、スクライブ
ラインとなる境界に沿って層間絶縁膜はパタニング除去
されている為、従来と同様に膜ストレスを抑制できると
ともに、ダイシングの際パーティクル等異物の発生を抑
える事ができる。
【０００９】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明により製造される半導体
装置の半完成品状態を表わす平面図である。図の簡略化
を図る為、ウェハの表面に規定された複数の区画のうち
１個のみが示されている。この区画１には集積回路が形
成される。本例ではアクティブマトリクス型液晶表示パ
ネルに用いられる半導体装置を製造する為、集積回路と
して表示領域２、垂直走査回路３、水平走査回路４を形
成している。表示領域２の具体的な構成は図５に示した
ものと同様であり、マトリクス状の画素電極とスイッチ
ング用の薄膜トランジスタを含んでいる。垂直走査回路
３及び水平走査回路４も回路素子として薄膜トランジス
タを含んでいる。加えて外部接続用のパッド電極５も設
けられており、内部的に垂直走査回路３及び水平走査回
路４と接続している。
詳細に説明する。図１は本発明により製造される半導体
装置の半完成品状態を表わす平面図である。図の簡略化
を図る為、ウェハの表面に規定された複数の区画のうち
１個のみが示されている。この区画１には集積回路が形
成される。本例ではアクティブマトリクス型液晶表示パ
ネルに用いられる半導体装置を製造する為、集積回路と
して表示領域２、垂直走査回路３、水平走査回路４を形
成している。表示領域２の具体的な構成は図５に示した
ものと同様であり、マトリクス状の画素電極とスイッチ
ング用の薄膜トランジスタを含んでいる。垂直走査回路
３及び水平走査回路４も回路素子として薄膜トランジス
タを含んでいる。加えて外部接続用のパッド電極５も設
けられており、内部的に垂直走査回路３及び水平走査回
路４と接続している。
【００１０】隣り合う区画に形成された集積回路を互い
に結線して同電位とする様に接続配線６を設けている。
この接続配線６は区画１の境界と交差する様にパタニン
グ形成される。本例では各集積回路を囲むガードリング
７が接続配線６により共通結線されている。しかしなが
ら本発明はこれに限られるものではなく、接続配線６に
よって共通結線されるパタンもしくは端子は適宜選択で
き、個々の集積回路を同電位に保持できれば良い。複数
の区画１が規定されたウェハの表面は絶縁膜８により被
覆されている。この絶縁膜８は区画の境界に沿ってパタ
ニング除去されている。しかしながら本発明の特徴事項
として接続配線６の上部のみには選択的に絶縁膜８が残
されている。これにより接続配線６の表面のみを被覆で
きる。
に結線して同電位とする様に接続配線６を設けている。
この接続配線６は区画１の境界と交差する様にパタニン
グ形成される。本例では各集積回路を囲むガードリング
７が接続配線６により共通結線されている。しかしなが
ら本発明はこれに限られるものではなく、接続配線６に
よって共通結線されるパタンもしくは端子は適宜選択で
き、個々の集積回路を同電位に保持できれば良い。複数
の区画１が規定されたウェハの表面は絶縁膜８により被
覆されている。この絶縁膜８は区画の境界に沿ってパタ
ニング除去されている。しかしながら本発明の特徴事項
として接続配線６の上部のみには選択的に絶縁膜８が残
されている。これにより接続配線６の表面のみを被覆で
きる。
【００１１】図２は、図１に示したＡ−Ａ線に沿って切
断した断面構造を表わしている。図示する様にウェハ０
はスクライブラインとなる境界９により互いに隣接する
区画１Ｌ及び１Ｒに仕切られている。ウェハ０の表面に
成膜された下地の第１層間絶縁膜１０は境界９に沿って
選択的に除去されている。左右一対のガードリング７Ｌ
と７Ｒは中間の接続配線６により互いに結線されてい
る。その上には第２層間絶縁膜１１及びパッシベーショ
ン膜１２が成膜されている。これらが図１に示した絶縁
膜８に対応している。図から理解される様に、接続配線
６は上層の第２層間絶縁膜１１及びパッシベーション膜
１２により被覆されている為、境界９に沿って切断した
場合、個々の半導体装置の端面で露出する事がない。よ
って外部の静電気を拾う惧れが少なくなる。特にガラス
材からなるウェハの表面に薄膜トランジスタからなる集
積回路を形成した場合、静電ダメージに弱い為本発明の
製造方法は極めて有効である。但し本発明は薄膜半導体
装置に限られるものではなく、通常のシリコンウェハ等
に形成されたバルク半導体装置にも適用可能である事は
勿論である。又図２の例では接続配線６が第２層間絶縁
膜１１及びパッシベーション膜１２により二重に被覆さ
れているが、本発明はこれに限られるものではない。接
続配線６は少なくとも１層の絶縁膜により被覆されてい
れば良い。
断した断面構造を表わしている。図示する様にウェハ０
はスクライブラインとなる境界９により互いに隣接する
区画１Ｌ及び１Ｒに仕切られている。ウェハ０の表面に
成膜された下地の第１層間絶縁膜１０は境界９に沿って
選択的に除去されている。左右一対のガードリング７Ｌ
と７Ｒは中間の接続配線６により互いに結線されてい
る。その上には第２層間絶縁膜１１及びパッシベーショ
ン膜１２が成膜されている。これらが図１に示した絶縁
膜８に対応している。図から理解される様に、接続配線
６は上層の第２層間絶縁膜１１及びパッシベーション膜
１２により被覆されている為、境界９に沿って切断した
場合、個々の半導体装置の端面で露出する事がない。よ
って外部の静電気を拾う惧れが少なくなる。特にガラス
材からなるウェハの表面に薄膜トランジスタからなる集
積回路を形成した場合、静電ダメージに弱い為本発明の
製造方法は極めて有効である。但し本発明は薄膜半導体
装置に限られるものではなく、通常のシリコンウェハ等
に形成されたバルク半導体装置にも適用可能である事は
勿論である。又図２の例では接続配線６が第２層間絶縁
膜１１及びパッシベーション膜１２により二重に被覆さ
れているが、本発明はこれに限られるものではない。接
続配線６は少なくとも１層の絶縁膜により被覆されてい
れば良い。
【００１２】最後に図３及び図４を参照して本発明にか
かる半導体装置の製造方法の具体例を詳細に説明する。
先ず最初に図３に示した工程Ａで、ガラスもしくは石英
等からなるウェハ５１を用意する。次いでウェハの各区
画に半導体薄膜５２を成膜し所定の形状にパタニングす
る。本例では図示を簡略化する為半導体薄膜５２の１個
のパタンのみを示している。なお半導体薄膜５２は例え
ばアモルファスシリコン又はポリシリコンからなる。次
に工程Ｂで半導体薄膜５２の上にゲート絶縁膜５３を形
成する。ゲート絶縁膜５３はシリコン酸化膜あるいはシ
リコン窒化膜等からなる。ゲート絶縁膜５３の上にゲー
ト電極５４をパタニング形成する。ゲート電極５４は例
えば低抵抗化されたポリシリコンからなる。ゲート電極
５４をマスクとして例えばイオンインプランテーション
等により不純物イオンを半導体薄膜５２に注入しソース
及びドレインとなる不純物領域を形成する。これにより
薄膜トランジスタ５５が得られる。次に工程Ｃで薄膜ト
ランジスタ５５を第１層間絶縁膜５６で被覆する。第１
層間絶縁膜５６は例えばＰＳＧ等からなり、ＣＶＤ法等
によりウェハ５１の全面に堆積される。さらに工程Ｄで
第１層間絶縁膜５６を選択的にエッチングし薄膜トラン
ジスタ５５のソース領域Ｓに連通するコンタクトホール
５７を開口する。この際同時に、互いに隣接する区画を
仕切る境界５８に沿って第１層間絶縁膜５６を同時に除
去しておく。なお境界５８は後にスクライブラインとな
る。
かる半導体装置の製造方法の具体例を詳細に説明する。
先ず最初に図３に示した工程Ａで、ガラスもしくは石英
等からなるウェハ５１を用意する。次いでウェハの各区
画に半導体薄膜５２を成膜し所定の形状にパタニングす
る。本例では図示を簡略化する為半導体薄膜５２の１個
のパタンのみを示している。なお半導体薄膜５２は例え
ばアモルファスシリコン又はポリシリコンからなる。次
に工程Ｂで半導体薄膜５２の上にゲート絶縁膜５３を形
成する。ゲート絶縁膜５３はシリコン酸化膜あるいはシ
リコン窒化膜等からなる。ゲート絶縁膜５３の上にゲー
ト電極５４をパタニング形成する。ゲート電極５４は例
えば低抵抗化されたポリシリコンからなる。ゲート電極
５４をマスクとして例えばイオンインプランテーション
等により不純物イオンを半導体薄膜５２に注入しソース
及びドレインとなる不純物領域を形成する。これにより
薄膜トランジスタ５５が得られる。次に工程Ｃで薄膜ト
ランジスタ５５を第１層間絶縁膜５６で被覆する。第１
層間絶縁膜５６は例えばＰＳＧ等からなり、ＣＶＤ法等
によりウェハ５１の全面に堆積される。さらに工程Ｄで
第１層間絶縁膜５６を選択的にエッチングし薄膜トラン
ジスタ５５のソース領域Ｓに連通するコンタクトホール
５７を開口する。この際同時に、互いに隣接する区画を
仕切る境界５８に沿って第１層間絶縁膜５６を同時に除
去しておく。なお境界５８は後にスクライブラインとな
る。
【００１３】次に図４の工程Ｅに移り、第１層間絶縁膜
５６の上に全面的にアルミニウム等の金属膜を堆積す
る。この金属膜を所定の形状にパタニングし薄膜トラン
ジスタ５５のソース領域Ｓに導通する信号ライン５９を
形成する。この時同時にガードリング６０もパタニング
形成する。さらに互いに隣り合うガードリング６０を共
通結線する接続配線６１も設ける。なおこの接続配線６
１は境界５８と交差する様にパタニング形成される。次
に工程Ｆで、パタニングされた金属膜の上に第２層間絶
縁膜６２を被覆する。この第２層間絶縁膜６２は例えば
ＰＳＧをＣＶＤ法等により堆積して得る。次に工程Ｇで
第２層間絶縁膜６２の上にプラズマ窒化膜等からなるパ
ッシベーション膜６３を重ねて成膜する。さらにこのパ
ッシベーション膜６３を所定の形状にエッチングして薄
膜トランジスタ５５を選択的に被覆する様にする。この
際接続配線６１の上を除いて境界５８に沿ってパッシベ
ーション膜６３を除去しておく。次に工程Ｈで、第２層
間絶縁膜６２及び第１層間絶縁膜５６を連続的にエッチ
ングし薄膜トランジスタ５５のドレイン領域Ｄに連通す
るコンタクトホールを設ける。この際同時に接続配線６
１の上を除き境界５８に沿って第２層間絶縁膜６２を除
去する。さらにＩＴＯ等からなる透明導電膜を成膜し所
定の形状にパタニングして画素電極６４を形成する。こ
の画素電極６４はコンタクトホールを介して薄膜トラン
ジスタ５５のドレイン領域Ｄに電気接続する。最後に工
程Ｉで境界５８に沿ってウェハ５１をダイシングにより
切断し、個々の半導体装置を得る。これにより互いに隣
り合うガードリング６０も分離される。この際両者を共
通結線していた接続配線６１は選択的に第２層間絶縁膜
６２及びパッシベーション膜６３で被覆されている為露
出する事がない。よって外部の静電気を集める惧れがな
く、内部集積回路の静電破壊を防止できる。
５６の上に全面的にアルミニウム等の金属膜を堆積す
る。この金属膜を所定の形状にパタニングし薄膜トラン
ジスタ５５のソース領域Ｓに導通する信号ライン５９を
形成する。この時同時にガードリング６０もパタニング
形成する。さらに互いに隣り合うガードリング６０を共
通結線する接続配線６１も設ける。なおこの接続配線６
１は境界５８と交差する様にパタニング形成される。次
に工程Ｆで、パタニングされた金属膜の上に第２層間絶
縁膜６２を被覆する。この第２層間絶縁膜６２は例えば
ＰＳＧをＣＶＤ法等により堆積して得る。次に工程Ｇで
第２層間絶縁膜６２の上にプラズマ窒化膜等からなるパ
ッシベーション膜６３を重ねて成膜する。さらにこのパ
ッシベーション膜６３を所定の形状にエッチングして薄
膜トランジスタ５５を選択的に被覆する様にする。この
際接続配線６１の上を除いて境界５８に沿ってパッシベ
ーション膜６３を除去しておく。次に工程Ｈで、第２層
間絶縁膜６２及び第１層間絶縁膜５６を連続的にエッチ
ングし薄膜トランジスタ５５のドレイン領域Ｄに連通す
るコンタクトホールを設ける。この際同時に接続配線６
１の上を除き境界５８に沿って第２層間絶縁膜６２を除
去する。さらにＩＴＯ等からなる透明導電膜を成膜し所
定の形状にパタニングして画素電極６４を形成する。こ
の画素電極６４はコンタクトホールを介して薄膜トラン
ジスタ５５のドレイン領域Ｄに電気接続する。最後に工
程Ｉで境界５８に沿ってウェハ５１をダイシングにより
切断し、個々の半導体装置を得る。これにより互いに隣
り合うガードリング６０も分離される。この際両者を共
通結線していた接続配線６１は選択的に第２層間絶縁膜
６２及びパッシベーション膜６３で被覆されている為露
出する事がない。よって外部の静電気を集める惧れがな
く、内部集積回路の静電破壊を防止できる。
【００１４】
【発明の効果】以上説明した様に、本発明によれば、隣
り合う区画に形成された集積回路を互いに結線して同電
位とする接続配線が設けられており、区画の境界と交差
する様にパタニング形成されている。ウェハ上に成膜さ
れた層間絶縁膜を区画の境界に沿ってパタニング除去す
る際、選択的に該接続配線の上部に層間絶縁膜を残して
被覆する。これにより、区画の境界に沿って該被覆され
た接続配線とともにウェハを切断して個々の集積回路に
分離した場合、各半導体装置に残存する接続配線はその
表面が露出されておらず、外部の静電気を拾いにくい構
造となる。よって製造工程中半導体装置が静電気により
破壊される事を効果的に防止できるという効果が得られ
る。
り合う区画に形成された集積回路を互いに結線して同電
位とする接続配線が設けられており、区画の境界と交差
する様にパタニング形成されている。ウェハ上に成膜さ
れた層間絶縁膜を区画の境界に沿ってパタニング除去す
る際、選択的に該接続配線の上部に層間絶縁膜を残して
被覆する。これにより、区画の境界に沿って該被覆され
た接続配線とともにウェハを切断して個々の集積回路に
分離した場合、各半導体装置に残存する接続配線はその
表面が露出されておらず、外部の静電気を拾いにくい構
造となる。よって製造工程中半導体装置が静電気により
破壊される事を効果的に防止できるという効果が得られ
る。
【図１】本発明にかかる方法により製造される半導体装
置の半完成品状態を示す模式的な平面図である。
置の半完成品状態を示す模式的な平面図である。
【図２】同じく半完成品状態にある半導体装置の部分断
面図である。
面図である。
【図３】本発明にかかる半導体装置の製造方法の具体例
を示す工程図である。
を示す工程図である。
【図４】同じく製造方法の具体例を示す工程図である。
【図５】従来の半導体装置の一例を示す平面図である。
【図６】従来の半導体装置の製造方法の一例を示す平面
図である。
図である。
【図７】同じく従来の半導体装置の製造方法の一例を示
す部分断面図である。
す部分断面図である。
０ ウェハ １ 区画 ２ 表示領域 ３ 垂直走査回路 ４ 水平走査回路 ５ パッド電極 ６ 接続配線 ７ ガードリング ８ 絶縁膜 ９ 境界 １０ 第１層間絶縁膜 １１ 第２層間絶縁膜 １２ パッシベーション膜
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/822 H01L 27/04
Claims (1)
- 【請求項１】 ウェハの表面に規定された複数の区画に
各々集積回路を形成する第１工程と、 隣り合う区画に形成された集積回路を互いに結線して同
電位とする接続配線を、前記区画を仕切り、後にスクラ
イブラインとなる境界と交差する様に、かつ、個々の該
集積回路を囲むガードリングを互いに結線する様にパタ
ニング形成する第２工程と、 ウェハ上に成膜された層間絶縁膜を区画の境界に沿って
パタニング除去する際、選択的に該接続配線の上部に層
間絶縁膜を残して被覆する第３工程と、 区画の境界に沿って該被覆された接続配線とともに該ウ
ェハを切断して個々の集積回路に分離する第４工程とを
行なう半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34003893A JP3297956B2 (ja) | 1993-12-07 | 1993-12-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34003893A JP3297956B2 (ja) | 1993-12-07 | 1993-12-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07161939A JPH07161939A (ja) | 1995-06-23 |
| JP3297956B2 true JP3297956B2 (ja) | 2002-07-02 |
Family
ID=18333147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34003893A Expired - Lifetime JP3297956B2 (ja) | 1993-12-07 | 1993-12-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3297956B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007184449A (ja) * | 2006-01-10 | 2007-07-19 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| US10090374B2 (en) | 2012-06-18 | 2018-10-02 | Samsung Display Co., Ltd. | Organic light-emitting display device |
| KR102051465B1 (ko) * | 2012-06-18 | 2019-12-05 | 삼성디스플레이 주식회사 | 유기발광 표시장치 |
-
1993
- 1993-12-07 JP JP34003893A patent/JP3297956B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07161939A (ja) | 1995-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5828433A (en) | Liquid crystal display device and a method of manufacturing the same | |
| KR100270468B1 (ko) | 박막소자의 제조방법,액티브 매트릭스 기판,액정표시장치,액티브 매트릭스 기판의 제조방법,및 액정표시장치에 포함되는 능동소자의 정전파괴방지방법 | |
| US6013923A (en) | Semiconductor switch array with electrostatic discharge protection and method of fabricating | |
| US5017984A (en) | Amorphous silicon thin film transistor array | |
| US4816885A (en) | Thin-film transistor matrix for liquid crystal display | |
| JP3631384B2 (ja) | 液晶表示装置及び液晶表示装置の基板製造方法 | |
| JP2002258319A (ja) | 液晶表示装置 | |
| JPH07114281B2 (ja) | ドライバ−内蔵アクティブマトリックス基板 | |
| JPS6129820A (ja) | アクテイプマトリクス表示装置用基板 | |
| US5466620A (en) | Method for fabricating a liquid crystal display device | |
| US6972819B2 (en) | Method of manufacturing IPS-LCD using 4-mask process | |
| JP3297956B2 (ja) | 半導体装置の製造方法 | |
| US5506165A (en) | Method of manufacturing liquid-crystal display panel | |
| KR100656900B1 (ko) | 정전기 방전 구조를 가지는 액정 표시 장치용 박막트랜지스터 기판 및 그 제조 방법 | |
| JP3438411B2 (ja) | 絶縁体基板の製造方法および半導体装置の製造方法 | |
| JPH0556666B2 (ja) | ||
| JPS60251665A (ja) | 半導体装置の製造方法 | |
| JP4018913B2 (ja) | 液晶表示装置の製造方法 | |
| KR100192234B1 (ko) | 액정표시장치의 구조 및 제조방법 | |
| JP2002099225A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| JPH0824187B2 (ja) | 半導体装置の静電気破壊防止方法 | |
| JPS627167A (ja) | ダイオ−ドの形成方法 | |
| KR101043680B1 (ko) | 박막트랜지스터 기판 및 그 제조방법 | |
| JPH07183533A (ja) | 薄膜半導体装置の製造方法 | |
| JP2000105390A (ja) | 表示パネル及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080419 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100419 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100419 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110419 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110419 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120419 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120419 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130419 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130419 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140419 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |