JP3294249B2

JP3294249B2 - 画像処理装置

Info

Publication number: JP3294249B2
Application number: JP26506894A
Authority: JP
Inventors: 徳良千葉; 隆二大本
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1994-10-28
Filing date: 1994-10-28
Publication date: 2002-06-24
Anticipated expiration: 2017-06-24
Also published as: JPH08125843A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ある解像度の入力画像
を、パターンのエッジがスムーズ化された複数の異なる
解像度の出力画像に変換するための画像処理装置に関す
る。

【０００２】

【従来の技術】この種の従来技術として、例えば特開平
５−１７７８６７号の画像処理装置が知られている。こ
の従来装置は、例えばレーザビームプリンタにおいて出
力画像の解像度を３００ｄｐｉ（ドット／インチ）と６
００ｄｐｉとに切り換えるために用いられるもので、プ
リンタコントローラとプリンタエンジンとの間に接続さ
れた２つの補間論理回路を備え、プリンタエンジンの解
像度を選択する信号によって、この２つの補間論理回路
の一方が選択的に作動するようになっている。そして、
その２つの補間論理回路の一方は、プリンタコントロー
ラから３００×３００ｄｐｉの画像を入力して、その入
力画像のパターンのエッジをスムーズ化して１２００×
３００ｄｐｉの出力画像に変換する機能を有する。ま
た、他方の補間論理回路は、同入力画像の解像度を２倍
にすると共にパターンエッジをスムーズ化して１２００
×６００ｄｐｉの出力画像に変換する機能を有する。

【０００３】

【発明が解決しようとする課題】この従来装置の一つの
問題は、選択できる解像度の種類数に対応した個数の補
間論理回路が必要であるため、ハードウェア量が多くな
り、コストが高くなる点である。

【０００４】従って、本発明の目的は、ある解像度の入
力画像を複数の異なる解像度の出力画像に変換するため
の画像処理装置において、そのハードウェアの大部分を
解像度に依存しない単一の共通回路とすることにより、
全体のハードウェア量を小さくすることにある。

【０００５】

【課題を解決するための手段】本発明は、ある解像度の
入力画像をスムージング処理された出力画像に変換する
ための画像処理装置において、入力画像を受けて、スム
ージング処理された第１の出力解像度の出力画像を得る
ために入力画像に施すべき第１のエッジ補正量を演算す
る補正量演算手段と、この第１のエッジ補正量を受け
て、スムージング処理された第２の出力解像度の出力画
像を得るために入力画像に施すべき第２のエッジ補正量
に変換する解像度変換手段と、第１のエッジ補正量及び
第２のエッジ補正量の一方を選択的に入力して、入力し
たエッジ補正量を入力画像に施すための処理を行って対
応する解像度の出力画像を作成する出力画像作成手段と
を備えたことを特徴とする。

【０００６】

【作用】本発明の画像処理装置は、第１の出力解像度と
第２の出力解像度の少なくとも２種類の解像度の出力画
像を選択的に出力することができる。この装置は、補正
量演算手段と、解像度変換手段と、出力画像作成手段の
３つの構成要素を備える。

【０００７】補正量演算手段は、入力画像を第１の出力
解像度の出力画像に変換するためのスムージング処理を
行うもので、入力画像のパターンのエッジをスムーズ化
するための第１のエッジ補正量を計算する。

【０００８】一方、解像度変換手段は、第１のエッジ補
正量を入力し、これを、第２の出力解像度の出力画像を
得るための第２のエッジ補正量に変換する。

【０００９】第１のエッジ補正量と第２のエッジ補正量
は、何れか一方が選択的に出力画像作成手段に入力され
る。出力画像作成手段は、入力したエッジ補正量を入力
画像に施すための処理を行う。従って、第１のエッジ補
正量が入力された場合は、第１の出力解像度の出力画像
が作成され、第２のエッジ補正量が入力された場合は、
第２の出力解像度の出力画像が作成される。

【００１０】この装置においては、補正量演算手段と出
力画像作成手段とは、第１及び第２の出力解像度を通じ
て共通に使用される。解像度変換手段だけが第２の出力
解像度に専用に使用される。従って、選択できる解像度
が増えることによるハードウェア量の増加は、解像度変
換手段の分だけであるため、全体のハードウェア量は従
来技術に比較して少なく済む。

【００１１】好適な実施例は、出力解像度として３００
ｄｐｉと６００ｄｐｉが選択できるが、上記解像度変換
手段に相当する解像度変換部の装置全体に占める割合は
非常に小さい。そのため、この実施例装置のハードウェ
ア量は、従来の３００ｄｐｉしか出力しない装置のハー
ドウェア量と大差がない。

【００１２】

【実施例】図１は、本発明を適用したレーザプリンタの
制御装置の一実施例のハードウェア構成を示す。

【００１３】この制御装置１は、パーソナルコンピュー
タのような外部装置３から印刷データを受信し、この印
刷データに基づいて出力画像のビットマップデータを作
成し、このビットマップデータを実際の画像形成を行う
ためのレーザビーム変調回路５に出力するものである。
ここで、レーザビーム変調回路５の解像度（以下、出力
解像度という）は例えば３００ｄｐｉと６００ｄｐｉの
２種類の間で選択可能であり、選択された出力解像度に
対応して、制御装置１の作成するビットマップデータの
解像度も変更されるように構成されている。本発明の一
つの特徴は、そのビットマップデータの解像度変更のた
めの構成、具体的には後述するビットマップデータ発生
回路２７において具現化されている。

【００１４】この制御装置１は、印刷データを処理する
ための中央処理装置（ＣＰＵ）１１、主記憶やワークエ
リアや受信バッファ等として用いられるＲＡＭ１３、Ｃ
ＰＵ１１の動作プログラムを格納したＲＯＭ１５、印刷
データ内のキャラクタコードをキャラクタのビットマッ
プデータに変換するためのフォントデータを内蔵したキ
ャラクタジェネレータ１７、及び、印刷データに基づい
て生成されたページ単位の画像のビットマップデータを
格納するページフレームバッファ１９を備えている。Ｃ
ＰＵ１１は、クロック信号発生回路２１からのクロック
信号に同期して動作する。

【００１５】外部装置３から受信された印刷データは、
インターフェイス回路２３を介してバス２５に取り込ま
れ、ＣＰＵ１１により処理されて、レーザビームを変調
するための基本的なビットマップデータに変換され、ペ
ージフレームバッファ１９に格納される。この基本的な
ビットマップデータの解像度は水平方向３００ｄｐｉ×
垂直方向３００ｄｐｉである。

【００１６】尚、以下の説明では解像度を例えば「１２
００ｄｐｉ×３００ｄｐｉ」のように表現するが、ここ
で「×」の前の数字は水平方向の解像度、後の数字は垂
直方向の解像度を示すこととする。

【００１７】この３００ｄｐｉ×３００ｄｐｉの基本的
なビットマップデータは、ビットマップデータ発生回路
２７に読み込まれ、ここでパターンのエッジをスムーズ
化するための処理（以下、スムージング処理）を受け
て、最終的なビットマップデータに変換される。この最
終的なビットマップデータは、既に述べたように、選択
されている出力解像度に対応した解像度で作成される。
即ち、出力解像度が３００ｄｐｉの場合には、最終的な
ビットマップデータの解像度は１２００ｄｐｉ×３００
ｄｐｉであり、出力解像度が６００ｄｐｉの場合、それ
は１２００ｄｐｉ×６００ｄｐｉである。ここで、水平
方向の解像度が１２００ｄｐｉとなるのは、スムージン
グ処理を行った結果である。即ち、スムージング処理は
基本的なビットマップデータの１画素の４分の１に相当
する横幅をもつドットを、パターンのエッジの段差形状
の部分に追加又は削除することにより、エッジが段差な
く滑らかに見えるように修正するものである。

【００１８】さて、上記最終的なビットマップデータは
レーザビーム変調器５に出力されて、レーザビームをオ
ン／オフ変調する。また、ＣＰＵ１１は、ビットシフト
回路２９及びアドレス回路３１を介して、感光体ドラム
７の駆動を制御して、ビットマップデータの書込みに適
するように感光体ドラム１の回転を制御する。これによ
り、レーザビームが感光体ドラム７の表面に、最終的な
ビットマップデータに対応した静電潜像を描くことにな
る。

【００１９】更に、ＣＰＵ１１は、Ｉ／Ｏ制御回路３３
を介してビットマップデータ発生回路２７に対して各種
の制御信号を送る。また、レーザビーム変調回路５から
も、ビットマップデータ発生回路２７に対して必要な制
御信号が送られる。それらの制御信号としては、例え
ば、レーザビームのオン／オフ変調周期に同期したビデ
オクロック信号、レーザビームの水平走査の周期に同期
した水平同期信号、及び、出力解像度を選択するための
解像度選択信号などがある。

【００２０】以上の構成のうち、本発明の一つの特徴を
具現化したものであるビットマップデータ発生回路２７
について、以下に詳細に説明する。

【００２１】図２は、ビットマップデータ発生回路２７
の内部の構成を示す。

【００２２】図２において、図示しないページフレーム
バッファ１９より、３００ｄｐｉ×３００ｄｐｉの基本
的なビットマップデータが、ページの最上の水平ライン
の左端の画素からスタートして各水平ラインを左から右
へそして上の水平ラインから下の水平ラインへという順
序のラスタスキャン方式により、一定のタイミングで読
み出される。読み出された１本の水平ラインの各画素デ
ータは、ラッチ４１を通じて、ＲＡＭ４３に書込まれ
る。

【００２３】ＲＡＭ４３は、１水平ライン分のビットマ
ップデータを保持できる容量を各々持った９本のＦＩＦ
Ｏメモリを並列させたのと等価な構成であって、上述し
たラッチ４１からの１水平ラインのデータは第１本目の
ＦＩＦＯメモリに書込まれる。また、後述する８つのラ
ッチ４５〜５９からの８水平ラインのデータは、ＲＡＭ
４３の２本目から９本目のＦＩＦＯメモリにそれぞれ書
込まれる。従って、ＲＡＭ４３には、連続する９本の水
平ライン分のビットマップデータが記憶されていること
になる。

【００２４】このＲＡＭ４３からは、記憶されている９
本の水平ライン中の最も先に読み込まれた同一水平位置
に位置する９つの画素のデータが同期して読み出され
る。これら９水平ラインの同一位置の画素データは、９
個のラッチ４５〜６１を通じて、９本の９段シフトレジ
スタ６３〜７９にそれぞれ入力される。シフトレジスタ
６３〜７９は、各々に入力された水平ラインの画素デー
タを順次後段へシフトしていく。従って、シフトレジス
タ６３〜７９には９画素×９画素の領域のビットマップ
データが保持されることになり、しかも、その９画素×
９画素の領域は、一定のタイミングで１画素づつ水平方
向にシフトされ、その水平シフトが水平ラインの終端に
達すると１水平ライン分だけ垂直方向にシフトして、再
び同様の水平シフトを繰り返す。換言すれば、ページフ
レームバッファに格納された３００ｄｐｉ×３００ｄｐ
ｉの基本的なビットマップデータの１ページが、シフト
レジスタ６３〜７９が作る９画素×９画素サイズのウィ
ンドウによって水平方向及び垂直方向にくまなくスキャ
ンされることになる（以下、上記ウィンドウをスキャニ
ングウィンドウという）。

【００２５】このスキャニングウィンドウ内の９画素×
９画素のビットマップデータは、横線エッジ演算部８１
及び縦線エッジ演算部８３に入力される。横線エッジ演
算部８１は、入力した９画素×９画素のビットマップデ
ータの垂直方向の微分（＝白黒変化）を演算することに
より、このスキャニングウィンドウ内に存在する黒パタ
ーンの横線（＝水平方向成分）のエッジ（＝輪郭）を検
出するものである。即ち、垂直方向の微分が立ち上がっ
た（＝白から黒へ変化した）位置の黒画素を、横線の立
ち上がりエッジ（＝上側エッジ）として、また、立ち下
がった（＝黒から白へ変化した）位置の黒画素を、横線
の立ち下がりエッジ（＝下側エッジ）として検出する。

【００２６】一方、縦線エッジ演算部８３は、入力した
９画素×９画素のビットマップデータの水平方向の微分
を演算することにより、このスキャニングウィンドウ内
に存在する黒パターンの縦線（＝垂直方向成分）のエッ
ジを検出するものである。即ち、水平方向の微分が立ち
上がった位置の黒画素を、縦線の立ち上がりエッジ（＝
左側エッジ）として、また、立ち下がった位置の黒画素
を、縦線の立ち下がりエッジ（＝右側エッジ）として検
出する。

【００２７】横線エッジ演算部８１及び縦線エッジ演算
部８３により検出された横線及び縦線の立ち上がりエッ
ジ及び立ち下がりエッジを示すデータは、横線エッジ特
徴抽出演算部８５及び縦線エッジ特徴演算部８７にぞれ
ぞれ入力される。

【００２８】横線エッジ特徴演算部８５は、検出された
横線の立ち上がりエッジ及び立ち下がりエッジがそれぞ
れ、スキャニングウィンドウの中心に位置する画素（以
下、注目画素という）ＤＸに対してどのような相対位置
にあるかという点に着目して、その立ち上がりエッジ及
び立ち下がりエッジを分類するものである。即ち、立ち
上がりエッジ（＝上側エッジ）に関しては、まず、全て
の立ち上がりエッジの中から、注目画素ＤＸに対して実
質的に上側エッジの意義をもつ所定位置関係（例えば、
図３に示すマスク領域内）にあるエッジだけを抽出し、
その抽出した上側エッジを構成する画素が注目画素ＤＸ
から上方又は下方に何画素目で左方又は右方に何画素目
に位置するかという観点から、その上側エッジの形状を
特徴付けたデータＡＵ、ＢＵ、ＣＵ、ＤＵ、ＦＵ、ＧＵ
を計算する。また、立ち下がりエッジ（＝下側エッジ）
についても、まず、注目画素ＤＸに対して実質的に下側
エッジの意義をもつ所定位置関係（例えば、図４に示す
マスク領域内）にあるエッジだけを抽出し、その抽出し
た下側エッジを構成する画素が注目画素ＤＸから上方又
は下方に何画素目で左方又は右方に何画素目に位置する
かという観点から、その下側エッジの形状を特徴付けた
データＡＤ、ＢＤ、ＣＤ、ＤＤ、ＦＤ、ＧＤを計算す
る。

【００２９】ここで、上側エッジの形状特徴データＡ
Ｕ、ＢＵ、ＣＵ、ＤＵ、ＦＵ、ＧＵ及び下側エッジの形
状特徴データＡＤ、ＢＤ、ＣＤ、ＤＤ、ＦＤ、ＧＤの意
味について補足説明すれば次の通りである。即ち、図３
及び図４に示すように、マスク領域内は、注目画素ＤＸ
から左右方向への画素個数（距離）に応じてＡ、Ｂ、
Ｃ、Ｄ、Ｆ、Ｇの画素列に区分されている。そして、上
側エッジに関しては、図３のマスク領域内の画素列Ａ、
Ｂ、Ｃ、Ｄ、Ｆ、Ｇの各々の白黒パターンに応じて、上
側エッジの形状特徴抽出用の所定論理式に従ってデータ
ＡＵ、ＢＵ、ＣＵ、ＤＵ、ＦＵ、ＧＵの各々（４ビット
データ）が決められる。また、下側エッジについても、
図４のマスク領域内の画素列Ａ、Ｂ、Ｃ、Ｄ、Ｆ、Ｇの
各々の白黒パターンに応じて、下側エッジの形状特徴抽
出用の所定論理式に従ってデータＡＤ、ＢＤ、ＣＤ、Ｄ
Ｄ、ＦＤ、ＧＤの各々（４ビットデータ）が決められ
る。

【００３０】一方、縦線エッジ特徴演算部８７は、検出
された縦線の立ち上がりエッジ及び立ち下がりエッジが
それぞれ、注目画素ＤＸに対してどのような相対位置に
あるかという点に着目して、その立ち上がりエッジ及び
立ち下がりエッジを分類するものである。即ち、立ち上
がりエッジ（＝左側エッジ）に関しては、まず、全ての
立ち上がりエッジの中から、注目画素ＤＸに対して実質
的に左側エッジの意義をもつ所定位置関係（例えば、図
５に示すマスク領域内）にあるエッジだけを抽出し、そ
の抽出した左側エッジを構成する画素が注目画素ＤＸか
ら上方又は下方に何画素目で左方又は右方に何画素目に
位置するかという観点から、その左側エッジの形状を特
徴付けたデータＡＬ、ＢＬ、ＣＬ、ＤＬ、ＥＬを計算す
る。また、立ち下がりエッジ（＝右側エッジ）について
も、まず注目画素ＤＸに対して実質的に右側エッジの意
義をもつ所定位置関係（例えば、図５に示すマスク領域
内）にあるエッジだけを抽出し、その抽出した右側エッ
ジを構成する画素が注目画素から上方又は下方に何画素
目で左方又は右方に何画素目に位置するかという観点か
ら、その右側エッジの形状を特徴付けたデータＡＲ、Ｂ
Ｒ、ＣＲ、ＤＲ、ＥＲを計算する。

【００３１】ここで、左側エッジの形状特徴データＡ
Ｌ、ＢＬ、ＣＬ、ＤＬ、ＥＬ及び右側エッジの形状特徴
データＡＲ、ＢＲ、ＣＲ、ＤＲ、ＥＲの意味について補
足説明すれば次の通りである。即ち、図５に示すよう
に、マスク領域内は、注目画素ＤＸから上下方向への画
素個数（距離）に応じてＡ、Ｂ、Ｃ、Ｄ、Ｅの画素行に
区分されている。そして、左側エッジに関しては、図５
のマスク領域内の画素行Ａ、Ｂ、Ｃ、Ｄ、Ｅの各々の白
黒パターンに応じて、左側エッジの形状特徴抽出用の所
定論理式に従ってデータＡＬ、ＢＬ、ＣＬ、ＤＬ、ＥＬ
の各々（ＡＬとＣＬは４ビットデータ、ＢＬとＤＬは６
ビットデータ、ＥＬは２ビットデータ）が決められる。
また、右側エッジについても、図５のマスク領域内の画
素行Ａ、Ｂ、Ｃ、Ｄ、Ｅの各々の白黒パターンに応じ
て、右側エッジの形状特徴抽出用の所定論理式に従って
データＡＲ、ＢＲ、ＣＲ、ＤＲ、ＥＲの各々（ＡＲとＣ
Ｒは４ビットデータ、ＢＲとＤＲは６ビットデータ、Ｅ
Ｒは２ビットデータ）が決められる。

【００３２】これらエッジ特徴抽出演算部８５、８７に
より計算された横線及び縦線の立ち上がりエッジ及び立
ち下がりエッジの形状を特徴付けるデータは、それぞ
れ、上側エッジ補正量演算部８９、下側エッジ補正量演
算部９１、左側エッジ補正量演算部９３及び右側エッジ
補正量演算部９５に入力される。

【００３３】上側エッジ補正量演算部８９は、横線の上
側エッジの特徴データＡＵ、ＢＵ、ＣＵ、ＤＵ、ＦＵ、
ＧＵに基づいて、その上側エッジに対するスムージング
処理のためのドットの付加量及び削り量を計算する。ま
た、下側エッジ補正量演算部９１は、横線の下側エッジ
の特徴データＡＤ、ＢＤ、ＣＤ、ＤＤ、ＦＤ、ＧＤに基
づいて、その下側エッジに対するスムージング処理のた
めのドットの付加量及び削り量を計算する。図６は、こ
の横線に対するドットの付加量及び削り量の計算結果の
一例を示したもので、図中上部に示すような元の横線パ
ターンが与えられた場合、この元パターンの上側エッジ
及び下側エッジの段差部分に、１画素の１／４サイズの
ドット（以下、１／４ドットという）が付加されたり、
削除されたりして、段差部分が滑らかに見えるように補
正される。

【００３４】一方、左側エッジ補正量演算部９３は、縦
線の左側エッジの特徴データＡＬ、ＢＬ、ＣＬ、ＤＬ、
ＥＬに基づいて、その左側エッジに対するスムージング
処理のためのドットの補正量を計算する。また、右側エ
ッジ補正量演算部９５は、縦線の右側エッジの特徴デー
タＡＲ、ＢＲ、ＣＲ、ＤＲ、ＥＲに基づいて、その右側
エッジに対するスムージング処理のためのドットの補正
量を計算する。図７は、この縦線に対する補正量の計算
結果の一例を示したもので、図中左部に示すような元の
縦線パターンが与えられた場合、この元パターンを構成
する画素の位置を左右に１／４ドット単位でシフトする
ように、左側エッジ及び右側エッジに対する補正が行わ
れて、元パターンの段差が滑らかに見えるように補正さ
れる。

【００３５】以上のようにして計算された横線及び縦線
のエッジに対する補正量は、図６及び図７からも明らか
なように、３００ｄｐｉ×３００ｄｐｉの基本的なビッ
トマップデータを１２００ｄｐｉ×３００ｄｐｉの最終
的なビットマップデータに変換するためのもの、つまり
出力解像度が３００ｄｐｉの場合のスムージング処理の
ための補正量である。

【００３６】尚、この出力解像度３００ｄｐｉ用の補正
量を計算するための上述したエッジ演算部８１、８３、
エッジ特徴抽出演算部８５、８７及び補正量演算部８９
〜９５の具体的処理内容については、特開平５−６４９
２３号に詳細に開示されている（特に、同公報の図４６
に対応する説明を参照）。同公報ではソフトウェアによ
る処理として説明されているが、その処理内容はＮＯＴ
やＡＮＤを組合せた単純な論理演算であり、本実施例で
はこれをハードロジック回路によって実現している。

【００３７】さて、上記構成により演算された出力解像
度３００ｄｐｉ用の補正量のうち、縦線に関する補正量
はそのまま出力決定演算部１０３に入力される。一方、
横線に関する付加量及び削り量は、一方で後述する解像
度変換部９７に入力され、他方で解像度変換部９７の出
力データと共にセレクタ１０１に入力される。ここで、
解像度変換部９７は、横線に関する出力解像度３００ｄ
ｐｉ用の付加量及び削り量を、６００ｄｐｉ用のそれに
変換するものである。そして、セレクタ１０１は、解像
度選択信号を受けて、出力解像度３００ｄｐｉが選択さ
れている場合は、上記３００ｄｐｉ用の横線補正量を出
力決定演算部１０３に送り、出力解像度６００ｄｐｉが
選択されている場合は、解像度変換部９７からの出力解
像度６００ｄｐｉ用の横線補正量を出力決定演算部１０
３に送る。

【００３８】出力決定演算部１０３は、入力された横線
補正量及び縦線補正量に基づいて、スムージング処理さ
れた最終的なビットマップデータを作成する。この出力
決定演算部１０３の具体的処理内容も、前掲の特開平５
−６４９２３号に詳細に開示されている。

【００３９】本実施例における新規構成の一つは、解像
度変換部９７によって、上述した出力解像度３００ｄｐ
ｉ用の横線補正量を出力解像度６００ｄｐｉ用の補正量
に変換するようにした点である。

【００４０】図８は、その変換の一例を示している。図
８の上部に示すような出力解像度３００ｄｐｉ用の横線
に関する補正量が与えられたとすると、これは図８の下
部に示すような出力解像度６００ｄｐｉ用の補正量に変
換される。この変換の法則は以下の通りである。即ち、
図８に示すように、３００ｄｐｉにおける１本の水平ラ
インは、６００ｄｐｉでは上下２本の水平ラインに分け
られる。そして、３００ｄｐｉで付加された１／４ドッ
トは、６００ｄｐｉにおいては、上側エッジの上ライン
では無効（＝付加しない）、上側エッジの下ラインでは
有効（＝付加する）、下側エッジの上ラインでは有効、
及び下側エッジの下ラインでは無効とされる。また、３
００ｄｐｉで削除された１／４ドットは、６００ｄｐｉ
においては、上側エッジの上ラインでは有効（＝削除す
る）、上側エッジの下ラインでは無効（＝削除しな
い）、下側エッジの上ラインでは無効、及び下側エッジ
の下ラインでは有効とされる。

【００４１】解像度変換部９７は、この法則に従って出
力解像度６００ｄｐｉ用の横線の付加量および削除量を
計算する。その基本的な論理を以下に示す。

【００４２】ＡＤＤ=ａｄｄU・ＬＩＮ２+ａｄｄD・ＬＩＮ１ (1) ＤＥＬ=ｄｅｌU・ＬＩＮ１+ｄｅｌD・ＬＩＮ２ (2) ＰＩＣ=ｐｉｃ+ｄｅｌU・ＬＩＮ２+ｄｅｌD・ＬＩＮ１(3) ここに、ＡＤＤ、ＤＥＬ及びＰＩＣは、６００ｄｐｉで
の１／４ドット付加、１／４ドット削り及び１画素完全
印字をそれぞれ意味する。また、ａｄｄU、ａｄｄD、ｄ
ｅｌU、ｄｅｌD及びｐｉｃは、３００ｄｐｉでの上側エ
ッジの１／４ドット付加、下側エッジの１／４ドット付
加、上側エッジの１／４ドット削り、下側エッジの１／
４ドット削り及び１画素完全印字をそれぞれ意味する。
また、ＬＩＮ１及びＬＩＮ２は、６００ｄｐｉにおける
上ライン及び下ラインをそれぞれ意味するライン信号で
ある。このライン信号ＬＩＮ１、ＬＩＮ２は、６００ｄ
ｐｉ時の水平同期信号を数える１ビットカウンタ９９に
よって生成される。

【００４３】上記(1)式の論理は、３００ｄｐｉにおけ
る上側エッジの下ラインでの１／４ドット付加のときと
下側エッジの上ラインでの１／４ドット付加のときにだ
け、６００ｄｐｉでの１／４ドット付加を行うことを意
味する。また、(2)式の論理は、３００ｄｐｉにおける
上側エッジの上ラインでの１／４ドット削除のときと下
側エッジの下ラインでの１／４ドット削除のときにだ
け、６００ｄｐｉでの１／４ドット削除を行うことを意
味する。また、(3)式の論理は、３００ｄｐｉにおける
１画素完全印字のときと上側エッジの下ラインでの１／
４ドット削除のときと下側エッジの上ラインでの１／４
ドット削除のときにだけ、６００ｄｐｉでの１画素完全
印字を行うことを意味する。この論理に従えば、図８に
例示したような、３００ｄｐｉ用の横線補正量から６０
０ｄｐｉ用の横線補正量への変換が可能である。

【００４４】尚、解像度変換部９７に入力される３００
ｄｐｉ用の１／４ドット付加量及び削除量のデータに
は、単に付加するか削除するかを意味する情報だけでな
く、付加又は削除する１／４ドットの画素内での位置及
び個数を表す情報も含まれている。この位置と個数の情
報は上に説明した基本的論理では考慮されていないが、
解像度変換部９７での実際の論理演算ではこれも考慮す
る。即ち、例えば図８の例のように、３００ｄｐｉでの
付加又は削除ドットの個数と位置は、６００ｄｐｉで
も、その付加又は削除が有効な画素において、そのまま
反映される。

【００４５】以上のように、解像度変換部９７により出
力解像度３００ｄｐｉ用の横線補正量から出力解像度６
００ｄｐｉ用の横線補正量に変換することにより、出力
解像度３００ｄｐｉ用のハード資源を利用して出力解像
度６００ｄｐｉにも対応できるため、従来の解像度に応
じて完全に別個の補正回路を設けていた構成に比較して
全体のハードウェア量が大幅に減少する。

【００４６】

【発明の効果】以上説明したように、本発明によれば、
ある解像度の入力画像を複数の異なる解像度の出力画像
に変換するための画像処理装置において、全体のハード
ウェア量を削減することができる。

【図面の簡単な説明】

【図１】本発明を適用したレーザプリンタの制御回路の
一実施例のハード構成を示すブロック図。

【図２】ビットマップデータ発生回路の詳細なハード構
成を示すブロック図。

【図３】横線の上側エッジの特徴を抽出する際に用いる
領域マスクの一例を示す図。

【図４】横線の下側エッジの特徴を抽出する際に用いる
領域マスクの一例を示す図。

【図５】縦線のエッジの特徴を抽出する際に用いる領域
マスクの一例を示す図。

【図６】横線補正の一例を示す図。

【図７】縦線補正の一例を示す図。

【図８】３００ｄｐｉ用の横線補正量を６００ｄｐｉ用
の横線補正量に変換した一例を示す図。

【符号の説明】

２７ビットマップデータ発生回路４１、４５、４７、４９、５１、５３、５５、５７、５
９、６１ラッチ４３ＲＡＭ６３、６５、６７、６９、７１、７３、７５、７９シ
フトレジスタ８１横線エッジ演算部８３縦線エッジ演算部８５横線エッジ特徴抽出演算部８７縦線エッジ特徴抽出演算部８９上側エッジ補正量演算部９１下側エッジ補正量演算部９３左側エッジ補正量演算部９５右側エッジ補正量演算部９７解像度変換部９９１ビットカウンタ１０１セレクタ１０３出力決定演算部

フロントページの続き (56)参考文献特開平５−177867（ＪＰ，Ａ) 特開平５−278263（ＪＰ，Ａ) 特開平５−131686（ＪＰ，Ａ) 特開平５−95477（ＪＰ，Ａ) 特開平５−95471（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 1/38 - 1/393 G06T 1/00 - 1/40 G06T 3/00 - 5/50 G06T 9/00 - 9/40 B41J 2/00 - 3/62

Claims

(57)【特許請求の範囲】

【請求項１】ある解像度の入力画像を、スムージング
処理された出力画像に変換するための画像処理装置にお
いて、前記入力画像を受けて、スムージング処理された第１の
出力解像度を得るために前記入力画像に施すべき第１の
エッジ補正量を演算する補正量演算手段と、前記第１のエッジ補正量を受けて、スムージング処理さ
れた第２の出力解像度の出力画像を得るために前記入力
画像に施すべき第２のエッジ補正量に変換する解像度変
換手段と、前記第１の補正量及び前記第２の補正量の一方を選択的
に入力して、入力したエッジ補正量を前記入力画像に施
すための処理を行って、入力したエッジ補正量に対応す
る解像度の出力画像を作成する出力画像作成手段と、を備えたことを特徴とする画像処理装置。
【請求項２】請求項１記載の画像処理装置において、前記補正量演算手段が、前記入力画像から横線のエッジ及び縦線のエッジを検出
する手段と、前記入力画像の水平方向の解像度を高めることにより前
記第１の出力解像度を得るための、前記横線のエッジ及
び前記縦線のエッジに対してそれぞれ施すべき第１の横
線補正量及び縦線補正量を、前記検出された横線のエッ
ジ及び縦線のエッジに基づいて演算する手段とを有し、前記解像度変換手段が、前記第１の出力解像度を持つ出
力画像の垂直方向の解像度を高めることにより前記第２
の出力解像度の出力画像を得るための、前記横線のエッ
ジに対して施すべき第２の横線補正量を、前記補正量演
算手段からの前記第１の横線補正量に基づいて演算し、前記出力画像作成手段が、前記第１及び第２の横線補正
量の一方を選択的に受けると共に前記縦線補正量を受け
て、前記第１の横線補正量と前記縦線補正量とから前記
第１の出力解像度の出力画像を生成し、前記第２の横線
補正量と前記縦線補正量とから前記第２の出力解像度の
出力画像を生成する、ことを特徴とする画像処理装置。
【請求項３】請求項２記載の画像処理装置において、前記第２の出力解像度の出力画像は、垂直方向の解像度
において前記第１の出力解像度よりも整数倍高く、その
ために、前記第１の出力解像度の出力画像の各水平ライ
ンに対応した複数本の水平ラインを有し、前記解像度変換手段が、前記第１の出力解像度の出力画像の各水平ライン毎に、
複数本の水平ラインを区別する信号を発生する手段と、前記第１の出力解像度の出力画像の各水平ラインに関す
る前記第１の横線補正量を、前記複数本の水平ラインを
区別する信号に応じて、有効とするか無効とするかを選
択することにより、前記第２の横線補正量を得る手段と
を有する、ことを特徴とする画像処理装置。