JP3294020B2 - 電力制御回路及び電力供給システム - Google Patents
電力制御回路及び電力供給システムInfo
- Publication number
- JP3294020B2 JP3294020B2 JP26713694A JP26713694A JP3294020B2 JP 3294020 B2 JP3294020 B2 JP 3294020B2 JP 26713694 A JP26713694 A JP 26713694A JP 26713694 A JP26713694 A JP 26713694A JP 3294020 B2 JP3294020 B2 JP 3294020B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- input signal
- control circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
- G06F1/3218—Monitoring of peripheral devices of display devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3265—Power saving in display device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3284—Power saving in printer
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
- G09G1/005—Power supply circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Computer Hardware Design (AREA)
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電力の供給によってオ
ン・オフされるＣＲＴディスプレイ装置、プリンター装
置等の動作回路を含む電力供給システムに関し、特に、
動作回路に与えられる電力を制御する電力制御回路に関
する。
ン・オフされるＣＲＴディスプレイ装置、プリンター装
置等の動作回路を含む電力供給システムに関し、特に、
動作回路に与えられる電力を制御する電力制御回路に関
する。
【０００２】
【従来の技術】一般に、この種の電力供給システムは、
コンピュータ等の情報処理装置の周辺装置を動作させる
ために使用されている。このような周辺装置のうち、Ｃ
ＲＴディスプレイ装置、プリンター装置等では、同期信
号、映像信号、制御信号等、外部装置からの入力信号に
よって動作状態が決定される。したがって、この種の周
辺装置が使用される場合、入力信号が到来していない状
態では、周辺装置の電源回路をオフ状態にしておき、入
力信号が到来したとき、電源をオン状態にするのが、消
費電力を低減させる上で望ましい。
コンピュータ等の情報処理装置の周辺装置を動作させる
ために使用されている。このような周辺装置のうち、Ｃ
ＲＴディスプレイ装置、プリンター装置等では、同期信
号、映像信号、制御信号等、外部装置からの入力信号に
よって動作状態が決定される。したがって、この種の周
辺装置が使用される場合、入力信号が到来していない状
態では、周辺装置の電源回路をオフ状態にしておき、入
力信号が到来したとき、電源をオン状態にするのが、消
費電力を低減させる上で望ましい。
【０００３】このため、周辺装置の電源回路のような動
作回路を入力信号の有無によってオン・オフする電力制
御回路が、入力信号源、動作回路と共に、電力供給回路
に含まれているのが普通である。従来、上記した動作を
行う電力制御回路は、入力信号が受信されていないこと
を検出する検出回路と、この検出回路によって入力信号
が受信されていないことが検出されると、動作回路を停
止状態、即ち、オフ状態にするスイッチ回路とを有して
いる。また、この電力制御回路は、再度、入力信号が受
信される状態になった場合、動作回路を復帰させなけれ
ばならないため、入力信号の受信を検出する受信検出回
路及びこの受信検出回路に電力を与える補助電源回路を
も備える必要がある。
作回路を入力信号の有無によってオン・オフする電力制
御回路が、入力信号源、動作回路と共に、電力供給回路
に含まれているのが普通である。従来、上記した動作を
行う電力制御回路は、入力信号が受信されていないこと
を検出する検出回路と、この検出回路によって入力信号
が受信されていないことが検出されると、動作回路を停
止状態、即ち、オフ状態にするスイッチ回路とを有して
いる。また、この電力制御回路は、再度、入力信号が受
信される状態になった場合、動作回路を復帰させなけれ
ばならないため、入力信号の受信を検出する受信検出回
路及びこの受信検出回路に電力を与える補助電源回路を
も備える必要がある。
【０００４】
【発明が解決しようとする課題】したがって、この電力
制御回路を使用した場合、入力信号が受信されていない
状態においても、補助電源回路により受信検出回路を動
作状態にしておく必要があるため、回路構成が複雑にな
ると共に、消費電力も大きくなるという欠点がある。
制御回路を使用した場合、入力信号が受信されていない
状態においても、補助電源回路により受信検出回路を動
作状態にしておく必要があるため、回路構成が複雑にな
ると共に、消費電力も大きくなるという欠点がある。
【０００５】本発明の目的は、入力信号の遮断の際にお
ける消費電力を少なくすることができる電力制御回路を
提供することである。
ける消費電力を少なくすることができる電力制御回路を
提供することである。
【０００６】本発明の他の目的は、入力信号が再度、受
信された場合に、迅速に動作回路をオン状態に復帰でき
る電力制御回路を提供することである。
信された場合に、迅速に動作回路をオン状態に復帰でき
る電力制御回路を提供することである。
【０００７】本発明の更に他の目的は、回路構成を簡略
化できる電力制御回路を提供することである。
化できる電力制御回路を提供することである。
【０００８】本発明の目的は、実質的に補助電源回路を
不要にした電力供給回路を提供することである。
不要にした電力供給回路を提供することである。
【０００９】
【課題を解決するための手段】本発明によれば、入力信
号を発生する信号発生源と、予め定められた動作を行う
動作回路との間に設けられ、該入力信号の到来に応じ
て、前記動作回路をオンすると共に、前記入力信号の遮
断に応じて、前記動作回路をオフする電力制御回路にお
いて、前記入力信号の到来及び遮断を検出する検出回路
と、前記入力信号の到来の際に、前記動作回路をオン状
態にし、且つ、前記入力信号の遮断の際に、自己保持状
態を形成して、前記動作回路をオフ状態にする保持回路
とを有することを特徴とする電力制御回路が得られる。
号を発生する信号発生源と、予め定められた動作を行う
動作回路との間に設けられ、該入力信号の到来に応じ
て、前記動作回路をオンすると共に、前記入力信号の遮
断に応じて、前記動作回路をオフする電力制御回路にお
いて、前記入力信号の到来及び遮断を検出する検出回路
と、前記入力信号の到来の際に、前記動作回路をオン状
態にし、且つ、前記入力信号の遮断の際に、自己保持状
態を形成して、前記動作回路をオフ状態にする保持回路
とを有することを特徴とする電力制御回路が得られる。
【００１０】
【作用】本発明では、入力信号の遮断時、自己保持状態
となる保持回路により、入力信号の待機状態を形成し、
入力信号の再到来時、保持回路の自己保持状態を解除す
る電力制御回路を構成しているため、入力信号の待機状
態における電力の消費を少なくすることができる。
となる保持回路により、入力信号の待機状態を形成し、
入力信号の再到来時、保持回路の自己保持状態を解除す
る電力制御回路を構成しているため、入力信号の待機状
態における電力の消費を少なくすることができる。
【００１１】
（実施例１）図１を参照すると、本発明の一実施例に係
る電力制御回路１０は電源コントロール回路１１に結合
されて、これら電力制御回路１０及び電源コントロール
回路１１により電力供給システムを構成している。図示
された電源コントロール回路１１の動作は、電力制御回
路１０によって制御されている。電源コントロール回路
１１は、例えば、コンピュータのＣＲＴディスプレイ装
置のような周辺装置に接続され、これらの装置に電源を
供給するのに使用される。
る電力制御回路１０は電源コントロール回路１１に結合
されて、これら電力制御回路１０及び電源コントロール
回路１１により電力供給システムを構成している。図示
された電源コントロール回路１１の動作は、電力制御回
路１０によって制御されている。電源コントロール回路
１１は、例えば、コンピュータのＣＲＴディスプレイ装
置のような周辺装置に接続され、これらの装置に電源を
供給するのに使用される。
【００１２】また、この電源コントロール回路１１は、
交流電源１１１、整流回路１１２、平滑回路１１３、及
びスイッチングトランス１１４とを備えている。ここ
で、スイッチングトランス１１４の一次側には、内部制
御回路１１５が接続されており、他方、スイッチングト
ランス１１４の二次側には、出力回路１１６が接続さ
れ、この出力回路１１６を介して外部に接続されたＣＲ
Ｔディスプレイ装置（図示せず）等をオン・オフする。
また、平滑回路１１３は、コンデンサーＣ１によって構
成されており、出力回路１１６はダイオードＤ５及びコ
ンデンサーＣ３によって構成されている。
交流電源１１１、整流回路１１２、平滑回路１１３、及
びスイッチングトランス１１４とを備えている。ここ
で、スイッチングトランス１１４の一次側には、内部制
御回路１１５が接続されており、他方、スイッチングト
ランス１１４の二次側には、出力回路１１６が接続さ
れ、この出力回路１１６を介して外部に接続されたＣＲ
Ｔディスプレイ装置（図示せず）等をオン・オフする。
また、平滑回路１１３は、コンデンサーＣ１によって構
成されており、出力回路１１６はダイオードＤ５及びコ
ンデンサーＣ３によって構成されている。
【００１３】ここで、図示された電源コントロール回路
１１には、コンピュータから出力される同期信号等がな
くなると、電流（以下では、第１の電流と呼ぶ）Ｉ１が
同期信号判別回路等から与えられるものとする。一方、
コンピュータから同期信号等が再度出力された時に、図
４、図５、及び図６に示すような回路から、第２の電流
Ｉ２を送出されるものとする。尚、第２の電流Ｉ２は第
１の電流Ｉ１に比較して短いパルス電流である。
１１には、コンピュータから出力される同期信号等がな
くなると、電流（以下では、第１の電流と呼ぶ）Ｉ１が
同期信号判別回路等から与えられるものとする。一方、
コンピュータから同期信号等が再度出力された時に、図
４、図５、及び図６に示すような回路から、第２の電流
Ｉ２を送出されるものとする。尚、第２の電流Ｉ２は第
１の電流Ｉ１に比較して短いパルス電流である。
【００１４】一方、電力制御回路１０は、それぞれ発光
部ＰＣＴ１、ＰＣＴ２及び受光部ＰＣＲ１、ＰＣＲ２と
を有する第１及び第２のフォトカップラー１０１、１０
２を備え、第１のフォトカップラー１０１の発光部ＰＣ
Ｔ１には、第１の電流Ｉ１が与えられており、他方、第
２のフォトカップラー１０２の発光部ＰＣＴ２には、第
２の電流が与えられている。更に、電力制御回路１０
は、電源コントロール回路１１の内部制御回路１１５を
オフ状態にするための信号を伝達するオフ信号伝達回路
１０３、内部制御回路１１５をオフ状態にし、そのオフ
状態を保持するオフ状態保持回路１０４、及び内部制御
回路をオン状態にするための信号を伝達すると共に、オ
フ状態保持回路１０４をリセットするためのリセット回
路１０５とを有している。
部ＰＣＴ１、ＰＣＴ２及び受光部ＰＣＲ１、ＰＣＲ２と
を有する第１及び第２のフォトカップラー１０１、１０
２を備え、第１のフォトカップラー１０１の発光部ＰＣ
Ｔ１には、第１の電流Ｉ１が与えられており、他方、第
２のフォトカップラー１０２の発光部ＰＣＴ２には、第
２の電流が与えられている。更に、電力制御回路１０
は、電源コントロール回路１１の内部制御回路１１５を
オフ状態にするための信号を伝達するオフ信号伝達回路
１０３、内部制御回路１１５をオフ状態にし、そのオフ
状態を保持するオフ状態保持回路１０４、及び内部制御
回路をオン状態にするための信号を伝達すると共に、オ
フ状態保持回路１０４をリセットするためのリセット回
路１０５とを有している。
【００１５】ここで、オフ信号伝達回路１０３には、第
１のフォトカップラー１０１の受光部ＰＣＲ１が設けら
れ、この受光部ＰＣＲ１のコレクターは、抵抗Ｒ３を介
して、内部制御回路１１５の電源端子Ｖｃｃに接続され
ている。この結果、オフ信号伝達回路１０３には、内部
制御回路１１５と同様に、電源電圧Ｖccが与えられてい
る。
１のフォトカップラー１０１の受光部ＰＣＲ１が設けら
れ、この受光部ＰＣＲ１のコレクターは、抵抗Ｒ３を介
して、内部制御回路１１５の電源端子Ｖｃｃに接続され
ている。この結果、オフ信号伝達回路１０３には、内部
制御回路１１５と同様に、電源電圧Ｖccが与えられてい
る。
【００１６】また、オフ状態保持回路１０４は実際には
サイリスタによって構成されているが、ここでは、等価
的に、ＮＰＮトランジスタＱ１とＰＮＰトランジスタＱ
２とによって表している。図示されているように、ＰＮ
ＰトランジスタＱ２のエミッターには電源電圧Ｖccが与
えられ、且つ、そのコレクター及びベースはそれぞれＮ
ＰＮトランジスタＱ１のベース及びコレクターに接続さ
れている。また、ＮＰＮトランジスタＱ１のベースは第
１のフォトカップラー１０１の受光部ＰＣＲ１のエミッ
ターに接続された構成を有している。
サイリスタによって構成されているが、ここでは、等価
的に、ＮＰＮトランジスタＱ１とＰＮＰトランジスタＱ
２とによって表している。図示されているように、ＰＮ
ＰトランジスタＱ２のエミッターには電源電圧Ｖccが与
えられ、且つ、そのコレクター及びベースはそれぞれＮ
ＰＮトランジスタＱ１のベース及びコレクターに接続さ
れている。また、ＮＰＮトランジスタＱ１のベースは第
１のフォトカップラー１０１の受光部ＰＣＲ１のエミッ
ターに接続された構成を有している。
【００１７】更に、リセット回路１０５は、抵抗Ｒ１と
第２のフォトカップラー１０２の受光部ＰＣＲ２との直
列回路に対して、直列に接続された抵抗Ｒ４と、ＰＣＲ
２のエミッターと抵抗Ｒ４との共通接続点に、ベースを
接続されたＮＰＮトランジスタＱ３とによって構成され
ており、ＮＰＮトランジスタＱ３のコレクターはオフ状
態保持回路１０４のＮＰＮトランジスタＱ１のベースに
接続されている。
第２のフォトカップラー１０２の受光部ＰＣＲ２との直
列回路に対して、直列に接続された抵抗Ｒ４と、ＰＣＲ
２のエミッターと抵抗Ｒ４との共通接続点に、ベースを
接続されたＮＰＮトランジスタＱ３とによって構成され
ており、ＮＰＮトランジスタＱ３のコレクターはオフ状
態保持回路１０４のＮＰＮトランジスタＱ１のベースに
接続されている。
【００１８】次に、上記した構成を有する電力制御回路
１０及び電源コントロール回路１１の動作を図１を参照
して説明する。
１０及び電源コントロール回路１１の動作を図１を参照
して説明する。
【００１９】通常状態において、電源コントロール回路
１１は、交流電源１１１の交流電圧を整流すると共に、
内部制御回路１１５の制御のもとに直流電圧に変換し
て、コンピュータの周辺装置に供給している。この通常
状態において、コンピュータから同期信号等が送出され
なくなると、第１の電流Ｉ１が第１のフォトカップラー
１０１の発光部ＰＣＴ１に流れる。この結果、第１のフ
ォトカップラー１０１の受光部ＰＣＲ１に対して抵抗Ｒ
２、Ｒ３を介して電流が流れ、したがって、オフ状態保
持回路１０４のトランジスタＱ１のベースに電流が流れ
る。これにより、トランジスタＱ１、Ｑ２は導通して、
内部制御回路１１５の電源電圧Ｖccは低レベルになる。
このため、電源コントロール回路１１は動作を停止し、
オフモード状態となる。このオフモード状態はトランジ
スタＱ１、Ｑ２に対して抵抗Ｒ２を介して保持電流が流
れるため、保持される。
１１は、交流電源１１１の交流電圧を整流すると共に、
内部制御回路１１５の制御のもとに直流電圧に変換し
て、コンピュータの周辺装置に供給している。この通常
状態において、コンピュータから同期信号等が送出され
なくなると、第１の電流Ｉ１が第１のフォトカップラー
１０１の発光部ＰＣＴ１に流れる。この結果、第１のフ
ォトカップラー１０１の受光部ＰＣＲ１に対して抵抗Ｒ
２、Ｒ３を介して電流が流れ、したがって、オフ状態保
持回路１０４のトランジスタＱ１のベースに電流が流れ
る。これにより、トランジスタＱ１、Ｑ２は導通して、
内部制御回路１１５の電源電圧Ｖccは低レベルになる。
このため、電源コントロール回路１１は動作を停止し、
オフモード状態となる。このオフモード状態はトランジ
スタＱ１、Ｑ２に対して抵抗Ｒ２を介して保持電流が流
れるため、保持される。
【００２０】図２をも併せ参照すると、第１の電流Ｉ１
と電源コントロール回路１１の状態との関係が図示され
ており、第１の電流は通常状態からオフモード状態に移
行する期間、高レベルとなっている。この時の移行期間
がＴ１で示されている。
と電源コントロール回路１１の状態との関係が図示され
ており、第１の電流は通常状態からオフモード状態に移
行する期間、高レベルとなっている。この時の移行期間
がＴ１で示されている。
【００２１】図１及び図３を参照して、オフモード状態
から通常動作へ移行する場合の移行動作について説明す
る。この場合、コンピュータからの同期信号等が到来し
ても、前述した同期信号判別回路等は動作せず、同期信
号の到来によって図４、図５、及び図６に例として示す
ような回路から、第１の電流の流れる期間より短い時間
Ｔ２、図３に示すような瞬間的な第２の電流が第２のフ
ォトカップラー１０２の発光部ＰＣＴ２に流れる。この
結果、発光部ＰＣＴ２が発光すると、その受光部ＰＣＲ
２がオン状態となって、抵抗Ｒ１、及び受光部ＰＣＲ２
を介して、ＮＰＮトランジスタＱ３のベースに電流が流
れ、ＮＰＮトランジスタＱ３は導通状態となる。トラン
ジスタＱ３の導通によって、トランジスタＱ１、Ｑ２は
遮断状態となって、トランジスタＱ１、Ｑ２による自己
保持状態は解除される。
から通常動作へ移行する場合の移行動作について説明す
る。この場合、コンピュータからの同期信号等が到来し
ても、前述した同期信号判別回路等は動作せず、同期信
号の到来によって図４、図５、及び図６に例として示す
ような回路から、第１の電流の流れる期間より短い時間
Ｔ２、図３に示すような瞬間的な第２の電流が第２のフ
ォトカップラー１０２の発光部ＰＣＴ２に流れる。この
結果、発光部ＰＣＴ２が発光すると、その受光部ＰＣＲ
２がオン状態となって、抵抗Ｒ１、及び受光部ＰＣＲ２
を介して、ＮＰＮトランジスタＱ３のベースに電流が流
れ、ＮＰＮトランジスタＱ３は導通状態となる。トラン
ジスタＱ３の導通によって、トランジスタＱ１、Ｑ２は
遮断状態となって、トランジスタＱ１、Ｑ２による自己
保持状態は解除される。
【００２２】トランジスタＱ１、Ｑ２の遮断によって、
内部制御回路１１５の電源電圧Ｖccは高レベルとなっ
て、内部制御回路１１５が動作を開始し、電源コントロ
ール回路１１が動作状態となって通常状態になる。
内部制御回路１１５の電源電圧Ｖccは高レベルとなっ
て、内部制御回路１１５が動作を開始し、電源コントロ
ール回路１１が動作状態となって通常状態になる。
【００２３】このように、図示された電力供給システム
では、オフモード状態において、オフ状態保持回路１０
４を自己保持状態にし、且つ、図４、図５、図６に示す
ような回路によって自己保持状態を解除しているから、
オフモード状態における消費電力を大幅に低減すること
ができる。
では、オフモード状態において、オフ状態保持回路１０
４を自己保持状態にし、且つ、図４、図５、図６に示す
ような回路によって自己保持状態を解除しているから、
オフモード状態における消費電力を大幅に低減すること
ができる。
【００２４】図４は図１のフォトカップラー１０１、１
０２の発光部に電流を与える回路のＣＲＴディスプレイ
装置を制御する実施例を示す。図４に示す水平及び垂直
同期信号の有無を検出する同期有無判別回路２０の出力
端子Ａは、フォトカップラー１０１の発光部のアノード
側に接続されており、電力制御回路１０ｂはダイオード
Ｄ１、Ｄ２、コンデンサーＣａ、フォトカップラー１０
２の発光部で構成されている。
０２の発光部に電流を与える回路のＣＲＴディスプレイ
装置を制御する実施例を示す。図４に示す水平及び垂直
同期信号の有無を検出する同期有無判別回路２０の出力
端子Ａは、フォトカップラー１０１の発光部のアノード
側に接続されており、電力制御回路１０ｂはダイオード
Ｄ１、Ｄ２、コンデンサーＣａ、フォトカップラー１０
２の発光部で構成されている。
【００２５】同期有無判別回路２０には、通常状態でコ
ンピュータ本体から供給される水平同期信号及び垂直同
期信号とが与えられており、これら水平同期信号及び／
又は垂直同期信号が無くなったことを検出し、出力端子
Ａに電圧を発生する。出力端子Ａに電圧が与えられる
と、フォトカップラー１０１の発光部に図２に示す電流
Ｉ１が流れ、その結果、ＣＲＴディスプレイ装置への電
源供給は停止される。
ンピュータ本体から供給される水平同期信号及び垂直同
期信号とが与えられており、これら水平同期信号及び／
又は垂直同期信号が無くなったことを検出し、出力端子
Ａに電圧を発生する。出力端子Ａに電圧が与えられる
と、フォトカップラー１０１の発光部に図２に示す電流
Ｉ１が流れ、その結果、ＣＲＴディスプレイ装置への電
源供給は停止される。
【００２６】一方、水平及び垂直同期信号がコンピュー
タから再度出力されると、これら水平及び垂直同期信号
はダイオードＤ１、Ｄ２を介して、コンデンサーＣａに
供給され、これによって、コンデンサーＣａは充電され
る。コンデンサーＣａがフォトカップラー１０２の発光
部のカソードーアノード間電圧レベル以上充電される
と、フォトカップラー１０２の発光部に図３に示す電流
Ｉ２が流れ、結果として、フォトカップラー１０２の受
光部は導通状態となり、ＣＲＴディスプレイ装置への電
源供給を復旧させる。
タから再度出力されると、これら水平及び垂直同期信号
はダイオードＤ１、Ｄ２を介して、コンデンサーＣａに
供給され、これによって、コンデンサーＣａは充電され
る。コンデンサーＣａがフォトカップラー１０２の発光
部のカソードーアノード間電圧レベル以上充電される
と、フォトカップラー１０２の発光部に図３に示す電流
Ｉ２が流れ、結果として、フォトカップラー１０２の受
光部は導通状態となり、ＣＲＴディスプレイ装置への電
源供給を復旧させる。
【００２７】図示された例では、水平及び垂直同期信号
の有無を同期有無判別回路２０で判別する場合について
説明したが、水平或いは垂直同期信号のいずれか一方の
有無を判別すると共に、水平或いは垂直同期信号のいず
れか一方が電力制御回路１０ｂに再入力信号として与え
られても良い。
の有無を同期有無判別回路２０で判別する場合について
説明したが、水平或いは垂直同期信号のいずれか一方の
有無を判別すると共に、水平或いは垂直同期信号のいず
れか一方が電力制御回路１０ｂに再入力信号として与え
られても良い。
【００２８】図５を参照すると、本発明の他の実施例に
係る電力供給システムは、図４に示された同期有無判別
回路２０、及び、図４とは構成が異なり、入力信号がパ
ルス状で高レベルにて遮断する場合に適した電力制御回
路１０ｃを有している。図５において、水平、垂直同期
信号が受信されなくなると、同期有無判別回路２０の出
力端子Ａに電圧が発生し、フォトカップラー１０１の発
光部に図２に示す電流Ｉ１が流れ、ＣＲＴディスプレイ
装置への電源供給は停止される。
係る電力供給システムは、図４に示された同期有無判別
回路２０、及び、図４とは構成が異なり、入力信号がパ
ルス状で高レベルにて遮断する場合に適した電力制御回
路１０ｃを有している。図５において、水平、垂直同期
信号が受信されなくなると、同期有無判別回路２０の出
力端子Ａに電圧が発生し、フォトカップラー１０１の発
光部に図２に示す電流Ｉ１が流れ、ＣＲＴディスプレイ
装置への電源供給は停止される。
【００２９】また、図示された電力制御回路１０ｃは、
２つのダイオードＤａ、Ｄｂ、コンデンサーＣｂ、Ｃ
ｃ、及びトランジスタＱａ、Ｑｂ、Ｑｃとによって構成
されており、水平、垂直同期信号の再入力の際、フォト
カップラー１０２を導通状態にする。
２つのダイオードＤａ、Ｄｂ、コンデンサーＣｂ、Ｃ
ｃ、及びトランジスタＱａ、Ｑｂ、Ｑｃとによって構成
されており、水平、垂直同期信号の再入力の際、フォト
カップラー１０２を導通状態にする。
【００３０】より詳細に述べると、水平及び垂直同期信
号はダイオードＤａ、Ｄｂを介してコンデンサーＣｂに
与えられ、コンデンサーＣｂを充電する一方、水平同期
信号は直接コンデンサーＣｃにも与えられる。結果とし
て、水平同期信号の立ち下がりにより、トランジスタＱ
ａが導通し、トランジスタＱｂをも導通させ、この状態
は保持される。同時に、トランジスタＱａからの電流は
フォトカップラー１０２にも供給され、フォトカップラ
ー１０２の受光部を導通状態にし、図３に示す電流Ｉ２
を与える。
号はダイオードＤａ、Ｄｂを介してコンデンサーＣｂに
与えられ、コンデンサーＣｂを充電する一方、水平同期
信号は直接コンデンサーＣｃにも与えられる。結果とし
て、水平同期信号の立ち下がりにより、トランジスタＱ
ａが導通し、トランジスタＱｂをも導通させ、この状態
は保持される。同時に、トランジスタＱａからの電流は
フォトカップラー１０２にも供給され、フォトカップラ
ー１０２の受光部を導通状態にし、図３に示す電流Ｉ２
を与える。
【００３１】この結果、ＣＲＴディスプレイ装置への電
源供給は復旧される。電源電圧Ｖcc１はＣＲＴディスプ
レイ装置の電源回路から供給されており、電源供給の復
旧によって、トランジスタＱｃは導通し、結果として、
トランジスタＱａ、Ｑｂはオフ状態となって、元の状態
に復帰する。したがって、図５に示された回路によって
も、他の実施例と同様な動作が可能である。
源供給は復旧される。電源電圧Ｖcc１はＣＲＴディスプ
レイ装置の電源回路から供給されており、電源供給の復
旧によって、トランジスタＱｃは導通し、結果として、
トランジスタＱａ、Ｑｂはオフ状態となって、元の状態
に復帰する。したがって、図５に示された回路によって
も、他の実施例と同様な動作が可能である。
【００３２】図６を参照すると、本発明のもう一つの実
施例に係る電力供給システムは、水平同期信号、垂直同
期信号のように、入力信号として与えられる信号が、パ
ルス状で遮断時に高レベルになり、且つ、ピーク・ピー
ク値が低い場合に適した電力制御回路１０ｄを有してい
る。電力制御回路１０ｄの図示された部分以外の部分は
図４、図５と同様であるので、図６では省略されてい
る。
施例に係る電力供給システムは、水平同期信号、垂直同
期信号のように、入力信号として与えられる信号が、パ
ルス状で遮断時に高レベルになり、且つ、ピーク・ピー
ク値が低い場合に適した電力制御回路１０ｄを有してい
る。電力制御回路１０ｄの図示された部分以外の部分は
図４、図５と同様であるので、図６では省略されてい
る。
【００３３】図６に示された電力制御回路は、コンデン
サーＣ１、Ｃ２、Ｃ３、ダイオードＤ１、Ｄ２、Ｄ３、
サイリスタとして動作する２つのトランジスタＱA 、Ｑ
B 、抵抗、及びトランジスタＱC によって構成されてお
り、その出力側は、フォトカップラー１０２の発光部に
接続されており、受光部から先は図１と同様な構成であ
る。
サーＣ１、Ｃ２、Ｃ３、ダイオードＤ１、Ｄ２、Ｄ３、
サイリスタとして動作する２つのトランジスタＱA 、Ｑ
B 、抵抗、及びトランジスタＱC によって構成されてお
り、その出力側は、フォトカップラー１０２の発光部に
接続されており、受光部から先は図１と同様な構成であ
る。
【００３４】図示された回路構成では、入力信号はダイ
オードＤ１を介してコンデンサーＣ３に与えられ、ピー
ク整流される。一方、コンデンサーＣ１を通った入力信
号はダイオードＤ３を介して、コンデンサーＣ３と一端
を共通に接続されたコンデンサーＣ２に与えられ、コン
デンサーＣ２によりピーク整流される。図示された回路
では、コンデンサーＣ１とダイオードＤ３との共通接続
点にはダイオードＤ２が接続されているから、コンデン
サーＣ１を通った入力信号はコンデンサーＣ３の＋側を
基準にして、ダイオードＤ２によりクランプされる。し
たがって、コンデンサーＣ２の他端、即ち、Ａ点の電位
は入力信号のピーク値の約２倍となる。コンデンサーＣ
２に電荷がチャージされ、コンデンサーＣ２の電圧がト
ランジスタＱA を導通させられる電圧以上になると、ト
ランジスタＱA が導通状態となり、トランジスタＱB に
より自己保持された状態となる。この時、コンデンサー
Ｃ２、Ｃ３にチャージされた電荷はフォトカップラー１
０２に送出され、図３に示す電流Ｉ２を流し、ＣＲＴデ
ィスプレイ装置への電源供給を復旧する。
オードＤ１を介してコンデンサーＣ３に与えられ、ピー
ク整流される。一方、コンデンサーＣ１を通った入力信
号はダイオードＤ３を介して、コンデンサーＣ３と一端
を共通に接続されたコンデンサーＣ２に与えられ、コン
デンサーＣ２によりピーク整流される。図示された回路
では、コンデンサーＣ１とダイオードＤ３との共通接続
点にはダイオードＤ２が接続されているから、コンデン
サーＣ１を通った入力信号はコンデンサーＣ３の＋側を
基準にして、ダイオードＤ２によりクランプされる。し
たがって、コンデンサーＣ２の他端、即ち、Ａ点の電位
は入力信号のピーク値の約２倍となる。コンデンサーＣ
２に電荷がチャージされ、コンデンサーＣ２の電圧がト
ランジスタＱA を導通させられる電圧以上になると、ト
ランジスタＱA が導通状態となり、トランジスタＱB に
より自己保持された状態となる。この時、コンデンサー
Ｃ２、Ｃ３にチャージされた電荷はフォトカップラー１
０２に送出され、図３に示す電流Ｉ２を流し、ＣＲＴデ
ィスプレイ装置への電源供給を復旧する。
【００３５】図７を参照すると、本発明の他の実施例に
係る電力供給システムは、図１と同様な電源コントロー
ル回路１１と、図１とは若干異なる構成のオフ信号伝達
回路１０３及びリセット回路１０５を備えると共に、図
１と同様な構成のオフ状態保持回路１０４とからなる電
力制御回路１０ａとによって構成されている。
係る電力供給システムは、図１と同様な電源コントロー
ル回路１１と、図１とは若干異なる構成のオフ信号伝達
回路１０３及びリセット回路１０５を備えると共に、図
１と同様な構成のオフ状態保持回路１０４とからなる電
力制御回路１０ａとによって構成されている。
【００３６】この実施例では、単一のフォトカップラー
１０１だけを用いて、図１と同様な動作を可能としてい
る。このため、図示されたシステムは、フォトカップラ
ー１０１の発光部ＰＣＴ１に対応した受光部ＰＣＲ１を
オフ信号伝達回路１０３と、リセット回路１０５とによ
って共用する共用回路１０６を備えている。図示されて
いるように、共用回路１０６は、抵抗Ｒ１に受光部ＰＣ
Ｒ１のコレクターが接続されており、且つ、コレクター
には、コンデンサーＣ１に一端を接続されたツェナーダ
イオードＺＤ１が接続されている。
１０１だけを用いて、図１と同様な動作を可能としてい
る。このため、図示されたシステムは、フォトカップラ
ー１０１の発光部ＰＣＴ１に対応した受光部ＰＣＲ１を
オフ信号伝達回路１０３と、リセット回路１０５とによ
って共用する共用回路１０６を備えている。図示されて
いるように、共用回路１０６は、抵抗Ｒ１に受光部ＰＣ
Ｒ１のコレクターが接続されており、且つ、コレクター
には、コンデンサーＣ１に一端を接続されたツェナーダ
イオードＺＤ１が接続されている。
【００３７】また、受光部ＰＣＲ１のエミッターはオフ
信号伝達回路１０３及びリセット回路１０５に接続され
ている。
信号伝達回路１０３及びリセット回路１０５に接続され
ている。
【００３８】図示されたリセット回路１０５は、ＮＰＮ
トランジスタＱ３を備え、トランジスタＱ３のベースは
受光部ＰＣＲ１に、抵抗Ｒ４及びツェナーダイオードＺ
Ｄ３を介して接続されており、且つ、エミッター及びコ
レクターはコンデンサーＣ１及びトランジスタＱ１のベ
ースにそれぞれ接続されている。一方、オフ信号伝達回
路１０３はＮＰＮトランジスタＱ４とＰＮＰトランジス
タＱ５とを有しており、トランジスタＱ４のベースに
は、ツェナーダイオードＺＤ２が接続されると共に、ツ
ェナーダイオードＺＤ２のカソードとトランジスタＱ４
のエミッター間にはコンデンサーＣ２が接続されてい
る。また、トランジスタＱ４のエミッターはコンデンサ
ーＣ１にも接続されている。トランジスタＱ４のコレク
ターはダイオードＤ３を通して、リセット回路１０５の
ツェナーダイオードＺＤ３と抵抗Ｒ４の共通接続点に接
続され、且つ、ダイオードＤ４を介してトランジスタＱ
５のベースに接続されている。
トランジスタＱ３を備え、トランジスタＱ３のベースは
受光部ＰＣＲ１に、抵抗Ｒ４及びツェナーダイオードＺ
Ｄ３を介して接続されており、且つ、エミッター及びコ
レクターはコンデンサーＣ１及びトランジスタＱ１のベ
ースにそれぞれ接続されている。一方、オフ信号伝達回
路１０３はＮＰＮトランジスタＱ４とＰＮＰトランジス
タＱ５とを有しており、トランジスタＱ４のベースに
は、ツェナーダイオードＺＤ２が接続されると共に、ツ
ェナーダイオードＺＤ２のカソードとトランジスタＱ４
のエミッター間にはコンデンサーＣ２が接続されてい
る。また、トランジスタＱ４のエミッターはコンデンサ
ーＣ１にも接続されている。トランジスタＱ４のコレク
ターはダイオードＤ３を通して、リセット回路１０５の
ツェナーダイオードＺＤ３と抵抗Ｒ４の共通接続点に接
続され、且つ、ダイオードＤ４を介してトランジスタＱ
５のベースに接続されている。
【００３９】更に、ツェナーダイオードＺＤ２とコンデ
ンサーＣ２の共通接続点は、抵抗Ｒ５及びダイオードＤ
２を介して受光部ＰＣＲ１のエミッターに接続される一
方、ダイオードＤ１を介して抵抗Ｒ２にも接続されてい
る。
ンサーＣ２の共通接続点は、抵抗Ｒ５及びダイオードＤ
２を介して受光部ＰＣＲ１のエミッターに接続される一
方、ダイオードＤ１を介して抵抗Ｒ２にも接続されてい
る。
【００４０】図７に示された回路の動作を図８をも併せ
参照して説明する。
参照して説明する。
【００４１】まず、通常の状態では、フォトカップラー
１０１の発光部ＰＣＴ１に電流Ｉ１が流れないため、電
力制御回路１０ａは不動作の状態にある。この状態にお
いて、コンピュータから出力される同期信号等が到来し
なくなると、フォトカップラー１０１の発光部ＰＣＴ１
に図２に示す電流Ｉ１が流れ、受光部ＰＣＲ１に抵抗Ｒ
１を介して電流が流れる。結果として、トランジスタＱ
３のベースへ抵抗Ｒ４を通して電流が流れ、トランジス
タＱ３が導通状態となる。
１０１の発光部ＰＣＴ１に電流Ｉ１が流れないため、電
力制御回路１０ａは不動作の状態にある。この状態にお
いて、コンピュータから出力される同期信号等が到来し
なくなると、フォトカップラー１０１の発光部ＰＣＴ１
に図２に示す電流Ｉ１が流れ、受光部ＰＣＲ１に抵抗Ｒ
１を介して電流が流れる。結果として、トランジスタＱ
３のベースへ抵抗Ｒ４を通して電流が流れ、トランジス
タＱ３が導通状態となる。
【００４２】これと同時に、コンデンサーＣ２にもダイ
オードＤ２及び抵抗Ｒ５を介して電流が流れ、コンデン
サーＣ２の両端電圧が、ツェナーダイオードＺＤ２のツ
ェナー電圧とトランジスタＱ４のベース、エミッター間
電圧の和を越えると、トランジスタＱ４も導通状態とな
る。トランジスタＱ４が導通すると、ダイオードＤ３に
よってトランジスタＱ４に接続されたトランジスタＱ３
は遮断状態となり、他方、ダイオードＤ４を介して接続
されているトランジスタＱ５は導通状態になる。このよ
うに、トランジスタＱ４、Ｑ５が導通状態になると、抵
抗Ｒ２、Ｒ３及びトランジスタＱ５を介して、トランジ
スタＱ１のベースに電流が流れ、トランジスタＱ１、Ｑ
２が導通状態になる。その結果、内部制御回路１１５の
電源電圧Ｖccが低レベルになって、電源コントロール回
路１１は停止状態、即ち、オフモード状態となる。この
オフモード状態はトランジスタＱ１、Ｑ２に抵抗Ｒ２を
介して電流が流れることにより保持される。
オードＤ２及び抵抗Ｒ５を介して電流が流れ、コンデン
サーＣ２の両端電圧が、ツェナーダイオードＺＤ２のツ
ェナー電圧とトランジスタＱ４のベース、エミッター間
電圧の和を越えると、トランジスタＱ４も導通状態とな
る。トランジスタＱ４が導通すると、ダイオードＤ３に
よってトランジスタＱ４に接続されたトランジスタＱ３
は遮断状態となり、他方、ダイオードＤ４を介して接続
されているトランジスタＱ５は導通状態になる。このよ
うに、トランジスタＱ４、Ｑ５が導通状態になると、抵
抗Ｒ２、Ｒ３及びトランジスタＱ５を介して、トランジ
スタＱ１のベースに電流が流れ、トランジスタＱ１、Ｑ
２が導通状態になる。その結果、内部制御回路１１５の
電源電圧Ｖccが低レベルになって、電源コントロール回
路１１は停止状態、即ち、オフモード状態となる。この
オフモード状態はトランジスタＱ１、Ｑ２に抵抗Ｒ２を
介して電流が流れることにより保持される。
【００４３】一方、コンピュータから同期信号等が出力
された場合、図８に示す回路により、フォトカップラー
１０１の発光部ＰＣＴ１に短いパルス電流Ｉ２が図３に
示すように流れ、フォトカップラー１０１の受光部ＰＣ
Ｒ１に抵抗Ｒ１を介して電流が流れる。これにより、ト
ランジスタＱ３のベースに、抵抗Ｒ４、ツェナーダイオ
ードＺＤ３を介して電流が流れ、トランジスタＱ３は導
通し、トランジスタＱ１、Ｑ２は遮断状態となる。
された場合、図８に示す回路により、フォトカップラー
１０１の発光部ＰＣＴ１に短いパルス電流Ｉ２が図３に
示すように流れ、フォトカップラー１０１の受光部ＰＣ
Ｒ１に抵抗Ｒ１を介して電流が流れる。これにより、ト
ランジスタＱ３のベースに、抵抗Ｒ４、ツェナーダイオ
ードＺＤ３を介して電流が流れ、トランジスタＱ３は導
通し、トランジスタＱ１、Ｑ２は遮断状態となる。
【００４４】この時、トランジスタＱ４は抵抗Ｒ５、コ
ンデンサーＣ２、ツェナーダイオードＺＤ２で構成され
る時定数回路より短いパルス電流では導通しないから、
トランジスタＱ１、Ｑ２は導通状態とはならない。この
結果、内部制御回路１１５の電源電圧Ｖccが高レベルと
なり、電源コントロール回路１１が動作を開始し、通常
状態になる。
ンデンサーＣ２、ツェナーダイオードＺＤ２で構成され
る時定数回路より短いパルス電流では導通しないから、
トランジスタＱ１、Ｑ２は導通状態とはならない。この
結果、内部制御回路１１５の電源電圧Ｖccが高レベルと
なり、電源コントロール回路１１が動作を開始し、通常
状態になる。
【００４５】図７のフォトカップラー１０１の発光部に
接続される回路例を図８に示す。図示された回路は図
４、図５、図６で示された回路と同等の機能を有する同
期有無判別回路２０、電力制御回路１０ｅ、及び、ダイ
オードＤ１、Ｄ２、トランジスタＱ１、フォトカップラ
ー１０１の発光部で構成されている。また、電源電圧Ｖ
CC1 はＣＲＴディスプレイ装置の電源から供給されてい
る。
接続される回路例を図８に示す。図示された回路は図
４、図５、図６で示された回路と同等の機能を有する同
期有無判別回路２０、電力制御回路１０ｅ、及び、ダイ
オードＤ１、Ｄ２、トランジスタＱ１、フォトカップラ
ー１０１の発光部で構成されている。また、電源電圧Ｖ
CC1 はＣＲＴディスプレイ装置の電源から供給されてい
る。
【００４６】コンピュータから出力される同期信号等が
なくなると、同期有無判別回路２０の出力端子Ａが高レ
ベルとなり、ダイオードＤ１を介してフォトカップラー
１０１の発光部へ図２に示す電流Ｉ２が与えられ、ＣＲ
Ｔディスプレイ装置への電源供給が停止される。
なくなると、同期有無判別回路２０の出力端子Ａが高レ
ベルとなり、ダイオードＤ１を介してフォトカップラー
１０１の発光部へ図２に示す電流Ｉ２が与えられ、ＣＲ
Ｔディスプレイ装置への電源供給が停止される。
【００４７】再び、同期信号等が入力されると、電力制
御回路１０ｅの出力端子ＢからダイオードＤ２を介して
図３に示される電流Ｉ２が与えられ、ＣＲＴディスプレ
イ装置への電源供給が復旧される。ここで、トランジス
タＱ１０は通常状態において、電源供給が停止される誤
動作を防止する回路である。
御回路１０ｅの出力端子ＢからダイオードＤ２を介して
図３に示される電流Ｉ２が与えられ、ＣＲＴディスプレ
イ装置への電源供給が復旧される。ここで、トランジス
タＱ１０は通常状態において、電源供給が停止される誤
動作を防止する回路である。
【００４８】
【発明の効果】以上述べたように、本発明では、コンピ
ュータの周辺機器等に使用される電源回路のオフ状態に
おける消費電力をトランジスタの自己保持に必要な電力
のみにすることができる。因みに、従来、電源回路のオ
フ状態においても８ワット程度の電力が必要であった
が、本発明では、５ワット程度まで、低減できることが
確認された。また、実施例では、電源コントロール回路
として、ＣＲＴディスプレイ装置の電源回路を制御する
場合について説明したが、本発明はプリンター装置や、
入力信号によって動作が決定される他の装置の電源回路
を制御する場合等にも同様に適用できる。
ュータの周辺機器等に使用される電源回路のオフ状態に
おける消費電力をトランジスタの自己保持に必要な電力
のみにすることができる。因みに、従来、電源回路のオ
フ状態においても８ワット程度の電力が必要であった
が、本発明では、５ワット程度まで、低減できることが
確認された。また、実施例では、電源コントロール回路
として、ＣＲＴディスプレイ装置の電源回路を制御する
場合について説明したが、本発明はプリンター装置や、
入力信号によって動作が決定される他の装置の電源回路
を制御する場合等にも同様に適用できる。
【図１】本発明の一実施例に係る電力供給システムを示
すブロック図である。
すブロック図である。
【図２】図１に示された電力制御回路の動作を説明する
ための波形図である。
ための波形図である。
【図３】図１に示された電力制御回路の他の動作を説明
するための波形図である。
するための波形図である。
【図４】本発明の更に他の実施例に係る電力供給システ
ムを示すブロック図である。
ムを示すブロック図である。
【図５】本発明のもう一つの実施例に係る電力供給シス
テムを示すブロック図である。
テムを示すブロック図である。
【図６】本発明の他の実施例に係る電力制御回路を説明
するためのブロック図である。
するためのブロック図である。
【図７】本発明の他の実施例に係る電力供給システムを
示すブロック図である。
示すブロック図である。
【図８】本発明の更に他の実施例に係る電力供給システ
ムを示すブロック図である。
ムを示すブロック図である。
１０、１０ａ、１０ｂ、１０ｃ、１０ｄ 電力制
御回路 １１ 電源コ
ントロール回路 １０１、１０２ フォト
カップラー １０３ オフ信
号伝達回路 １０４ オフ状
態保持回路 １０５ リセッ
ト回路 Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑａ、Ｑｂ、Ｑｃ、Ｑ
A 、ＱB 、ＱCトランジスタ
御回路 １１ 電源コ
ントロール回路 １０１、１０２ フォト
カップラー １０３ オフ信
号伝達回路 １０４ オフ状
態保持回路 １０５ リセッ
ト回路 Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑａ、Ｑｂ、Ｑｃ、Ｑ
A 、ＱB 、ＱCトランジスタ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−55826（ＪＰ，Ａ) 特開 平２−1009（ＪＰ，Ａ) 特開 昭58−33736（ＪＰ，Ａ) 特開 平２−65658（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 1/26 - 1/32
Claims (5)
- 【請求項１】 入力信号を発生する信号発生源と、予め
定められた動作を行う動作回路との間に設けられ、該入
力信号の到来に応じて、前記動作回路をオンすると共
に、前記入力信号の遮断に応じて、前記動作回路をオフ
する電力制御回路において、前記入力信号の到来及び遮
断を検出する検出回路と、前記入力信号の到来の際に、
前記動作回路をオン状態にし、且つ、前記入力信号の遮
断の際に、自己保持状態を形成して、前記動作回路をオ
フ状態にする保持回路とを有し、該保持回路は、直流電源の一方の出力端子と前記動作回
路との接続点から前記直流電源の他方の出力端子に至る
回路中に設けられたサイリスタを有し、該サイリスタの
ゲートは、前記入力信号の遮断により入力されるパルス
によってオンとなる第１のトランジスタを介して前記接
続点に接続されるとともに、前記入力信号の供給により
入力されるパルスによってオンとなる第２のトランジス
タを介して前記直流電源の他方の出力端子に接続された
ことを特徴とする電力制御回路。 - 【請求項２】 請求項１において、前記検出回路は、前
記入力信号の到来に応答してオン状態となるフォトカッ
プラーのような絶縁素子を備え、前記保持回路は、前記
フォトカップラーのオン状態によって、自己保持状態と
なるサイリスタ回路を備えていることを特徴とする電力
制御回路。 - 【請求項３】 入力信号を発生する信号発生源と、前記
信号発生源に接続された電力制御回路と、該電力制御回
路に接続された動作回路とを備え、前記電力制御回路
は、前記入力信号の到来及び遮断を検出する検出回路
と、前記入力信号の到来の際に、前記動作回路をオン状
態にし、且つ、前記入力信号の遮断の際に、自己保持状
態を形成して、前記動作回路をオフ状態にする保持回路
とを有し、該保持回路は、直流電源の一方の出力端子と前記動作回
路との接続点から前記直流電源の他方の出力端子に至る
回路中に設けられたサイリスタを有し、該サイリスタの
ゲートは、前記入力信号の遮断により入力されるパルス
によってオンとなる第１のトランジスタを介して前記接
続点に接続されるとともに、前記入力信号の供給により
入力されるパルスによってオンとなる第２のトランジス
タを介し て前記直流電源の他方の出力端子に接続された
ことを特徴とする電力供給システム。 - 【請求項４】 請求項３において、前記動作回路は、デ
ィスプレイ装置に電源を供給する回路であり、且つ、前
記入力信号は前記ディスプレイ装置の水平同期信号及び
垂直同期信号のうちの少なくとも一方であることを特徴
とする電力供給システム。 - 【請求項５】 請求項３において、前記動作回路は、プ
リンターを制御するプリンター制御回路であり、且つ、
前記入力信号は前記プリンター制御回路に供給されるプ
リンター制御信号であることを特徴とする電力供給シス
テム。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26713694A JP3294020B2 (ja) | 1994-10-31 | 1994-10-31 | 電力制御回路及び電力供給システム |
| MYPI95003248A MY113323A (en) | 1994-10-31 | 1995-10-27 | Power supply system capable of reducing power consumption during interruption of an external input signal given to an operating circuit |
| AU34540/95A AU699305B2 (en) | 1994-10-31 | 1995-10-30 | Power supply system capable of reducing power consumption during interruption of an external input signal given to an operating circuit |
| DE69532667T DE69532667T2 (de) | 1994-10-31 | 1995-10-30 | Stromversorgungsanordnung zur Reduzierung des Leistungsverbrauchs während der Unterbrechung eines externen Eingabesignals an einer Steuerungsschaltung |
| EP95307710A EP0709764B1 (en) | 1994-10-31 | 1995-10-30 | Power supply system capable of reducing power consumption during interruption of an external input signal given to an operating circuit |
| US08/550,862 US5936620A (en) | 1994-10-31 | 1995-10-31 | Power supply system capable of reducing power consumption during interruption of an external input signal given to an operating circuit |
| US09/330,010 US6407734B1 (en) | 1994-10-31 | 1999-06-11 | Power supply system capable of reducing power consumption during interruption of an external input signal given to an operating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26713694A JP3294020B2 (ja) | 1994-10-31 | 1994-10-31 | 電力制御回路及び電力供給システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08129437A JPH08129437A (ja) | 1996-05-21 |
| JP3294020B2 true JP3294020B2 (ja) | 2002-06-17 |
Family
ID=17440585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26713694A Expired - Fee Related JP3294020B2 (ja) | 1994-10-31 | 1994-10-31 | 電力制御回路及び電力供給システム |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5936620A (ja) |
| EP (1) | EP0709764B1 (ja) |
| JP (1) | JP3294020B2 (ja) |
| AU (1) | AU699305B2 (ja) |
| DE (1) | DE69532667T2 (ja) |
| MY (1) | MY113323A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2313027B (en) | 1996-05-08 | 2000-03-22 | Icl Systems Ab | Video display unit |
| JP2002231470A (ja) * | 2001-02-05 | 2002-08-16 | Pioneer Electronic Corp | 発光ダイオード駆動回路 |
| US8126348B2 (en) | 2006-02-06 | 2012-02-28 | Samsung Electronics Co., Ltd. | Printing apparatus to reduce power consumption and control method thereof |
| US7852645B2 (en) * | 2007-12-12 | 2010-12-14 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Circuit and associated method for reducing power consumption in a power transformer |
| DE202008005537U1 (de) | 2008-03-17 | 2008-07-24 | Maxdata International Gmbh | Monitor für einen PC und mit mindestens einem Steckverbinder für ein Videosignal |
| TWI404287B (zh) * | 2009-11-20 | 2013-08-01 | Delta Electronics Inc | 可減少電源損耗之電容能量洩放電路及其電源供應電路 |
| KR101734191B1 (ko) | 2010-04-15 | 2017-05-12 | 코웨이 주식회사 | 절전 제어 장치 및 시스템 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01257893A (ja) * | 1988-04-07 | 1989-10-13 | Mitsubishi Electric Corp | 電源装置 |
| US5079410A (en) * | 1991-01-25 | 1992-01-07 | General Electric Company | Power control system adaptable to a plurality of supply voltages |
| KR940007161Y1 (ko) * | 1992-09-01 | 1994-10-14 | 김덕우 | 컴퓨터용 모니터의 전원제어장치 |
| US5335168A (en) * | 1993-01-13 | 1994-08-02 | Compaq Computer Corporation | Computer system with power-down mode for monitor |
| US5375245A (en) * | 1993-02-22 | 1994-12-20 | Tandberg Data A/S | Apparatus for automatically reducing the power consumption of a CRT computer monitor |
| US5616988A (en) * | 1994-08-19 | 1997-04-01 | Hyundai Electronics Industries Co., Ltd. | High energy-saving circuit for a display apparatus |
-
1994
- 1994-10-31 JP JP26713694A patent/JP3294020B2/ja not_active Expired - Fee Related
-
1995
- 1995-10-27 MY MYPI95003248A patent/MY113323A/en unknown
- 1995-10-30 EP EP95307710A patent/EP0709764B1/en not_active Expired - Lifetime
- 1995-10-30 AU AU34540/95A patent/AU699305B2/en not_active Ceased
- 1995-10-30 DE DE69532667T patent/DE69532667T2/de not_active Expired - Lifetime
- 1995-10-31 US US08/550,862 patent/US5936620A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0709764B1 (en) | 2004-03-10 |
| DE69532667D1 (de) | 2004-04-15 |
| MY113323A (en) | 2002-01-31 |
| EP0709764A3 (en) | 1996-07-10 |
| US5936620A (en) | 1999-08-10 |
| EP0709764A2 (en) | 1996-05-01 |
| AU3454095A (en) | 1996-05-09 |
| AU699305B2 (en) | 1998-12-03 |
| DE69532667T2 (de) | 2005-02-17 |
| JPH08129437A (ja) | 1996-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3784838B2 (ja) | スイッチ電源 | |
| US4937731A (en) | Power supply with automatic input voltage doubling | |
| EP1552372B1 (en) | Bus controlled power switch | |
| KR100465577B1 (ko) | 보조 전원 장치용 고속 리셋 회로 | |
| JP3880071B2 (ja) | 電源 | |
| JP4050325B2 (ja) | 電流及び電圧検出回路 | |
| KR100522017B1 (ko) | 스위칭 전원 장치용 오류 제어 회로 | |
| JP2531812B2 (ja) | 電源異常監視回路 | |
| JP3294020B2 (ja) | 電力制御回路及び電力供給システム | |
| US5714843A (en) | CRT spot killer circuit responsive to loss of vertical synchronizing signal | |
| US6407734B1 (en) | Power supply system capable of reducing power consumption during interruption of an external input signal given to an operating circuit | |
| JP2002062903A (ja) | 制御装置 | |
| US20040160716A1 (en) | Power supply detection circuit | |
| KR950007457A (ko) | 핫 스타트 플레쉬 현상을 방지하기 위한 자동 키네스코프 바이어스 장치 | |
| JP2003348490A (ja) | 電源フィードバック回路 | |
| KR0114761Y1 (ko) | 정전판단회로버 | |
| JPH04308415A (ja) | 電源異常監視回路 | |
| KR950000438Y1 (ko) | 컴퓨터 주변기기의 전원 제어장치 | |
| KR920002448Y1 (ko) | 스탠바이 동작회로 | |
| JPH1123045A (ja) | 空気調和装置のデータ通信装置 | |
| KR20000035146A (ko) | 스위칭-모드 전원 장치를 위한 보호 회로 | |
| JP2001118165A (ja) | 防災監視盤の電源切換回路 | |
| KR100327007B1 (ko) | 전원공급장치 | |
| JPS6138303Y2 (ja) | ||
| JP2838001B2 (ja) | 信号伝送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020219 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080405 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080405 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090405 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100405 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110405 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120405 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120405 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130405 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130405 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130405 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140405 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |