JP3292894B2 - 集積化受光回路 - Google Patents

集積化受光回路

Info

Publication number
JP3292894B2
JP3292894B2 JP13237193A JP13237193A JP3292894B2 JP 3292894 B2 JP3292894 B2 JP 3292894B2 JP 13237193 A JP13237193 A JP 13237193A JP 13237193 A JP13237193 A JP 13237193A JP 3292894 B2 JP3292894 B2 JP 3292894B2
Authority
JP
Japan
Prior art keywords
layer
collector
semiconductor layer
semiconductor
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13237193A
Other languages
English (en)
Other versions
JPH06326120A (ja
Inventor
松岡　　裕
栄一 佐野
賢二 栗島
裕樹 中島
忠夫 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP13237193A priority Critical patent/JP3292894B2/ja
Priority to US08/241,189 priority patent/US5557117A/en
Publication of JPH06326120A publication Critical patent/JPH06326120A/ja
Application granted granted Critical
Publication of JP3292894B2 publication Critical patent/JP3292894B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/11—Devices sensitive to infrared, visible or ultraviolet radiation characterised by two potential barriers, e.g. bipolar phototransistors
    • H01L31/1105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by two potential barriers, e.g. bipolar phototransistors the device being a bipolar phototransistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Bipolar Transistors (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、ヘテロ接合バイポー
ラトランジスタ及びヘテロ接合バイポーラトランジスタ
とＰｉｎ型フォトダイオードよりなる集積化受光回路に
関するものである。
【０００２】
【従来の技術】ヘテロ接合バイポーラトランジスタは、
ベース層よりもバンドギャップの大きい半導体をエミッ
タ層に使用したものであり、ベース層となる半導体の不
純物濃度を高くしてもエミッタ注入効率を大きく保て
る。ヘテロ接合バイポーラトランジスタはこのような利
点を有し、ホモ接合バイポーラトランジスタよりも高速
動作が可能である。ヘテロ接合バイポーラトランジスタ
として、ｎｐｎ型ＩｎＰ／ＩｎＧａＡｓ系のものが挙げ
られる。
【０００３】図４は、従来のヘテロ接合バイポーラトラ
ンジスタのエネルギーバンド構造と層構成とを示す構成
図である。このヘテロ接合バイポーラトランジスタは、
半絶縁性ＩｎＰ基板上に形成されたｎ型不純物を高濃度
に含むＩｎＧａＡｓからなるコレクタコンタクト層５２
と、コレクタコンタクト層５２上に形成されたｎ型不純
物を含むＩｎＧａＡｓからなるコレクタ層５７と、コレ
クタ層５７上に形成されたｐ型不純物を高濃度に含むＩ
ｎＧａＡｓからなるベース層５８と、ベース層５８上に
形成されたｎ型不純物を含むＩｎＰからなるエミッタ層
５９と、エミッタ層５９上に形成されたｎ型不純物を高
濃度に含むＩｎＧａＡｓからなるエミッタコンタクト層
６０とから構成されている。なお、コレクタコンタクト
層５２，ベース層５８，エミッタコンタクト層６０とに
はそれぞれコレクタ電極，ベース電極，エミッタ電極が
形成され、これらは例えば、Ｔｉ／Ｐｔ／Ａｕから構成
されている。
【０００４】また、上述のヘテロ接合バイポーラトラン
ジスタのベース層、コレクタ層、コレクタコンタクト層
を用いて、Ｐｉｎ型フォトダイオードを形成することが
できる。したがって、同一の基板上にヘテロ接合バイポ
ーラトランジスタとＰｉｎフォトダイオードとを形成
し、Ｐｉｎ型フォトダイオードとヘテロ接合バイポーラ
トランジスタとの集積回路を製造できる（文献： K.D.P
edrotti,N.H.Sheng,R.L.Pierson,Jr.,C.W.Farley,M.J.R
osker and M.F.Chang,"Monolithic ultrahigh-speed Ga
As HBT optical integrated receivers",Tsch.Dig.1991
GaAs IC Symp.,pp.205-208）。
【０００５】図５は、従来のヘテロ接合バイポーラトラ
ンジスタとＰｉｎ型フォトダイオードとの集積化受光回
路の構成を示す断面図である。同図において、５１は半
絶縁性ＩｎＰからなる基板、５２ａはｎ型不純物を高濃
度に含むＩｎＧａＡｓからなるｎ型層、５７ａはｎ型不
純物を含むＩｎＧａＡｓからなる中間層、５８ａはｐ型
不純物を高濃度に含むＩｎＧａＡｓからなるｐ型層であ
るこの、ｎ型層５２ａと中間層５７ａとｐ型層５８ａと
でＰｉｎ型フォトダイオードが形成されている。
【０００６】また、６１はエミッタコンタクト層６０上
に形成されたエミッタ電極、６２はベース層５８上に形
成されたベース電極、６３はコレクタコンタクト層５２
上に形成されたコレクタ電極であり、６２ａはｐ型層５
８ａ上に形成されたオーミック電極、６３ａはｎ型層５
２ａ上に形成されたオーミック電極である。そして、他
の符号は図４と同様であり、同一基板上にヘテロ接合バ
イポーラトランジスタとフォトダイオードとが形成され
ている。
【０００７】図５において、コレクタコンタクト層５２
とｎ型層５２ａ，コレクタ層５７と中間層５７ａ，ベー
ス層５８とｐ型層５８ａとは、それぞれ同時にエピタキ
シャル成長により形成される。また、ベース電極６２と
オーミック電極６２ａ、コレクタ電極６３とオーミック
電極６３ａともそれぞれ同時に形成される。
【０００８】ここで、コレクタをバリスティック・コレ
クション・トランジスタ（Ｂａｌｌｉｓｔｉｃ Ｃｏｌ
ｌｅｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒ，以下ＢＴＣと
いう）構造とすることで、トランジスタの動作速度を上
げることができる。トランジスタ自体の動作速度を上げ
るためには、コレクタ中のキャリアの走行時間を短縮す
ることが必要であり、これを実現するための構造の一つ
として、ＢＴＣ構造が提案され、公知となっている（文
献：T.Ishibashi and Y.Yamauchi,"A possible near-ba
llistic collection in AlGaAs/GaAs HBT with a modif
iedcollector structure,"IEEE Trans.Electron Device
s,vol.35,pp.401-404,1988）。
【０００９】このＢＣＴ構造は、図６に示すように、導
電性不純物を含まないＩｎＧａＡｓ層５７ｂと、ｐ型不
純物を高濃度に含むＩｎＧａＡｓ層５７ｃと、ｎ型不純
物を高濃度に含むＩｎＧａＡｓ層５７ｄとから、図４に
おけるコレクタ層５７を形成したものである。そして、
ＩｎＧａＡｓ層５７ｃとＩｎＧａＡｓ層５７ｄとでｐｎ
接合を形成することで、コレクタ／コレクタコンタクト
層の境界付近のポテンシャルの変化を急峻にしている。
このようにすることにより、ベース層５８からコレクタ
コンタクト層５２へと伝導帯のΓ帯を移動している電子
が、このΓ帯より上のエネルギー準位にあるＬ帯に移動
する量が減少し、結果としてコレクタ中の電子の走行時
間が短縮される。
【００１０】
【発明が解決しようとする課題】従来は、以上のように
構成されていたので、コレクタ耐圧が小さく集積化回路
では高速動作をさせることができないという問題があっ
た。ヘテロ接合バイポーラトランジスタを用いて高速で
動作する集積回路を形成するためには、素子自体の動作
速度を上げることが必要である。そして、形成した集積
回路を動作させるために必要な電圧に耐えられるよう
に、エミッタ／コレクタ間の耐圧を充分に大きく確保す
ることが必要である。図４に示した、従来構造によるヘ
テロ接合バイポーラトランジスタでは、動作状態におい
て急峻な電界がかかるコレクタ／コレクタコンタクト層
境界近傍の半導体層が、バンドギャップエネルギーの小
さい半導体からなり、コレクタ耐圧が小さい。
【００１１】特に、図４に示すように、ＩｎＧａＡｓを
コレクタとするヘテロ接合バイポーラトランジスタで
は、ＩｎＧａＡｓのバンドギャップエネルギーが０．７
６ｅＶと小さく電流増幅係数が大きい。このため、エミ
ッタを接地してコレクタ／エミッタ間に流す電流を高く
した状態でのコレクタ耐圧が極めて小さい。したがっ
て、例えば、エミッタカップルドロジックの構成で論理
ゲートを形成して高速性を引き出すための高電流動作を
させることができなかった。
【００１２】また、ヘテロ接合バイポーラトランジスタ
のベース層、コレクタ層、コレクタコンタクト層を利用
して、同一の半導体基板上にＰｉｎ型フォトダイオード
を形成した集積回路では、入射光に対するフォトダイオ
ードの光励起電流の応答速度を上げることが困難である
という問題があった。これは、入射光が中間層よりも深
くｎ型層まで進入して、ｎ型層深部でも電子及び正孔の
キャリア対を生成させ、その正孔がフォトダイオードの
光励起電流に寄与するためである。すなわち、コレクタ
コンタクト層（ｎ型層）深部で生成された正孔がベース
層まで拡散またはドリフトによって移動する時間が、フ
ォトダイオードの応答速度を律速するためである。
【００１３】かかる状況では、仮にヘテロ接合バイポー
ラトランジスタを用いて高速で動作する電子回路が実現
され、かつ同一基板上にフォトダイオードも形成されて
集積化受光回路が実現できたとしても、フォトダイオー
ドの応答速度が遅いために集積回路の動作速度を上げる
ことは困難であった。そして、トランジスタ自体の動作
速度を早くするための従来のＢＣＴ構造では、コレクタ
層／コレクタコンタクト層の境界付近でより急峻なポテ
ンシャル変化を形成したエネルギーバンドを構成してい
るため、前述のコレクタ耐圧の問題が一層激しくなって
いた。
【００１４】この発明は、以上のような問題点を解消す
るためになされたものであり、ヘテロ接合バイポーラト
ランジスタの動作を高速化し、かつコレクタ耐圧を大き
くすることで同一基板上に形成されたＰｉｎ型フォトダ
イオードとヘテロ接合バイポーラトランジスタからなる
集積化受光回路の動作を、高速にすることを目的とす
る。
【００１５】この発明の集積化受光回路は、半導体基板
上に形成された第１導電型の第１の半導体層からなるコ
レクタコンタクト層と、第２の半導体層，第２の半導体
層より不純物濃度が高い第２導電型の第３の半導体層，
第１と第２の半導体層よりもバンドギャップエネルギー
が大きく第２の半導体層より不純物濃度が高い第１導電
型の第４の半導体層とから構成されて、第４の半導体
層，第３の半導体層，第２の半導体層の順にコレクタコ
ンタクト層上に積層されたコレクタ領域と、コレクタ領
域上に形成された第２導電型の第５の半導体層からなる
ベース層と、ベース層上に形成された第１導電型の半導
体層からなるエミッタ層とを有するヘテロ接合バイポー
ラトランジスタとＰｉｎ型フォトダイオードとが同一の
半導体基板上に形成されている。
【００１６】加えて、上記Ｐｉｎ型フォトダイオードが
半導体基板上に形成された第１の半導体層からなる第１
導電型層と、第１導電型層上に第４の半導体層と第３の
半導体層と第２の半導体層とがこの順に積層された中間
層と、中間層上に形成された第５の半導体層からなる第
２導電型層とを有することを特徴とする。
【００１７】
【作用】コレクタ領域の急峻なポテンシャル変化をする
領域のバンドギャップエネルギーが大きく、コレクタ領
域のほぼ全域で電子はエネルギーの低い伝導帯を走行す
る。また、同一の基板上に集積化されるＰｉｎ型フォト
ダイオードは、ヘテロ接合バイポーラトランジスタと同
時に形成され、Ｐｉｎ型フォトダイオードの中間層がヘ
テロ接合バイポーラトランジスタのコレクタ領域と同じ
層構成となり、入射光に対するＰｉｎ型フォトダイオー
ドの光励起電流に対して第１導電型層で生成される第２
の導電型のキャリアが寄与する電流が小さくなる。
【００１８】
【実施例】以下この発明の実施例を図を参照して説明す
る。図１は、この発明におけるヘテロ接合バイポーラト
ランジスタのエネルギーバンド構造と層構成とを示す構
成図である。同図において、２は半絶縁性ＩｎＰ基板上
のｎ型不純物を高濃度に含むＩｎＧａＡｓからなるコレ
クタコンタクト層、３はｎ型不純物を含むＩｎＰからな
るコレクタ層（第４の半導体層）、４はｎ型の不純物を
高濃度に含むＩｎＧａＡｓからなる薄いコレクタ層、５
は導電性不純物を含まないＩｎＧａＡｓからなる薄いコ
レクタ層、６はｐ型の不純物を高濃度に含むＩｎＧａＡ
ｓからなる薄いコレクタ層（第３の半導体層）、７は導
電性不純物を含まないＩｎＧａＡｓからなるコレクタ層
（第２の半導体層）である。
【００１９】また、８はｐ型の不純物を高濃度に含むＩ
ｎＧａＡｓからなるベース層、９はｎ型の不純物を含む
ＩｎＰからなるエミッタ層、１０はｎ型の不純物を高濃
度に含むＩｎＧａＡｓからなるエミッタコンタクト層で
ある。なお、１１は伝導帯の不連続、１２は価電子帯の
不連続である。
【００２０】ここで、ＩｎＧａＡｓからなる薄いコレク
タ層４，５はＩｎＧａＡｓとＩｎＰのヘテロ接合界面に
形成される伝導帯の不連続１１の影響を低減させる。す
なわち、不連続１１がコレクタ層７から連続して存在し
た場合、ベース層８からコレクタコンタクト層２側を望
んだときの電子に対する障壁となる。ここに、薄いコレ
クタ層４，５を挿入することで、不連続１１のエネルギ
ー準位を下げることができ、電子に対する障壁を低くす
る効果がある。さらに、薄いコレクタ層５は、薄いコレ
クタ層６と薄いコレクタ層４との不純物原子が、結晶成
長中あるいは素子製作工程中に互いに拡散して、このｐ
ｎ接合が崩れてしまうのを抑制する効果がある。
【００２１】図１（ａ）に示すように、この構造では、
コレクタ中の急峻なポテンシャル変化を、バンドギャッ
プエネルギーの大きいＩｎＰ（コレクタ層３）に設定し
てあり、これによりコレクタ耐圧が確保できる。また、
コレクタの多層構造をＢＣＴ構造となるようにして、コ
レクタ層７の中の電圧降下を、ＩｎＧａＡｓの伝導帯の
一つであるΓ帯と他の伝導帯の一つであるＬ帯とのエネ
ルギー差である０．５５ｅＶ以下としている。これによ
りコレクタ中のほとんどの領域において、電子はΓ帯を
走行するので、コレクタ中の電子の走行時間が短縮され
る。
【００２２】以上示したように、この実施例１のヘテロ
接合バイポーラトランジスタは、コレクタがＢＣＴ構造
となり、コレクタにおけるキャリアの移動時間が短縮さ
れる。そして、強電界がかかるコレクタ／コレクタコン
タクト層境界近傍が、バンドギャップエネルギーの大き
い半導体層で構成されるため、コレクタ耐圧が大幅に増
大される。
【００２３】なお上述では、コレクタ層７に導電性不純
物を含まないＩｎＧａＡｓを用いたが、これに限るもの
ではない。ベース層８のｐ型ＩｎＧａＡｓよりも低濃度
のｎ型もしくはｐ型の不純物を含んだＩｎＧａＡｓ用い
てコレクタ層７を形成しても良い。また、コレクタ層７
とベース層８との間に、ｎ型不純物を高濃度に含むＩｎ
ＧａＡｓからなる層を挿入して、トランジスタの高電流
密度動作における空間電荷によるベースの広がり効果を
制御するようにしても良い。そして、コレクタコンタク
ト層２をＩｎＰから形成するなど本発明の趣旨を損なわ
ない範囲で層の構成を変更しても良いことはいうまでも
ない。
【００２４】図２は、この発明におけるヘテロ接合バイ
ポーラトランジスタの他の形態によるエネルギーバンド
構造と層構成とを示す構成図である。同図において、２
２はｎ型不純物を高濃度に含むＧａＡｓからなるコレク
タコンタクト層、２３はｎ型不純物を含むＡｌＧａＡｓ
かなるコレクタ層、２６はｐ型不純物を高濃度に含むＧ
ａＡｓからなる薄いコレクタ層、２７は導電性不純物を
含まないＧａＡｓからなるコレクタ層、２８はｐ型不純
物を高濃度に含むＡｌＧａＡｓからなるベース層、２９
はｎ型不純物を含むＡｌＧａＡｓからなるエミッタ層で
ある。
【００２５】コレクタ層２３は、層中のＡｌの組成比を
変化させてある。すなわち、コレクタ層２３のコレクタ
コンタクト層２２との境界付近ではＡｌの組成比は０
％、コレクタ層２３の中央部ではＡｌの組成比は３０
％、コレクタ層２３の薄いコレクタ層２６との境界付近
ではＡｌの組成比は０％であり、これらが連続的に変化
している。
【００２６】また、ベース層２８，エミッタ層２９にお
いても、層中のＡｌの組成比を変化させてある。すなわ
ち、ベース層２８のコレクタ層２７との境界付近ではＡ
ｌの組成比が０％、ベース層２８のエミッタ層との境界
付近ではＡｌの組成比が１２％であり、これが連続的に
変化している。そして、エミッタ層２９ではベース層２
８との境界付近ではＡｌの組成比が１２％である状態よ
り、ベース層２８から離れるにしたがってＡｌの組成比
が３０％へと連続的に変化している。
【００２７】ＡｌＧａＡｓは、Ａｌ組成比によってその
バンドギャップエネルギーも変化し、Ａｌに組成比が大
きいほどバンドギャップエネルギーも大きい。したがっ
て、コレクタ層２３内で上述のようにＡｌの組成比を変
化させることにより、図２（ａ）に示すように、コレク
タ層２３において大きなバンドギャップエネルギーの領
域が形成され、コレクタ耐圧を向上させることができ
る。また、コレクタ層２７における電圧降下を０．３ｅ
Ｖ以下にしてるので、これが伝導帯のΓ帯とよりエネル
ギー準位の高いＬ帯とのエネルギー差より小さく（ＢＣ
Ｔ構造）、実施例１と同様の効果を奏する。また、この
実施例２においても、コレクタ層２７にｎ型またはｐ型
の不純物をベース層２８よりも低濃度に含ませてもよ
く、エミッタコンタクト層をエミッタ層上に形成したり
するなどの変化をさせてもよい。
【００２８】図３は、この発明の一形態における集積化
受光回路の構成を示す断面図である。同図において、１
は半絶縁性ＩｎＰからなる基板、２ａはｎ型不純物を高
濃度に含むＩｎＧａＡｓからなるｎ型層、３ａはｎ型不
純物を含むＩｎＰからなる中間層、４ａはｎ型の不純物
を高濃度に含むＩｎＧａＡｓからなる薄い中間層、５ａ
は導電性不純物を含まないＩｎＧａＡｓからなる薄い中
間層、６ａはｐ型の不純物を高濃度に含むＩｎＧａＡｓ
からなる薄い中間層、７ａは導電性不純物を含まないＩ
ｎＧａＡｓからなる中間層、８ａはｐ型不純物を高濃度
に含むＩｎＧａＡｓからなるｐ型層である。
【００２９】また、１３はエミッタコンタクト層１０上
に形成されたエミッタ電極、１４はベース層８上に形成
されたベース電極、１５はコレクタコンタクト層２上に
形成されたコレクタ電極であり、１４ａはｐ型層８ａ上
に形成されたオーミック電極、１５ａはｎ型層２ａ上に
形成されたオーミック電極である。この、ｎ型層２ａと
中間層３ａと薄い中間層４ａ〜６ａと中間層７ａとｐ型
層８ａとでＰｉｎ型フォトダイオードが形成され、同一
基板上にヘテロ接合バイポーラトランジスタとＰｉｎ型
フォトダイオードとが形成される。なお、図中の他の符
号は図１と同様である。
【００３０】図３において、コレクタコンタクト層２と
ｎ型層２ａ，コレクタ層３と中間層３ａ，薄いコレクタ
層４と薄い中間層４ａ，薄いコレクタ層５と薄い中間層
５ａ，薄いコレクタ層６と薄い中間層６ａ，コレクタ層
７と中間層７ａ，ベース層８とｐ型層８ａとは、それぞ
れ同時に形成される。また、ベース電極１４とオーミッ
ク電極１４ａ、コレクタ電極１５とオーミック電極１５
ａもそれぞれ同時に形成される。
【００３１】この集積化受光回路では、基板１上にコレ
クタコンタクト層２となるｎ型不純物が高濃度に含まれ
るＩｎＧａＡｓから、エミッタコンタクト層１０となる
ｎ型不純物が高濃度に含まれるＩｎＧａＡｓまでを、順
次エピタキシャル成長により堆積形成し、これらをフォ
トレジストによるマスクを用いて所定の領域をエッチン
グすることにより形成する。例えば、図３（ｂ）に示
す、ヘテロ接合バイポーラトランジスタのエミッタコン
タクト層１０，エミッタ層９の領域形成は、この領域を
フォトレジストなどのパターンをマスクとして被覆して
エッチングすることにより形成する。
【００３２】このエミッタコンタクト層１０とエミッタ
層９の形成時に、図３（ａ）に示すＰｉｎ型フォトダイ
オードでは、マスクなどを形成せずにこの領域を露出さ
せておくことにより、ｐ型層８ａ全面が露出した状態と
なる。この後、ヘテロ接合バイポーラトランジスタを形
成するための工程を、Ｐｉｎ型フォトダイオードを形成
する領域にも行えば、ヘテロ接合バイポーラトランジス
タとＰｉｎ型フォトダイオードとが基板１上に同時に形
成される。
【００３３】この実施例のＰｉｎ型フォトダイオードで
は、中間層３ａはバンドギャップエネルギーの大きいＩ
ｎＰから形成されており、ｎ型層２ａはバンドギャップ
エネルギーの小さいＩｎＧａＡｓから形成されている。
従って、両者のヘテロ接合面には、図１（ａ）に示した
ように、価電子帯の不連続１２が形成されている。この
不連続１２は、Ｐｉｎ型フォトダイオードの光励起によ
り生成された正孔の中で、中間層３ａより深い領域の正
孔に対して障壁として働くので、中間層で生成された正
孔はこのＰｉｎ型フォトダイオードの光励起電流には寄
与しない。
【００３４】例えば、この実施例のＰｉｎ型フォトダイ
オードへの入射光として１．３μｍ帯の光を用いれば、
中間層３ａの中では電子・正孔対を生成させない。従っ
て、このＰｉｎ型フォトダイオードの応答速度を従来よ
り大幅に向上することができる。なお、この集積化受光
回路に実施例２で示した構成を用いても同様な効果を奏
することはいうまでもない。
【００３５】
【発明の効果】以上説明したように、この発明によれ
ば、電子のコレクタ移動時間が短縮され、同時にコレク
タ耐圧が大幅に増大するという効果がある。従って、こ
の発明の集積化受光回路では、バイポーラトランジスタ
は、超高速・高周波集積回路用トランジスタ、あるいは
高周波電力増幅用トランジスタとして様々の応用が可能
となり、また、Ｐｉｎ型フォトダイオードの応答速度が
早くなるという効果がある。従って、集積化受光回路の
動作が早くなる。また、Ｐｉｎ型フォトダイオードが、
その形成のために特別なことをすること無く、ヘテロバ
イポーラトランジスタの形成と同様に、かつ同時に形成
できる。
【図面の簡単な説明】
【図１】この発明の１実施例であるヘテロ接合バイポー
ラトランジスタのエネルギーバンド構造と層構成とを示
す構成図である。
【図２】この発明の第２の実施例であるヘテロ接合バイ
ポーラトランジスタのエネルギーバンド構造と層構成と
を示す構成図である。
【図３】この発明における第３の実施例である集積化受
光回路の構成を示す断面図である。
【図４】従来のヘテロ接合バイポーラトランジスタのエ
ネルギーバンド構造と層構成とを示す構成図である。
【図５】従来のヘテロ接合バイポーラトランジスタとＰ
ｉｎ型フォトダイオードとの集積化受光回路の構成を示
す断面図である。
【図６】コレクタにＢＴＣ構造を用いた従来のヘテロ接
合バイポーラトランジスタのエネルギーバンド構造と層
構成とを示す構成図である。
【符号の説明】
２ コレクタコンタクト層 ３ コレクタ層 ４，５，６ 薄いコレクタ層 ７ コレクタ層 ８ ベース層 ９ エミッタ層 １０ エミッタコンタクト層 １１，１２ 不連続
フロントページの続き (72)発明者 中島 裕樹 東京都千代田区内幸町１丁目１番６号 日本電信電話株式会社内 (72)発明者 石橋 忠夫 東京都千代田区内幸町１丁目１番６号 日本電信電話株式会社内 (56)参考文献 特開 平４−127534（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/331 H01L 29/205 H01L 29/73 H01L 31/10

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 ヘテロ接合バイポーラトランジスタとＰ
    ｉｎ型フォトダイオードとが同一半導体基板上に形成さ
    れた集積化受光回路であって、 前記ヘテロ接合バイポーラトランジスタは、 前記半導体基板上に形成された第１導電型の第１の半導
    体層からなるコレクタコンタクト層と、 第２の半導体層と，前記第２の半導体より不純物濃度が
    高い第２導電型の第３の半導体層と，前記第１と第２の
    半導体よりもバンドギャップエネルギーが大きく前記第
    ２の半導体層より不純物濃度が高い第１導電型の第４の
    半導体層とから構成されて、前記第４の半導体層，第３
    の半導体層，第２の半導体層の順に前記コレクタコンタ
    クト層上に積層されたコレクタ領域と、 前記コレクタ領域上に形成された第２導電型の第５の半
    導体層からなるベース層と、 前記ベース層上に形成された第１導電型の半導体層から
    なるエミッタ層と を有し、 前記Ｐｉｎ型フォトダイオードは、 前記半導体基板上に形成された前記第１の半導体層から
    なる第１導電型層と、 前記第１導電型層上に前記第４の半導体層と第３の半導
    体層と第２の半導体層とがこの順に積層された中間層
    と、 前記中間層上に形成された前記第５の半導体層からなる
    第２導電型層と を有することを特徴とする集積化受光回
    路。
  2. 【請求項２】 請求項１記載の集積化受光回路におい
    て、 前記第１の半導体層が前記第５の半導体層よりも不純物
    濃度が低く第１導電型であることを特徴とする集積化受
    光回路。
  3. 【請求項３】 請求項１記載の集積化受光回路におい
    て、 前記第１の半導体層が前記第５の半導体層よりも不純物
    濃度が低く第２導電型であることを特徴とする集積化受
    光回路。
  4. 【請求項４】 請求項１記載の集積化受光回路におい
    て、 前記第３の半導体層のバンドギャップエネルギーが、こ
    の層の中心部で極大と なることを特徴とする集積化受光
    回路。
JP13237193A 1993-05-12 1993-05-12 集積化受光回路 Expired - Fee Related JP3292894B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP13237193A JP3292894B2 (ja) 1993-05-12 1993-05-12 集積化受光回路
US08/241,189 US5557117A (en) 1993-05-12 1994-05-11 Heterojunction bipolar transistor and integrated circuit device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13237193A JP3292894B2 (ja) 1993-05-12 1993-05-12 集積化受光回路

Publications (2)

Publication Number Publication Date
JPH06326120A JPH06326120A (ja) 1994-11-25
JP3292894B2 true JP3292894B2 (ja) 2002-06-17

Family

ID=15079812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13237193A Expired - Fee Related JP3292894B2 (ja) 1993-05-12 1993-05-12 集積化受光回路

Country Status (2)

Country Link
US (1) US5557117A (ja)
JP (1) JP3292894B2 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5682046A (en) * 1993-08-12 1997-10-28 Fujitsu Limited Heterojunction bipolar semiconductor device and its manufacturing method
US5766582A (en) * 1994-10-11 1998-06-16 Schering Corporation Stable, aqueous alfa interferon solution formulations
US5689122A (en) * 1995-08-14 1997-11-18 Lucent Technologies Inc. InP/InGaAs monolithic integrated demultiplexer, photodetector, and heterojunction bipolar transistor
US5684308A (en) * 1996-02-15 1997-11-04 Sandia Corporation CMOS-compatible InP/InGaAs digital photoreceiver
US6107151A (en) * 1997-05-09 2000-08-22 Research Triangle Institute Heterojunction bipolar transistor and method of manufacturing
US6368930B1 (en) * 1998-10-02 2002-04-09 Ziptronix Self aligned symmetric process and device
US6326649B1 (en) * 1999-01-13 2001-12-04 Agere Systems, Inc. Pin photodiode having a wide bandwidth
US7692212B1 (en) * 2004-12-07 2010-04-06 Hrl Laboratories, Llc Transistor with InGaAsP collector region and integrated opto-electronic devices employing same
JP3994655B2 (ja) * 2000-11-14 2007-10-24 住友電気工業株式会社 半導体受光素子
WO2002097864A2 (en) * 2001-05-30 2002-12-05 Asm America, Inc Low temperature load and bake
JP3573737B2 (ja) * 2002-01-18 2004-10-06 Ｎｅｃ化合物デバイス株式会社 ヘテロ接合バイポーラ・トランジスタおよび半導体集積回路
JP3565274B2 (ja) * 2002-02-25 2004-09-15 住友電気工業株式会社 バイポーラトランジスタ
US6693311B2 (en) * 2002-06-04 2004-02-17 Honeywell International Inc. Wavelength selective detector
JP4030847B2 (ja) 2002-09-20 2008-01-09 ユーディナデバイス株式会社 半導体受光装置
JP4134715B2 (ja) * 2002-12-19 2008-08-20 住友電気工業株式会社 バイポーラトランジスタ
JP2004207583A (ja) 2002-12-26 2004-07-22 Sony Corp 半導体装置
US6770919B2 (en) * 2002-12-30 2004-08-03 Xindium Technologies, Inc. Indium phosphide heterojunction bipolar transistor layer structure and method of making the same
US6727530B1 (en) * 2003-03-04 2004-04-27 Xindium Technologies, Inc. Integrated photodetector and heterojunction bipolar transistors
US7259444B1 (en) * 2004-07-20 2007-08-21 Hrl Laboratories, Llc Optoelectronic device with patterned ion implant subcollector
US7687886B2 (en) * 2004-08-19 2010-03-30 Microlink Devices, Inc. High on-state breakdown heterojunction bipolar transistor
TWI244768B (en) * 2005-04-08 2005-12-01 South Epitaxy Corp Photodetector
US8278176B2 (en) 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
US7789965B2 (en) 2006-09-19 2010-09-07 Asm Japan K.K. Method of cleaning UV irradiation chamber
US20080121866A1 (en) * 2006-11-27 2008-05-29 Ping Yuan Avalanche photodiode detector
US20080289650A1 (en) * 2007-05-24 2008-11-27 Asm America, Inc. Low-temperature cleaning of native oxide
CA2692126A1 (en) 2007-07-03 2009-01-08 Microlink Devices, Inc. Methods for fabricating thin film iii-v compound solar cell
US7772615B2 (en) * 2007-08-10 2010-08-10 Connector Optics Anti stark electrooptic medium and electrooptically modulated optoelectronic device based thereupon
US7759199B2 (en) 2007-09-19 2010-07-20 Asm America, Inc. Stressor for engineered strain on channel
US7871937B2 (en) 2008-05-16 2011-01-18 Asm America, Inc. Process and apparatus for treating wafers
US8367528B2 (en) 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
US9885123B2 (en) 2011-03-16 2018-02-06 Asm America, Inc. Rapid bake of semiconductor substrate with upper linear heating elements perpendicular to horizontal gas flow
US8482078B2 (en) * 2011-05-10 2013-07-09 International Business Machines Corporation Integrated circuit diode
US8809170B2 (en) 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process
TWI455354B (zh) * 2012-07-05 2014-10-01 Univ Nat Central Homogeneous junction type of high speed photodiode
WO2014126120A1 (ja) 2013-02-18 2014-08-21 株式会社村田製作所 バイポーラトランジスタ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1299771C (en) * 1987-02-06 1992-04-28 Tadao Ishibashi Heterojunction bipolar transistor with collector buffer layer
US5150185A (en) * 1990-04-18 1992-09-22 Fujitsu Limited Semiconductor device
JP3030070B2 (ja) * 1990-09-19 2000-04-10 富士通株式会社 半導体装置
JPH04221834A (ja) * 1990-12-21 1992-08-12 Nippon Telegr & Teleph Corp <Ntt> ダブルヘテロバイポーラトランジスタ
JP3044398B2 (ja) * 1991-01-30 2000-05-22 富士通株式会社 バイポーラトランジスタ
US5213987A (en) * 1991-03-28 1993-05-25 Texas Instruments Incorporated Method of integrating heterojunction bipolar transistors with PIN diodes

Also Published As

Publication number Publication date
US5557117A (en) 1996-09-17
JPH06326120A (ja) 1994-11-25

Similar Documents

Publication Publication Date Title
JP3292894B2 (ja) 集積化受光回路
US4958201A (en) Resonant tunneling minority carrier transistor
US5705827A (en) Tunnel transistor and method of manufacturing same
US6566724B1 (en) Low dark current photodiode
US7049181B2 (en) Method of making heterojunction P-I-N diode
US4278986A (en) Semiconductor diode
EP0292568B1 (en) Hetero-junction bipolar transistor
JP3705013B2 (ja) 半導体素子
EP0278386B1 (en) Heterojunction bipolar transistor
JPH0665216B2 (ja) 半導体装置
US5571732A (en) Method for fabricating a bipolar transistor
Mochizuki et al. GaInP/GaAs collector-up tunneling-collector heterojunction bipolar transistors (C-up TC-HBTs): Optimization of fabrication process and epitaxial layer structure for high-efficiency high-power amplifiers
JP2002231992A (ja) 半導体受光素子
US4505765A (en) Manufacturing method for a planar photodiode with hetero-structure
JPH0465532B2 (ja)
JP3047055B2 (ja) ヘテロ接合型フォトトランジスタ
KR100337942B1 (ko) 이중 이종접합 쌍극성 트랜지스터
JP2587826B2 (ja) バイポ−ラトランジスタとその製造方法
US7259444B1 (en) Optoelectronic device with patterned ion implant subcollector
KR100347520B1 (ko) 이종접합 쌍극자 소자 및 그 제조방법
JP3355622B2 (ja) バイポーラトランジスタ
JP3228431B2 (ja) コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法
JPS63181371A (ja) 光電子集積回路
JP2001111095A (ja) ヘテロ接合バイポーラトランジスタ集積化受光回路及びその製造方法
JP2000114551A (ja) 半導体トンネル素子とその製造方法、及び、集積回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees