JP3292553B2 - デジタル移相器 - Google Patents
デジタル移相器Info
- Publication number
- JP3292553B2 JP3292553B2 JP19029593A JP19029593A JP3292553B2 JP 3292553 B2 JP3292553 B2 JP 3292553B2 JP 19029593 A JP19029593 A JP 19029593A JP 19029593 A JP19029593 A JP 19029593A JP 3292553 B2 JP3292553 B2 JP 3292553B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- phase
- phase shift
- digital
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、所定の波形の入力波
（例えば、正弦波形の連続波）を位相シフトするデジタ
ル移相器に関するものである。
（例えば、正弦波形の連続波）を位相シフトするデジタ
ル移相器に関するものである。
【０００２】
【従来の技術】従来、連続波に所望の位相シフト量を与
える手段として、デジタル移相器が使用されてきてい
る。例えば、ベクトルスコープ（複合映像信号の複数の
クロミナンス成分の相対的な振幅と位相とを表示）にお
いて、入力として受けた副搬送波に対し所望の量だけ位
相シフトさせるのに、デジタル移相器が使用されてい
る。このようなデジタル移相器のとしては、特開昭６２
−２０７０１２号（デジタル移相器）に開示されたもの
があり、このデジタル移相器は、周波数ヘテロダイン効
果を利用する構造である。また、特開平４−２２９７０
３号（位相相関波形の発生方法）には、１つの波形ルッ
クアップテーブルをもつ直接デジタルシンセサイザ（Ｄ
ＤＳ）によって、波形を発生する方法が開示されてい
る。
える手段として、デジタル移相器が使用されてきてい
る。例えば、ベクトルスコープ（複合映像信号の複数の
クロミナンス成分の相対的な振幅と位相とを表示）にお
いて、入力として受けた副搬送波に対し所望の量だけ位
相シフトさせるのに、デジタル移相器が使用されてい
る。このようなデジタル移相器のとしては、特開昭６２
−２０７０１２号（デジタル移相器）に開示されたもの
があり、このデジタル移相器は、周波数ヘテロダイン効
果を利用する構造である。また、特開平４−２２９７０
３号（位相相関波形の発生方法）には、１つの波形ルッ
クアップテーブルをもつ直接デジタルシンセサイザ（Ｄ
ＤＳ）によって、波形を発生する方法が開示されてい
る。
【０００３】
【発明が解決しようとする課題】上記の特開昭６２−２
０７０１２号のデジタル移相器は、周波数ヘテロダイン
効果を利用するため、複雑な回路構成となっている。従
って、本発明の目的は、ＤＤＳ技法を使って入力波形を
位相シフトさせる移相方法及びデジタル移相器を提供す
ることである。本発明の別の目的は、ある固定の分解能
のＤ／Ａコンバータを使って、位相分解能を上げること
ができる移相方法及びデジタル移相器を提供することで
ある。
０７０１２号のデジタル移相器は、周波数ヘテロダイン
効果を利用するため、複雑な回路構成となっている。従
って、本発明の目的は、ＤＤＳ技法を使って入力波形を
位相シフトさせる移相方法及びデジタル移相器を提供す
ることである。本発明の別の目的は、ある固定の分解能
のＤ／Ａコンバータを使って、位相分解能を上げること
ができる移相方法及びデジタル移相器を提供することで
ある。
【０００４】
【課題を解決するための手段】上記目的の実現のため、
本発明による、所定の周波数の入力波形から指定の位相
シフト量だけ位相シフトした位相シフト波形を発生する
移相方法は、イ）アナログ形態の前記入力波形を受け
て、該入力波形に位相同期していて前記所定周波数のＮ
倍の周波数をもつ発振信号を発生するステップであっ
て、前記Ｎは、２以上の整数である、前記のステップ、
ロ）指定の位相シフト量を表す位相シフト量指定信号を
発生するステップ、ハ）予め定めた複数の異なった位相
シフト量の位相シフト波形デジタル信号から、前記指定
位相シフト量をもつ位相シフト波形デジタル信号を生成
するステップ、ニ）前記生成された位相波形デジタル信
号をアナログ形態に変換して前記位相シフト波形を生成
するステップ、を備えるようにする。
本発明による、所定の周波数の入力波形から指定の位相
シフト量だけ位相シフトした位相シフト波形を発生する
移相方法は、イ）アナログ形態の前記入力波形を受け
て、該入力波形に位相同期していて前記所定周波数のＮ
倍の周波数をもつ発振信号を発生するステップであっ
て、前記Ｎは、２以上の整数である、前記のステップ、
ロ）指定の位相シフト量を表す位相シフト量指定信号を
発生するステップ、ハ）予め定めた複数の異なった位相
シフト量の位相シフト波形デジタル信号から、前記指定
位相シフト量をもつ位相シフト波形デジタル信号を生成
するステップ、ニ）前記生成された位相波形デジタル信
号をアナログ形態に変換して前記位相シフト波形を生成
するステップ、を備えるようにする。
【０００５】また、本発明による、所定の周波数の入力
波形から指定の位相シフト量だけ位相シフトした位相シ
フト波形を発生するデジタル移相器は、イ）アナログ形
態の前記入力波形を受ける入力端子を備え、かつ前記入
力波形に位相同期していて前記所定周波数のＮ倍の周波
数をもつ発振信号を発生する電圧制御発振器を備えたＰ
ＬＬ回路であって、Ｎは、２以上の整数である、前記の
ＰＬＬ回路、ロ）指定の位相シフト量を表す位相シフト
量指定信号を発生する位相シフト量指定手段、ハ）前記
発振信号と前記位相シフト量指定信号とを受けるように
接続しており、かつ複数の異なった位相シフト量の位相
シフト波形デジタル信号を記憶している位相シフト波形
デジタル信号生成手段であって、前記複数の記憶位相シ
フト波形デジタル信号から、前記指定位相シフト量をも
つ位相シフト波形デジタル信号を生成する位相シフト波
形デジタル信号生成手段、ニ）生成された前記位相シフ
ト波形デジタル信号を受けるように接続しており、前記
位相波形デジタル信号をアナログ形態に変換して前記位
相シフト波形を生成する変換手段、で構成する。
波形から指定の位相シフト量だけ位相シフトした位相シ
フト波形を発生するデジタル移相器は、イ）アナログ形
態の前記入力波形を受ける入力端子を備え、かつ前記入
力波形に位相同期していて前記所定周波数のＮ倍の周波
数をもつ発振信号を発生する電圧制御発振器を備えたＰ
ＬＬ回路であって、Ｎは、２以上の整数である、前記の
ＰＬＬ回路、ロ）指定の位相シフト量を表す位相シフト
量指定信号を発生する位相シフト量指定手段、ハ）前記
発振信号と前記位相シフト量指定信号とを受けるように
接続しており、かつ複数の異なった位相シフト量の位相
シフト波形デジタル信号を記憶している位相シフト波形
デジタル信号生成手段であって、前記複数の記憶位相シ
フト波形デジタル信号から、前記指定位相シフト量をも
つ位相シフト波形デジタル信号を生成する位相シフト波
形デジタル信号生成手段、ニ）生成された前記位相シフ
ト波形デジタル信号を受けるように接続しており、前記
位相波形デジタル信号をアナログ形態に変換して前記位
相シフト波形を生成する変換手段、で構成する。
【０００６】本発明によれば、前記複数の位相シフト波
形デジタル信号の各々は、Ｎ個の波形データワードで構
成する。また、前記複数の記憶位相シフト波形デジタル
信号は、全位相シフト量範囲の内の一部分の範囲に対応
した信号とすることができる。また、前記全位相シフト
量範囲は、前記入力波形の１周期分の角度範囲とするこ
とができる。更に、前記位相シフト波形デジタル信号生
成手段は、イ）前記全位相シフト量範囲の０〜１／Ｎま
での位相シフト範囲の複数の位相シフト波形デジタル信
号を記憶した記憶手段であって、各記憶位相シフト波形
デジタル信号は、１周期分の波形であって、第１の１／
Ｎ周期部分に対応する第１の波形データワードから第Ｎ
の１／Ｎ周期部分に対応する第Ｎの波形データワードま
でのＮ個の波形データワードから成る、前記の記憶手
段、ロ）前記指定位相シフト量が、全位相シフト量範囲
の内、０〜１／Ｎの範囲から（Ｎ−１）／Ｎ〜Ｎ／Ｎの
範囲までのＮ個の１／Ｎ範囲のどれにあるかを判定する
判定手段、ハ）Ｎ個のレジスタ手段であって、生成する
位相シフト波形データワードの第１の１／Ｎ周期部分か
ら第Ｎの１／Ｎ周期部分までのＮ個の１／Ｎ周期部分
を、それぞれ保持するための第１から第ＮまでのＮ個の
レジスタ、ニ）前記複数の記憶波形デジタル信号の内の
１つの記憶位相シフト波形デジタル信号の前記第１から
第Ｎまでの波形データワードを、前記第１から第Ｎまで
のレジスタに対し、前記判定手段の判定結果に依存した
異なった振り分け方の内の１つで、振り分けて書込ん
で、該第１から第Ｎのレジスタに保持した波形データワ
ードで前記指定位相シフト量の位相シフト波形デジタル
信号を構成する書込手段、ホ）前記発振信号を受けるよ
うに接続しており、前記第１から第Ｎのレジスタの内容
を、前記入力波形の第１から第Ｎの１／Ｎ周期部分の
間、それぞれ読み出させて出力する読出手段、で構成で
きる。
形デジタル信号の各々は、Ｎ個の波形データワードで構
成する。また、前記複数の記憶位相シフト波形デジタル
信号は、全位相シフト量範囲の内の一部分の範囲に対応
した信号とすることができる。また、前記全位相シフト
量範囲は、前記入力波形の１周期分の角度範囲とするこ
とができる。更に、前記位相シフト波形デジタル信号生
成手段は、イ）前記全位相シフト量範囲の０〜１／Ｎま
での位相シフト範囲の複数の位相シフト波形デジタル信
号を記憶した記憶手段であって、各記憶位相シフト波形
デジタル信号は、１周期分の波形であって、第１の１／
Ｎ周期部分に対応する第１の波形データワードから第Ｎ
の１／Ｎ周期部分に対応する第Ｎの波形データワードま
でのＮ個の波形データワードから成る、前記の記憶手
段、ロ）前記指定位相シフト量が、全位相シフト量範囲
の内、０〜１／Ｎの範囲から（Ｎ−１）／Ｎ〜Ｎ／Ｎの
範囲までのＮ個の１／Ｎ範囲のどれにあるかを判定する
判定手段、ハ）Ｎ個のレジスタ手段であって、生成する
位相シフト波形データワードの第１の１／Ｎ周期部分か
ら第Ｎの１／Ｎ周期部分までのＮ個の１／Ｎ周期部分
を、それぞれ保持するための第１から第ＮまでのＮ個の
レジスタ、ニ）前記複数の記憶波形デジタル信号の内の
１つの記憶位相シフト波形デジタル信号の前記第１から
第Ｎまでの波形データワードを、前記第１から第Ｎまで
のレジスタに対し、前記判定手段の判定結果に依存した
異なった振り分け方の内の１つで、振り分けて書込ん
で、該第１から第Ｎのレジスタに保持した波形データワ
ードで前記指定位相シフト量の位相シフト波形デジタル
信号を構成する書込手段、ホ）前記発振信号を受けるよ
うに接続しており、前記第１から第Ｎのレジスタの内容
を、前記入力波形の第１から第Ｎの１／Ｎ周期部分の
間、それぞれ読み出させて出力する読出手段、で構成で
きる。
【０００７】更に、本発明によれば、前記変換手段は、
所定のビット数のデジタル信号をアナログ信号に変換す
るＤ／Ａコンバータを含むものとし、ロ）各前記波形デ
ータワードは、前記所定ビット数のものとすることがで
きる。この場合、前記複数の記憶位相シフト波形デジタ
ル信号の内、隣接する位相シフト量に対応する各記憶位
相シフト波形デジタル信号の前記Ｎ個の波形データワー
ドが、互いに同一となる場合に、その一方の記憶位相シ
フト波形デジタル信号の前記Ｎ個の波形データワードの
内の少なくとも１つの波形データワードを、変更するこ
とにより、前記複数の記憶位相シフト波形デジタル信号
を互いに異なったものとすることができる。
所定のビット数のデジタル信号をアナログ信号に変換す
るＤ／Ａコンバータを含むものとし、ロ）各前記波形デ
ータワードは、前記所定ビット数のものとすることがで
きる。この場合、前記複数の記憶位相シフト波形デジタ
ル信号の内、隣接する位相シフト量に対応する各記憶位
相シフト波形デジタル信号の前記Ｎ個の波形データワー
ドが、互いに同一となる場合に、その一方の記憶位相シ
フト波形デジタル信号の前記Ｎ個の波形データワードの
内の少なくとも１つの波形データワードを、変更するこ
とにより、前記複数の記憶位相シフト波形デジタル信号
を互いに異なったものとすることができる。
【０００８】
【実施例】図１に、本発明によるデジタル移相器の基本
構成を示す。このデジタル移相器Ａは、ほぼ周波数Ｆin
の入力波形Ｗinを所望の量位相シフトさせて、その結果
の位相シフト波形Ｗoを発生する。この移相器Ａは、大
きく分けて、ＰＬＬ回路１０と、そして位相シフト量指
定部２０と、ＤＤＳ（直接デジタルシンセサイザ）回路
を成す位相シフト波形デジタル信号生成部３０及びＤ／
Ａ変換部４０と、から成る構成である。ＰＬＬ回路１０
は、従来公知の回路構造であって、入力波形Ｗiを受け
る位相比較器１２と、ローパスフィルタ（ＬＰＦ）１４
と、電圧制御発振器（ＶＣＸＯ）１６と、分周器１８と
から成っている。ここで、Ｎを、連続波をサンプリング
定理に従って再現するのに必要な１周期当たりのサンプ
ル数とする。本発明では、後段のＤＤＳ回路部で、サン
プリング定理に従って、１周期当たり２個以上のＮ個
（Ｎ≧２）のサンプルを使って入力波形を合成するた
め、１周期を２以上のＮ個に分割する必要がある。この
ため、ＶＣＸＯ１６は、ＦinのＮ倍の周波数で発振する
水晶発振子を備え、そして分周器１８で１／Ｎに分周す
る。
構成を示す。このデジタル移相器Ａは、ほぼ周波数Ｆin
の入力波形Ｗinを所望の量位相シフトさせて、その結果
の位相シフト波形Ｗoを発生する。この移相器Ａは、大
きく分けて、ＰＬＬ回路１０と、そして位相シフト量指
定部２０と、ＤＤＳ（直接デジタルシンセサイザ）回路
を成す位相シフト波形デジタル信号生成部３０及びＤ／
Ａ変換部４０と、から成る構成である。ＰＬＬ回路１０
は、従来公知の回路構造であって、入力波形Ｗiを受け
る位相比較器１２と、ローパスフィルタ（ＬＰＦ）１４
と、電圧制御発振器（ＶＣＸＯ）１６と、分周器１８と
から成っている。ここで、Ｎを、連続波をサンプリング
定理に従って再現するのに必要な１周期当たりのサンプ
ル数とする。本発明では、後段のＤＤＳ回路部で、サン
プリング定理に従って、１周期当たり２個以上のＮ個
（Ｎ≧２）のサンプルを使って入力波形を合成するた
め、１周期を２以上のＮ個に分割する必要がある。この
ため、ＶＣＸＯ１６は、ＦinのＮ倍の周波数で発振する
水晶発振子を備え、そして分周器１８で１／Ｎに分周す
る。
【０００９】ＶＣＸＯ１６からのＮＦinの周波数の発振
信号を受ける位相シフト波形デジタル信号生成部３０
は、全位相シフト量範囲内の異なった位相シフト量をも
つ位相シフト波形デジタル信号の全てを生成するのに必
要な、所定の数の位相シフト波形デジタル信号を記憶し
ている。各々の記憶した位相シフト波形デジタル信号
は、位相シフト波形の１周期分の信号であって、上述の
ように、１周期当たりＮ個のサンプル（又はデータワー
ド）から成っている。
信号を受ける位相シフト波形デジタル信号生成部３０
は、全位相シフト量範囲内の異なった位相シフト量をも
つ位相シフト波形デジタル信号の全てを生成するのに必
要な、所定の数の位相シフト波形デジタル信号を記憶し
ている。各々の記憶した位相シフト波形デジタル信号
は、位相シフト波形の１周期分の信号であって、上述の
ように、１周期当たりＮ個のサンプル（又はデータワー
ド）から成っている。
【００１０】位相シフト量指定部２０は、上記全位相シ
フト量範囲の内、希望の位相シフト量を指定する信号を
生成部３０に供給する。この時、生成部３０は、その指
定位相シフト量の位相シフト波形デジタル信号を生成す
る。即ち、そのデジタル信号を成す一連のＮ個のデータ
ワードを、ＶＣＸＯ１６からの発振信号に同期して、順
番に出力し、そして１周期分の出力が完了すると、再
び、そのＮ個のデータワードの最初のものに戻って出力
し、そしてこれを繰り返すことにより、連続して位相シ
フト波形デジタル信号を出力する。これを受けるＤ／Ａ
変換部は、そのデジタル信号をアナログ形態に変換する
ことにより、指定の位相シフト量の位相シフト波形Ｗo
を発生する。
フト量範囲の内、希望の位相シフト量を指定する信号を
生成部３０に供給する。この時、生成部３０は、その指
定位相シフト量の位相シフト波形デジタル信号を生成す
る。即ち、そのデジタル信号を成す一連のＮ個のデータ
ワードを、ＶＣＸＯ１６からの発振信号に同期して、順
番に出力し、そして１周期分の出力が完了すると、再
び、そのＮ個のデータワードの最初のものに戻って出力
し、そしてこれを繰り返すことにより、連続して位相シ
フト波形デジタル信号を出力する。これを受けるＤ／Ａ
変換部は、そのデジタル信号をアナログ形態に変換する
ことにより、指定の位相シフト量の位相シフト波形Ｗo
を発生する。
【００１１】次に、図２に、図１の基本構成をより具体
化した実施例であるデジタル移相器Ｂを示す。このデジ
タル移相器Ｂは、テレビジョン信号の副搬送波ＳＣの位
相シフトに使用するためのものであり、また、１周期当
たりのサンプル（又はデータワード）数Ｎ＝４としてい
る。また、このデジタル移相器では、全位相シフト量範
囲は０〜３６０度（０.１度の位相分解能）であり、そ
して位相シフト波形デジタル信号として全位相シフト量
範囲の１／４即ち０〜９０度分のデータをもっている。
また、その位相シフト波形デジタル信号の各データワー
ドは、１０ビットで表す。
化した実施例であるデジタル移相器Ｂを示す。このデジ
タル移相器Ｂは、テレビジョン信号の副搬送波ＳＣの位
相シフトに使用するためのものであり、また、１周期当
たりのサンプル（又はデータワード）数Ｎ＝４としてい
る。また、このデジタル移相器では、全位相シフト量範
囲は０〜３６０度（０.１度の位相分解能）であり、そ
して位相シフト波形デジタル信号として全位相シフト量
範囲の１／４即ち０〜９０度分のデータをもっている。
また、その位相シフト波形デジタル信号の各データワー
ドは、１０ビットで表す。
【００１２】詳しくは、移相器Ｂは、周波数ＦSCの副搬
送波ＳＣを受けるＰＬＬ回路１００と、位相シフト量入
力部２００と、そしてＤＤＳ回路を成す、ＣＰＵ３０
０、メモリ３２０、ラッチ形式のレジスタ部３４０（４
つのレジスタＲ１〜Ｒ４を含む）、１０ビット分解能の
Ｄ／Ａコンバータ４００、及び位相シフトした副搬送波
ＳＣPSを出力するローパスフィルタ４０２と、から成っ
ている。本移相器Ｂでは、Ｎ＝４のため、ＶＣＸＯ１６
０は４ＦSCの周波数の水晶発振子をもっていて、発振信
号ＯOを出力する。また、図１の分周器１８に対応する
ものとして、１／２分周器１８２と、同じく１／２分周
を行う分周器を備えたデコーダ１８４とがある。デコー
ダ１８４は、分周器１８２の出力を更に１／２分周して
得た１／４分周出力を位相比較器１２０に印加する一方
で、分周器１８２の１／２分周出力の反転したものとそ
の１／４分周出力の反転したものとを、レジスタ部３４
０に対し、読出制御信号ＲＣとして供給する。図３に示
すように、それら反転１／４分周出力と反転１／２分周
出力とは、“００”，“０１”，“１０”，“１１”の
組合せの時、それぞれ、入力副搬送波ＳＣの第１の１／
４周期区間Ｔ１、第２の１／４周期区間Ｔ２、第３の１
／４周期区間、第４の１／４周期区間Ｔ４を示す。
送波ＳＣを受けるＰＬＬ回路１００と、位相シフト量入
力部２００と、そしてＤＤＳ回路を成す、ＣＰＵ３０
０、メモリ３２０、ラッチ形式のレジスタ部３４０（４
つのレジスタＲ１〜Ｒ４を含む）、１０ビット分解能の
Ｄ／Ａコンバータ４００、及び位相シフトした副搬送波
ＳＣPSを出力するローパスフィルタ４０２と、から成っ
ている。本移相器Ｂでは、Ｎ＝４のため、ＶＣＸＯ１６
０は４ＦSCの周波数の水晶発振子をもっていて、発振信
号ＯOを出力する。また、図１の分周器１８に対応する
ものとして、１／２分周器１８２と、同じく１／２分周
を行う分周器を備えたデコーダ１８４とがある。デコー
ダ１８４は、分周器１８２の出力を更に１／２分周して
得た１／４分周出力を位相比較器１２０に印加する一方
で、分周器１８２の１／２分周出力の反転したものとそ
の１／４分周出力の反転したものとを、レジスタ部３４
０に対し、読出制御信号ＲＣとして供給する。図３に示
すように、それら反転１／４分周出力と反転１／２分周
出力とは、“００”，“０１”，“１０”，“１１”の
組合せの時、それぞれ、入力副搬送波ＳＣの第１の１／
４周期区間Ｔ１、第２の１／４周期区間Ｔ２、第３の１
／４周期区間、第４の１／４周期区間Ｔ４を示す。
【００１３】レジスタ部３４０は、東芝の型番ＴＣ７４
ＨＣ６７０のＩＣ３個で実現した４ワード×４ビットの
レジスタであり、レジスタＲ１〜Ｒ４の各々は、４ビッ
トからなる１つのワードを保持することができる。これ
らレジスタＲ１〜Ｒ４は、それぞれ、生成する位相シフ
ト波形の第１、第２、第３及び第４の１／４周期部分の
各生成データワードＧＤＷ１〜ＧＤＷ４を保持するのに
使用する。
ＨＣ６７０のＩＣ３個で実現した４ワード×４ビットの
レジスタであり、レジスタＲ１〜Ｒ４の各々は、４ビッ
トからなる１つのワードを保持することができる。これ
らレジスタＲ１〜Ｒ４は、それぞれ、生成する位相シフ
ト波形の第１、第２、第３及び第４の１／４周期部分の
各生成データワードＧＤＷ１〜ＧＤＷ４を保持するのに
使用する。
【００１４】図示のように、レジスタ部３４０は、４つ
のレジスタＲ１〜Ｒ４の内のどの１つにデータワードを
書込むかを指定するためのアドレス端子ＷＡ,ＷＢ（但
し、レジスタＲ１，Ｒ２，Ｒ３，Ｒ４のアドレスは、そ
れぞれ、“００”,“０１”,“１０”,“１１”）、書
込むデータワードを受けるデータ端子Ｄ１〜Ｄ１０、書
込イネーブル端子ＷＥ￣端子、そしてレジスタＲ１〜Ｒ
４の内のどの１つからデータワードを読出すかを指定す
るための読出アドレス端子ＲＡ,ＲＢ、そして読出した
データワードを出力する出力端子Ｑ１〜１０を備えてい
る。読出アドレス端子ＲＡ,ＲＢは、デコーダ１８４か
らの反転１／４分周出力と反転１／２分周出力とから成
る読出制御信号ＲＣを受ける。尚、レジスタ３４０への
書込については、後述する。
のレジスタＲ１〜Ｒ４の内のどの１つにデータワードを
書込むかを指定するためのアドレス端子ＷＡ,ＷＢ（但
し、レジスタＲ１，Ｒ２，Ｒ３，Ｒ４のアドレスは、そ
れぞれ、“００”,“０１”,“１０”,“１１”）、書
込むデータワードを受けるデータ端子Ｄ１〜Ｄ１０、書
込イネーブル端子ＷＥ￣端子、そしてレジスタＲ１〜Ｒ
４の内のどの１つからデータワードを読出すかを指定す
るための読出アドレス端子ＲＡ,ＲＢ、そして読出した
データワードを出力する出力端子Ｑ１〜１０を備えてい
る。読出アドレス端子ＲＡ,ＲＢは、デコーダ１８４か
らの反転１／４分周出力と反転１／２分周出力とから成
る読出制御信号ＲＣを受ける。尚、レジスタ３４０への
書込については、後述する。
【００１５】図４には、正弦波を１０ビットデータワー
ドで表した時の、正弦波の幾つかの点のサンプル値（１
６進）を示す。図示のように、データワードは、００１
Ｈの最小値から３ＦＦＨの最大値を取り、そして中間値
は２００Ｈとなる。また、正弦波の位相シフト波形のサ
ンプルする点は、その位相シフト波形の第１の１／４周
期部分ではその中央の４５度の位置であり、同様に第
２、第３、第４の１／４周期部分の各々の中央の角度位
置（即ち、１３５度、２２５度、３１５度）である。
ドで表した時の、正弦波の幾つかの点のサンプル値（１
６進）を示す。図示のように、データワードは、００１
Ｈの最小値から３ＦＦＨの最大値を取り、そして中間値
は２００Ｈとなる。また、正弦波の位相シフト波形のサ
ンプルする点は、その位相シフト波形の第１の１／４周
期部分ではその中央の４５度の位置であり、同様に第
２、第３、第４の１／４周期部分の各々の中央の角度位
置（即ち、１３５度、２２５度、３１５度）である。
【００１６】次に、レジスタ３４０からのデータワード
ＧＤＷ１〜ＧＤＷ４を受ける１０ビット分解能のＤ／Ａ
コンバータ４００は、発振信号Ｏｏをクロック端子（Ｃ
Ｋ）に受け、これに同期して、受けたデータワードを、
アナログ信号に変換して出力する。このアナログ信号を
受けるローパスフィルタ４０２は、平滑化して位相シフ
ト副搬送波ＳＣPSを出力する。
ＧＤＷ１〜ＧＤＷ４を受ける１０ビット分解能のＤ／Ａ
コンバータ４００は、発振信号Ｏｏをクロック端子（Ｃ
Ｋ）に受け、これに同期して、受けたデータワードを、
アナログ信号に変換して出力する。このアナログ信号を
受けるローパスフィルタ４０２は、平滑化して位相シフ
ト副搬送波ＳＣPSを出力する。
【００１７】ここで、既に位相シフト量例えば−４５度
（図３の（ｅ）参照）が入力されていて、それに対応す
る位相シフト波形デジタル信号の各データワードがレジ
スタ３４０に保持されているとした時（即ち、ＧＤＷ１
＝２００Ｈ，ＧＤＷ２＝３ＦＦＨ，ＧＤＷ３＝２００
Ｈ，ＧＤＷ４＝００１Ｈ）、デジタル移相器Ｂの動作は
以下の通りである。即ち、図３のタイミング図に示すよ
うに、入力された副搬送波ＳＣに同期して発振信号ＯO
とそして読出制御信号ＲＣが発生する。読出制御信号Ｒ
Ｃは、Ｔ１の区間中レジスタＲ１をアドレス指定してそ
の内容２００Ｈを読出させ、そしてＤ／Ａコンバータに
よる変換及びフィルタによる平滑化が生ずる。区間Ｔ２
のときには、同様にしてレジスタＲ２の内容３ＦＦＨ
を、区間Ｔ３のときにはレジスタＲ３の内容２００Ｈ、
そして区間Ｔ４の時にはレジスタＲ４の内容００１Ｈを
読出させ、そしてこれらは同じく変換／平滑化される。
従って、図３の（ｅ）に示した階段状の波形を滑らかに
したものが出力される。１周期分の読出が終わると、再
び上記のレジスタＲ１〜Ｒ４の内容を循環的に繰り返し
読出させて、位相シフト副搬送波を発生し続ける。
（図３の（ｅ）参照）が入力されていて、それに対応す
る位相シフト波形デジタル信号の各データワードがレジ
スタ３４０に保持されているとした時（即ち、ＧＤＷ１
＝２００Ｈ，ＧＤＷ２＝３ＦＦＨ，ＧＤＷ３＝２００
Ｈ，ＧＤＷ４＝００１Ｈ）、デジタル移相器Ｂの動作は
以下の通りである。即ち、図３のタイミング図に示すよ
うに、入力された副搬送波ＳＣに同期して発振信号ＯO
とそして読出制御信号ＲＣが発生する。読出制御信号Ｒ
Ｃは、Ｔ１の区間中レジスタＲ１をアドレス指定してそ
の内容２００Ｈを読出させ、そしてＤ／Ａコンバータに
よる変換及びフィルタによる平滑化が生ずる。区間Ｔ２
のときには、同様にしてレジスタＲ２の内容３ＦＦＨ
を、区間Ｔ３のときにはレジスタＲ３の内容２００Ｈ、
そして区間Ｔ４の時にはレジスタＲ４の内容００１Ｈを
読出させ、そしてこれらは同じく変換／平滑化される。
従って、図３の（ｅ）に示した階段状の波形を滑らかに
したものが出力される。１周期分の読出が終わると、再
び上記のレジスタＲ１〜Ｒ４の内容を循環的に繰り返し
読出させて、位相シフト副搬送波を発生し続ける。
【００１８】次に、図５〜図７を参照して、レジスタへ
の位相シフト波形デジタル信号の書込について説明す
る。図５には、０.１度の分解能で９０度分、即ち、−
０.０度から−８９.９度の９００個の異なった位相シフ
ト量の位相シフト波形デジタル信号ＰＨＤについて、そ
のメモリ３２０内での配置を示す。個々の位相シフト量
の位相シフト波形デジタル信号は、各々、８バイトであ
り、そして、各デジタル信号を構成する記憶データワー
ドＳＤＷ１〜ＳＤＷ４は、各々、２バイトである。この
９００個の位相シフト波形デジタル信号は、３６０度の
全位相シフト量範囲の残りの位相シフト量に対して、流
用する。即ち、−９０.０〜−１７９.９度、−１８０.
０〜−２６９.９度、−２７０.０〜−３５９.９度の各
範囲の位相シフト波形デジタル信号を形成するのに使用
する。具体的に−０.１度のデータワードＳＤＷ１0.1〜
ＳＤＷ４0.1で説明すると、−９０.１度のデジタル信号
のデータワードは、（ＳＤＷ４0.1，ＳＤＷ１0.1，ＳＤ
Ｗ２0.1，ＳＤＷ３0.1）で形成でき、また、−１８０.
１度のデジタル信号のデータワードは、（ＳＤＷ
３0.1，ＳＤＷ４0.1，ＳＤＷ１0.1，ＳＤＷ２0.1）で、
そして−２７０.１度のデータワードは、（ＳＤＷ
２0.1，ＳＤＷ３0.1，ＳＤＷ４0.1，ＳＤＷ１0.1）で形
成できる。
の位相シフト波形デジタル信号の書込について説明す
る。図５には、０.１度の分解能で９０度分、即ち、−
０.０度から−８９.９度の９００個の異なった位相シフ
ト量の位相シフト波形デジタル信号ＰＨＤについて、そ
のメモリ３２０内での配置を示す。個々の位相シフト量
の位相シフト波形デジタル信号は、各々、８バイトであ
り、そして、各デジタル信号を構成する記憶データワー
ドＳＤＷ１〜ＳＤＷ４は、各々、２バイトである。この
９００個の位相シフト波形デジタル信号は、３６０度の
全位相シフト量範囲の残りの位相シフト量に対して、流
用する。即ち、−９０.０〜−１７９.９度、−１８０.
０〜−２６９.９度、−２７０.０〜−３５９.９度の各
範囲の位相シフト波形デジタル信号を形成するのに使用
する。具体的に−０.１度のデータワードＳＤＷ１0.1〜
ＳＤＷ４0.1で説明すると、−９０.１度のデジタル信号
のデータワードは、（ＳＤＷ４0.1，ＳＤＷ１0.1，ＳＤ
Ｗ２0.1，ＳＤＷ３0.1）で形成でき、また、−１８０.
１度のデジタル信号のデータワードは、（ＳＤＷ
３0.1，ＳＤＷ４0.1，ＳＤＷ１0.1，ＳＤＷ２0.1）で、
そして−２７０.１度のデータワードは、（ＳＤＷ
２0.1，ＳＤＷ３0.1，ＳＤＷ４0.1，ＳＤＷ１0.1）で形
成できる。
【００１９】図６には、この９０度分のデータで３６０
度分のデータを形成するための、ＣＰＵ３００で実行す
る位相シフト波形データ構成フローを示す。フローの最
初のステップ６００において、例えばロータリエンコー
ダである入力部２００からの位相シフトデータ入力を受
ける。この入力は、位相シフト変化の向き（＋，−）と
量（△）である。次のステップ６０２で、その向きにつ
いての判定を行って、＋の時ステップ６０４に、そして
−の時ステップ６０６に進む。それらステップ６０４と
６０６とでは、新位相シフト角ＰＨNを旧位相シフト角
ＰＨOと△とから計算する。次に、ステップ６０８で、
その新位相シフト角ＰＨNが、０.０度〜８９.９度の範
囲にあるとき、一連のステップ６０９〜６１６に進む。
また、９０.０度〜１７９.９度内のとき、ステップ６１
８を経てステップ６１９〜６２６に、１８０.０度〜２
６９.９度内のとき、ステップ６２８からステップ６２
９〜６３６に、そして２７０.０度〜３５９.９度内のと
き、ステップ６３７〜６４４に進む。
度分のデータを形成するための、ＣＰＵ３００で実行す
る位相シフト波形データ構成フローを示す。フローの最
初のステップ６００において、例えばロータリエンコー
ダである入力部２００からの位相シフトデータ入力を受
ける。この入力は、位相シフト変化の向き（＋，−）と
量（△）である。次のステップ６０２で、その向きにつ
いての判定を行って、＋の時ステップ６０４に、そして
−の時ステップ６０６に進む。それらステップ６０４と
６０６とでは、新位相シフト角ＰＨNを旧位相シフト角
ＰＨOと△とから計算する。次に、ステップ６０８で、
その新位相シフト角ＰＨNが、０.０度〜８９.９度の範
囲にあるとき、一連のステップ６０９〜６１６に進む。
また、９０.０度〜１７９.９度内のとき、ステップ６１
８を経てステップ６１９〜６２６に、１８０.０度〜２
６９.９度内のとき、ステップ６２８からステップ６２
９〜６３６に、そして２７０.０度〜３５９.９度内のと
き、ステップ６３７〜６４４に進む。
【００２０】ＰＨNが、０.０度〜８９.９度の範囲にあ
るときについて説明すると、ステップ６０９で、メモリ
から取り出す取出位相シフト角ＰＨFをＰＨNに等しく
し、そしてステップ６１０で、ＰＨFの位相シフト波形
デジタル信号のデータワードＳＤＷ１をレジスタＲ１に
転送する。この転送は、図７のデータ転送サブルーチン
で行う。即ち、ステップ７００で、ＰＨFの位相シフト
角の位相シフト波形デジタル信号の最初のデータワード
を取り出し、ステップ７０２で、転送先のレジスタ、即
ちレジスタＲ１のアドレス“００”を設定し、そしてこ
れらレジスタアドレスとデータワードをステップ７０４
でレジスタ３４０の端子ＷＡ，ＷＢと端子Ｄ１〜Ｄ１０
に対し送出する。次に、ステップ７０６で書込イネーブ
ル信号ＷＥ￣を、レジスタ３４０の端子ＷＥ￣に送出し
て、対応のレジスタＲ１にそのデータワードを書込ませ
る。
るときについて説明すると、ステップ６０９で、メモリ
から取り出す取出位相シフト角ＰＨFをＰＨNに等しく
し、そしてステップ６１０で、ＰＨFの位相シフト波形
デジタル信号のデータワードＳＤＷ１をレジスタＲ１に
転送する。この転送は、図７のデータ転送サブルーチン
で行う。即ち、ステップ７００で、ＰＨFの位相シフト
角の位相シフト波形デジタル信号の最初のデータワード
を取り出し、ステップ７０２で、転送先のレジスタ、即
ちレジスタＲ１のアドレス“００”を設定し、そしてこ
れらレジスタアドレスとデータワードをステップ７０４
でレジスタ３４０の端子ＷＡ，ＷＢと端子Ｄ１〜Ｄ１０
に対し送出する。次に、ステップ７０６で書込イネーブ
ル信号ＷＥ￣を、レジスタ３４０の端子ＷＥ￣に送出し
て、対応のレジスタＲ１にそのデータワードを書込ませ
る。
【００２１】同様にして、ステップ６１２、６１４、６
１６で転送を行う。その結果、レジスタＲ１〜Ｒ４内の
生成データワードＧＤＷ１〜ＧＤＷ４は、ＧＤＷ１＝Ｓ
ＤＷ１，ＧＤＷ２＝ＳＤＷ２，ＧＤＷ３＝ＳＤＷ３，Ｇ
ＤＷ４＝ＳＤＷ４となる。
１６で転送を行う。その結果、レジスタＲ１〜Ｒ４内の
生成データワードＧＤＷ１〜ＧＤＷ４は、ＧＤＷ１＝Ｓ
ＤＷ１，ＧＤＷ２＝ＳＤＷ２，ＧＤＷ３＝ＳＤＷ３，Ｇ
ＤＷ４＝ＳＤＷ４となる。
【００２２】ステップ６１８でＹＥＳの時、９０.０度
〜１７９.９度内のとき、ステップ６１９で、ＰＨNから
９０を引いたものを取出位相シフト角ＰＨFとし、そし
てステップ６２０〜６２６で、上記のステップ６１０〜
６１６と同様の処理を行う。但し、今度は、データワー
ドの転送先のレジスタの番号が１つずれる。従って、レ
ジスタＲ１〜Ｒ４内の生成データワードＧＤＷ１〜ＧＤ
Ｗ４は、ＧＤＷ１＝ＳＤＷ４，ＧＤＷ２＝ＳＤＷ１，Ｇ
ＤＷ３＝ＳＤＷ２，ＧＤＷ４＝ＳＤＷ３となる。同様
に、ステップ６２８でＹＥＳの時、即ち１８０.０度〜
２６９.９度内のとき、ステップ６２９で、ＰＨF＝ＰＨ
N−１８０の演算を行い、そして再び転送先のレジスタ
番号が１つずれるため、レジスタＲ１〜Ｒ４内の生成デ
ータワードＧＤＷ１〜ＧＤＷ４は、ＧＤＷ１＝ＳＤＷ
３，ＧＤＷ２＝ＳＤＷ４，ＧＤＷ３＝ＳＤＷ１，ＧＤＷ
４＝ＳＤＷ２となる。ステップ６２８でＮＯの時、即ち
２７０.０度〜３５９.９度内のとき、ステップ６３７
で、ＰＨF＝ＰＨN−２７０の演算を行い、そして更に転
送先のレジスタ番号が１つずれるため、レジスタＲ１〜
Ｒ４内の生成データワードＧＤＷ１〜ＧＤＷ４は、ＧＤ
Ｗ１＝ＳＤＷ２，ＧＤＷ２＝ＳＤＷ３，ＧＤＷ３＝ＳＤ
Ｗ４，ＧＤＷ４＝ＳＤＷ１となる。以上のようにして、
レジスタＲ１〜Ｒ４に、指定された位相シフト角の位相
シフト波形デジタル信号を構成するデータワードを格納
する。このようにして、９０度分の位相シフトデータで
３６０度分の位相シフトデータを構成できる。
〜１７９.９度内のとき、ステップ６１９で、ＰＨNから
９０を引いたものを取出位相シフト角ＰＨFとし、そし
てステップ６２０〜６２６で、上記のステップ６１０〜
６１６と同様の処理を行う。但し、今度は、データワー
ドの転送先のレジスタの番号が１つずれる。従って、レ
ジスタＲ１〜Ｒ４内の生成データワードＧＤＷ１〜ＧＤ
Ｗ４は、ＧＤＷ１＝ＳＤＷ４，ＧＤＷ２＝ＳＤＷ１，Ｇ
ＤＷ３＝ＳＤＷ２，ＧＤＷ４＝ＳＤＷ３となる。同様
に、ステップ６２８でＹＥＳの時、即ち１８０.０度〜
２６９.９度内のとき、ステップ６２９で、ＰＨF＝ＰＨ
N−１８０の演算を行い、そして再び転送先のレジスタ
番号が１つずれるため、レジスタＲ１〜Ｒ４内の生成デ
ータワードＧＤＷ１〜ＧＤＷ４は、ＧＤＷ１＝ＳＤＷ
３，ＧＤＷ２＝ＳＤＷ４，ＧＤＷ３＝ＳＤＷ１，ＧＤＷ
４＝ＳＤＷ２となる。ステップ６２８でＮＯの時、即ち
２７０.０度〜３５９.９度内のとき、ステップ６３７
で、ＰＨF＝ＰＨN−２７０の演算を行い、そして更に転
送先のレジスタ番号が１つずれるため、レジスタＲ１〜
Ｒ４内の生成データワードＧＤＷ１〜ＧＤＷ４は、ＧＤ
Ｗ１＝ＳＤＷ２，ＧＤＷ２＝ＳＤＷ３，ＧＤＷ３＝ＳＤ
Ｗ４，ＧＤＷ４＝ＳＤＷ１となる。以上のようにして、
レジスタＲ１〜Ｒ４に、指定された位相シフト角の位相
シフト波形デジタル信号を構成するデータワードを格納
する。このようにして、９０度分の位相シフトデータで
３６０度分の位相シフトデータを構成できる。
【００２３】その格納したデータワードは、新たな位相
シフトデータ入力がない限り、そのままレジスタに保持
し続ける。もし、新たな位相シフトデータが入力された
場合には、上記の現行の位相シフト角ＰＨNを旧位相シ
フト角ＰＨOとして、処理を行う。レジスタに格納され
たデータワードの読出／変換／平滑化については、前述
した通りである。
シフトデータ入力がない限り、そのままレジスタに保持
し続ける。もし、新たな位相シフトデータが入力された
場合には、上記の現行の位相シフト角ＰＨNを旧位相シ
フト角ＰＨOとして、処理を行う。レジスタに格納され
たデータワードの読出／変換／平滑化については、前述
した通りである。
【００２４】次に、図８を参照して、位相分解能を上げ
るために、位相シフト波形デジタル信号のデータワード
に対するビット操作について説明する。図８（Ａ）は、
位相シフト角が−２９度付近と−７０度付近の各々につ
いて、４つの隣接した位相シフト角の各データワード群
を示している。本実施例では、１０ビット分解能のＤ／
Ａコンバータと１０ビットのデータワード表現を使っ
て、０.１度の位相分解能の位相シフトデータを作成し
たため、図示のように、−２９.４度と−２９.５度のデ
ータワード群が互いに同じとなり、また、−７０.２度
と−７０.３度のデータワード群が互いに同じとなって
いる。
るために、位相シフト波形デジタル信号のデータワード
に対するビット操作について説明する。図８（Ａ）は、
位相シフト角が−２９度付近と−７０度付近の各々につ
いて、４つの隣接した位相シフト角の各データワード群
を示している。本実施例では、１０ビット分解能のＤ／
Ａコンバータと１０ビットのデータワード表現を使っ
て、０.１度の位相分解能の位相シフトデータを作成し
たため、図示のように、−２９.４度と−２９.５度のデ
ータワード群が互いに同じとなり、また、−７０.２度
と−７０.３度のデータワード群が互いに同じとなって
いる。
【００２５】本実施例では、Ｄ／Ａコンバータの分解能
及びデータワードのビット数を増やさずに、全ての位相
シフト角のデジタル信号を互いに異なったものとするた
め、同一となったデータワード群に対しビット操作を行
う。本実施例では、１例として、以下の規則でビット操
作する（但し、その他の方法で変更することも可能であ
る）。
及びデータワードのビット数を増やさずに、全ての位相
シフト角のデジタル信号を互いに異なったものとするた
め、同一となったデータワード群に対しビット操作を行
う。本実施例では、１例として、以下の規則でビット操
作する（但し、その他の方法で変更することも可能であ
る）。
【００２６】１） 変更を施すデータワード群は、互い
に隣接する位相シフト角のデータワード群の内、位相シ
フト角の小さい方とする。
に隣接する位相シフト角のデータワード群の内、位相シ
フト角の小さい方とする。
【００２７】２） 変更するデータワードは、−０.０
度〜−４４.９度ではデータワード１、−４５.０度〜−
８９.９度ではデータワード３とする。
度〜−４４.９度ではデータワード１、−４５.０度〜−
８９.９度ではデータワード３とする。
【００２８】３） 変更の量は、−０.０度〜−４４.９
度では１増やし、−４５.０度〜−８９.９度では１減ら
す。
度では１増やし、−４５.０度〜−８９.９度では１減ら
す。
【００２９】図８（Ｂ）には、上記規則でビット操作し
た後のデータワード群を示す（変更箇所には下線）。−
２９.４度のものでは、データワードＳＤＷ１に１を足
して２８９Ｈから２８ＡＨに変更してある。但し、この
変更をしても、−２９.３度のものとはデータワードＳ
ＤＷ３が依然として違っている。また、−７０.２度の
ものでは、データワードＳＤＷ３から１を引いて、２Ｄ
ＡＨから２Ｄ９Ｈにしている。同じく、−７０.１度の
ものとは同じになっておらず、波形全体の位相シフト角
は−７０.１度のものよりも大きい。このビット操作に
より、最終的な位相シフト波形は、その位相が若干進む
方向に歪むことになる。この結果、０.１度の位相分解
能により一層近い分解能が実現できる。
た後のデータワード群を示す（変更箇所には下線）。−
２９.４度のものでは、データワードＳＤＷ１に１を足
して２８９Ｈから２８ＡＨに変更してある。但し、この
変更をしても、−２９.３度のものとはデータワードＳ
ＤＷ３が依然として違っている。また、−７０.２度の
ものでは、データワードＳＤＷ３から１を引いて、２Ｄ
ＡＨから２Ｄ９Ｈにしている。同じく、−７０.１度の
ものとは同じになっておらず、波形全体の位相シフト角
は−７０.１度のものよりも大きい。このビット操作に
より、最終的な位相シフト波形は、その位相が若干進む
方向に歪むことになる。この結果、０.１度の位相分解
能により一層近い分解能が実現できる。
【００３０】以上に本発明の実施例について説明した
が、以下の変更が可能である。第１に、上記実施例で
は、９０度分の位相シフト波形デジタル信号を準備した
が、９０度分以上あるいはそれ以下、もしくは全位相シ
フト量範囲の位相シフト波形デジタル信号を準備するこ
ともできる。第２に、上記実施例ではＮ＝４としたが、
その他の値にしても良い。その際、デコーダ、レジスタ
の数、１データワード群のワードの数等を変更すれば良
い。第３に、上記実施例では、入力される波形は正弦波
であるが、その他の周期的な波形に対し位相シフトを行
うようにすることもできる。
が、以下の変更が可能である。第１に、上記実施例で
は、９０度分の位相シフト波形デジタル信号を準備した
が、９０度分以上あるいはそれ以下、もしくは全位相シ
フト量範囲の位相シフト波形デジタル信号を準備するこ
ともできる。第２に、上記実施例ではＮ＝４としたが、
その他の値にしても良い。その際、デコーダ、レジスタ
の数、１データワード群のワードの数等を変更すれば良
い。第３に、上記実施例では、入力される波形は正弦波
であるが、その他の周期的な波形に対し位相シフトを行
うようにすることもできる。
【００３１】
【発明の効果】以上、本発明によれば、異なった位相シ
フト量の波形を個別のデジタル信号として保持している
ため、簡単な構成で、個々の位相シフト波形を生成する
ことができる。また、１周期をＮ個のデータワードで表
すため、ある固定分解能のＤ／Ａコンバータの使用時
に、位相分解能をより高くすることが可能である。
フト量の波形を個別のデジタル信号として保持している
ため、簡単な構成で、個々の位相シフト波形を生成する
ことができる。また、１周期をＮ個のデータワードで表
すため、ある固定分解能のＤ／Ａコンバータの使用時
に、位相分解能をより高くすることが可能である。
【図１】本発明のデジタル移相器の基本構成を示すブロ
ック図。
ック図。
【図２】本発明のデジタル移相器のより具体化した実施
例を示すブロック図。
例を示すブロック図。
【図３】図２のデジタル移相器の動作についてのタイミ
ング図。
ング図。
【図４】正弦波（位相シフトなし）の角度とサンプル値
（データワード）との関係を示す図。
（データワード）との関係を示す図。
【図５】図２のデジタル移相器内のメモリにルックアッ
プテーブルとして記憶した位相シフト波形デジタル信号
のマップを示す図。
プテーブルとして記憶した位相シフト波形デジタル信号
のマップを示す図。
【図６】図２のデジタル移相器内のＣＰＵで実行する位
相シフト波形データ構成フローを示すフローチャート。
相シフト波形データ構成フローを示すフローチャート。
【図７】図６のフロー内で実行するデータ転送サブルー
チンを示すフローチャート。
チンを示すフローチャート。
【図８】（Ａ）と（Ｂ）は、図５の位相シフト波形デジ
タル信号を成す波形データワードに対するビット操作前
とビット操作後のものを示す図。
タル信号を成す波形データワードに対するビット操作前
とビット操作後のものを示す図。
１０，１００：ＰＬＬ回路 ２０，２００：位相シフト量指定（入力）部 ３０：位相シフト波形デジタル信号生成部 ４０：Ｄ／Ａ変換部 ３００：ＣＰＵ ３２０：メモリ ３４０：レジスタ ４００：Ｄ／Ａコンバータ ４０２：ローパスフィルタ ＯO：発振信号 ＲＣ：読出制御信号 Ｒ１〜Ｒ４：レジスタ ＧＤＷ１〜ＧＤＷ４：生成データワード群 ＳＤＷ１〜ＳＤＷ４：記憶データワード群
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−27653（ＪＰ，Ａ) 特開 昭58−170205（ＪＰ，Ａ) 特開 昭57−84612（ＪＰ，Ａ) 特開 平２−280415（ＪＰ，Ａ) 実開 昭61−176809（ＪＰ，Ｕ) 実開 昭61−21119（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 17/08 H03L 7/00
Claims (9)
- 【請求項１】所定の周波数の入力波形から指定の位相シ
フト量だけ位相シフトした位相シフト波形を発生するデ
ジタル移相器であって、 イ） アナログ形態の前記入力波形を受ける入力端子を
備え、かつ前記入力波形に位相同期していて前記所定周
波数のＮ倍の周波数をもつ発振信号を発生する電圧制御
発振器を備えたＰＬＬ回路であって、Ｎは、２以上の整
数である、前記のＰＬＬ回路、 ロ） 指定の位相シフト量を表す位相シフト量指定信号
を発生する位相シフト量指定手段、 ハ） 前記発振信号と前記位相シフト量指定信号とを受
けるように接続しており、かつ複数の異なった位相シフ
ト量の位相シフト波形デジタル信号を記憶している位相
シフト波形デジタル信号生成手段であって、前記複数の
記憶位相シフト波形デジタル信号から、前記指定位相シ
フト量をもつ位相シフト波形デジタル信号を生成する位
相シフト波形デジタル信号生成手段、 ニ） 生成された前記位相シフト波形デジタル信号を受
けるように接続しており、前記位相シフト波形デジタル
信号をアナログ形態に変換して前記位相シフト波形を生
成する変換手段、を備え、 前記複数の記憶位相シフト波形デジタル信号は、全位相
シフト量範囲の内の一部分の範囲に対応した信号であ
り、 前記複数の記憶位相シフト波形デジタル信号の各々は、
Ｎ個の波形データワードで構成し、 前記位相シフト波形デジタル信号生成手段が、 ａ） 前記全位相シフト量範囲の０〜１／Ｎまでの位相
シフト範囲の複数の位相シフト波形デジタル信号を記憶
した記憶手段であって、各記憶位相シフト波形デジタル
信号は、１周期分の波形であって、第１の１／Ｎ周期部
分に対応する第１の波形データワードから第Ｎの１／Ｎ
周期部分に対応する第Ｎの波形データワードまでのＮ個
の波形データワードから成る、前記の記憶手段、 ｂ） 前記指定位相シフト量が、全位相シフト量範囲の
内、０〜１／Ｎの範囲から（Ｎ−１）／Ｎ〜Ｎ／Ｎの範
囲までのＮ個の１／Ｎ範囲のどれにあるかを判定する判
定手段、 ｃ） Ｎ個のレジスタ手段であって、生成する位相シフ
ト波形データワードの第１の１／Ｎ周期部分から第Ｎの
１／Ｎ周期部分までのＮ個の１／Ｎ周期部分を、それぞ
れ保持するための第１から第ＮまでのＮ個のレジスタ、 ｄ） 前記複数の位相シフト記憶波形デジタル信号の内
の１つの記憶位相シフト波形デジタル信号の前記第１か
ら第Ｎまでの波形データワードを、前記第１から第Ｎま
でのレジスタに対し、前記判定手段の判定結果に依存し
た異なった振り分け方の内の１つで、振り分けて書込ん
で、該第１から第Ｎのレジスタに保持した波形データワ
ードで前記指定位相シフト量の位相シフト波形デジタル
信号を構成する書込手段、 ｅ） 前記発振信号を受けるように接続しており、前記
第１から第Ｎのレジスタの内容を、前記入力波形の第１
から第Ｎの１／Ｎ周期部分の間、それぞれ読み出させて
出力する読出手段、 から成ること、を特徴とするデジタル移相器。 - 【請求項２】請求項１に記載のデジタル移相器であっ
て、前記全位相シフト量範囲は、前記入力波形の１周期
分の角度範囲であること、を特徴とするデジタル移相
器。 - 【請求項３】請求項２に記載のデジタル移相器であっ
て、 イ） 前記変換手段は、所定のビット数のデジタル信号
をアナログ信号に変換するＤ／Ａコンバータを含んでお
り、 ロ） 各前記波形データワードは、前記所定ビット数の
ものであること、 を特徴とするデジタル移相器。 - 【請求項４】請求項３に記載のデジタル移相器であっ
て、前記複数の記憶位相シフト波形デジタル信号の内、
隣接する位相シフト量に対応する各記憶位相シフト波形
デジタル信号の前記Ｎ個の波形データワードが、互いに
同一となる場合に、その一方の記憶位相シフト波形デジ
タル信号の前記Ｎ個の波形データワードの内の少なくと
も１つの波形データワードを、変更することにより、前
記複数の記憶位相シフト波形デジタル信号を互いに異な
ったものとすること、を特徴とするデジタル移相器。 - 【請求項５】請求項１から４のいずれかに記載のデジタ
ル移相器であって、前記入力波形は、正弦波であるこ
と、を特徴とするデジタル移相器。 - 【請求項６】請求項１から５のいずれかに記載のデジタ
ル移相器であって、前記入力波形は、テレビジョン信号
の副搬送波であること、を特徴とするデジタル移相器。 - 【請求項７】請求項１から６のいずれかに記載のデジタ
ル移相器であって、前記Ｎは４であること、を特徴とす
るデジタル移相器。 - 【請求項８】所定の周波数の入力波形から指定の位相シ
フト量だけ位相シフトした位相シフト波形を発生する移
相方法であって、 イ） アナログ形態の前記入力波形を受けて、該入力波
形に位相同期していて前記所定周波数のＮ倍の周波数を
もつ発振信号を発生するステップであって、前記Ｎは、
２以上の整数である、前記のステップ、 ロ） 指定の位相シフト量を表す位相シフト量指定信号
を発生するステップ、 ハ） 予め定めた複数の異なった位相シフト量の位相シ
フト波形デジタル信号から、前記指定位相シフト量をも
つ位相シフト波形デジタル信号を生成するステップ、 ニ） 前記生成された位相波形デジタル信号を前記発振
信号に同期してアナログ形態に変換して前記位相シフト
波形を生成するステップ、を備え、 前記複数の位相シフト波形デジタル信号の各々は、Ｎ個
の波形データワードで構成し、 前記複数の位相シフト波形デジタル信号は、全位相シフ
ト量範囲の内の一部分 の範囲に対応した信号であり、 前記位相シフト波形デジタル信号を生成するステップ
が、 ａ） 前記全位相シフト量範囲の０〜１／Ｎまでの位相
シフト範囲の複数の位相シフト波形デジタル信号を準備
するステップであって、各位相シフト波形デジタル信号
は、１周期分の波形であって、第１の１／Ｎ周期部分に
対応する第１の波形データワードから第Ｎの１／Ｎ周期
部分に対応する第Ｎの波形データワードまでのＮ個の波
形データワードから成る、前記のステップ、 ｂ） 前記指定位相シフト量が、全位相シフト量範囲の
内、０〜１／Ｎの範囲から（Ｎ−１）／Ｎ〜Ｎ／Ｎの範
囲までのＮ個の１／Ｎ範囲のどれにあるかを判定する判
定ステップ、 ｃ） 前記複数の位相シフト波形デジタル信号の内の１
つの位相シフト波形デジタル信号の前記第１から第Ｎま
での波形データワードを、生成する位相シフト波形デー
タワードの第１の１／Ｎ周期部分から第Ｎの１／Ｎ周期
部分までのＮ個の１／Ｎ周期部分をそれぞれ保持するた
めの第１から第ＮまでのＮ個のレジスタに対し、前記判
定結果に依存した異なった振り分け方の内の１つで、振
り分けて書込んで、該第１から第Ｎのレジスタに保持し
た波形データワードで前記指定位相シフト量の位相シフ
ト波形デジタル信号を構成するステップ、 ｄ） 前記発振信号を受け、前記第１から第Ｎのレジス
タの内容を、前記入力波形の第１から第Ｎの１／Ｎ周期
部分の間、それぞれ読み出させるステップ、から成るこ
と、を特徴とする移相方法。 - 【請求項９】請求項８に記載の移相方法であって、前記
全位相シフト量範囲は、前記入力波形の１周期分の角度
範囲であること、を特徴とする移相方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19029593A JP3292553B2 (ja) | 1993-07-30 | 1993-07-30 | デジタル移相器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19029593A JP3292553B2 (ja) | 1993-07-30 | 1993-07-30 | デジタル移相器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0746086A JPH0746086A (ja) | 1995-02-14 |
| JP3292553B2 true JP3292553B2 (ja) | 2002-06-17 |
Family
ID=16255796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19029593A Expired - Fee Related JP3292553B2 (ja) | 1993-07-30 | 1993-07-30 | デジタル移相器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3292553B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6897315B2 (ja) * | 2016-09-27 | 2021-06-30 | セイコーエプソン株式会社 | 回路装置、物理量測定装置、電子機器及び移動体 |
| CN106788326B (zh) * | 2017-02-07 | 2023-07-18 | 西北师范大学 | 频率自跟踪90°移相器 |
-
1993
- 1993-07-30 JP JP19029593A patent/JP3292553B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0746086A (ja) | 1995-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63104585A (ja) | ビデオ信号のスキヤンコンバ−タ装置 | |
| JPS5825784A (ja) | テレビジヨン信号の較正に適用可能なサンプル信号の位相誤差を較正するデジタル手法と装置 | |
| JPH04229703A (ja) | 位相相関波形の発生方法 | |
| JPH04356804A (ja) | デジタル信号合成方法及び装置 | |
| US4268851A (en) | Signal generator | |
| JP3292553B2 (ja) | デジタル移相器 | |
| JP2836526B2 (ja) | 周波数シンセサイザ | |
| US5001549A (en) | Television signal generator | |
| US5517156A (en) | Digital phase shifter | |
| US5892692A (en) | Method for generating a lookup table for a digital oscillator | |
| US5159435A (en) | Television signal generator | |
| US5559475A (en) | Frequency synthesizer for synthesizing signals of a variety of frequencies by cross modulation | |
| US5936438A (en) | Digital oscillator using lookup table with multiple cycles | |
| EP0260658B1 (en) | Television signal generator | |
| JP3637891B2 (ja) | 変調信号発生装置 | |
| JP3356059B2 (ja) | クロック信号生成装置 | |
| JP3861291B2 (ja) | 位相同期方法及び回路 | |
| JP3536426B2 (ja) | 波形発生器 | |
| JP3779863B2 (ja) | 位相シフト発振回路 | |
| JP2633938B2 (ja) | ディジタル三角関数発生装置 | |
| JPH0548336A (ja) | 信号発生器 | |
| JP2501815Y2 (ja) | ビデオ信号発生器 | |
| JPH01152892A (ja) | Ｐａｌ方式での色信号をデジタル処理で作成する方法 | |
| JPH07226864A (ja) | 映像信号の輪郭強調装置 | |
| JP2000092507A (ja) | クロック周波数変換回路及びその変換方法並びにクロック 周波数変換機能を備えた受像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090329 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090329 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100329 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110329 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |