JP3292553B2 - Digital phase shifter - Google Patents
Digital phase shifterInfo
- Publication number
- JP3292553B2 JP3292553B2 JP19029593A JP19029593A JP3292553B2 JP 3292553 B2 JP3292553 B2 JP 3292553B2 JP 19029593 A JP19029593 A JP 19029593A JP 19029593 A JP19029593 A JP 19029593A JP 3292553 B2 JP3292553 B2 JP 3292553B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- phase
- phase shift
- digital
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、所定の波形の入力波
（例えば、正弦波形の連続波）を位相シフトするデジタ
ル移相器に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital phase shifter for phase-shifting an input wave having a predetermined waveform (for example, a continuous wave having a sine waveform).
【０００２】[0002]
【従来の技術】従来、連続波に所望の位相シフト量を与
える手段として、デジタル移相器が使用されてきてい
る。例えば、ベクトルスコープ（複合映像信号の複数の
クロミナンス成分の相対的な振幅と位相とを表示）にお
いて、入力として受けた副搬送波に対し所望の量だけ位
相シフトさせるのに、デジタル移相器が使用されてい
る。このようなデジタル移相器のとしては、特開昭６２
−２０７０１２号（デジタル移相器）に開示されたもの
があり、このデジタル移相器は、周波数ヘテロダイン効
果を利用する構造である。また、特開平４−２２９７０
３号（位相相関波形の発生方法）には、１つの波形ルッ
クアップテーブルをもつ直接デジタルシンセサイザ（Ｄ
ＤＳ）によって、波形を発生する方法が開示されてい
る。2. Description of the Related Art Conventionally, a digital phase shifter has been used as a means for giving a desired phase shift amount to a continuous wave. For example, in a vectorscope (displaying the relative amplitude and phase of multiple chrominance components of a composite video signal), a digital phase shifter is used to shift the phase of a subcarrier received as input by a desired amount. Have been. Such a digital phase shifter is disclosed in
No. 207012 (digital phase shifter), which has a structure that utilizes the frequency heterodyne effect. Also, Japanese Patent Application Laid-Open No. Hei 4-22970
No. 3 (a method of generating a phase correlation waveform) includes a direct digital synthesizer (D
DS) discloses a method for generating a waveform.
【０００３】[0003]
【発明が解決しようとする課題】上記の特開昭６２−２
０７０１２号のデジタル移相器は、周波数ヘテロダイン
効果を利用するため、複雑な回路構成となっている。従
って、本発明の目的は、ＤＤＳ技法を使って入力波形を
位相シフトさせる移相方法及びデジタル移相器を提供す
ることである。本発明の別の目的は、ある固定の分解能
のＤ／Ａコンバータを使って、位相分解能を上げること
ができる移相方法及びデジタル移相器を提供することで
ある。SUMMARY OF THE INVENTION The above-mentioned JP-A-62-2
The digital phase shifter of 07012 has a complicated circuit configuration in order to utilize the frequency heterodyne effect. Accordingly, it is an object of the present invention to provide a phase shift method and a digital phase shifter for phase shifting an input waveform using the DDS technique. It is another object of the present invention to provide a phase shift method and a digital phase shifter that can increase the phase resolution by using a D / A converter having a fixed resolution.
【０００４】[0004]
【課題を解決するための手段】上記目的の実現のため、
本発明による、所定の周波数の入力波形から指定の位相
シフト量だけ位相シフトした位相シフト波形を発生する
移相方法は、イ）アナログ形態の前記入力波形を受け
て、該入力波形に位相同期していて前記所定周波数のＮ
倍の周波数をもつ発振信号を発生するステップであっ
て、前記Ｎは、２以上の整数である、前記のステップ、
ロ）指定の位相シフト量を表す位相シフト量指定信号を
発生するステップ、ハ）予め定めた複数の異なった位相
シフト量の位相シフト波形デジタル信号から、前記指定
位相シフト量をもつ位相シフト波形デジタル信号を生成
するステップ、ニ）前記生成された位相波形デジタル信
号をアナログ形態に変換して前記位相シフト波形を生成
するステップ、を備えるようにする。In order to achieve the above object,
According to the present invention, there is provided a phase shift method for generating a phase-shifted waveform which is phase-shifted by a specified phase shift amount from an input waveform having a predetermined frequency. And the predetermined frequency N
Generating an oscillation signal having a double frequency, wherein N is an integer of 2 or more;
B) generating a phase shift amount designating signal indicating a designated phase shift amount; c) converting a phase shift waveform digital signal having the designated phase shift amount from a plurality of predetermined phase shift waveform digital signals having different phase shift amounts. Generating a signal; and d) generating the phase shift waveform by converting the generated phase waveform digital signal into an analog form.
【０００５】また、本発明による、所定の周波数の入力
波形から指定の位相シフト量だけ位相シフトした位相シ
フト波形を発生するデジタル移相器は、イ）アナログ形
態の前記入力波形を受ける入力端子を備え、かつ前記入
力波形に位相同期していて前記所定周波数のＮ倍の周波
数をもつ発振信号を発生する電圧制御発振器を備えたＰ
ＬＬ回路であって、Ｎは、２以上の整数である、前記の
ＰＬＬ回路、ロ）指定の位相シフト量を表す位相シフト
量指定信号を発生する位相シフト量指定手段、ハ）前記
発振信号と前記位相シフト量指定信号とを受けるように
接続しており、かつ複数の異なった位相シフト量の位相
シフト波形デジタル信号を記憶している位相シフト波形
デジタル信号生成手段であって、前記複数の記憶位相シ
フト波形デジタル信号から、前記指定位相シフト量をも
つ位相シフト波形デジタル信号を生成する位相シフト波
形デジタル信号生成手段、ニ）生成された前記位相シフ
ト波形デジタル信号を受けるように接続しており、前記
位相波形デジタル信号をアナログ形態に変換して前記位
相シフト波形を生成する変換手段、で構成する。Further, according to the present invention, a digital phase shifter for generating a phase-shifted waveform obtained by shifting the phase of an input waveform having a predetermined frequency by a specified amount of phase shift is: a) an input terminal for receiving the input waveform in analog form; And a voltage controlled oscillator for generating an oscillation signal having a frequency which is N times the predetermined frequency and which is in phase synchronization with the input waveform.
An LL circuit, wherein N is an integer equal to or greater than 2; b) a phase shift amount designating means for generating a phase shift amount designating signal representing a designated phase shift amount; A phase shift waveform digital signal generating means connected to receive the phase shift amount designating signal and storing a plurality of phase shift waveform digital signals having different phase shift amounts; Phase shift waveform digital signal generating means for generating a phase shift waveform digital signal having the designated phase shift amount from the phase shift waveform digital signal; d) connecting to receive the generated phase shift waveform digital signal; Conversion means for converting the phase waveform digital signal into an analog form to generate the phase shift waveform.
【０００６】本発明によれば、前記複数の位相シフト波
形デジタル信号の各々は、Ｎ個の波形データワードで構
成する。また、前記複数の記憶位相シフト波形デジタル
信号は、全位相シフト量範囲の内の一部分の範囲に対応
した信号とすることができる。また、前記全位相シフト
量範囲は、前記入力波形の１周期分の角度範囲とするこ
とができる。更に、前記位相シフト波形デジタル信号生
成手段は、イ）前記全位相シフト量範囲の０〜１／Ｎま
での位相シフト範囲の複数の位相シフト波形デジタル信
号を記憶した記憶手段であって、各記憶位相シフト波形
デジタル信号は、１周期分の波形であって、第１の１／
Ｎ周期部分に対応する第１の波形データワードから第Ｎ
の１／Ｎ周期部分に対応する第Ｎの波形データワードま
でのＮ個の波形データワードから成る、前記の記憶手
段、ロ）前記指定位相シフト量が、全位相シフト量範囲
の内、０〜１／Ｎの範囲から（Ｎ−１）／Ｎ〜Ｎ／Ｎの
範囲までのＮ個の１／Ｎ範囲のどれにあるかを判定する
判定手段、ハ）Ｎ個のレジスタ手段であって、生成する
位相シフト波形データワードの第１の１／Ｎ周期部分か
ら第Ｎの１／Ｎ周期部分までのＮ個の１／Ｎ周期部分
を、それぞれ保持するための第１から第ＮまでのＮ個の
レジスタ、ニ）前記複数の記憶波形デジタル信号の内の
１つの記憶位相シフト波形デジタル信号の前記第１から
第Ｎまでの波形データワードを、前記第１から第Ｎまで
のレジスタに対し、前記判定手段の判定結果に依存した
異なった振り分け方の内の１つで、振り分けて書込ん
で、該第１から第Ｎのレジスタに保持した波形データワ
ードで前記指定位相シフト量の位相シフト波形デジタル
信号を構成する書込手段、ホ）前記発振信号を受けるよ
うに接続しており、前記第１から第Ｎのレジスタの内容
を、前記入力波形の第１から第Ｎの１／Ｎ周期部分の
間、それぞれ読み出させて出力する読出手段、で構成で
きる。According to the invention, each of the plurality of phase shifted waveform digital signals comprises N waveform data words. Further, the plurality of stored phase shift waveform digital signals may be signals corresponding to a part of the entire phase shift amount range. Further, the entire phase shift amount range may be an angle range for one cycle of the input waveform. Further, the phase shift waveform digital signal generating means is a storage means for storing a plurality of phase shift waveform digital signals in a phase shift range from 0 to 1 / N of the entire phase shift amount range. The phase-shift waveform digital signal is a waveform for one cycle, and the first 1 /
From the first waveform data word corresponding to the N-period portion to the N-th
The storage means comprising N waveform data words up to an Nth waveform data word corresponding to the 1 / N period portion of (b), wherein the designated phase shift amount is 0 to 0 in the entire phase shift amount range. Determining means for determining which of the N 1 / N ranges from the range of 1 / N to the range of (N-1) / N to N / N; c) N register means, The first to N-th N portions for holding N 1 / N-period portions from the first 1 / N-period portion to the N-th 1 / N-period portion of the generated phase-shift waveform data word. D) the first to Nth waveform data words of one stored phase shift waveform digital signal of the plurality of stored waveform digital signals with respect to the first to Nth registers; Different sorting methods depending on the judgment result of the judgment means Writing means for distributing and writing, and forming a phase shift waveform digital signal of the designated phase shift amount by the waveform data words held in the first to Nth registers; And reading means for reading and outputting the contents of the first to Nth registers during the first to Nth 1 / N period portions of the input waveform. it can.
【０００７】更に、本発明によれば、前記変換手段は、
所定のビット数のデジタル信号をアナログ信号に変換す
るＤ／Ａコンバータを含むものとし、ロ）各前記波形デ
ータワードは、前記所定ビット数のものとすることがで
きる。この場合、前記複数の記憶位相シフト波形デジタ
ル信号の内、隣接する位相シフト量に対応する各記憶位
相シフト波形デジタル信号の前記Ｎ個の波形データワー
ドが、互いに同一となる場合に、その一方の記憶位相シ
フト波形デジタル信号の前記Ｎ個の波形データワードの
内の少なくとも１つの波形データワードを、変更するこ
とにより、前記複数の記憶位相シフト波形デジタル信号
を互いに異なったものとすることができる。Further, according to the present invention, the conversion means includes:
A D / A converter for converting a digital signal having a predetermined number of bits into an analog signal may be included. B) Each of the waveform data words may have the predetermined number of bits. In this case, when the N number of waveform data words of each of the storage phase shift waveform digital signals corresponding to the adjacent phase shift amounts among the plurality of storage phase shift waveform digital signals are the same as one another, By changing at least one waveform data word of the N waveform data words of the stored phase-shifted waveform digital signal, the plurality of stored phase-shifted waveform digital signals can be different from each other.
【０００８】[0008]
【実施例】図１に、本発明によるデジタル移相器の基本
構成を示す。このデジタル移相器Ａは、ほぼ周波数Ｆin
の入力波形Ｗinを所望の量位相シフトさせて、その結果
の位相シフト波形Ｗoを発生する。この移相器Ａは、大
きく分けて、ＰＬＬ回路１０と、そして位相シフト量指
定部２０と、ＤＤＳ（直接デジタルシンセサイザ）回路
を成す位相シフト波形デジタル信号生成部３０及びＤ／
Ａ変換部４０と、から成る構成である。ＰＬＬ回路１０
は、従来公知の回路構造であって、入力波形Ｗiを受け
る位相比較器１２と、ローパスフィルタ（ＬＰＦ）１４
と、電圧制御発振器（ＶＣＸＯ）１６と、分周器１８と
から成っている。ここで、Ｎを、連続波をサンプリング
定理に従って再現するのに必要な１周期当たりのサンプ
ル数とする。本発明では、後段のＤＤＳ回路部で、サン
プリング定理に従って、１周期当たり２個以上のＮ個
（Ｎ≧２）のサンプルを使って入力波形を合成するた
め、１周期を２以上のＮ個に分割する必要がある。この
ため、ＶＣＸＯ１６は、ＦinのＮ倍の周波数で発振する
水晶発振子を備え、そして分周器１８で１／Ｎに分周す
る。FIG. 1 shows the basic configuration of a digital phase shifter according to the present invention. This digital phase shifter A has almost the frequency Fin
An input waveform W in the by the desired amount phase shift to generate a phase-shifted waveform W o of the results. This phase shifter A is roughly divided into a PLL circuit 10, a phase shift amount designating section 20, a phase shift waveform digital signal generating section 30 and a D / D / D / S (direct digital synthesizer) circuit.
A conversion unit 40. PLL circuit 10
Has a conventionally known circuit structure, and includes a phase comparator 12 receiving an input waveform W i , a low-pass filter (LPF) 14
, A voltage controlled oscillator (VCXO) 16, and a frequency divider 18. Here, N is the number of samples per cycle necessary to reproduce a continuous wave according to the sampling theorem. In the present invention, the DDS circuit unit at the subsequent stage synthesizes an input waveform using two or more N samples (N ≧ 2) per cycle according to the sampling theorem, so that one cycle is reduced to two or more N pieces. Need to be split. Therefore, VCXO16 comprises a crystal oscillator that oscillates at a frequency N times of F in, and frequency divider 18 divides the 1 / N.
【０００９】ＶＣＸＯ１６からのＮＦinの周波数の発振
信号を受ける位相シフト波形デジタル信号生成部３０
は、全位相シフト量範囲内の異なった位相シフト量をも
つ位相シフト波形デジタル信号の全てを生成するのに必
要な、所定の数の位相シフト波形デジタル信号を記憶し
ている。各々の記憶した位相シフト波形デジタル信号
は、位相シフト波形の１周期分の信号であって、上述の
ように、１周期当たりＮ個のサンプル（又はデータワー
ド）から成っている。A phase shift waveform digital signal generator 30 receiving an oscillation signal having a frequency of NF in from VCXO 16
Stores a predetermined number of phase shift waveform digital signals required to generate all of the phase shift waveform digital signals having different phase shift amounts within the entire phase shift amount range. Each stored phase shift waveform digital signal is a signal for one cycle of the phase shift waveform and, as described above, consists of N samples (or data words) per cycle.
【００１０】位相シフト量指定部２０は、上記全位相シ
フト量範囲の内、希望の位相シフト量を指定する信号を
生成部３０に供給する。この時、生成部３０は、その指
定位相シフト量の位相シフト波形デジタル信号を生成す
る。即ち、そのデジタル信号を成す一連のＮ個のデータ
ワードを、ＶＣＸＯ１６からの発振信号に同期して、順
番に出力し、そして１周期分の出力が完了すると、再
び、そのＮ個のデータワードの最初のものに戻って出力
し、そしてこれを繰り返すことにより、連続して位相シ
フト波形デジタル信号を出力する。これを受けるＤ／Ａ
変換部は、そのデジタル信号をアナログ形態に変換する
ことにより、指定の位相シフト量の位相シフト波形Ｗo
を発生する。[0010] The phase shift amount designating section 20 supplies a signal for designating a desired phase shift amount to the generating section 30 within the entire phase shift amount range. At this time, the generation unit 30 generates a phase shift waveform digital signal of the designated phase shift amount. That is, a series of N data words forming the digital signal are sequentially output in synchronization with the oscillation signal from the VCXO 16, and when the output for one cycle is completed, the N data words of the N data words are again output. By returning to the first one and outputting the same, this is repeated to continuously output a phase-shifted waveform digital signal. D / A receiving this
The conversion unit converts the digital signal into an analog form to obtain a phase shift waveform W o having a specified phase shift amount.
Occurs.
【００１１】次に、図２に、図１の基本構成をより具体
化した実施例であるデジタル移相器Ｂを示す。このデジ
タル移相器Ｂは、テレビジョン信号の副搬送波ＳＣの位
相シフトに使用するためのものであり、また、１周期当
たりのサンプル（又はデータワード）数Ｎ＝４としてい
る。また、このデジタル移相器では、全位相シフト量範
囲は０〜３６０度（０.１度の位相分解能）であり、そ
して位相シフト波形デジタル信号として全位相シフト量
範囲の１／４即ち０〜９０度分のデータをもっている。
また、その位相シフト波形デジタル信号の各データワー
ドは、１０ビットで表す。FIG. 2 shows a digital phase shifter B which is an embodiment of the basic configuration shown in FIG. The digital phase shifter B is used for phase shift of the subcarrier SC of the television signal, and the number of samples (or data words) per cycle is N = 4. Further, in this digital phase shifter, the entire phase shift range is 0 to 360 degrees (phase resolution of 0.1 degree), and the phase shift waveform digital signal is 1/4 of the entire phase shift range, that is, 0 to 0 degrees. It has data for 90 degrees.
Each data word of the phase shift waveform digital signal is represented by 10 bits.
【００１２】詳しくは、移相器Ｂは、周波数ＦSCの副搬
送波ＳＣを受けるＰＬＬ回路１００と、位相シフト量入
力部２００と、そしてＤＤＳ回路を成す、ＣＰＵ３０
０、メモリ３２０、ラッチ形式のレジスタ部３４０（４
つのレジスタＲ１〜Ｒ４を含む）、１０ビット分解能の
Ｄ／Ａコンバータ４００、及び位相シフトした副搬送波
ＳＣPSを出力するローパスフィルタ４０２と、から成っ
ている。本移相器Ｂでは、Ｎ＝４のため、ＶＣＸＯ１６
０は４ＦSCの周波数の水晶発振子をもっていて、発振信
号ＯOを出力する。また、図１の分周器１８に対応する
ものとして、１／２分周器１８２と、同じく１／２分周
を行う分周器を備えたデコーダ１８４とがある。デコー
ダ１８４は、分周器１８２の出力を更に１／２分周して
得た１／４分周出力を位相比較器１２０に印加する一方
で、分周器１８２の１／２分周出力の反転したものとそ
の１／４分周出力の反転したものとを、レジスタ部３４
０に対し、読出制御信号ＲＣとして供給する。図３に示
すように、それら反転１／４分周出力と反転１／２分周
出力とは、“００”，“０１”，“１０”，“１１”の
組合せの時、それぞれ、入力副搬送波ＳＣの第１の１／
４周期区間Ｔ１、第２の１／４周期区間Ｔ２、第３の１
／４周期区間、第４の１／４周期区間Ｔ４を示す。More specifically, the phase shifter B includes a PLL circuit 100 receiving a sub-carrier SC having a frequency F SC , a phase shift amount input section 200, and a DDS circuit.
0, the memory 320, and the register section 340 (4
One of the register containing the R1 to R4), a low pass filter 402 to output 10-bit resolution of the D / A converter 400, and the sub-carriers SC PS phase-shifted, it is made from. In this phase shifter B, since N = 4, VCXO16
0 is have a crystal oscillator of frequency of 4F SC, and outputs an oscillation signal O O. Also, as a counterpart to the frequency divider 18 in FIG. 1, there are a 1/2 frequency divider 182 and a decoder 184 provided with a frequency divider that also performs 1/2 frequency division. The decoder 184 applies a １ ／ frequency-divided output obtained by further dividing the output of the frequency divider 182 by に to the phase comparator 120, while applying the １ ／ frequency-divided output of the frequency divider 182 to the phase comparator 120. The inverted one and the inverted one-fourth divided output thereof are stored in the register unit 34.
0 is supplied as a read control signal RC. As shown in FIG. 3, the inverted 1/4 frequency-divided output and the inverted 1/2 frequency-divided output are input sub-outputs when a combination of "00", "01", "10", and "11" is used. The first 1/1 of the carrier SC
4 cycle section T1, 2nd 1/4 cycle section T2, 3rd 1
4 shows a 、 cycle section and a fourth ４ cycle section T4.
【００１３】レジスタ部３４０は、東芝の型番ＴＣ７４
ＨＣ６７０のＩＣ３個で実現した４ワード×４ビットの
レジスタであり、レジスタＲ１〜Ｒ４の各々は、４ビッ
トからなる１つのワードを保持することができる。これ
らレジスタＲ１〜Ｒ４は、それぞれ、生成する位相シフ
ト波形の第１、第２、第３及び第４の１／４周期部分の
各生成データワードＧＤＷ１〜ＧＤＷ４を保持するのに
使用する。The register section 340 is a Toshiba model number TC74.
This is a register of 4 words × 4 bits realized by three ICs of the HC670, and each of the registers R1 to R4 can hold one word composed of 4 bits. These registers R1 to R4 are used to hold the generated data words GDW1 to GDW4 of the first, second, third and fourth quarter period portions of the generated phase shift waveform, respectively.
【００１４】図示のように、レジスタ部３４０は、４つ
のレジスタＲ１〜Ｒ４の内のどの１つにデータワードを
書込むかを指定するためのアドレス端子ＷＡ,ＷＢ（但
し、レジスタＲ１，Ｒ２，Ｒ３，Ｒ４のアドレスは、そ
れぞれ、“００”,“０１”,“１０”,“１１”）、書
込むデータワードを受けるデータ端子Ｄ１〜Ｄ１０、書
込イネーブル端子ＷＥ￣端子、そしてレジスタＲ１〜Ｒ
４の内のどの１つからデータワードを読出すかを指定す
るための読出アドレス端子ＲＡ,ＲＢ、そして読出した
データワードを出力する出力端子Ｑ１〜１０を備えてい
る。読出アドレス端子ＲＡ,ＲＢは、デコーダ１８４か
らの反転１／４分周出力と反転１／２分周出力とから成
る読出制御信号ＲＣを受ける。尚、レジスタ３４０への
書込については、後述する。As shown, the register section 340 has address terminals WA, WB (where registers R1, R2, R3) for designating which one of the four registers R1 to R4 is to be written with a data word. The addresses of R3 and R4 are "00", "01", "10", and "11", respectively, data terminals D1 to D10 for receiving a data word to be written, a write enable terminal WE # terminal, and registers R1 to R1. R
4 is provided with read address terminals RA and RB for designating which one of the data words is to be read from, and output terminals Q1 to Q10 for outputting the read data word. Read address terminals RA and RB receive a read control signal RC composed of an inverted 1/4 divided output and an inverted 1/2 divided output from decoder 184. Note that writing to the register 340 will be described later.
【００１５】図４には、正弦波を１０ビットデータワー
ドで表した時の、正弦波の幾つかの点のサンプル値（１
６進）を示す。図示のように、データワードは、００１
Ｈの最小値から３ＦＦＨの最大値を取り、そして中間値
は２００Ｈとなる。また、正弦波の位相シフト波形のサ
ンプルする点は、その位相シフト波形の第１の１／４周
期部分ではその中央の４５度の位置であり、同様に第
２、第３、第４の１／４周期部分の各々の中央の角度位
置（即ち、１３５度、２２５度、３１５度）である。FIG. 4 shows sample values (1) of several points of a sine wave when the sine wave is represented by a 10-bit data word.
Hexadecimal). As shown, the data word is 001
The maximum value of 3FFH is taken from the minimum value of H, and the intermediate value becomes 200H. The sampling point of the sine wave phase-shifted waveform is located at the center position of 45 degrees in the first quarter period portion of the phase-shifted waveform, and similarly, the second, third, and fourth points are set. Angular position at the center of each of the 周期 period parts (that is, 135 degrees, 225 degrees, and 315 degrees).
【００１６】次に、レジスタ３４０からのデータワード
ＧＤＷ１〜ＧＤＷ４を受ける１０ビット分解能のＤ／Ａ
コンバータ４００は、発振信号Ｏｏをクロック端子（Ｃ
Ｋ）に受け、これに同期して、受けたデータワードを、
アナログ信号に変換して出力する。このアナログ信号を
受けるローパスフィルタ４０２は、平滑化して位相シフ
ト副搬送波ＳＣPSを出力する。Next, a 10-bit resolution D / A receiving the data words GDW1 to GDW4 from the register 340 is used.
Converter 400 outputs oscillation signal Oo to a clock terminal (C
K), and in synchronization with this, the received data word is
Convert to analog signal and output. Low pass filter 402 which receives the analog signal, and outputs the phase shift subcarrier SC PS smoothes.
【００１７】ここで、既に位相シフト量例えば−４５度
（図３の（ｅ）参照）が入力されていて、それに対応す
る位相シフト波形デジタル信号の各データワードがレジ
スタ３４０に保持されているとした時（即ち、ＧＤＷ１
＝２００Ｈ，ＧＤＷ２＝３ＦＦＨ，ＧＤＷ３＝２００
Ｈ，ＧＤＷ４＝００１Ｈ）、デジタル移相器Ｂの動作は
以下の通りである。即ち、図３のタイミング図に示すよ
うに、入力された副搬送波ＳＣに同期して発振信号ＯO
とそして読出制御信号ＲＣが発生する。読出制御信号Ｒ
Ｃは、Ｔ１の区間中レジスタＲ１をアドレス指定してそ
の内容２００Ｈを読出させ、そしてＤ／Ａコンバータに
よる変換及びフィルタによる平滑化が生ずる。区間Ｔ２
のときには、同様にしてレジスタＲ２の内容３ＦＦＨ
を、区間Ｔ３のときにはレジスタＲ３の内容２００Ｈ、
そして区間Ｔ４の時にはレジスタＲ４の内容００１Ｈを
読出させ、そしてこれらは同じく変換／平滑化される。
従って、図３の（ｅ）に示した階段状の波形を滑らかに
したものが出力される。１周期分の読出が終わると、再
び上記のレジスタＲ１〜Ｒ４の内容を循環的に繰り返し
読出させて、位相シフト副搬送波を発生し続ける。Here, it is assumed that the phase shift amount, for example, -45 degrees (see FIG. 3 (e)) has already been input, and that each data word of the corresponding phase shift waveform digital signal is held in the register 340. (Ie, GDW1
= 200H, GDW2 = 3FFH, GDW3 = 200
H, GDW4 = 001H), and the operation of the digital phase shifter B is as follows. That is, as shown in the timing chart of FIG. 3, the oscillation signal O O is synchronized with the input sub-carrier SC.
And a read control signal RC is generated. Read control signal R
C addresses register R1 during T1 to read its contents 200H, and conversion by the D / A converter and smoothing by the filter occur. Section T2
, The contents of the register R2 are similarly 3FFH
In the interval T3, the contents 200H of the register R3,
Then, in the section T4, the contents 001H of the register R4 are read, and these are also converted / smoothed.
Therefore, a smoothed step-like waveform shown in FIG. 3E is output. When the reading of one cycle is completed, the contents of the registers R1 to R4 are read repeatedly and cyclically, and the phase shift subcarrier is continuously generated.
【００１８】次に、図５〜図７を参照して、レジスタへ
の位相シフト波形デジタル信号の書込について説明す
る。図５には、０.１度の分解能で９０度分、即ち、−
０.０度から−８９.９度の９００個の異なった位相シフ
ト量の位相シフト波形デジタル信号ＰＨＤについて、そ
のメモリ３２０内での配置を示す。個々の位相シフト量
の位相シフト波形デジタル信号は、各々、８バイトであ
り、そして、各デジタル信号を構成する記憶データワー
ドＳＤＷ１〜ＳＤＷ４は、各々、２バイトである。この
９００個の位相シフト波形デジタル信号は、３６０度の
全位相シフト量範囲の残りの位相シフト量に対して、流
用する。即ち、−９０.０〜−１７９.９度、−１８０.
０〜−２６９.９度、−２７０.０〜−３５９.９度の各
範囲の位相シフト波形デジタル信号を形成するのに使用
する。具体的に−０.１度のデータワードＳＤＷ１0.1〜
ＳＤＷ４0.1で説明すると、−９０.１度のデジタル信号
のデータワードは、（ＳＤＷ４0.1，ＳＤＷ１0.1，ＳＤ
Ｗ２0.1，ＳＤＷ３0.1）で形成でき、また、−１８０.
１度のデジタル信号のデータワードは、（ＳＤＷ
３0.1，ＳＤＷ４0.1，ＳＤＷ１0.1，ＳＤＷ２0.1）で、
そして−２７０.１度のデータワードは、（ＳＤＷ
２0.1，ＳＤＷ３0.1，ＳＤＷ４0.1，ＳＤＷ１0.1）で形
成できる。Next, the writing of the phase shift waveform digital signal into the register will be described with reference to FIGS. FIG. 5 shows a 90-degree resolution with 0.1-degree resolution, ie, −
The arrangement of 900 phase-shift waveform digital signals PHD having different phase shift amounts from 0.0 degrees to -89.9 degrees in the memory 320 is shown. Each phase shift waveform digital signal of each phase shift amount is 8 bytes, and each of the storage data words SDW1 to SDW4 constituting each digital signal is 2 bytes. These 900 phase-shift waveform digital signals are used for the remaining phase shift amount in the entire phase shift amount range of 360 degrees. That is, −90.0 to −179.9 degrees, −180.
It is used to form a phase shift waveform digital signal in each range of 0 to 269.9 degrees and -279.0 to 359.9 degrees. Specifically, the data word SDW1 0.1-
To explain in SDW4 0.1, data word -90.1 degrees digital signals, (SDW4 0.1, SDW1 0.1, SD
W2 0.1 , SDW3 0.1 ), and -180.
The data word of one digital signal is (SDW
3 0.1, SDW4 0.1, SDW1 0.1 , in SDW2 0.1),
And the data word at -270.1 degrees is (SDW
2 0.1, SDW3 0.1, SDW4 0.1 , can be formed in SDW1 0.1).
【００１９】図６には、この９０度分のデータで３６０
度分のデータを形成するための、ＣＰＵ３００で実行す
る位相シフト波形データ構成フローを示す。フローの最
初のステップ６００において、例えばロータリエンコー
ダである入力部２００からの位相シフトデータ入力を受
ける。この入力は、位相シフト変化の向き（＋，−）と
量（△）である。次のステップ６０２で、その向きにつ
いての判定を行って、＋の時ステップ６０４に、そして
−の時ステップ６０６に進む。それらステップ６０４と
６０６とでは、新位相シフト角ＰＨNを旧位相シフト角
ＰＨOと△とから計算する。次に、ステップ６０８で、
その新位相シフト角ＰＨNが、０.０度〜８９.９度の範
囲にあるとき、一連のステップ６０９〜６１６に進む。
また、９０.０度〜１７９.９度内のとき、ステップ６１
８を経てステップ６１９〜６２６に、１８０.０度〜２
６９.９度内のとき、ステップ６２８からステップ６２
９〜６３６に、そして２７０.０度〜３５９.９度内のと
き、ステップ６３７〜６４４に進む。FIG. 6 shows the data corresponding to 90 degrees as 360 degrees.
4 shows a phase shift waveform data configuration flow executed by the CPU 300 to form data for degrees. In a first step 600 of the flow, a phase shift data input is received from an input unit 200, for example, a rotary encoder. This input is the direction (+,-) and amount (△) of the phase shift change. In the next step 602, the direction is determined, and the process proceeds to step 604 when the value is + and to step 606 when the value is-. In these steps 604 and 606, the new phase shift angle PH N is calculated from the old phase shift angles PH O and △. Next, in step 608,
When the new phase shift angle PH N is in the range of 0.0 to 89.9 degrees, the process proceeds to a series of steps 609 to 616.
If the angle is within the range of 90.0 degrees to 179.9 degrees, step 61
8 to Steps 619 to 626, 180.0 degrees to 2
If the angle is within 69.9 degrees, steps 628 to 62
9 to 636, and when it is within 270.0 to 359.9 degrees, the process proceeds to steps 637 to 644.
【００２０】ＰＨNが、０.０度〜８９.９度の範囲にあ
るときについて説明すると、ステップ６０９で、メモリ
から取り出す取出位相シフト角ＰＨFをＰＨNに等しく
し、そしてステップ６１０で、ＰＨFの位相シフト波形
デジタル信号のデータワードＳＤＷ１をレジスタＲ１に
転送する。この転送は、図７のデータ転送サブルーチン
で行う。即ち、ステップ７００で、ＰＨFの位相シフト
角の位相シフト波形デジタル信号の最初のデータワード
を取り出し、ステップ７０２で、転送先のレジスタ、即
ちレジスタＲ１のアドレス“００”を設定し、そしてこ
れらレジスタアドレスとデータワードをステップ７０４
でレジスタ３４０の端子ＷＡ，ＷＢと端子Ｄ１〜Ｄ１０
に対し送出する。次に、ステップ７０６で書込イネーブ
ル信号ＷＥ￣を、レジスタ３４０の端子ＷＥ￣に送出し
て、対応のレジスタＲ１にそのデータワードを書込ませ
る。To explain when PH N is in the range of 0.0 degrees to 89.9 degrees, at step 609 the fetch phase shift angle PH F retrieved from memory is equal to PH N , and at step 610, transferring data words SDW1 phase shifted waveform digital signal PH F into register R1. This transfer is performed by the data transfer subroutine of FIG. That is, in step 700, retrieve the first data word of the phase shifted waveform digital signal of the phase shift angle of PH F, in step 702, the destination register, i.e. sets the address "00" of the register R1, and these registers Step 704: address and data word
And the terminals WA and WB of the register 340 and the terminals D1 to D10
Send to Next, in step 706, a write enable signal WE # is sent to the terminal WE # of the register 340 to write the data word into the corresponding register R1.
【００２１】同様にして、ステップ６１２、６１４、６
１６で転送を行う。その結果、レジスタＲ１〜Ｒ４内の
生成データワードＧＤＷ１〜ＧＤＷ４は、ＧＤＷ１＝Ｓ
ＤＷ１，ＧＤＷ２＝ＳＤＷ２，ＧＤＷ３＝ＳＤＷ３，Ｇ
ＤＷ４＝ＳＤＷ４となる。Similarly, steps 612, 614, 6
Transfer is performed at step 16. As a result, the generated data words GDW1 to GDW4 in the registers R1 to R4 become GDW1 = S
DW1, GDW2 = SDW2, GDW3 = SDW3, G
DW4 = SDW4.
【００２２】ステップ６１８でＹＥＳの時、９０.０度
〜１７９.９度内のとき、ステップ６１９で、ＰＨNから
９０を引いたものを取出位相シフト角ＰＨFとし、そし
てステップ６２０〜６２６で、上記のステップ６１０〜
６１６と同様の処理を行う。但し、今度は、データワー
ドの転送先のレジスタの番号が１つずれる。従って、レ
ジスタＲ１〜Ｒ４内の生成データワードＧＤＷ１〜ＧＤ
Ｗ４は、ＧＤＷ１＝ＳＤＷ４，ＧＤＷ２＝ＳＤＷ１，Ｇ
ＤＷ３＝ＳＤＷ２，ＧＤＷ４＝ＳＤＷ３となる。同様
に、ステップ６２８でＹＥＳの時、即ち１８０.０度〜
２６９.９度内のとき、ステップ６２９で、ＰＨF＝ＰＨ
N−１８０の演算を行い、そして再び転送先のレジスタ
番号が１つずれるため、レジスタＲ１〜Ｒ４内の生成デ
ータワードＧＤＷ１〜ＧＤＷ４は、ＧＤＷ１＝ＳＤＷ
３，ＧＤＷ２＝ＳＤＷ４，ＧＤＷ３＝ＳＤＷ１，ＧＤＷ
４＝ＳＤＷ２となる。ステップ６２８でＮＯの時、即ち
２７０.０度〜３５９.９度内のとき、ステップ６３７
で、ＰＨF＝ＰＨN−２７０の演算を行い、そして更に転
送先のレジスタ番号が１つずれるため、レジスタＲ１〜
Ｒ４内の生成データワードＧＤＷ１〜ＧＤＷ４は、ＧＤ
Ｗ１＝ＳＤＷ２，ＧＤＷ２＝ＳＤＷ３，ＧＤＷ３＝ＳＤ
Ｗ４，ＧＤＷ４＝ＳＤＷ１となる。以上のようにして、
レジスタＲ１〜Ｒ４に、指定された位相シフト角の位相
シフト波形デジタル信号を構成するデータワードを格納
する。このようにして、９０度分の位相シフトデータで
３６０度分の位相シフトデータを構成できる。If YES in step 618, if it is within the range of 90.0 to 179.9 degrees, in step 619, a value obtained by subtracting 90 from PH N is set as an extraction phase shift angle P F , and in steps 620 to 626, , The above steps 610
The same processing as 616 is performed. However, this time, the number of the register to which the data word is transferred is shifted by one. Therefore, the generated data words GDW1-GDW in the registers R1-R4
W4 is GDW1 = SDW4, GDW2 = SDW1, G
DW3 = SDW2, GDW4 = SDW3. Similarly, when the result of step 628 is YES, that is, 188.0 degrees or more,
When it is within 269.9 degrees, in step 629, PH F = PH
Since the operation of N- 180 is performed and the register number of the transfer destination is shifted by one again, the generated data words GDW1 to GDW4 in the registers R1 to R4 are GDW1 = SDW
3, GDW2 = SDW4, GDW3 = SDW1, GDW
4 = SDW2. If NO in step 628, that is, if it is within 270.0 degrees to 359.9 degrees, step 637
Then, the operation of PH F = PH N -270 is performed, and the register number of the transfer destination is further shifted by one.
The generated data words GDW1 to GDW4 in R4 are GD
W1 = SDW2, GDW2 = SDW3, GDW3 = SD
W4, GDW4 = SDW1. As described above,
Data words constituting a phase shift waveform digital signal having a designated phase shift angle are stored in the registers R1 to R4. In this way, the phase shift data for 360 degrees can be constituted by the phase shift data for 90 degrees.
【００２３】その格納したデータワードは、新たな位相
シフトデータ入力がない限り、そのままレジスタに保持
し続ける。もし、新たな位相シフトデータが入力された
場合には、上記の現行の位相シフト角ＰＨNを旧位相シ
フト角ＰＨOとして、処理を行う。レジスタに格納され
たデータワードの読出／変換／平滑化については、前述
した通りである。The stored data word remains in the register as long as there is no new phase shift data input. If new phase shift data is input, processing is performed with the current phase shift angle PH N as the old phase shift angle PH O. The reading / conversion / smoothing of the data word stored in the register is as described above.
【００２４】次に、図８を参照して、位相分解能を上げ
るために、位相シフト波形デジタル信号のデータワード
に対するビット操作について説明する。図８（Ａ）は、
位相シフト角が−２９度付近と−７０度付近の各々につ
いて、４つの隣接した位相シフト角の各データワード群
を示している。本実施例では、１０ビット分解能のＤ／
Ａコンバータと１０ビットのデータワード表現を使っ
て、０.１度の位相分解能の位相シフトデータを作成し
たため、図示のように、−２９.４度と−２９.５度のデ
ータワード群が互いに同じとなり、また、−７０.２度
と−７０.３度のデータワード群が互いに同じとなって
いる。Next, with reference to FIG. 8, a description will be given of a bit operation on a data word of a phase-shift waveform digital signal in order to increase the phase resolution. FIG. 8 (A)
Each data word group of four adjacent phase shift angles is shown for each of the phase shift angles near -29 degrees and near -70 degrees. In the present embodiment, the D /
Since the A converter and the 10-bit data word representation were used to create phase shift data with a phase resolution of 0.1 degree, the data word groups of -29.4 degrees and -29.5 degrees were mutually separated as shown in the figure. The data words at -70.2 degrees and -70.3 degrees are the same.
【００２５】本実施例では、Ｄ／Ａコンバータの分解能
及びデータワードのビット数を増やさずに、全ての位相
シフト角のデジタル信号を互いに異なったものとするた
め、同一となったデータワード群に対しビット操作を行
う。本実施例では、１例として、以下の規則でビット操
作する（但し、その他の方法で変更することも可能であ
る）。In this embodiment, digital signals of all phase shift angles are made different from each other without increasing the resolution of the D / A converter and the number of bits of the data word. Perform bit operation on the other hand. In the present embodiment, as an example, the bit operation is performed according to the following rules (however, it can be changed by another method).
【００２６】１） 変更を施すデータワード群は、互い
に隣接する位相シフト角のデータワード群の内、位相シ
フト角の小さい方とする。1) A data word group to be changed is a data word group having a smaller phase shift angle among data word groups having adjacent phase shift angles.
【００２７】２） 変更するデータワードは、−０.０
度〜−４４.９度ではデータワード１、−４５.０度〜−
８９.９度ではデータワード３とする。2) The data word to be changed is -0.0
Degrees to -44.9 degrees, data word 1, -45.0 degrees to-
At 89.9 degrees, data word 3 is used.
【００２８】３） 変更の量は、−０.０度〜−４４.９
度では１増やし、−４５.０度〜−８９.９度では１減ら
す。3) The amount of change is from -0.0 degrees to -44.9.
The degree increases by one, and decreases from -45.0 degrees to -89.9 degrees by one.
【００２９】図８（Ｂ）には、上記規則でビット操作し
た後のデータワード群を示す（変更箇所には下線）。−
２９.４度のものでは、データワードＳＤＷ１に１を足
して２８９Ｈから２８ＡＨに変更してある。但し、この
変更をしても、−２９.３度のものとはデータワードＳ
ＤＷ３が依然として違っている。また、−７０.２度の
ものでは、データワードＳＤＷ３から１を引いて、２Ｄ
ＡＨから２Ｄ９Ｈにしている。同じく、−７０.１度の
ものとは同じになっておらず、波形全体の位相シフト角
は−７０.１度のものよりも大きい。このビット操作に
より、最終的な位相シフト波形は、その位相が若干進む
方向に歪むことになる。この結果、０.１度の位相分解
能により一層近い分解能が実現できる。FIG. 8B shows a data word group after bit manipulation according to the above rules (changes are underlined). −
In the case of 29.4 degrees, the value is changed from 289H to 28AH by adding 1 to the data word SDW1. However, even with this change, the data word S at -29.3 degrees is not
DW3 is still different. In the case of -70.2 degrees, 1 is subtracted from data word SDW3 to obtain 2D data word.
From AH to 2D9H. Similarly, it is not the same as that of -70.1 degrees, and the phase shift angle of the entire waveform is larger than that of -70.1 degrees. Due to this bit operation, the final phase shift waveform is distorted in a direction in which the phase slightly advances. As a result, a resolution closer to the phase resolution of 0.1 degrees can be realized.
【００３０】以上に本発明の実施例について説明した
が、以下の変更が可能である。第１に、上記実施例で
は、９０度分の位相シフト波形デジタル信号を準備した
が、９０度分以上あるいはそれ以下、もしくは全位相シ
フト量範囲の位相シフト波形デジタル信号を準備するこ
ともできる。第２に、上記実施例ではＮ＝４としたが、
その他の値にしても良い。その際、デコーダ、レジスタ
の数、１データワード群のワードの数等を変更すれば良
い。第３に、上記実施例では、入力される波形は正弦波
であるが、その他の周期的な波形に対し位相シフトを行
うようにすることもできる。While the embodiment of the present invention has been described above, the following modifications are possible. First, in the above-described embodiment, a 90-degree phase-shift waveform digital signal is prepared. However, a phase-shift waveform digital signal of 90 degrees or more or less, or in the entire phase shift amount range can be prepared. Second, N = 4 in the above embodiment,
Other values may be used. At this time, the number of decoders and registers, the number of words in a data word group, and the like may be changed. Third, in the above embodiment, the input waveform is a sine wave, but it is also possible to perform a phase shift on other periodic waveforms.
【００３１】[0031]
【発明の効果】以上、本発明によれば、異なった位相シ
フト量の波形を個別のデジタル信号として保持している
ため、簡単な構成で、個々の位相シフト波形を生成する
ことができる。また、１周期をＮ個のデータワードで表
すため、ある固定分解能のＤ／Ａコンバータの使用時
に、位相分解能をより高くすることが可能である。As described above, according to the present invention, since waveforms having different phase shift amounts are held as individual digital signals, individual phase shift waveforms can be generated with a simple configuration. Further, since one cycle is represented by N data words, it is possible to further increase the phase resolution when using a D / A converter having a certain fixed resolution.
【図１】本発明のデジタル移相器の基本構成を示すブロ
ック図。FIG. 1 is a block diagram showing a basic configuration of a digital phase shifter according to the present invention.
【図２】本発明のデジタル移相器のより具体化した実施
例を示すブロック図。FIG. 2 is a block diagram showing a more specific embodiment of the digital phase shifter of the present invention.
【図３】図２のデジタル移相器の動作についてのタイミ
ング図。FIG. 3 is a timing chart of the operation of the digital phase shifter of FIG. 2;
【図４】正弦波（位相シフトなし）の角度とサンプル値
（データワード）との関係を示す図。FIG. 4 is a diagram illustrating a relationship between an angle of a sine wave (no phase shift) and a sample value (data word).
【図５】図２のデジタル移相器内のメモリにルックアッ
プテーブルとして記憶した位相シフト波形デジタル信号
のマップを示す図。FIG. 5 is a diagram showing a map of a phase shift waveform digital signal stored as a look-up table in a memory in the digital phase shifter of FIG. 2;
【図６】図２のデジタル移相器内のＣＰＵで実行する位
相シフト波形データ構成フローを示すフローチャート。FIG. 6 is a flowchart showing a phase shift waveform data configuration flow executed by a CPU in the digital phase shifter of FIG. 2;
【図７】図６のフロー内で実行するデータ転送サブルー
チンを示すフローチャート。FIG. 7 is a flowchart showing a data transfer subroutine executed in the flow of FIG. 6;
【図８】（Ａ）と（Ｂ）は、図５の位相シフト波形デジ
タル信号を成す波形データワードに対するビット操作前
とビット操作後のものを示す図。FIGS. 8A and 8B are diagrams showing waveform data words forming the phase-shifted waveform digital signal of FIG. 5 before and after bit manipulation.
１０，１００：ＰＬＬ回路 ２０，２００：位相シフト量指定（入力）部 ３０：位相シフト波形デジタル信号生成部 ４０：Ｄ／Ａ変換部 ３００：ＣＰＵ ３２０：メモリ ３４０：レジスタ ４００：Ｄ／Ａコンバータ ４０２：ローパスフィルタ ＯO：発振信号 ＲＣ：読出制御信号 Ｒ１〜Ｒ４：レジスタ ＧＤＷ１〜ＧＤＷ４：生成データワード群 ＳＤＷ１〜ＳＤＷ４：記憶データワード群10, 100: PLL circuit 20, 200: phase shift amount designation (input) unit 30: phase shift waveform digital signal generation unit 40: D / A conversion unit 300: CPU 320: memory 340: register 400: D / A converter 402 : Low-pass filter O O : Oscillation signal RC: Read control signal R1 to R4: Register GDW1 to GDW4: Generated data word group SDW1 to SDW4: Storage data word group
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−27653（ＪＰ，Ａ) 特開 昭58−170205（ＪＰ，Ａ) 特開 昭57−84612（ＪＰ，Ａ) 特開 平２−280415（ＪＰ，Ａ) 実開 昭61−176809（ＪＰ，Ｕ) 実開 昭61−21119（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 17/08 H03L 7/00 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-59-27653 (JP, A) JP-A-58-170205 (JP, A) JP-A-57-84612 (JP, A) JP-A-2- 280415 (JP, A) Fully open 1986-176809 (JP, U) Fully open 1986-21119 (JP, U) (58) Fields investigated (Int. Cl. 7 , DB name) H03H 17/08 H03L 7 / 00
Claims (9)
フト量だけ位相シフトした位相シフト波形を発生するデ
ジタル移相器であって、 イ） アナログ形態の前記入力波形を受ける入力端子を
備え、かつ前記入力波形に位相同期していて前記所定周
波数のＮ倍の周波数をもつ発振信号を発生する電圧制御
発振器を備えたＰＬＬ回路であって、Ｎは、２以上の整
数である、前記のＰＬＬ回路、 ロ） 指定の位相シフト量を表す位相シフト量指定信号
を発生する位相シフト量指定手段、 ハ） 前記発振信号と前記位相シフト量指定信号とを受
けるように接続しており、かつ複数の異なった位相シフ
ト量の位相シフト波形デジタル信号を記憶している位相
シフト波形デジタル信号生成手段であって、前記複数の
記憶位相シフト波形デジタル信号から、前記指定位相シ
フト量をもつ位相シフト波形デジタル信号を生成する位
相シフト波形デジタル信号生成手段、 ニ） 生成された前記位相シフト波形デジタル信号を受
けるように接続しており、前記位相シフト波形デジタル
信号をアナログ形態に変換して前記位相シフト波形を生
成する変換手段、を備え、 前記複数の記憶位相シフト波形デジタル信号は、全位相
シフト量範囲の内の一部分の範囲に対応した信号であ
り、 前記複数の記憶位相シフト波形デジタル信号の各々は、
Ｎ個の波形データワードで構成し、 前記位相シフト波形デジタル信号生成手段が、 ａ） 前記全位相シフト量範囲の０〜１／Ｎまでの位相
シフト範囲の複数の位相シフト波形デジタル信号を記憶
した記憶手段であって、各記憶位相シフト波形デジタル
信号は、１周期分の波形であって、第１の１／Ｎ周期部
分に対応する第１の波形データワードから第Ｎの１／Ｎ
周期部分に対応する第Ｎの波形データワードまでのＮ個
の波形データワードから成る、前記の記憶手段、 ｂ） 前記指定位相シフト量が、全位相シフト量範囲の
内、０〜１／Ｎの範囲から（Ｎ−１）／Ｎ〜Ｎ／Ｎの範
囲までのＮ個の１／Ｎ範囲のどれにあるかを判定する判
定手段、 ｃ） Ｎ個のレジスタ手段であって、生成する位相シフ
ト波形データワードの第１の１／Ｎ周期部分から第Ｎの
１／Ｎ周期部分までのＮ個の１／Ｎ周期部分を、それぞ
れ保持するための第１から第ＮまでのＮ個のレジスタ、 ｄ） 前記複数の位相シフト記憶波形デジタル信号の内
の１つの記憶位相シフト波形デジタル信号の前記第１か
ら第Ｎまでの波形データワードを、前記第１から第Ｎま
でのレジスタに対し、前記判定手段の判定結果に依存し
た異なった振り分け方の内の１つで、振り分けて書込ん
で、該第１から第Ｎのレジスタに保持した波形データワ
ードで前記指定位相シフト量の位相シフト波形デジタル
信号を構成する書込手段、 ｅ） 前記発振信号を受けるように接続しており、前記
第１から第Ｎのレジスタの内容を、前記入力波形の第１
から第Ｎの１／Ｎ周期部分の間、それぞれ読み出させて
出力する読出手段、 から成ること、を特徴とするデジタル移相器。 1. A digital phase shifter for generating a phase-shifted waveform that is phase-shifted by a specified phase shift amount from an input waveform of a predetermined frequency, comprising: a) an input terminal for receiving the input waveform in an analog form; A PLL circuit provided with a voltage-controlled oscillator that is in phase synchronization with the input waveform and generates an oscillation signal having a frequency that is N times the predetermined frequency, wherein N is an integer of 2 or more. A circuit, b) a phase shift amount designating means for generating a phase shift amount designating signal representing a designated phase shift amount, c) a plurality of circuits connected to receive the oscillation signal and the phase shift amount designating signal, and A phase shift waveform digital signal generating means for storing phase shift waveform digital signals having different phase shift amounts, wherein the plurality of stored phase shift waveform digital signals include: Phase shift waveform digital signal generating means for generating a phase shift waveform digital signal having the designated phase shift amount, d) connected to receive the generated phase shift waveform digital signal, and is converted to analog form with a converter means for generating said phase shifted waveform, wherein the plurality of storage phase shifted waveform digital signal, the total phase
A signal corresponding to a part of the shift amount range
And each of the plurality of stored phase-shifted waveform digital signals is
The phase shift waveform digital signal generation means , comprising: N waveform data words, wherein: a) a phase from 0 to 1 / N of the entire phase shift amount range;
Stores multiple phase shift waveform digital signals in the shift range
Storage means, each storage phase shift waveform digital
The signal has a waveform for one cycle, and is a first 1 / N cycle part.
From the first waveform data word corresponding to the
N to the Nth waveform data word corresponding to the period part
B) said storage means comprising a waveform data word of
Of the range, 0 to 1 / N to (N-1) / N to N / N
A judgment to determine which of the N 1 / N ranges
A constant means, c) N pieces of register means, resulting phase shift
From the first 1 / N period portion of the waveform data word to the Nth
N 1 / N period parts up to 1 / N period part
D) first to N-th registers for holding and holding; d) among the plurality of phase-shifted stored waveform digital signals
The first one of the one stored phase-shifted waveform digital signals
From the first to the Nth waveform data words.
Depends on the judgment result of the judgment means.
One of the different sorting methods
Then, the waveform data stored in the first to Nth registers is
Phase shift waveform digital of the specified phase shift amount
Writing means constituting a signal; e) connected to receive the oscillation signal;
The contents of the first to Nth registers are stored in the first
To the Nth 1 / N period part from
And a reading means for outputting .
て、前記全位相シフト量範囲は、前記入力波形の１周期
分の角度範囲であること、を特徴とするデジタル移相
器。2. The digital phase shifter according to claim 1 , wherein the entire phase shift range is an angle range for one cycle of the input waveform.
て、 イ） 前記変換手段は、所定のビット数のデジタル信号
をアナログ信号に変換するＤ／Ａコンバータを含んでお
り、 ロ） 各前記波形データワードは、前記所定ビット数の
ものであること、 を特徴とするデジタル移相器。3. The digital phase shifter according to claim 2 , wherein: a) said conversion means includes a D / A converter for converting a digital signal having a predetermined number of bits into an analog signal; A digital phase shifter, wherein each waveform data word is of the predetermined number of bits.
て、前記複数の記憶位相シフト波形デジタル信号の内、
隣接する位相シフト量に対応する各記憶位相シフト波形
デジタル信号の前記Ｎ個の波形データワードが、互いに
同一となる場合に、その一方の記憶位相シフト波形デジ
タル信号の前記Ｎ個の波形データワードの内の少なくと
も１つの波形データワードを、変更することにより、前
記複数の記憶位相シフト波形デジタル信号を互いに異な
ったものとすること、を特徴とするデジタル移相器。4. The digital phase shifter according to claim 3 , wherein said plurality of stored phase-shifted waveform digital signals are:
When the N waveform data words of each of the stored phase shift waveform digital signals corresponding to the adjacent phase shift amounts are the same, the N waveform data words of one of the stored phase shift waveform digital signals are equal to each other. Wherein at least one of the waveform data words is changed to make the plurality of stored phase-shifted waveform digital signals different from each other.
ル移相器であって、前記入力波形は、正弦波であるこ
と、を特徴とするデジタル移相器。5. A digital phase shifter as claimed in any of claims 1 4, wherein the input waveform is a digital phase shifter, characterized in, that is a sine wave.
ル移相器であって、前記入力波形は、テレビジョン信号
の副搬送波であること、を特徴とするデジタル移相器。6. A digital phase shifter as claimed in any one of claims 1 to 5, wherein the input waveform is a digital phase shifter, characterized in, that a subcarrier of the television signal.
ル移相器であって、前記Ｎは４であること、を特徴とす
るデジタル移相器。7. A digital phase shifter as claimed in any one of claims 1 to 6, wherein N is the digital phase shifter, characterized in, that it is 4.
フト量だけ位相シフトした位相シフト波形を発生する移
相方法であって、 イ） アナログ形態の前記入力波形を受けて、該入力波
形に位相同期していて前記所定周波数のＮ倍の周波数を
もつ発振信号を発生するステップであって、前記Ｎは、
２以上の整数である、前記のステップ、 ロ） 指定の位相シフト量を表す位相シフト量指定信号
を発生するステップ、 ハ） 予め定めた複数の異なった位相シフト量の位相シ
フト波形デジタル信号から、前記指定位相シフト量をも
つ位相シフト波形デジタル信号を生成するステップ、 ニ） 前記生成された位相波形デジタル信号を前記発振
信号に同期してアナログ形態に変換して前記位相シフト
波形を生成するステップ、を備え、 前記複数の位相シフト波形デジタル信号の各々は、Ｎ個
の波形データワードで構成し、 前記複数の位相シフト波形デジタル信号は、全位相シフ
ト量範囲の内の一部分 の範囲に対応した信号であり、 前記位相シフト波形デジタル信号を生成するステップ
が、 ａ） 前記全位相シフト量範囲の０〜１／Ｎまでの位相
シフト範囲の複数の位相シフト波形デジタル信号を準備
するステップであって、各位相シフト波形デジタル信号
は、１周期分の波形であって、第１の１／Ｎ周期部分に
対応する第１の波形データワードから第Ｎの１／Ｎ周期
部分に対応する第Ｎの波形データワードまでのＮ個の波
形データワードから成る、前記のステップ、 ｂ） 前記指定位相シフト量が、全位相シフト量範囲の
内、０〜１／Ｎの範囲から（Ｎ−１）／Ｎ〜Ｎ／Ｎの範
囲までのＮ個の１／Ｎ範囲のどれにあるかを判定する判
定ステップ、 ｃ） 前記複数の位相シフト波形デジタル信号の内の１
つの位相シフト波形デジタル信号の前記第１から第Ｎま
での波形データワードを、生成する位相シフト波形デー
タワードの第１の１／Ｎ周期部分から第Ｎの１／Ｎ周期
部分までのＮ個の１／Ｎ周期部分をそれぞれ保持するた
めの第１から第ＮまでのＮ個のレジスタに対し、前記判
定結果に依存した異なった振り分け方の内の１つで、振
り分けて書込んで、該第１から第Ｎのレジスタに保持し
た波形データワードで前記指定位相シフト量の位相シフ
ト波形デジタル信号を構成するステップ、 ｄ） 前記発振信号を受け、前記第１から第Ｎのレジス
タの内容を、前記入力波形の第１から第Ｎの１／Ｎ周期
部分の間、それぞれ読み出させるステップ、から成るこ
と、を特徴とする移相方法。 8. A phase shift method for generating a phase-shifted waveform which is phase-shifted by a specified phase shift amount from an input waveform of a predetermined frequency, the method comprising the steps of: a) receiving the analog input waveform and converting the input waveform into an input waveform; Generating an oscillation signal that is phase-locked and has a frequency that is N times the predetermined frequency, wherein the N includes:
B) generating a phase shift amount designating signal representing a specified phase shift amount, c) generating a phase shift waveform digital signal having a plurality of predetermined different phase shift amounts, Generating a phase-shift waveform digital signal having the specified phase shift amount; d) generating the phase-shift waveform by converting the generated phase-waveform digital signal into an analog form in synchronization with the oscillation signal; comprising a, each of said plurality of phase-shifted waveform digital signal, N-number
And the plurality of phase-shifted waveform digital signals are all phase-shifted.
Generating the phase-shifted waveform digital signal , the signal being a signal corresponding to a part of the range of the data amount range.
A ) The phase from 0 to 1 / N of the entire phase shift amount range
Prepare multiple phase shift waveform digital signals in shift range
The phase shift waveform digital signal
Is a waveform for one cycle, and is included in the first 1 / N cycle part.
Nth 1 / N period from corresponding first waveform data word
N waves up to the Nth waveform data word corresponding to the part
Consisting form data words, said steps, b) said specified phase shift amount, the total phase shift range
Of the range, 0 to 1 / N to (N-1) / N to N / N
A judgment to determine which of the N 1 / N ranges
1 of the constant step, c) the plurality of phase-shifted waveform digital signal
The first to N-th digital signals of three phase-shifted waveforms.
The waveform data word at
From the first 1 / N period part of the word to the Nth 1 / N period
Each of the N 1 / N period parts up to the part
For the first to N-th N registers,
One of the different sorting methods depending on the
And write them separately and hold them in the first to Nth registers.
Phase shift of the specified phase shift amount
The step of configuring the acquired waveform digital signal, d) said receiving the oscillating signal, Regis of the N from the first
The contents of the first to Nth 1 / N periods of the input waveform.
Reading each part during the part.
And a phase shift method.
全位相シフト量範囲は、前記入力波形の１周期分の角度
範囲であること、を特徴とする移相方法。9. The phase shifting method according to claim 8 , wherein said total phase shift amount range is an angle range for one cycle of said input waveform.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19029593A JP3292553B2 (en) | 1993-07-30 | 1993-07-30 | Digital phase shifter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19029593A JP3292553B2 (en) | 1993-07-30 | 1993-07-30 | Digital phase shifter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0746086A JPH0746086A (en) | 1995-02-14 |
| JP3292553B2 true JP3292553B2 (en) | 2002-06-17 |
Family
ID=16255796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19029593A Expired - Fee Related JP3292553B2 (en) | 1993-07-30 | 1993-07-30 | Digital phase shifter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3292553B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6897315B2 (en) * | 2016-09-27 | 2021-06-30 | セイコーエプソン株式会社 | Circuit devices, physical quantity measuring devices, electronic devices and mobile objects |
| CN106788326B (en) * | 2017-02-07 | 2023-07-18 | 西北师范大学 | Frequency self-tracking 90 DEG phase shifter |
-
1993
- 1993-07-30 JP JP19029593A patent/JP3292553B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0746086A (en) | 1995-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63104585A (en) | Scan converter device for video signal | |
| JPS5825784A (en) | Digital method and device for calibrating phase error of sample signal applicable for calibration of television signal | |
| JPH04229703A (en) | Method for generating phase correlation waveform | |
| JPH04356804A (en) | Method and device for synthesizing digital signal | |
| US4268851A (en) | Signal generator | |
| JP3292553B2 (en) | Digital phase shifter | |
| JP2836526B2 (en) | Frequency synthesizer | |
| US5001549A (en) | Television signal generator | |
| US5517156A (en) | Digital phase shifter | |
| US5159435A (en) | Television signal generator | |
| US5559475A (en) | Frequency synthesizer for synthesizing signals of a variety of frequencies by cross modulation | |
| US5936438A (en) | Digital oscillator using lookup table with multiple cycles | |
| EP0260658B1 (en) | Television signal generator | |
| JP3637891B2 (en) | Modulation signal generator | |
| JP3356059B2 (en) | Clock signal generator | |
| JP3861291B2 (en) | Phase synchronization method and circuit | |
| JP3536426B2 (en) | Waveform generator | |
| JP3779863B2 (en) | Phase shift oscillation circuit | |
| JP2633938B2 (en) | Digital trigonometric function generator | |
| JPH0548336A (en) | Signal generator | |
| JP2501815Y2 (en) | Video signal generator | |
| JPH01152892A (en) | Method forming color signal in pal system by digital processing | |
| JPH07226864A (en) | Device for emphasizing contour of video signal | |
| JPS60239192A (en) | Fm signal generator | |
| JP2650618B2 (en) | Modulation signal generator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090329 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090329 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100329 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110329 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |