JP3290640B2 - エンハンスされた外部量子効率を有する半導体発光素子の製造方法および半導体化合物の粗面化方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、粗面処理法（surf
ace roughnening method）を用いることによって外部量
子効率が増加する発光ダイオード(LED)のような半導体
発光素子の製造工程に関するものである。

【０００２】

【従来の技術及び発明が解決しようとする課題】今日、
発光ダイオードのような半導体発光素子は、照明及び遠
隔制御のような幅広い応用に対して使用されている。半
導体発光素子の高い機能信頼性及び低い電力要求を保証
するため、素子にとっては外部量子効率ができるだけ高
いことが望まれる。

【０００３】原理的に、半導体発光素子の外部量子効率
は、内部量子効率と抽出効率とによって決まる。内部量
子効率は、材料の特性とその質とによって決まる。抽出
効率は、素子の内部から周囲大気あるいは密閉用エポキ
シへ放出された放射線の割合を意味する。抽出効率は、
放射線が素子の内部から出るときに生ずる損失によって
決まる。このような損失の主な原因の一つは、全反射の
ために半導体表面では放出することができない半導体材
料の高光学屈折係数（例えば、ガリウム砒素（GaAs）に
対する約3.6）に起因する放射線の割合である。GaAsの
場合には、全反射に対する臨界角が16.2°であること
は、大気への遷移（transition）の結果である。直接経
路によって、表面に対する垂直線に対して低めの角度で
境界線に入射する一部の放射線だけが放出される。しか
しながら、この放射線の一部はまだ、屈折係数における
急峻な変化によって生ずる部分反射を仮定している。透
過係数は境界面を直角にあたる放射線に対しては約68％
であり、境界面までの途中での放射線の吸収が無視され
るならば、発生放射線の約2.7%は平坦構造の場合に直接
経路上の半導体結晶から放出されうる。

【０００４】半導体発光素子の組立に関する先行技術の
中には、粗面処理法を用いることによって半導体発光素
子の外部量子効率をエンハンスするための方法を開示す
るものがある。それは、例えば、米国特許第5,898,192
号明細書、米国特許第5,429,954号明細書及び米国特許
第5,040,044号明細書である。

【０００５】しかしながら、それらの先行技術は、いか
なる種類の半導体発光素子にも応用可能な新しい粗面処
理法に対する必要性を示しているにすぎない。特に、Ga
P(100)面に形成される最上層は、通常、AlGaInPの活性
層を有する半導体発光素子のウィンドウ層（window lay
er）として働き、その表面を均一に粗面にすることはま
だ難しい。従って、新しい粗面処理法を、GaP、GaAsP、
AlGaAsのような通常の半導体材料で形成される半導体発
光素子の最上層（被覆層）に施すことができることが望
まれている。さらに、最上層は、該層を形成する半導体
材料の格子の方向に関わらず粗面処理法を用いて粗面化
することができる。粗面処理法を用いて粗面化された、
半導体発光素子の最上層は、均一な表面粗さを有してい
ることも望まれる。粗面処理法が再現可能であり、かつ
低コストであることも望まれる。本発明は、前述の要求
を満足することを目指している。

【０００６】本発明の目的は、半導体発光素子の上部面
を粗面化することによって外部量子効率が向上した半導
体発光素子を製造する方法を提供することである。

【０００７】本発明の別な目的は、いかなる種類の半導
体発光素子にも応用可能な新しい粗面処理法を提供する
こと、すなわち、ターゲット層（最上層）を形成する格
子の方向及びその材料に関わらず粗面処理法を実施する
ことができる方法を提供することである。

【０００８】本発明の別な目的は、半導体発光素子の最
上層の表面を粗面化し、多重層構造の粗面化された面が
均一な表面粗さを有するような方法を提供することであ
る。

【０００９】本発明の別な目的は、半導体発光素子の最
上層の表面を粗面化する方法を提供することである。さ
らに、その方法が、再現可能であり、低コストであるこ
とである。

【００１０】

【課題を解決するための手段】本発明は、半導体発光素
子を製造する方法を提供する。第一には、PN接合、二重
ヘテロ接合、あるいは多重量子井戸のような発光領域を
含む多重層構造を半導体基板上に形成する。その後、最
上層を形成し、かつ多重層構造で被覆する。次に、最上
層を被覆する電極材料を含む層を形成する。形成された
構造に対して加熱処理を行い、電極材料を最上層に拡散
させる。次に、電極材料を含む層を部分的にエッチング
して最上層上に上部電極を形成し、最上層の一部を露出
する。露出した最上層の一部は粗い面を有している。こ
の方法は、最上層の材料及び方向に関わりなく実施する
ことができ、均一な表面粗さを有する最上層を提供す
る。

【００１１】本発明の利点及び精神は、添付図面を使っ
た詳細な説明によって理解できる。

【００１２】図１から図５は、本発明による本発明の製
造方法を説明する概略断面図である。図６は、粗面化処
理を行わなかった場合のＰ型(100)向きGaPの最上層のC-
Vテストの結果である。図７は、本発明による粗面処理
を行ったＰ型(100)向きGaPの最上層のC-Vテストの結果
である。

【００１３】

【発明の実施の形態】本発明は、粗い表面によりエンハ
ンスされた外部量子効率を有する半導体発光素子の製造
方法を提供する。図１から図５は、本発明による方法を
示す概略断面図である。以下にこの方法を詳述する。

【００１４】第一には、連続して形成された複数のエピ
タキシャル層を含む多重層構造１２を半導体基板１１上
に形成する。特に、多重層構造１２は、PN接合、二重ヘ
テロ接合、あるいは多重量子井戸のような発光領域を含
む。その後、図１に示すように最上層１３を形成して最
上層１２を被覆する。点線S-Sは、最上層１３の上面を
示す。一実施形態においては、最上層１３は、半導体発
光素子の設計通りに、被覆層、オーミック接触層、ある
いはウィンドウ層として働く。一実施形態においては、
最上層１３は、GaP、GaAsP、AlGaAsを含むグループ、及
び同様の多重層構造１２と整合がよい材料から選択され
た材料で形成してもよい。

【００１５】次に、図２に示したように、最上層１３を
被覆する電極材料を含む層１４を形成する。最上層１３
がＰ型半導体から成るならば、電極材料をＰ型の最上層
１３に形成しなければならない、すなわち、電極材料は
BeAu、ZnAuなどを含むグループから選択されることに注
意すべきである。逆に、最上層１３がＮ型半導体から成
るならば、電極材料をＮ型の最上層１３に形成しなけれ
ばならない、すなわち、電極材料はGeAu、NiAu、SiAuな
どを含むグループから選択されることに注意してほし
い。

【００１６】図３に示したように、形成された構造に対
して加熱処理を行い、電極材料を表面のS-S結合を介し
て最上層１３に拡散させる。

【００１７】次に、層１４を被覆するエッチング停止層
（図示せず）を形成する。次いで、層１４を部分的に露
出するパターンになるように、エッチング停止層の一部
を選択して除去する。その後、層１４の露出部分の下の
最上層１３の表面のS-S結合が露出して粗面化されるま
で、その層１４の露出部分をエッチングする。それか
ら、エッチング停止層を除去する。こうして、図４に示
したように、上部電極１５が最上層１３に形成され、最
上層１３の粗面化された形態は均一に分散したピットを
示す。

【００１８】最上層１３の粗面処理の間、従来のアプロ
ーチにおいては、最上層１３が実質的にエッチング溶液
によってアタックされるが、本発明においては、最上層
１３よりも、最上層１３内に拡散していく電極材料が実
質的アタックされることに注目してほしい。本発明によ
る粗面処理法は、主に、最上層に拡散している電極材料
の加熱処理及びエッチングを用いていることは明らかで
ある。従って、本発明による粗面処理法は、再現可能で
かつ低コストな方法である。

【００１９】さらに、図５に示したように、半導体発光
素子を完成させるために、半導体基板１１の下部面上に
下部電極１６を形成する。

【００２０】実際的な応用において、前述の加熱工程の
条件、すなわち、等温及び時間は、使用する電極材料に
依存し、電極材料の最上層への拡散に対する十分な駆動
力を与えるように決められる。AlGaInPの活性層を有す
る半導体発光素子を例にとると、半導体発光素子の最上
層を形成するためにＰ型(100)面向きGaPを使用し、かつ
電極材料にはBeAuを使用する。この場合には、加熱処理
を400℃から600℃の間の温度で30分間行うことが望まし
い、本発明による粗面処理を最上層に施す。結果とし
て、最上層の粗面化された面の好適な形態の一つは、直
径約0.5μｍでかつ深さ0.5μｍの均一に分散したピット
を示す。

【００２１】表１を参照すると、前述の場合の輝度は約
96mcdである。前述の場合と同じ構造を有するが、粗面
処理を行っていない半導体発光素子の輝度は、約80mcd
である。前述の場合の外部量子効率のエンハンスされた
割合は約20％であることは明らかである。複数の種類
の、本発明による粗面処理行った半導体発光素子及び行
わなかった半導体発光素子の輝度も表１に掲載した。表
１に掲載した全ての半導体発光素子の外部量子効率が、
本発明による粗面処理法によってかなりエンハンスされ
ていることは明らかである。技術的な面においては、本
発明による粗面処理法は、本明細書において述べなかっ
た他の種類の半導体発光素子に対しても適用可能であ
る。

【表１】

【００２２】さらに、本発明においては、本発明により
製造された半導体発光素子の表面電荷密度は、電極材料
の最上層への拡散によってかなりエンハンスされてい
る。AlGaInPの活性層を有する半導体発光素子を例にと
ると、半導体発光素子の最上層をＰ型(100)面向きGaPで
形成した場合でその最上層の粗面処理を行わなかった場
合のC-Vテストの結果を図６に、また、粗面処理を行っ
た場合のC-Vテストの結果を図７に示した。粗面処理の
後の前述の場合の表面電荷密度は、深さ0.05μｍ内にお
いては、約２桁増加する。表面電荷密度のエンハンスメ
ントは、本発明が半導体発光素子の外部量子効率をエン
ハンスすることができる理由の一つである。

【００２３】要約すると、本発明の区別可能な特徴と利
点は： １．最上層の粗面処理の間は、最上層よりも電極材料が
エッチングされる。 ２．粗面処理法は、最上層の材料及び格子の方向に関わ
らず、いかなる半導体発光素子に対しても適用可能であ
る。 ３．本発明の粗面処理法によって粗面化された最上層の
表面は、均一な表面粗さを有する。 ４．本発明による粗面処理法は、再現可能でかつ低コス
トの方法である。

【００２４】本発明はいくつかの好適な実施形態で説明
したが、使用してきた表現は限定のための表現ではなく
て説明のための表現であること、及び、添付したクレー
ムの範囲内での変化は、より広い実施形態における本発
明の範囲及び精神を逸脱することのないことを理解する
べきである。

【図面の簡単な説明】

【図１】 本発明による半導体発光素子の製造方法の
最初の段階を示す概略断面図である。

【図２】 図１で示した次の段階を示す概略断面図で
ある。

【図３】 図２で示した次の段階を示す概略断面図で
ある。

【図４】 図３で示した次の段階を示す概略断面図で
ある。

【図５】 図４で示した次の段階を示す概略断面図で
ある。

【図６】 半導体発光素子の最上層をＰ型(100)面向き
GaPで形成した場合でその最上層の粗面処理を行わなか
った場合のC-Vテストの結果を示す図である。

【図７】 半導体発光素子の最上層をＰ型(100)面向き
GaPで形成した場合でその最上層の粗面処理を行った場
合のC-Vテストの結果を示す図である。

【符号の説明】

１１ 半導体基板 １２ 多重層構造 １３ 最上層 １４ 電極材料を含む層 １５ 上部電極 １６ 下部電極

フロントページの続き (56)参考文献 特開 平９−116190（ＪＰ，Ａ) 特開 平５−167101（ＪＰ，Ａ) 特開 平５−121353（ＪＰ，Ａ) 特開 昭56−120176（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 33/00

Claims (17)

(57)【特許請求の範囲】
1. 【請求項１】 半導体基板上に半導体発光領域を含む多
   重層構造を形成する段階と、 前記多重層構造を被覆する最上層を形成する段階と、 前記最上層を被覆する、電極材料を含む層を形成する段
   階と、 前記電極材料が前記最上層に拡散するように加熱処理を
   実施する段階と、前記最上部の一部が露出し、その露出部分が粗い面とな
   るまで 前記の電極材料を含む層をエッチングし、前記最
   上層上に上部電極を形成する段階と、を備えた半導体発
   光素子の製造方法。
2. 【請求項２】 さらに、半導体基板の下部面上に下部電
   極を形成する段階を備えている請求項１に記載の半導体
   発光素子の製造方法。
3. 【請求項３】 前記粗い面の形態が均一に分散したピッ
   トを示す請求項１に記載の半導体発光素子の製造方法。
4. 【請求項４】 前記発光領域がPN接合を備えている請求
   項１に記載の半導体発光素子の製造方法。
5. 【請求項５】 前記発光領域が二重ヘテロ接合を備えて
   いる請求項１に記載の半導体発光素子の製造方法。
6. 【請求項６】 前記半導体発光領域が多重量子井戸を備
   えている請求項１に記載の半導体発光素子の製造方法。
7. 【請求項７】 前記最上層が、GaP、GaAsP及びAlGaAsを
   含むグループから選択された材料から成る請求項１に記
   載の半導体発光素子の製造方法。
8. 【請求項８】 前記最上層をＰ型材料で形成し、前記電
   極材料をBeAu及びZnAu含むグループから選択する請求項
   ７に記載の半導体発光素子の製造方法。
9. 【請求項９】 前記最上層がＮ型材料から成り、前記電
   極材料がGeAu、NiAu、SiAuなどを含むグループから選択
   する請求項７に記載の半導体発光素子の製造方法。
10. 【請求項１０】 発光領域を備えている半導体化合物の
    上部面を粗面化する方法であって、 前記上部面を被覆する電極材料層を形成する段階と、 前記電極材料の一部が前記上部面を介して半導体化合物
    へ拡散するように加熱処理を行う段階と、前記電極材料層を部分的に露出するために、 前記電極材
    料層上にエッチング停止膜を形成し、そのエッチング停
    止膜の選択した一部を除去する段階と、前記電極材料層の露出された部分を、その部分 の下の上
    部面が露出されかつ粗面化されるまでエッチングする段
    階と、 前記エッチング停止層を除去する段階と、を備えている
    半導体化合物の粗面化方法。
11. 【請求項１１】 前記上部面の露出した部分の形態が、
    均一に分散したピットを示す請求項１０に記載の半導体
    化合物の粗面化方法。
12. 【請求項１２】 前記発光領域がPN接合を備えている請
    求項１０に記載の半導体化合物の粗面化方法。
13. 【請求項１３】 前記発光領域が二重ヘテロ接合を備え
    ている請求項１０に記載の半導体化合物の粗面化方法。
14. 【請求項１４】 前記発光領域が多重量子井戸を備えて
    いる請求項１０に記載の半導体化合物の粗面化方法。
15. 【請求項１５】 前記上部面を、GaP、GaAsP及びAlGaAs
    を含むグループから選択した材料から成る層によって形
    成する請求項１０に記載の半導体化合物の粗面化方法。
16. 【請求項１６】 前記上部面をＰ型材料から成る層によ
    って形成し、かつ前記電極材料層をBeAu及びZnAu含むグ
    ループから選択した材料で形成する請求項１５に記載の
    半導体化合物の粗面化方法。
17. 【請求項１７】 前記上部をがＮ型材料から成る層によ
    って形成し、前記電極材料がGeAu、NiAu、SiAuなどを含
    むグループから選択した材料で形成する請求項１５に記
    載の半導体化合物の粗面化方法。