JP3281808B2 - パルス伸張回路 - Google Patents
パルス伸張回路Info
- Publication number
- JP3281808B2 JP3281808B2 JP18962396A JP18962396A JP3281808B2 JP 3281808 B2 JP3281808 B2 JP 3281808B2 JP 18962396 A JP18962396 A JP 18962396A JP 18962396 A JP18962396 A JP 18962396A JP 3281808 B2 JP3281808 B2 JP 3281808B2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- comparator
- output
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、入力信号のパルス
幅を伸張するパルス伸張回路に関するもので、特に、少
ない素子数で複数の伸張されたパルスを正確に作成する
のに適したパルス伸張回路に関する。
幅を伸張するパルス伸張回路に関するもので、特に、少
ない素子数で複数の伸張されたパルスを正確に作成する
のに適したパルス伸張回路に関する。
【０００２】
【従来の技術】図２は、従来のパルス伸張回路を示すも
のである。図２の入力端子（１）には図３（ａ）の入力
信号が印加される。図３（ａ）の入力信号に応じて、ト
ランジスタ（２）のコレクタには図３（ｂ）のパルスが
発生する。図３（ｂ）のパルスが「Ｌ」レベルとなると
トランジスタ（３）がオフし、トランジスタＱ１がオン
する。トランジスタＱ１がオンすると、抵抗Ｒとコンデ
ンサＣからなる時定数回路（４）は、トランジスタＱ１
を介して直ちに放電する。この放電により、トランジス
タＱ１のコレクタ電圧は図３（ｄ）のように電源電圧
（＋ＶCC）からトランジスタＱ１の飽和電圧（Ｖsat）
まで急速に低下する。
のである。図２の入力端子（１）には図３（ａ）の入力
信号が印加される。図３（ａ）の入力信号に応じて、ト
ランジスタ（２）のコレクタには図３（ｂ）のパルスが
発生する。図３（ｂ）のパルスが「Ｌ」レベルとなると
トランジスタ（３）がオフし、トランジスタＱ１がオン
する。トランジスタＱ１がオンすると、抵抗Ｒとコンデ
ンサＣからなる時定数回路（４）は、トランジスタＱ１
を介して直ちに放電する。この放電により、トランジス
タＱ１のコレクタ電圧は図３（ｄ）のように電源電圧
（＋ＶCC）からトランジスタＱ１の飽和電圧（Ｖsat）
まで急速に低下する。
【０００３】一方、コンパレータ（５）の基準電源
（６）の基準電圧ＶRは、図３（ｄ）の点線のレベルに
設定されているので、コンパレータ（５）の出力信号は
図３（ｅ）のように直ちに「Ｈ」レベルになる。コンパ
レータ（５）の出力信号が「Ｈ」レベルになると、トラ
ンジスタＱ２がオンし、図３（ｃ）の電圧は「Ｌ」レベ
ルとなる。この動作は一瞬に行われるので、図３（ｃ）
の電圧は図示のようにヒゲ状の変化を示す。
（６）の基準電圧ＶRは、図３（ｄ）の点線のレベルに
設定されているので、コンパレータ（５）の出力信号は
図３（ｅ）のように直ちに「Ｈ」レベルになる。コンパ
レータ（５）の出力信号が「Ｈ」レベルになると、トラ
ンジスタＱ２がオンし、図３（ｃ）の電圧は「Ｌ」レベ
ルとなる。この動作は一瞬に行われるので、図３（ｃ）
の電圧は図示のようにヒゲ状の変化を示す。
【０００４】図３（ｃ）の電圧が「Ｌ」レベルとなると
トランジスタＱ１がオフし、コンデンサＣに対して抵抗
Ｒから充電電流が流れる。すると、トランジスタＱ１の
コレクタ電圧は、図３（ｄ）のように除除に増加し、コ
ンパレータ（５）の基準電源（６）の基準電圧ＶRより
高くなる。すると、コンパレータ（５）の出力信号は、
図３（ｅ）のように「Ｌ」レベルとなり、トランジスタ
Ｑ２がオフする。
トランジスタＱ１がオフし、コンデンサＣに対して抵抗
Ｒから充電電流が流れる。すると、トランジスタＱ１の
コレクタ電圧は、図３（ｄ）のように除除に増加し、コ
ンパレータ（５）の基準電源（６）の基準電圧ＶRより
高くなる。すると、コンパレータ（５）の出力信号は、
図３（ｅ）のように「Ｌ」レベルとなり、トランジスタ
Ｑ２がオフする。
【０００５】その結果、出力端子（７）には図３（ｅ）
のような図３（ａ）のパルスが伸張された信号が発生す
る。図３（ｅ）のパルスの幅を調整するには、時定数回
路（４）の抵抗ＲとコンデンサＣの値を調整して時定数
を変えればよい。
のような図３（ａ）のパルスが伸張された信号が発生す
る。図３（ｅ）のパルスの幅を調整するには、時定数回
路（４）の抵抗ＲとコンデンサＣの値を調整して時定数
を変えればよい。
【０００６】
【発明が解決しようとする課題】しかしながら、図２の
装置では、複数の伸張されたパルスを作成することがで
きない、という問題があった。図２の装置で、複数の伸
張されたパルスを作成するには図２の装置を複数個用意
することが考えられる。しかしながら、そのようにする
と、素子数が増大するとともに伸張するパルスのパルス
幅が近い場合にはパルス幅が逆転する恐れがあった。即
ち、図２の基準電源（６）の基準電圧ＶRに値や時定数
回路（４）の抵抗ＲとコンデンサＣの値が変動したりす
ると、パルス幅は簡単に変動してしまう。
装置では、複数の伸張されたパルスを作成することがで
きない、という問題があった。図２の装置で、複数の伸
張されたパルスを作成するには図２の装置を複数個用意
することが考えられる。しかしながら、そのようにする
と、素子数が増大するとともに伸張するパルスのパルス
幅が近い場合にはパルス幅が逆転する恐れがあった。即
ち、図２の基準電源（６）の基準電圧ＶRに値や時定数
回路（４）の抵抗ＲとコンデンサＣの値が変動したりす
ると、パルス幅は簡単に変動してしまう。
【０００７】
【課題を解決するための手段】本発明は、上述の点に鑑
みなされたもので、入力信号に応じて反転する第１フリ
ップフロップと、該第１フリップフロップの出力信号に
応じて時定数回路を充電または放電させる制御手段と、
複数の基準電圧を発生する基準電圧発生回路と、前記時
定数回路の出力電圧と前記基準電圧発生回路からの第１
基準電圧とを比較し、その比較結果に応じて前記第１フ
リップフロップを反転させる第１コンパレータと、前記
時定数回路の出力電圧と前記基準電圧発生回路からの第
２基準電圧とを比較する第２コンパレータと、前記入力
信号と前記第２コンパレータの出力信号に応じて反転す
る第２フリップフロップとを備え、前記第１及び又は第
２フリップフロップの出力端から出力信号を得るように
したことを特徴とする。
みなされたもので、入力信号に応じて反転する第１フリ
ップフロップと、該第１フリップフロップの出力信号に
応じて時定数回路を充電または放電させる制御手段と、
複数の基準電圧を発生する基準電圧発生回路と、前記時
定数回路の出力電圧と前記基準電圧発生回路からの第１
基準電圧とを比較し、その比較結果に応じて前記第１フ
リップフロップを反転させる第１コンパレータと、前記
時定数回路の出力電圧と前記基準電圧発生回路からの第
２基準電圧とを比較する第２コンパレータと、前記入力
信号と前記第２コンパレータの出力信号に応じて反転す
る第２フリップフロップとを備え、前記第１及び又は第
２フリップフロップの出力端から出力信号を得るように
したことを特徴とする。
【０００８】
【発明の実施の形態】図１は、本発明のパルス伸張回路
を示すもので、（８）は入力信号が印加される入力端
子、（９）及び（１０）は該入力信号に応じてオンオフ
するトランジスタ、（１１）は入力信号に応じてセット
される第１フリップフロップ、（１２）は該第１フリッ
プフロップ（１１）の出力信号に応じて時定数回路
（４）を充電または放電させる制御手段として動作する
トランジスタ、（１３）は前記第１フリップフロップ
（１１）の出力信号及びトランジスタ（９）のコレクタ
信号に応じて反転する第２フリップフロップ、（１４）
は該第２フリップフロップ（１３）の出力信号に応じて
前記第１フリップフロップ（１１）に入力信号が印加さ
れるのを禁止する禁止手段として動作するトランジス
タ、（１５）は複数の基準電圧を発生する基準電圧発生
回路、（１６）は前記時定数回路（４）の出力電圧と前
記基準電圧発生回路（１５）からの第１基準電圧とを比
較し、その比較結果に応じて前記第１フリップフロップ
（１１）を反転させる第１コンパレータ、（１７）は前
記時定数回路（４）の出力電圧と前記基準電圧発生回路
（１５）からの第２基準電圧とを比較する第２コンパレ
ータ、（１８）は前記入力信号と前記第２コンパレータ
（１７）の出力信号に応じて反転する第３フリップフロ
ップである。
を示すもので、（８）は入力信号が印加される入力端
子、（９）及び（１０）は該入力信号に応じてオンオフ
するトランジスタ、（１１）は入力信号に応じてセット
される第１フリップフロップ、（１２）は該第１フリッ
プフロップ（１１）の出力信号に応じて時定数回路
（４）を充電または放電させる制御手段として動作する
トランジスタ、（１３）は前記第１フリップフロップ
（１１）の出力信号及びトランジスタ（９）のコレクタ
信号に応じて反転する第２フリップフロップ、（１４）
は該第２フリップフロップ（１３）の出力信号に応じて
前記第１フリップフロップ（１１）に入力信号が印加さ
れるのを禁止する禁止手段として動作するトランジス
タ、（１５）は複数の基準電圧を発生する基準電圧発生
回路、（１６）は前記時定数回路（４）の出力電圧と前
記基準電圧発生回路（１５）からの第１基準電圧とを比
較し、その比較結果に応じて前記第１フリップフロップ
（１１）を反転させる第１コンパレータ、（１７）は前
記時定数回路（４）の出力電圧と前記基準電圧発生回路
（１５）からの第２基準電圧とを比較する第２コンパレ
ータ、（１８）は前記入力信号と前記第２コンパレータ
（１７）の出力信号に応じて反転する第３フリップフロ
ップである。
【０００９】尚、図１において、図２と同一の回路ブロ
ックについては同一の符号を付し、説明を省略する。図
１の入力端子（８）には図４（ａ）の入力信号が印加さ
れる。図４（ａ）の入力信号に応じて、トランジスタ
（９）がオンし、トランジスタ（１０）がオフとなる。
トランジスタ（１０）のコレクタ電位が「Ｈ」となる
と、第１フリップフロップ（１１）がセットされそのＱ
出力が図４（ｃ）のように「Ｈ」となる。
ックについては同一の符号を付し、説明を省略する。図
１の入力端子（８）には図４（ａ）の入力信号が印加さ
れる。図４（ａ）の入力信号に応じて、トランジスタ
（９）がオンし、トランジスタ（１０）がオフとなる。
トランジスタ（１０）のコレクタ電位が「Ｈ」となる
と、第１フリップフロップ（１１）がセットされそのＱ
出力が図４（ｃ）のように「Ｈ」となる。
【００１０】同時に、図１の端子Ａが「Ｈ」となると第
３フリップフロップ（１８）がセットされそのＱ出力が
図４（ｅ）のように「Ｈ」となる。第１フリップフロッ
プ（１１）のＱ反転出力は「Ｌ」となるので、トランジ
スタ（１２）はオフし、時定数回路（４）の充電が行わ
れる。一方、第１フリップフロップ（１１）がセットさ
れると、そのＱ出力が第２フリップフロップ（１３）を
セットし、そのＱ出力がトランジスタ（１４）をオンさ
せる。
３フリップフロップ（１８）がセットされそのＱ出力が
図４（ｅ）のように「Ｈ」となる。第１フリップフロッ
プ（１１）のＱ反転出力は「Ｌ」となるので、トランジ
スタ（１２）はオフし、時定数回路（４）の充電が行わ
れる。一方、第１フリップフロップ（１１）がセットさ
れると、そのＱ出力が第２フリップフロップ（１３）を
セットし、そのＱ出力がトランジスタ（１４）をオンさ
せる。
【００１１】トランジスタ（１４）は、第１フリップフ
ロップ（１１）に入力信号が印加されるのを禁止する禁
止手段として動作するトランジスタである。トランジス
タ（１４）がオンすると、第１フリップフロップ（１
１）のセット入力は「Ｌ」レベルとなるので、もうリセ
ット入力Ｒを受付可能な状態となる。即ち、第１フリッ
プフロップ（１１）は、セット入力Ｓが「Ｈ」となる
と、直ちにその「Ｈ」を「Ｌ」に強制的にしているの
で、すぐにリセット可能となり、そのＱ出力から幅の短
いパルスを出力できる。
ロップ（１１）に入力信号が印加されるのを禁止する禁
止手段として動作するトランジスタである。トランジス
タ（１４）がオンすると、第１フリップフロップ（１
１）のセット入力は「Ｌ」レベルとなるので、もうリセ
ット入力Ｒを受付可能な状態となる。即ち、第１フリッ
プフロップ（１１）は、セット入力Ｓが「Ｈ」となる
と、直ちにその「Ｈ」を「Ｌ」に強制的にしているの
で、すぐにリセット可能となり、そのＱ出力から幅の短
いパルスを出力できる。
【００１２】抵抗ＲとコンデンサＣからなる時定数回路
（４）は、図４（ｂ）のように充電される。この充電に
より、トランジスタ（１２）のコレクタ電圧は、飽和電
圧（Ｖsat）から電源電圧（＋ＶCC）まで除除に増加す
る。一方、第１コンパレータ（１６）の基準電圧Ｖ１
は、図４（ｂ）の点線のレベルに設定されており、第２
コンパレータ（１７）の基準電圧Ｖ２は、図４（ｂ）の
点線のレベルに設定されいる。
（４）は、図４（ｂ）のように充電される。この充電に
より、トランジスタ（１２）のコレクタ電圧は、飽和電
圧（Ｖsat）から電源電圧（＋ＶCC）まで除除に増加す
る。一方、第１コンパレータ（１６）の基準電圧Ｖ１
は、図４（ｂ）の点線のレベルに設定されており、第２
コンパレータ（１７）の基準電圧Ｖ２は、図４（ｂ）の
点線のレベルに設定されいる。
【００１３】時刻ｔ１で、第２コンパレータ（１７）の
出力信号は図４（ｄ）のように「Ｈ」レベルになる。第
２コンパレータ（１７）の出力信号が「Ｈ」レベルにな
ると、第３フリップフロップ（１８）をリセットし、そ
のＱ出力が図４（ｅ）のように立ち下がる。図４（ｅ）
のパルスは、図４（ａ）のパルスに比べてわずかにパル
ス幅が伸びている。
出力信号は図４（ｄ）のように「Ｈ」レベルになる。第
２コンパレータ（１７）の出力信号が「Ｈ」レベルにな
ると、第３フリップフロップ（１８）をリセットし、そ
のＱ出力が図４（ｅ）のように立ち下がる。図４（ｅ）
のパルスは、図４（ａ）のパルスに比べてわずかにパル
ス幅が伸びている。
【００１４】時刻ｔ１を過ぎて、時刻ｔ２に達すると、
今度は第１コンパレータ（１６）の出力信号が「Ｈ」レ
ベルとなり第１フリップフロップ（１１）をリセットす
る。第１フリップフロップ（１１）がリセットし、その
Ｑ反転出力が「Ｈ」となると、トランジスタ（１２）が
オンし、時定数回路（４）は図４（ｂ）のように急速に
放電する。時定数回路（４）が放電すると、第１コンパ
レータ（１６）の出力信号は「Ｌ」に戻る。
今度は第１コンパレータ（１６）の出力信号が「Ｈ」レ
ベルとなり第１フリップフロップ（１１）をリセットす
る。第１フリップフロップ（１１）がリセットし、その
Ｑ反転出力が「Ｈ」となると、トランジスタ（１２）が
オンし、時定数回路（４）は図４（ｂ）のように急速に
放電する。時定数回路（４）が放電すると、第１コンパ
レータ（１６）の出力信号は「Ｌ」に戻る。
【００１５】そこ結果、第１フリップフロップ（１１）
のＱ出力である端子（２０）には図４（ｃ）のパルスが
得られる。時定数回路（４）が放電すると、第２コンパ
レータ（１７）の出力信号も図４（ｄ）のように「Ｌ」
に戻る。時刻ｔ１は、まだ図４（ａ）の信号が入力して
いる状態である。それにも関わらず、出力を得ることが
できるのは第２フリップフロップ（１３）の働きに起因
する。これにより、図１の回路は図４（ａ）の立ち上が
りパルスに応じて動作しており、立ち下がりには無関係
である。このため、図４（ｃ）（ｅ）の立ち下がりは、
図４（ａ）の立ち下がりタイミングより早くすることも
遅くすることも可能である。
のＱ出力である端子（２０）には図４（ｃ）のパルスが
得られる。時定数回路（４）が放電すると、第２コンパ
レータ（１７）の出力信号も図４（ｄ）のように「Ｌ」
に戻る。時刻ｔ１は、まだ図４（ａ）の信号が入力して
いる状態である。それにも関わらず、出力を得ることが
できるのは第２フリップフロップ（１３）の働きに起因
する。これにより、図１の回路は図４（ａ）の立ち上が
りパルスに応じて動作しており、立ち下がりには無関係
である。このため、図４（ｃ）（ｅ）の立ち下がりは、
図４（ａ）の立ち下がりタイミングより早くすることも
遅くすることも可能である。
【００１６】第１及び第２コンパレータ（１６）及び
（１７）の基準電圧は、いずれも基準電圧発生回路（１
５）から作成しており、基準電圧発生回路（１５）は抵
抗分割している。このため、基準電圧Ｖ１とＶ２は、絶
対値は変動しても相対値が変動することはない。このた
め、基準電圧Ｖ１とＶ２に起因して図４（ｃ）（ｅ）の
パルス幅が入れ替わることはない。又、時定数回路
（４）は１つしか使用していないので、時定数の誤差や
素子数の増加が問題になることはない。
（１７）の基準電圧は、いずれも基準電圧発生回路（１
５）から作成しており、基準電圧発生回路（１５）は抵
抗分割している。このため、基準電圧Ｖ１とＶ２は、絶
対値は変動しても相対値が変動することはない。このた
め、基準電圧Ｖ１とＶ２に起因して図４（ｃ）（ｅ）の
パルス幅が入れ替わることはない。又、時定数回路
（４）は１つしか使用していないので、時定数の誤差や
素子数の増加が問題になることはない。
【００１７】
【発明の効果】以上述べた如く、本発明によれば、第３
フリップフロップにより、第１フリップフロップのセッ
ト入力Ｓが「Ｈ」となると、直ちにその「Ｈ」を「Ｌ」
に強制的にしているので、すぐにリセット可能となり、
そのＱ出力から幅の短いパルスを出力できる。その為、
入力信号のパルス幅より狭い出力パルスも容易に作成す
ることができる。
フリップフロップにより、第１フリップフロップのセッ
ト入力Ｓが「Ｈ」となると、直ちにその「Ｈ」を「Ｌ」
に強制的にしているので、すぐにリセット可能となり、
そのＱ出力から幅の短いパルスを出力できる。その為、
入力信号のパルス幅より狭い出力パルスも容易に作成す
ることができる。
【００１８】又、本発明によれば第１及び第２コンパレ
ータの基準電圧は、いずれも１つの基準電圧発生回路か
ら作成しており、基準電圧発生回路は抵抗分割により電
圧を作成している。このため、２つの基準電圧は、絶対
値は変動しても相対値が変動することはない。このた
め、２つのパルスのパルス幅が入れ替わることはない。
又、時定数回路を１つしか使用していないので、時定数
の誤差や素子数の増加が問題になることはない。
ータの基準電圧は、いずれも１つの基準電圧発生回路か
ら作成しており、基準電圧発生回路は抵抗分割により電
圧を作成している。このため、２つの基準電圧は、絶対
値は変動しても相対値が変動することはない。このた
め、２つのパルスのパルス幅が入れ替わることはない。
又、時定数回路を１つしか使用していないので、時定数
の誤差や素子数の増加が問題になることはない。
【図１】本発明のパルス伸張回路を示すブロック図であ
る。
る。
【図２】従来のパルス伸張回路を示すブロック図であ
る。
る。
【図３】図２の説明に供するための波形図である。
【図４】図１の説明に供するための波形図である。
（１１） 第１フリップフロップ （１２） トランジスタ （１６） 第１コンパレータ （１３） 第２フリップフロップ （１７） 第２コンパレータ （１８） 第３フリップフロップ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 5/04 H03K 5/08
Claims (2)
- 【請求項１】 入力信号に応じて反転する第１フリップ
フロップと、 該第１フリップフロップの出力信号に応じて時定数回路
を充電または放電させる制御手段と、 複数の基準電圧を発生する基準電圧発生回路と、 前記時定数回路の出力電圧と前記基準電圧発生回路から
の第１基準電圧とを比較し、その比較結果に応じて前記
第１フリップフロップを反転させる第１コンパレータ
と、 前記時定数回路の出力電圧と前記基準電圧発生回路から
の第２基準電圧とを比較する第２コンパレータと、 前記入力信号と前記第２コンパレータの出力信号に応じ
て反転する第２フリップフロップとを備え、前記第１及
び又は第２フリップフロップの出力端から出力信号を得
るようにしたことを特徴とするパルス伸張回路。 - 【請求項２】 入力信号に応じて反転する第１フリップ
フロップと、 該第１フリップフロップの出力信号に応じて時定数回路
を充電または放電させる制御手段と、 複数の基準電圧を発生する基準電圧発生回路と、 前記時定数回路の出力電圧と前記基準電圧発生回路から
の第１基準電圧とを比較し、その比較結果に応じて前記
第１フリップフロップを反転させる第１コンパレータ
と、 前記時定数回路の出力電圧と前記基準電圧発生回路から
の第２基準電圧とを比較する第２コンパレータと、 前記入力信号と前記第２コンパレータの出力信号に応じ
て反転する第２フリップフロップと、 前記入力信号と前記第１コンパレータの出力信号に応じ
て反転する第３フリップフロップと、 前記第３フリップフロップの出力信号に応じて前記第１
フリップフロップに前記入力信号が印加されるのを禁止
する禁止手段とを備え、前記第１及び又は第２フリップ
フロップの出力端から出力信号を得るようにしたことを
特徴とするパルス伸張回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18962396A JP3281808B2 (ja) | 1996-07-18 | 1996-07-18 | パルス伸張回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18962396A JP3281808B2 (ja) | 1996-07-18 | 1996-07-18 | パルス伸張回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1032472A JPH1032472A (ja) | 1998-02-03 |
| JP3281808B2 true JP3281808B2 (ja) | 2002-05-13 |
Family
ID=16244401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18962396A Expired - Fee Related JP3281808B2 (ja) | 1996-07-18 | 1996-07-18 | パルス伸張回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3281808B2 (ja) |
-
1996
- 1996-07-18 JP JP18962396A patent/JP3281808B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1032472A (ja) | 1998-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3297878B2 (ja) | ピークツーピーク電圧制御装置を有する精密ｒｃ発振器 | |
| US6016070A (en) | Pulse extending circuit | |
| US5367204A (en) | Multiple digital clock edge generator circuit and method | |
| JP3281808B2 (ja) | パルス伸張回路 | |
| US5850129A (en) | Drive circuit for a three-phase brushless motor | |
| JP3281811B2 (ja) | パルス伸張回路 | |
| JP3581260B2 (ja) | パルス発生回路 | |
| JP2001189645A (ja) | 制御発振システムとその方法 | |
| US6747489B2 (en) | Frequency multiplying circuitry with a duty ratio varying little | |
| JP3281807B2 (ja) | パルス伸張回路 | |
| JPH04227315A (ja) | 非同期遅延回路および入力信号遅延方法 | |
| JP4022967B2 (ja) | リセット回路 | |
| JP3671773B2 (ja) | 発振回路 | |
| JP3136890B2 (ja) | プログラマブル遅延発生装置 | |
| JP2623467B2 (ja) | 信号波発振回路 | |
| US4554464A (en) | Propagation delay generator | |
| JP2623890B2 (ja) | 鋸歯状波発生回路 | |
| JPH0560284B2 (ja) | ||
| JPH0119471Y2 (ja) | ||
| KR920004916B1 (ko) | 구형파의 위상 지연회로 | |
| KR0110705Y1 (ko) | 파형 발생 장치 | |
| KR940008192B1 (ko) | 듀티 50%을 갖는 주파수 체배기 | |
| JPH04265012A (ja) | パワー・オン・リセット回路 | |
| EP0132591B1 (en) | Pulse generator circuit | |
| JPH09116392A (ja) | パルス発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |