JP3281808B2 - パルス伸張回路 - Google Patents
パルス伸張回路Info
- Publication number
- JP3281808B2 JP3281808B2 JP18962396A JP18962396A JP3281808B2 JP 3281808 B2 JP3281808 B2 JP 3281808B2 JP 18962396 A JP18962396 A JP 18962396A JP 18962396 A JP18962396 A JP 18962396A JP 3281808 B2 JP3281808 B2 JP 3281808B2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- comparator
- output
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、入力信号のパルス
幅を伸張するパルス伸張回路に関するもので、特に、少
ない素子数で複数の伸張されたパルスを正確に作成する
のに適したパルス伸張回路に関する。
幅を伸張するパルス伸張回路に関するもので、特に、少
ない素子数で複数の伸張されたパルスを正確に作成する
のに適したパルス伸張回路に関する。
【0002】
【従来の技術】図2は、従来のパルス伸張回路を示すも
のである。図2の入力端子(1)には図3(a)の入力
信号が印加される。図3(a)の入力信号に応じて、ト
ランジスタ(2)のコレクタには図3(b)のパルスが
発生する。図3(b)のパルスが「L」レベルとなると
トランジスタ(3)がオフし、トランジスタQ1がオン
する。トランジスタQ1がオンすると、抵抗Rとコンデ
ンサCからなる時定数回路(4)は、トランジスタQ1
を介して直ちに放電する。この放電により、トランジス
タQ1のコレクタ電圧は図3(d)のように電源電圧
(+VCC)からトランジスタQ1の飽和電圧(Vsat)
まで急速に低下する。
のである。図2の入力端子(1)には図3(a)の入力
信号が印加される。図3(a)の入力信号に応じて、ト
ランジスタ(2)のコレクタには図3(b)のパルスが
発生する。図3(b)のパルスが「L」レベルとなると
トランジスタ(3)がオフし、トランジスタQ1がオン
する。トランジスタQ1がオンすると、抵抗Rとコンデ
ンサCからなる時定数回路(4)は、トランジスタQ1
を介して直ちに放電する。この放電により、トランジス
タQ1のコレクタ電圧は図3(d)のように電源電圧
(+VCC)からトランジスタQ1の飽和電圧(Vsat)
まで急速に低下する。
【0003】一方、コンパレータ(5)の基準電源
(6)の基準電圧VRは、図3(d)の点線のレベルに
設定されているので、コンパレータ(5)の出力信号は
図3(e)のように直ちに「H」レベルになる。コンパ
レータ(5)の出力信号が「H」レベルになると、トラ
ンジスタQ2がオンし、図3(c)の電圧は「L」レベ
ルとなる。この動作は一瞬に行われるので、図3(c)
の電圧は図示のようにヒゲ状の変化を示す。
(6)の基準電圧VRは、図3(d)の点線のレベルに
設定されているので、コンパレータ(5)の出力信号は
図3(e)のように直ちに「H」レベルになる。コンパ
レータ(5)の出力信号が「H」レベルになると、トラ
ンジスタQ2がオンし、図3(c)の電圧は「L」レベ
ルとなる。この動作は一瞬に行われるので、図3(c)
の電圧は図示のようにヒゲ状の変化を示す。
【0004】図3(c)の電圧が「L」レベルとなると
トランジスタQ1がオフし、コンデンサCに対して抵抗
Rから充電電流が流れる。すると、トランジスタQ1の
コレクタ電圧は、図3(d)のように除除に増加し、コ
ンパレータ(5)の基準電源(6)の基準電圧VRより
高くなる。すると、コンパレータ(5)の出力信号は、
図3(e)のように「L」レベルとなり、トランジスタ
Q2がオフする。
トランジスタQ1がオフし、コンデンサCに対して抵抗
Rから充電電流が流れる。すると、トランジスタQ1の
コレクタ電圧は、図3(d)のように除除に増加し、コ
ンパレータ(5)の基準電源(6)の基準電圧VRより
高くなる。すると、コンパレータ(5)の出力信号は、
図3(e)のように「L」レベルとなり、トランジスタ
Q2がオフする。
【0005】その結果、出力端子(7)には図3(e)
のような図3(a)のパルスが伸張された信号が発生す
る。図3(e)のパルスの幅を調整するには、時定数回
路(4)の抵抗RとコンデンサCの値を調整して時定数
を変えればよい。
のような図3(a)のパルスが伸張された信号が発生す
る。図3(e)のパルスの幅を調整するには、時定数回
路(4)の抵抗RとコンデンサCの値を調整して時定数
を変えればよい。
【0006】
【発明が解決しようとする課題】しかしながら、図2の
装置では、複数の伸張されたパルスを作成することがで
きない、という問題があった。図2の装置で、複数の伸
張されたパルスを作成するには図2の装置を複数個用意
することが考えられる。しかしながら、そのようにする
と、素子数が増大するとともに伸張するパルスのパルス
幅が近い場合にはパルス幅が逆転する恐れがあった。即
ち、図2の基準電源(6)の基準電圧VRに値や時定数
回路(4)の抵抗RとコンデンサCの値が変動したりす
ると、パルス幅は簡単に変動してしまう。
装置では、複数の伸張されたパルスを作成することがで
きない、という問題があった。図2の装置で、複数の伸
張されたパルスを作成するには図2の装置を複数個用意
することが考えられる。しかしながら、そのようにする
と、素子数が増大するとともに伸張するパルスのパルス
幅が近い場合にはパルス幅が逆転する恐れがあった。即
ち、図2の基準電源(6)の基準電圧VRに値や時定数
回路(4)の抵抗RとコンデンサCの値が変動したりす
ると、パルス幅は簡単に変動してしまう。
【0007】
【課題を解決するための手段】本発明は、上述の点に鑑
みなされたもので、入力信号に応じて反転する第1フリ
ップフロップと、該第1フリップフロップの出力信号に
応じて時定数回路を充電または放電させる制御手段と、
複数の基準電圧を発生する基準電圧発生回路と、前記時
定数回路の出力電圧と前記基準電圧発生回路からの第1
基準電圧とを比較し、その比較結果に応じて前記第1フ
リップフロップを反転させる第1コンパレータと、前記
時定数回路の出力電圧と前記基準電圧発生回路からの第
2基準電圧とを比較する第2コンパレータと、前記入力
信号と前記第2コンパレータの出力信号に応じて反転す
る第2フリップフロップとを備え、前記第1及び又は第
2フリップフロップの出力端から出力信号を得るように
したことを特徴とする。
みなされたもので、入力信号に応じて反転する第1フリ
ップフロップと、該第1フリップフロップの出力信号に
応じて時定数回路を充電または放電させる制御手段と、
複数の基準電圧を発生する基準電圧発生回路と、前記時
定数回路の出力電圧と前記基準電圧発生回路からの第1
基準電圧とを比較し、その比較結果に応じて前記第1フ
リップフロップを反転させる第1コンパレータと、前記
時定数回路の出力電圧と前記基準電圧発生回路からの第
2基準電圧とを比較する第2コンパレータと、前記入力
信号と前記第2コンパレータの出力信号に応じて反転す
る第2フリップフロップとを備え、前記第1及び又は第
2フリップフロップの出力端から出力信号を得るように
したことを特徴とする。
【0008】
【発明の実施の形態】図1は、本発明のパルス伸張回路
を示すもので、(8)は入力信号が印加される入力端
子、(9)及び(10)は該入力信号に応じてオンオフ
するトランジスタ、(11)は入力信号に応じてセット
される第1フリップフロップ、(12)は該第1フリッ
プフロップ(11)の出力信号に応じて時定数回路
(4)を充電または放電させる制御手段として動作する
トランジスタ、(13)は前記第1フリップフロップ
(11)の出力信号及びトランジスタ(9)のコレクタ
信号に応じて反転する第2フリップフロップ、(14)
は該第2フリップフロップ(13)の出力信号に応じて
前記第1フリップフロップ(11)に入力信号が印加さ
れるのを禁止する禁止手段として動作するトランジス
タ、(15)は複数の基準電圧を発生する基準電圧発生
回路、(16)は前記時定数回路(4)の出力電圧と前
記基準電圧発生回路(15)からの第1基準電圧とを比
較し、その比較結果に応じて前記第1フリップフロップ
(11)を反転させる第1コンパレータ、(17)は前
記時定数回路(4)の出力電圧と前記基準電圧発生回路
(15)からの第2基準電圧とを比較する第2コンパレ
ータ、(18)は前記入力信号と前記第2コンパレータ
(17)の出力信号に応じて反転する第3フリップフロ
ップである。
を示すもので、(8)は入力信号が印加される入力端
子、(9)及び(10)は該入力信号に応じてオンオフ
するトランジスタ、(11)は入力信号に応じてセット
される第1フリップフロップ、(12)は該第1フリッ
プフロップ(11)の出力信号に応じて時定数回路
(4)を充電または放電させる制御手段として動作する
トランジスタ、(13)は前記第1フリップフロップ
(11)の出力信号及びトランジスタ(9)のコレクタ
信号に応じて反転する第2フリップフロップ、(14)
は該第2フリップフロップ(13)の出力信号に応じて
前記第1フリップフロップ(11)に入力信号が印加さ
れるのを禁止する禁止手段として動作するトランジス
タ、(15)は複数の基準電圧を発生する基準電圧発生
回路、(16)は前記時定数回路(4)の出力電圧と前
記基準電圧発生回路(15)からの第1基準電圧とを比
較し、その比較結果に応じて前記第1フリップフロップ
(11)を反転させる第1コンパレータ、(17)は前
記時定数回路(4)の出力電圧と前記基準電圧発生回路
(15)からの第2基準電圧とを比較する第2コンパレ
ータ、(18)は前記入力信号と前記第2コンパレータ
(17)の出力信号に応じて反転する第3フリップフロ
ップである。
【0009】尚、図1において、図2と同一の回路ブロ
ックについては同一の符号を付し、説明を省略する。図
1の入力端子(8)には図4(a)の入力信号が印加さ
れる。図4(a)の入力信号に応じて、トランジスタ
(9)がオンし、トランジスタ(10)がオフとなる。
トランジスタ(10)のコレクタ電位が「H」となる
と、第1フリップフロップ(11)がセットされそのQ
出力が図4(c)のように「H」となる。
ックについては同一の符号を付し、説明を省略する。図
1の入力端子(8)には図4(a)の入力信号が印加さ
れる。図4(a)の入力信号に応じて、トランジスタ
(9)がオンし、トランジスタ(10)がオフとなる。
トランジスタ(10)のコレクタ電位が「H」となる
と、第1フリップフロップ(11)がセットされそのQ
出力が図4(c)のように「H」となる。
【0010】同時に、図1の端子Aが「H」となると第
3フリップフロップ(18)がセットされそのQ出力が
図4(e)のように「H」となる。第1フリップフロッ
プ(11)のQ反転出力は「L」となるので、トランジ
スタ(12)はオフし、時定数回路(4)の充電が行わ
れる。一方、第1フリップフロップ(11)がセットさ
れると、そのQ出力が第2フリップフロップ(13)を
セットし、そのQ出力がトランジスタ(14)をオンさ
せる。
3フリップフロップ(18)がセットされそのQ出力が
図4(e)のように「H」となる。第1フリップフロッ
プ(11)のQ反転出力は「L」となるので、トランジ
スタ(12)はオフし、時定数回路(4)の充電が行わ
れる。一方、第1フリップフロップ(11)がセットさ
れると、そのQ出力が第2フリップフロップ(13)を
セットし、そのQ出力がトランジスタ(14)をオンさ
せる。
【0011】トランジスタ(14)は、第1フリップフ
ロップ(11)に入力信号が印加されるのを禁止する禁
止手段として動作するトランジスタである。トランジス
タ(14)がオンすると、第1フリップフロップ(1
1)のセット入力は「L」レベルとなるので、もうリセ
ット入力Rを受付可能な状態となる。即ち、第1フリッ
プフロップ(11)は、セット入力Sが「H」となる
と、直ちにその「H」を「L」に強制的にしているの
で、すぐにリセット可能となり、そのQ出力から幅の短
いパルスを出力できる。
ロップ(11)に入力信号が印加されるのを禁止する禁
止手段として動作するトランジスタである。トランジス
タ(14)がオンすると、第1フリップフロップ(1
1)のセット入力は「L」レベルとなるので、もうリセ
ット入力Rを受付可能な状態となる。即ち、第1フリッ
プフロップ(11)は、セット入力Sが「H」となる
と、直ちにその「H」を「L」に強制的にしているの
で、すぐにリセット可能となり、そのQ出力から幅の短
いパルスを出力できる。
【0012】抵抗RとコンデンサCからなる時定数回路
(4)は、図4(b)のように充電される。この充電に
より、トランジスタ(12)のコレクタ電圧は、飽和電
圧(Vsat)から電源電圧(+VCC)まで除除に増加す
る。一方、第1コンパレータ(16)の基準電圧V1
は、図4(b)の点線のレベルに設定されており、第2
コンパレータ(17)の基準電圧V2は、図4(b)の
点線のレベルに設定されいる。
(4)は、図4(b)のように充電される。この充電に
より、トランジスタ(12)のコレクタ電圧は、飽和電
圧(Vsat)から電源電圧(+VCC)まで除除に増加す
る。一方、第1コンパレータ(16)の基準電圧V1
は、図4(b)の点線のレベルに設定されており、第2
コンパレータ(17)の基準電圧V2は、図4(b)の
点線のレベルに設定されいる。
【0013】時刻t1で、第2コンパレータ(17)の
出力信号は図4(d)のように「H」レベルになる。第
2コンパレータ(17)の出力信号が「H」レベルにな
ると、第3フリップフロップ(18)をリセットし、そ
のQ出力が図4(e)のように立ち下がる。図4(e)
のパルスは、図4(a)のパルスに比べてわずかにパル
ス幅が伸びている。
出力信号は図4(d)のように「H」レベルになる。第
2コンパレータ(17)の出力信号が「H」レベルにな
ると、第3フリップフロップ(18)をリセットし、そ
のQ出力が図4(e)のように立ち下がる。図4(e)
のパルスは、図4(a)のパルスに比べてわずかにパル
ス幅が伸びている。
【0014】時刻t1を過ぎて、時刻t2に達すると、
今度は第1コンパレータ(16)の出力信号が「H」レ
ベルとなり第1フリップフロップ(11)をリセットす
る。第1フリップフロップ(11)がリセットし、その
Q反転出力が「H」となると、トランジスタ(12)が
オンし、時定数回路(4)は図4(b)のように急速に
放電する。時定数回路(4)が放電すると、第1コンパ
レータ(16)の出力信号は「L」に戻る。
今度は第1コンパレータ(16)の出力信号が「H」レ
ベルとなり第1フリップフロップ(11)をリセットす
る。第1フリップフロップ(11)がリセットし、その
Q反転出力が「H」となると、トランジスタ(12)が
オンし、時定数回路(4)は図4(b)のように急速に
放電する。時定数回路(4)が放電すると、第1コンパ
レータ(16)の出力信号は「L」に戻る。
【0015】そこ結果、第1フリップフロップ(11)
のQ出力である端子(20)には図4(c)のパルスが
得られる。時定数回路(4)が放電すると、第2コンパ
レータ(17)の出力信号も図4(d)のように「L」
に戻る。時刻t1は、まだ図4(a)の信号が入力して
いる状態である。それにも関わらず、出力を得ることが
できるのは第2フリップフロップ(13)の働きに起因
する。これにより、図1の回路は図4(a)の立ち上が
りパルスに応じて動作しており、立ち下がりには無関係
である。このため、図4(c)(e)の立ち下がりは、
図4(a)の立ち下がりタイミングより早くすることも
遅くすることも可能である。
のQ出力である端子(20)には図4(c)のパルスが
得られる。時定数回路(4)が放電すると、第2コンパ
レータ(17)の出力信号も図4(d)のように「L」
に戻る。時刻t1は、まだ図4(a)の信号が入力して
いる状態である。それにも関わらず、出力を得ることが
できるのは第2フリップフロップ(13)の働きに起因
する。これにより、図1の回路は図4(a)の立ち上が
りパルスに応じて動作しており、立ち下がりには無関係
である。このため、図4(c)(e)の立ち下がりは、
図4(a)の立ち下がりタイミングより早くすることも
遅くすることも可能である。
【0016】第1及び第2コンパレータ(16)及び
(17)の基準電圧は、いずれも基準電圧発生回路(1
5)から作成しており、基準電圧発生回路(15)は抵
抗分割している。このため、基準電圧V1とV2は、絶
対値は変動しても相対値が変動することはない。このた
め、基準電圧V1とV2に起因して図4(c)(e)の
パルス幅が入れ替わることはない。又、時定数回路
(4)は1つしか使用していないので、時定数の誤差や
素子数の増加が問題になることはない。
(17)の基準電圧は、いずれも基準電圧発生回路(1
5)から作成しており、基準電圧発生回路(15)は抵
抗分割している。このため、基準電圧V1とV2は、絶
対値は変動しても相対値が変動することはない。このた
め、基準電圧V1とV2に起因して図4(c)(e)の
パルス幅が入れ替わることはない。又、時定数回路
(4)は1つしか使用していないので、時定数の誤差や
素子数の増加が問題になることはない。
【0017】
【発明の効果】以上述べた如く、本発明によれば、第3
フリップフロップにより、第1フリップフロップのセッ
ト入力Sが「H」となると、直ちにその「H」を「L」
に強制的にしているので、すぐにリセット可能となり、
そのQ出力から幅の短いパルスを出力できる。その為、
入力信号のパルス幅より狭い出力パルスも容易に作成す
ることができる。
フリップフロップにより、第1フリップフロップのセッ
ト入力Sが「H」となると、直ちにその「H」を「L」
に強制的にしているので、すぐにリセット可能となり、
そのQ出力から幅の短いパルスを出力できる。その為、
入力信号のパルス幅より狭い出力パルスも容易に作成す
ることができる。
【0018】又、本発明によれば第1及び第2コンパレ
ータの基準電圧は、いずれも1つの基準電圧発生回路か
ら作成しており、基準電圧発生回路は抵抗分割により電
圧を作成している。このため、2つの基準電圧は、絶対
値は変動しても相対値が変動することはない。このた
め、2つのパルスのパルス幅が入れ替わることはない。
又、時定数回路を1つしか使用していないので、時定数
の誤差や素子数の増加が問題になることはない。
ータの基準電圧は、いずれも1つの基準電圧発生回路か
ら作成しており、基準電圧発生回路は抵抗分割により電
圧を作成している。このため、2つの基準電圧は、絶対
値は変動しても相対値が変動することはない。このた
め、2つのパルスのパルス幅が入れ替わることはない。
又、時定数回路を1つしか使用していないので、時定数
の誤差や素子数の増加が問題になることはない。
【図1】本発明のパルス伸張回路を示すブロック図であ
る。
る。
【図2】従来のパルス伸張回路を示すブロック図であ
る。
る。
【図3】図2の説明に供するための波形図である。
【図4】図1の説明に供するための波形図である。
(11) 第1フリップフロップ (12) トランジスタ (16) 第1コンパレータ (13) 第2フリップフロップ (17) 第2コンパレータ (18) 第3フリップフロップ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H03K 5/04 H03K 5/08
Claims (2)
- 【請求項1】 入力信号に応じて反転する第1フリップ
フロップと、 該第1フリップフロップの出力信号に応じて時定数回路
を充電または放電させる制御手段と、 複数の基準電圧を発生する基準電圧発生回路と、 前記時定数回路の出力電圧と前記基準電圧発生回路から
の第1基準電圧とを比較し、その比較結果に応じて前記
第1フリップフロップを反転させる第1コンパレータ
と、 前記時定数回路の出力電圧と前記基準電圧発生回路から
の第2基準電圧とを比較する第2コンパレータと、 前記入力信号と前記第2コンパレータの出力信号に応じ
て反転する第2フリップフロップとを備え、前記第1及
び又は第2フリップフロップの出力端から出力信号を得
るようにしたことを特徴とするパルス伸張回路。 - 【請求項2】 入力信号に応じて反転する第1フリップ
フロップと、 該第1フリップフロップの出力信号に応じて時定数回路
を充電または放電させる制御手段と、 複数の基準電圧を発生する基準電圧発生回路と、 前記時定数回路の出力電圧と前記基準電圧発生回路から
の第1基準電圧とを比較し、その比較結果に応じて前記
第1フリップフロップを反転させる第1コンパレータ
と、 前記時定数回路の出力電圧と前記基準電圧発生回路から
の第2基準電圧とを比較する第2コンパレータと、 前記入力信号と前記第2コンパレータの出力信号に応じ
て反転する第2フリップフロップと、 前記入力信号と前記第1コンパレータの出力信号に応じ
て反転する第3フリップフロップと、 前記第3フリップフロップの出力信号に応じて前記第1
フリップフロップに前記入力信号が印加されるのを禁止
する禁止手段とを備え、前記第1及び又は第2フリップ
フロップの出力端から出力信号を得るようにしたことを
特徴とするパルス伸張回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18962396A JP3281808B2 (ja) | 1996-07-18 | 1996-07-18 | パルス伸張回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18962396A JP3281808B2 (ja) | 1996-07-18 | 1996-07-18 | パルス伸張回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1032472A JPH1032472A (ja) | 1998-02-03 |
JP3281808B2 true JP3281808B2 (ja) | 2002-05-13 |
Family
ID=16244401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18962396A Expired - Fee Related JP3281808B2 (ja) | 1996-07-18 | 1996-07-18 | パルス伸張回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3281808B2 (ja) |
-
1996
- 1996-07-18 JP JP18962396A patent/JP3281808B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1032472A (ja) | 1998-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3297878B2 (ja) | ピークツーピーク電圧制御装置を有する精密rc発振器 | |
US6016070A (en) | Pulse extending circuit | |
US5367204A (en) | Multiple digital clock edge generator circuit and method | |
JP3281808B2 (ja) | パルス伸張回路 | |
US5850129A (en) | Drive circuit for a three-phase brushless motor | |
JP3281811B2 (ja) | パルス伸張回路 | |
JP3581260B2 (ja) | パルス発生回路 | |
JP2001189645A (ja) | 制御発振システムとその方法 | |
US6747489B2 (en) | Frequency multiplying circuitry with a duty ratio varying little | |
JP3281807B2 (ja) | パルス伸張回路 | |
JPH04227315A (ja) | 非同期遅延回路および入力信号遅延方法 | |
JP4022967B2 (ja) | リセット回路 | |
JP3671773B2 (ja) | 発振回路 | |
JP3136890B2 (ja) | プログラマブル遅延発生装置 | |
JP2623467B2 (ja) | 信号波発振回路 | |
US4554464A (en) | Propagation delay generator | |
JP2623890B2 (ja) | 鋸歯状波発生回路 | |
JPH0560284B2 (ja) | ||
JPH0119471Y2 (ja) | ||
KR920004916B1 (ko) | 구형파의 위상 지연회로 | |
KR0110705Y1 (ko) | 파형 발생 장치 | |
KR940008192B1 (ko) | 듀티 50%을 갖는 주파수 체배기 | |
JPH04265012A (ja) | パワー・オン・リセット回路 | |
EP0132591B1 (en) | Pulse generator circuit | |
JPH09116392A (ja) | パルス発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |