JP3275132B2 - 電力変換器 - Google Patents
電力変換器Info
- Publication number
- JP3275132B2 JP3275132B2 JP31582196A JP31582196A JP3275132B2 JP 3275132 B2 JP3275132 B2 JP 3275132B2 JP 31582196 A JP31582196 A JP 31582196A JP 31582196 A JP31582196 A JP 31582196A JP 3275132 B2 JP3275132 B2 JP 3275132B2
- Authority
- JP
- Japan
- Prior art keywords
- positive
- switching element
- negative
- conductor plate
- connection conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
Landscapes
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
- Structure Of Printed Boards (AREA)
- Combinations Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、電力変換器に係
り、特に、スイッチング素子が４個直列に接続された３
レベル直列多重電力変換器として用いるに好適な電力変
換器に関する。
り、特に、スイッチング素子が４個直列に接続された３
レベル直列多重電力変換器として用いるに好適な電力変
換器に関する。
【０００２】
【従来の技術】電力変換器を用いた装置としては、交流
を直流に変換するコンバータ装置や直流を交流に変換す
るインバータ装置が知られている。コンバータ装置およ
びインバータ装置は、例えば、無停電電源装置等として
用いられ、インバータ装置は、例えば、圧延設備プラン
トのミル・ファン・ポンプその他に使用される誘導電動
機を可変速駆動するのに用いられている。
を直流に変換するコンバータ装置や直流を交流に変換す
るインバータ装置が知られている。コンバータ装置およ
びインバータ装置は、例えば、無停電電源装置等として
用いられ、インバータ装置は、例えば、圧延設備プラン
トのミル・ファン・ポンプその他に使用される誘導電動
機を可変速駆動するのに用いられている。
【０００３】従来、この種のインバータ装置としては、
誘導電動機の一時電圧と周波数を可変に制御して可変速
制御するものが知られているが、上下アームのスイッチ
ング素子としてトランジスタ等の自己消弧素子が１個ず
つ設けられている。このよなインバータ装置を用いて誘
導電動機を可変速制御するに際して、上下アームの各ス
イッチング素子には大電流が流れるとともに、スイッチ
ング素子のオフ時あるいは電源スイッチのオフ時にスイ
ッチング素子に高電圧が印加されることがある。この電
圧は回路の配線によるインダクタンスが大きくなる程高
くなるため、配線インダクタンスを低減するために、例
えば、特開平１−６１０２８号公報、特開平４−６７４
３６号公報、特許第２５３１９２８号公報に記載されて
いるように、複数の信号線を近接配置したり、複数の信
号線を互いに撚り合わせたり、あるいは回路を複数の導
体に分けて形成し、各導体を絶縁物を介して積層したり
する方向が提案されている。
誘導電動機の一時電圧と周波数を可変に制御して可変速
制御するものが知られているが、上下アームのスイッチ
ング素子としてトランジスタ等の自己消弧素子が１個ず
つ設けられている。このよなインバータ装置を用いて誘
導電動機を可変速制御するに際して、上下アームの各ス
イッチング素子には大電流が流れるとともに、スイッチ
ング素子のオフ時あるいは電源スイッチのオフ時にスイ
ッチング素子に高電圧が印加されることがある。この電
圧は回路の配線によるインダクタンスが大きくなる程高
くなるため、配線インダクタンスを低減するために、例
えば、特開平１−６１０２８号公報、特開平４−６７４
３６号公報、特許第２５３１９２８号公報に記載されて
いるように、複数の信号線を近接配置したり、複数の信
号線を互いに撚り合わせたり、あるいは回路を複数の導
体に分けて形成し、各導体を絶縁物を介して積層したり
する方向が提案されている。
【０００４】
【発明が解決しようとする課題】従来技術においては、
上下アームのスイッチング素子がそれぞれ単一のもので
構成されている電力変換器の配線インダクタンスを低減
することについては配慮されているが、スイッチング素
子を４個直列に接続した、いわゆる３レベル直列多重イ
ンバータ装置の配線インダクタンスを低減することには
十分配慮されていない。すなわち、３レベル直列多重イ
ンバータ装置においては、スイッチング素子の動作モー
ドが前者の電力変換器とは異なるため、従来技術の方法
を採用しても、配線によるインダクタンスを十分に低減
することができない。
上下アームのスイッチング素子がそれぞれ単一のもので
構成されている電力変換器の配線インダクタンスを低減
することについては配慮されているが、スイッチング素
子を４個直列に接続した、いわゆる３レベル直列多重イ
ンバータ装置の配線インダクタンスを低減することには
十分配慮されていない。すなわち、３レベル直列多重イ
ンバータ装置においては、スイッチング素子の動作モー
ドが前者の電力変換器とは異なるため、従来技術の方法
を採用しても、配線によるインダクタンスを十分に低減
することができない。
【０００５】本発明の目的は、配線によるインダクタン
スの影響を抑制することができる電力変換器および電力
変換装置を提供することにある。
スの影響を抑制することができる電力変換器および電力
変換装置を提供することにある。
【０００６】
【課題を解決するための手段】前記目的を達成するため
に、本発明は、互いに直列接続された複数の直流電源の
正側端子と負荷に接続される出力端子との間に挿入され
て互いに直列に接続された正側主スイッチング素子およ
び正側補助スイッチング素子と、前記直流電源の負側端
子と前記出力端子との間に挿入されて互いに直列に接続
された負側主スイッチング素子および負側補助スイッチ
ング素子と、正側主スイッチング素子と正側補助スイッ
チング素子との正側接続点をカソード側とし、前記複数
の直流電源が互いに直列接続された中性点をアノード側
として前記正側接続点と前記中性点とに接続された正側
整流素子と、負側主スイッチング素子と負側補助スイッ
チング素子との負側接続点をアノード側とし、前記中性
点をカソード側として前記負側接続点と前記中性点とに
接続された負側整流素子とを備え、前記正側主スイッチ
ング素子が前記直流電源の正側端子に接続され、前記正
側補助スイッチング素子が前記出力端子に接続され、前
記負側主スイッチング素子が前記直流電源の負側端子に
接続され、前記負側補助スイッチング素子が前記出力端
子に接続された電力変換器において、 前記直流電源の
正側端子と前記正側主スイッチングとを結ぶ第１の導体
パターンを有する第１の接続導体板と、前記中性点と前
記正側整流素子のアノード側および前記負側整流素子の
カソード側を結ぶ導体パターンとして前記正側主スイッ
チング素子または前記負側主スイッチング素子がオフに
なったときの電流変化の大きい回路に属する第２の導体
パターンを有する第２の接続導体板と、前記直流電源の
負側端子と前記負側主スイッチング素子とを結ぶ第３の
導体パターンを有する第３の接続導体板とを備え、前記
第２の接続導体板の上下に絶縁部材を介して第１の接続
導体板と第３の接続導体板が分かれて積層され、前記第
１、第３の導体パターンは第２の導体パターンと積層方
向において重複した領域を含むように形成され、前記第
１ないし第３の接続導体板のうちいずれかの接続導体板
に前記各素子が実装され、前記各素子が指定のパターン
に接続されてなることを特徴とする電力変換器を構成し
たものである。
に、本発明は、互いに直列接続された複数の直流電源の
正側端子と負荷に接続される出力端子との間に挿入され
て互いに直列に接続された正側主スイッチング素子およ
び正側補助スイッチング素子と、前記直流電源の負側端
子と前記出力端子との間に挿入されて互いに直列に接続
された負側主スイッチング素子および負側補助スイッチ
ング素子と、正側主スイッチング素子と正側補助スイッ
チング素子との正側接続点をカソード側とし、前記複数
の直流電源が互いに直列接続された中性点をアノード側
として前記正側接続点と前記中性点とに接続された正側
整流素子と、負側主スイッチング素子と負側補助スイッ
チング素子との負側接続点をアノード側とし、前記中性
点をカソード側として前記負側接続点と前記中性点とに
接続された負側整流素子とを備え、前記正側主スイッチ
ング素子が前記直流電源の正側端子に接続され、前記正
側補助スイッチング素子が前記出力端子に接続され、前
記負側主スイッチング素子が前記直流電源の負側端子に
接続され、前記負側補助スイッチング素子が前記出力端
子に接続された電力変換器において、 前記直流電源の
正側端子と前記正側主スイッチングとを結ぶ第１の導体
パターンを有する第１の接続導体板と、前記中性点と前
記正側整流素子のアノード側および前記負側整流素子の
カソード側を結ぶ導体パターンとして前記正側主スイッ
チング素子または前記負側主スイッチング素子がオフに
なったときの電流変化の大きい回路に属する第２の導体
パターンを有する第２の接続導体板と、前記直流電源の
負側端子と前記負側主スイッチング素子とを結ぶ第３の
導体パターンを有する第３の接続導体板とを備え、前記
第２の接続導体板の上下に絶縁部材を介して第１の接続
導体板と第３の接続導体板が分かれて積層され、前記第
１、第３の導体パターンは第２の導体パターンと積層方
向において重複した領域を含むように形成され、前記第
１ないし第３の接続導体板のうちいずれかの接続導体板
に前記各素子が実装され、前記各素子が指定のパターン
に接続されてなることを特徴とする電力変換器を構成し
たものである。
【０００７】前記電力変換器を構成するに際しては、正
側接続点と負側接続点および出力端子を基準に各素子を
相互に接続するための第４の導体パターンを有する第４
の接続導体板を設け、第４の接続導体板を第１の接続導
体板または第３の接続導体板側に積層し、第１ないし第
４の接続導体板のうちいずれかの接続導体板に各素子を
実装したり、あるいは第４の接続導体板にのみ各素子を
実装したりすることもできる。
側接続点と負側接続点および出力端子を基準に各素子を
相互に接続するための第４の導体パターンを有する第４
の接続導体板を設け、第４の接続導体板を第１の接続導
体板または第３の接続導体板側に積層し、第１ないし第
４の接続導体板のうちいずれかの接続導体板に各素子を
実装したり、あるいは第４の接続導体板にのみ各素子を
実装したりすることもできる。
【０００８】また電力変換器を構成するに際しては、正
側主スイッチング素子、正側補助スイッチング素子、負
側主スイッチング素子、負側補助スイッチング素子、正
側整流素子および負側整流素子がそれぞれ複数個設けら
れて多重化され、各接続導体板には多重化に応じた数の
導体パターンが形成されてなる要素を付加することがで
きる。
側主スイッチング素子、正側補助スイッチング素子、負
側主スイッチング素子、負側補助スイッチング素子、正
側整流素子および負側整流素子がそれぞれ複数個設けら
れて多重化され、各接続導体板には多重化に応じた数の
導体パターンが形成されてなる要素を付加することがで
きる。
【０００９】前記いずれかの電力変換器とともに、正側
主スイッチング素子と正側補助スイッチング素子と負側
主スイッチング素子および負側補助スイッチング素子に
対するスイッチング動作を制御する制御手段を備えた電
力変換装置を構成することもできる。
主スイッチング素子と正側補助スイッチング素子と負側
主スイッチング素子および負側補助スイッチング素子に
対するスイッチング動作を制御する制御手段を備えた電
力変換装置を構成することもできる。
【００１０】前記した手段によれば、第１、第３の導体
パターンは第２の導体パターンの積層方向において重複
した領域を含むように形成され、第１ないし第３の導体
パターンが絶縁部材を介して積層されているため、第１
ないし第３の導体パターンが互いに近接配置されたこと
になる。しかも、いずれの動作モードにおいても第２の
導体パターンには電流が流れるため、第２の導体パター
ンの両側に第１の導体パターンと第３の導体パターンを
分けて配置しているため、各スイッチング素子の動作に
応じた相互インダクタンス効果により、実効インダクタ
ンス（自己インタクタンス−相互インダクタンス）を低
減することができる。自己インダクタンスが小さくなる
と、スイッチング素子のオフ時に、スイッチング素子の
両端に印加される電圧のレベルを低減することができ、
配線インダクタンスによる影響を抑制することができ、
スイッチング素子の信頼性の向上に寄与することができ
る。
パターンは第２の導体パターンの積層方向において重複
した領域を含むように形成され、第１ないし第３の導体
パターンが絶縁部材を介して積層されているため、第１
ないし第３の導体パターンが互いに近接配置されたこと
になる。しかも、いずれの動作モードにおいても第２の
導体パターンには電流が流れるため、第２の導体パター
ンの両側に第１の導体パターンと第３の導体パターンを
分けて配置しているため、各スイッチング素子の動作に
応じた相互インダクタンス効果により、実効インダクタ
ンス（自己インタクタンス−相互インダクタンス）を低
減することができる。自己インダクタンスが小さくなる
と、スイッチング素子のオフ時に、スイッチング素子の
両端に印加される電圧のレベルを低減することができ、
配線インダクタンスによる影響を抑制することができ、
スイッチング素子の信頼性の向上に寄与することができ
る。
【００１１】
【発明の実施の形態】以下、本発明の一実施形態を図面
に基づいて説明する。
に基づいて説明する。
【００１２】図１は本発明の一実施形態を示す電力変換
器の接続導体板の構成図、図２は接続導体板に形成され
たパターン構成図、図３は直列多重インバータ装置の全
体構成図である。
器の接続導体板の構成図、図２は接続導体板に形成され
たパターン構成図、図３は直列多重インバータ装置の全
体構成図である。
【００１３】図３において、直列多重インバータ装置
は、３レベル直列多重インバータ装置として、例えば、
圧延設備プラントのミル・ファン・ポンプその他に使用
される誘導電動機３を可変速駆動するために、３相分の
電力変換器として３相主回路１ａ、１ｂ、１ｃを備えて
いるとともに、各主回路を構成するスイッチング素子に
対するスイッチング動作を制御する制御手段としてドラ
イブ回路４、制御回路５を備えて構成されている。３相
主回路１ａ〜１ｃはそれぞれＵ相、Ｖ相、Ｗ相の電力変
換器として構成されており、各回路は同一の構成である
ため、以下、３相主回路１ａについてのみ説明する。
は、３レベル直列多重インバータ装置として、例えば、
圧延設備プラントのミル・ファン・ポンプその他に使用
される誘導電動機３を可変速駆動するために、３相分の
電力変換器として３相主回路１ａ、１ｂ、１ｃを備えて
いるとともに、各主回路を構成するスイッチング素子に
対するスイッチング動作を制御する制御手段としてドラ
イブ回路４、制御回路５を備えて構成されている。３相
主回路１ａ〜１ｃはそれぞれＵ相、Ｖ相、Ｗ相の電力変
換器として構成されており、各回路は同一の構成である
ため、以下、３相主回路１ａについてのみ説明する。
【００１４】３相主回路１ａは、自己消弧型のスイッチ
ング素子として、例えばバイポーラトランジスタＱＰ、
ＱＰＣ、ＱＮＣ、ＱＮを備えている。トランジスタＱＰ
のコレクタは、複数の直流電源が互いに直列接続された
端子のうち正側端子Ｐに接続されている。このトランジ
スタＱＰは正側接続点６を介してトランジスタＱＰＣと
互いに直列接続されている。トランジスタＱＰＣのエミ
ッタは出力端子Ｕに接続されているとともにトランジス
タＱＮＣのコレクタに接続されている。トランジスタＱ
ＮＣは負側接続点７を介してトランジスタＱＮと互いに
直列に接続されている。トランジスタＱＮのエミッタは
直流電流の負側端子Ｎに接続されている。トランジスタ
ＱＰは正側主スイッチング素子として、トランジスタＱ
ＰＣは正側補助スイッチング素子として、トランジスタ
ＱＮＣは負側補助スイッチング素子として、トランジス
タＱＮは負側スイッチング素子としてそれぞれ構成され
ており、各トランジスタのエミッタとコレクタ間にはダ
イオードＤ１〜Ｄ４が逆並列接続されている。なお、こ
れらのダイオードＤ１〜Ｄ４はトランジスタＱＰ〜ＱＮ
の素子に内蔵されている。また正側接続点６と直流電源
の中性点Ｃとの間には正側整流素子としてのクランプダ
イオードＤＰが挿入され、ダイオードＤＰのカソードが
正側接続点６に接続され、アノードが中性点Ｃに接続さ
れている。また負側接続点７と中性点Ｃとの間には負側
整流素子としてのクランプダイオードＤＮが挿入されて
おり、ダイオードＤＮはカソードが中性点Ｃに接続さ
れ、アノードが負側接続点７に接続されている。また正
側端子Ｐと中性点Ｃ間には平滑コンデンサ２ａが挿入さ
れ、中性点Ｃと負側端子Ｎとの間には平滑コンデンサ２
ｂが挿入されている。
ング素子として、例えばバイポーラトランジスタＱＰ、
ＱＰＣ、ＱＮＣ、ＱＮを備えている。トランジスタＱＰ
のコレクタは、複数の直流電源が互いに直列接続された
端子のうち正側端子Ｐに接続されている。このトランジ
スタＱＰは正側接続点６を介してトランジスタＱＰＣと
互いに直列接続されている。トランジスタＱＰＣのエミ
ッタは出力端子Ｕに接続されているとともにトランジス
タＱＮＣのコレクタに接続されている。トランジスタＱ
ＮＣは負側接続点７を介してトランジスタＱＮと互いに
直列に接続されている。トランジスタＱＮのエミッタは
直流電流の負側端子Ｎに接続されている。トランジスタ
ＱＰは正側主スイッチング素子として、トランジスタＱ
ＰＣは正側補助スイッチング素子として、トランジスタ
ＱＮＣは負側補助スイッチング素子として、トランジス
タＱＮは負側スイッチング素子としてそれぞれ構成され
ており、各トランジスタのエミッタとコレクタ間にはダ
イオードＤ１〜Ｄ４が逆並列接続されている。なお、こ
れらのダイオードＤ１〜Ｄ４はトランジスタＱＰ〜ＱＮ
の素子に内蔵されている。また正側接続点６と直流電源
の中性点Ｃとの間には正側整流素子としてのクランプダ
イオードＤＰが挿入され、ダイオードＤＰのカソードが
正側接続点６に接続され、アノードが中性点Ｃに接続さ
れている。また負側接続点７と中性点Ｃとの間には負側
整流素子としてのクランプダイオードＤＮが挿入されて
おり、ダイオードＤＮはカソードが中性点Ｃに接続さ
れ、アノードが負側接続点７に接続されている。また正
側端子Ｐと中性点Ｃ間には平滑コンデンサ２ａが挿入さ
れ、中性点Ｃと負側端子Ｎとの間には平滑コンデンサ２
ｂが挿入されている。
【００１５】一方、各トランジスタＱＰ〜ＱＮのベース
には、制御回路５、ドライブ回路４を介してスイッチン
グ信号が入力されるようになっており、中性点Ｃを基準
に正側端子Ｐにプラスの直流電圧が印加され、負側端子
Ｎにマイナスの直流電圧が印加された状態で、各トラン
ジスタＱＰ〜ＱＮが指定の動作モードでスイッチング動
作すると、出力端子Ｕに交流電圧が発生し、この交流電
圧によって誘導電動機３が可変速制御される。例えば、
トランジスタＱＮＣ、ＱＮがオフになっているときに、
トランジスタＤＰがオンになった後、トランジスタＱＰ
がオンになると出力端子Ｕにプラスの電圧が発生し、ト
ランジスタＱＰ、ＱＰＣがオフになっているときに、ト
ランジスタＱＮＣがオンになった後、トランジスタＱＮ
Ｃがオンになると出力端子Ｕにマイナスの電圧が発生す
る。
には、制御回路５、ドライブ回路４を介してスイッチン
グ信号が入力されるようになっており、中性点Ｃを基準
に正側端子Ｐにプラスの直流電圧が印加され、負側端子
Ｎにマイナスの直流電圧が印加された状態で、各トラン
ジスタＱＰ〜ＱＮが指定の動作モードでスイッチング動
作すると、出力端子Ｕに交流電圧が発生し、この交流電
圧によって誘導電動機３が可変速制御される。例えば、
トランジスタＱＮＣ、ＱＮがオフになっているときに、
トランジスタＤＰがオンになった後、トランジスタＱＰ
がオンになると出力端子Ｕにプラスの電圧が発生し、ト
ランジスタＱＰ、ＱＰＣがオフになっているときに、ト
ランジスタＱＮＣがオンになった後、トランジスタＱＮ
Ｃがオンになると出力端子Ｕにマイナスの電圧が発生す
る。
【００１６】各トランジスタが動作する過程では、具体
的には、図４（ａ）に示すような電流が回路に流れる。
例えば、トランジスタＱＮＣ、ＱＮがともにオフ状態の
ときに、トランジスタＱＰＣがオンになった後、トラン
ジスタＱＰがオンになると、正側端子Ｐ⇒トランジスタ
ＱＰ⇒トランジスタＱＰＣ⇒出力端子Ｕのルートで電流
が流れる。このとき流れる電流はｉｐ＝ｉｕの関係にあ
る。電流ｉｕは誘導電動機３に供給され、この電流ｉｕ
は誘導電動機３のインダクタンスによって決定される電
流の変化特性を示す。
的には、図４（ａ）に示すような電流が回路に流れる。
例えば、トランジスタＱＮＣ、ＱＮがともにオフ状態の
ときに、トランジスタＱＰＣがオンになった後、トラン
ジスタＱＰがオンになると、正側端子Ｐ⇒トランジスタ
ＱＰ⇒トランジスタＱＰＣ⇒出力端子Ｕのルートで電流
が流れる。このとき流れる電流はｉｐ＝ｉｕの関係にあ
る。電流ｉｕは誘導電動機３に供給され、この電流ｉｕ
は誘導電動機３のインダクタンスによって決定される電
流の変化特性を示す。
【００１７】このような初期状態から、トランジスタＱ
Ｐのみがオフになると、タイミングｔ１に示すように、
トランジスタＱＰに流れていた電流がクランプダイオー
ドＤＰ側に移行する。すなわち中性点Ｃ、ダイオードＤ
Ｐ、トランジスタＱＰＣ、出力端子Ｕを結ぶルートで電
流ｉｃが流れる。図４（ｂ）に示すように、このとき正
側端子Ｐと中性点Ｃに流れる電流の変化は大きいが、出
力端子Ｕを流れるｉｕの変化は小さい。
Ｐのみがオフになると、タイミングｔ１に示すように、
トランジスタＱＰに流れていた電流がクランプダイオー
ドＤＰ側に移行する。すなわち中性点Ｃ、ダイオードＤ
Ｐ、トランジスタＱＰＣ、出力端子Ｕを結ぶルートで電
流ｉｃが流れる。図４（ｂ）に示すように、このとき正
側端子Ｐと中性点Ｃに流れる電流の変化は大きいが、出
力端子Ｕを流れるｉｕの変化は小さい。
【００１８】次に、トランジスタＱＰ、ＱＰＣがオフの
状態にあるときに、トランジスタＱＮＣがオンになった
後、トランジスタがオンになると、図４（ｃ）に示すよ
うに、出力端子Ｕ、トランジスタＱＮＣ、トランジスタ
ＱＮ、負側端子Ｎを結ぶルートで電流ｉｎが流れる。そ
してタイミングｔ２にトランジスタＱＮのみがオフにな
ると、トランジスタＱＮに流れていた電流がクランプダ
イオードＤＮを介して中性点Ｃ側に流れる。すなわちタ
イミングｔ２以降は、中性点Ｃに電流ｉｃ’が流れる。
このときも、中性点Ｃと負側端子Ｎに流れる電流の変化
は大きいが、出力端子Ｕに流れるｉｕ’の変化は小さ
い。
状態にあるときに、トランジスタＱＮＣがオンになった
後、トランジスタがオンになると、図４（ｃ）に示すよ
うに、出力端子Ｕ、トランジスタＱＮＣ、トランジスタ
ＱＮ、負側端子Ｎを結ぶルートで電流ｉｎが流れる。そ
してタイミングｔ２にトランジスタＱＮのみがオフにな
ると、トランジスタＱＮに流れていた電流がクランプダ
イオードＤＮを介して中性点Ｃ側に流れる。すなわちタ
イミングｔ２以降は、中性点Ｃに電流ｉｃ’が流れる。
このときも、中性点Ｃと負側端子Ｎに流れる電流の変化
は大きいが、出力端子Ｕに流れるｉｕ’の変化は小さ
い。
【００１９】このように、タイミングｔ１、ｔ２に示す
ように、オン状態にあるトランジスタがオフになると、
オフになったトランジスタのエミッタとコレクタ間に
は、図５に示すような電圧が印加される。この電圧は、
配線によるインダクタンスが小さいときには電圧の小さ
い値ΔＶ１を示し、インダクタンスが大きくなるにした
がって大きいな値ΔＶ２を示す。このため配線によるイ
ンダクタンスを低減することが必要となる。
ように、オン状態にあるトランジスタがオフになると、
オフになったトランジスタのエミッタとコレクタ間に
は、図５に示すような電圧が印加される。この電圧は、
配線によるインダクタンスが小さいときには電圧の小さ
い値ΔＶ１を示し、インダクタンスが大きくなるにした
がって大きいな値ΔＶ２を示す。このため配線によるイ
ンダクタンスを低減することが必要となる。
【００２０】そこで、本実施形態は、トランジスタやダ
イオードを実装するに際して、図１および図２に示すよ
うな実相構造が採用されている。すなわち、３相主回路
１ａを構成する各素子が４枚の接続導体板１０〜１６上
に実装されている。接続導体板１２には、第１の接続導
体板として、正側端子ＰとトランジスタＱＰのコレクタ
とを結ぶ第１の導体パターン１８が形成されている。接
続導体板１４には、第２の接続導体板として、中性点Ｃ
とクランプダイオードＤＰのアノードおよびクランプダ
イオードＤＮのカソードを結ぶ第２の導体パターン２０
が形成されている。接続導体板１６には、第３の接続導
体板として、負側端子ＮとトランジスタＱＮのエミッタ
とを結ぶ第３の導体パターン２２が形成されている。接
続導体板１０には、第４の接続導体板として、正側接続
点６、出力端子Ｕおよび負側接続７を基準として各素子
を互いに接続するための第４の接続パターン２４、２
６、２８が形成されている。さらに、この接続導体板１
０にはトランジスタＱＰ〜ＱＮ、ダイオードＤＰ、ＤＮ
が実装されている。各導体パターン１８〜２８はそれぞ
れ電流の流れるルートに従って形成されているととも
に、各接続導体板が積層されたときに、導体パターン２
０を基準として導体パターン１８、２２が積層方向にお
ける領域で互いに重複した領域を含む形状に形成されて
いる。すなわち各接続導体板が積層されたときに、導体
パターン１８、２２が導体パターン２０に近接配置され
るように形成されている。
イオードを実装するに際して、図１および図２に示すよ
うな実相構造が採用されている。すなわち、３相主回路
１ａを構成する各素子が４枚の接続導体板１０〜１６上
に実装されている。接続導体板１２には、第１の接続導
体板として、正側端子ＰとトランジスタＱＰのコレクタ
とを結ぶ第１の導体パターン１８が形成されている。接
続導体板１４には、第２の接続導体板として、中性点Ｃ
とクランプダイオードＤＰのアノードおよびクランプダ
イオードＤＮのカソードを結ぶ第２の導体パターン２０
が形成されている。接続導体板１６には、第３の接続導
体板として、負側端子ＮとトランジスタＱＮのエミッタ
とを結ぶ第３の導体パターン２２が形成されている。接
続導体板１０には、第４の接続導体板として、正側接続
点６、出力端子Ｕおよび負側接続７を基準として各素子
を互いに接続するための第４の接続パターン２４、２
６、２８が形成されている。さらに、この接続導体板１
０にはトランジスタＱＰ〜ＱＮ、ダイオードＤＰ、ＤＮ
が実装されている。各導体パターン１８〜２８はそれぞ
れ電流の流れるルートに従って形成されているととも
に、各接続導体板が積層されたときに、導体パターン２
０を基準として導体パターン１８、２２が積層方向にお
ける領域で互いに重複した領域を含む形状に形成されて
いる。すなわち各接続導体板が積層されたときに、導体
パターン１８、２２が導体パターン２０に近接配置され
るように形成されている。
【００２１】各接続導体板を積層するに際しては、図１
（ｂ）に示すように、接続導体板１４を基準に絶縁部材
３２を介して接続導体板１２が積層され、接続導体板１
４の下側には絶縁部材３４を介して接続導体板１６が積
層されている。さらに接続導体板１２上には絶縁部材３
０を介して接続導体板１０が接続されている。また、各
接続導体板１０〜１６の中心間の距離はｄに設定されて
いる。そして各接続導体１０〜１６を積層したときに
は、各導体パターン１８〜２８および各素子は各接続導
体板１０〜１６のスルーホールに挿入された導体を介し
て接続される。
（ｂ）に示すように、接続導体板１４を基準に絶縁部材
３２を介して接続導体板１２が積層され、接続導体板１
４の下側には絶縁部材３４を介して接続導体板１６が積
層されている。さらに接続導体板１２上には絶縁部材３
０を介して接続導体板１０が接続されている。また、各
接続導体板１０〜１６の中心間の距離はｄに設定されて
いる。そして各接続導体１０〜１６を積層したときに
は、各導体パターン１８〜２８および各素子は各接続導
体板１０〜１６のスルーホールに挿入された導体を介し
て接続される。
【００２２】このように、本実施形態によれば、トラン
ジスタＱＰ、ＱＮがオフになったときの電流変化の大き
い回路に属する導体パターン２０を中心に、その上下に
導体パターン１８、２２を分けて配置するようにしたた
め、配線によるインダクタンスの影響を抑制することが
できる。
ジスタＱＰ、ＱＮがオフになったときの電流変化の大き
い回路に属する導体パターン２０を中心に、その上下に
導体パターン１８、２２を分けて配置するようにしたた
め、配線によるインダクタンスの影響を抑制することが
できる。
【００２３】具体的には、トランジスタＱＰがオフにな
ったときに、トランジスタＱＰの両端に印加される電圧
ΔＶ１、Ｖ２は、正側端子ＰとトランジスタＱＰのコレ
クタを結ぶ回路のインダクタンスに依存しており、電圧
ΔＶ１、Ｖ２は次の（１）式で表わされる。
ったときに、トランジスタＱＰの両端に印加される電圧
ΔＶ１、Ｖ２は、正側端子ＰとトランジスタＱＰのコレ
クタを結ぶ回路のインダクタンスに依存しており、電圧
ΔＶ１、Ｖ２は次の（１）式で表わされる。
【００２４】ΔＶ１、ΔＶ２∝ＬＰ_ＱＰ……（１） ここで、ＬＰ_ＱＰは制御端子ＰとトランジスタＱＰの
コレクタとを結ぶ回路のインダクタンスを示す。
コレクタとを結ぶ回路のインダクタンスを示す。
【００２５】（１）式から、ＬＰ_ＱＰが小さいときに
は、ΔＶ１のように電圧の上昇は少なく、ＬＰ_ＱＰが
大きいときには、ΔＶ２のように電圧の上昇は大きくな
る。
は、ΔＶ１のように電圧の上昇は少なく、ＬＰ_ＱＰが
大きいときには、ΔＶ２のように電圧の上昇は大きくな
る。
【００２６】一方、ＬＰ_ＱＰは次の（２）式で示すよ
うに、自己インダクタンスと相互インダクタンスとに分
離することができる。
うに、自己インダクタンスと相互インダクタンスとに分
離することができる。
【００２７】 ＬＰ_ＱＰ＝ＬＰ_ＱＰｓ＋ＭＣ_ＱＰ_ＰＣ……（２） ここで、ＬＰ_ＱＰｓは制御端子ＰとトランジスタＱＰ
とを結ぶ回路の自己インダクタンスを示し、ＭＣ_ＱＰ_
ＰＣは正側端子ＰとトランジスタＱＰとを結ぶ回路と中
性点ＣとダイオードＤＰ、ＤＮとを結ぶ回路間の相互イ
ンダクタンスを示す。
とを結ぶ回路の自己インダクタンスを示し、ＭＣ_ＱＰ_
ＰＣは正側端子ＰとトランジスタＱＰとを結ぶ回路と中
性点ＣとダイオードＤＰ、ＤＮとを結ぶ回路間の相互イ
ンダクタンスを示す。
【００２８】（２）式より、ＬＰ_ＱＰ（イコインダク
タンス）を小さくするためには、中性点Ｃとトランジス
タＱＰを含む回路との相互インダクタンスＭＣ_ＱＰ_Ｐ
Ｃを低減することが有効なことが分かる。この相互イン
ダクタンスＭＣ_ＱＰ_ＰＣは正側端子Ｐとトランジスタ
ＱＰを結ぶ回路と中性点ＣとダイオードＤＰ、ＤＮとを
結ぶ回路間の距離に反比例する。このため導体パターン
２０と導体パターン１８とを近接配置することで、相互
インダクタンスを小さくすることができる。同様にし
て、導体パターン２０と導体パターン２２とを近接配置
することで、導体パターン２０と導体パターン２２間の
相互インダクタンスを小さくすることができる。なお、
距離ｄは、接続導体板の肉厚によって決まる物理的最小
距離であり、相互インダクタンス効果により、トランジ
スタＱＰ、ＱＮがそのオフ時に印加される端子間電圧を
小電圧に抑制することができる。
タンス）を小さくするためには、中性点Ｃとトランジス
タＱＰを含む回路との相互インダクタンスＭＣ_ＱＰ_Ｐ
Ｃを低減することが有効なことが分かる。この相互イン
ダクタンスＭＣ_ＱＰ_ＰＣは正側端子Ｐとトランジスタ
ＱＰを結ぶ回路と中性点ＣとダイオードＤＰ、ＤＮとを
結ぶ回路間の距離に反比例する。このため導体パターン
２０と導体パターン１８とを近接配置することで、相互
インダクタンスを小さくすることができる。同様にし
て、導体パターン２０と導体パターン２２とを近接配置
することで、導体パターン２０と導体パターン２２間の
相互インダクタンスを小さくすることができる。なお、
距離ｄは、接続導体板の肉厚によって決まる物理的最小
距離であり、相互インダクタンス効果により、トランジ
スタＱＰ、ＱＮがそのオフ時に印加される端子間電圧を
小電圧に抑制することができる。
【００２９】また本実施形態によれば、トランジスタの
オフ時に発生する電圧の上昇を抑制することができるた
め、トランジスタＱＰ〜ＱＮの定格電圧を低くすること
ができる。また各トランジスタＱＰ〜ＱＮにそれぞれス
ナバ回路を設けたときでも、各スナバ回路を小型化する
ことができる。さらに各トランジスタＱＰ〜ＱＮとして
同一の素子を用いているため、各トランジスタの定格電
流を大きくすることができる。
オフ時に発生する電圧の上昇を抑制することができるた
め、トランジスタＱＰ〜ＱＮの定格電圧を低くすること
ができる。また各トランジスタＱＰ〜ＱＮにそれぞれス
ナバ回路を設けたときでも、各スナバ回路を小型化する
ことができる。さらに各トランジスタＱＰ〜ＱＮとして
同一の素子を用いているため、各トランジスタの定格電
流を大きくすることができる。
【００３０】次に、本発明の他の実施形態を図６および
図７にしたがって説明する。
図７にしたがって説明する。
【００３１】本実施形態においては、各種回路素子を多
重化するために、互いに直列接続されたトランジスタＱ
Ｐ１、ＱＰＣ１、ＱＮＣ１、ＱＮ１と並列に、互いに直
列に接続されたトランジスタＱＰ２、ＱＰＣ２、ＱＮＣ
２、ＱＮ２を互いに直列に接続し、正側接続点６ａ、６
ｂと中性点Ｃとの間にそれぞれクランプダイオードＤＰ
１、ＤＰ２を挿入するとともに、負側接続７ａ、７ｂと
中性点Ｃとの間にクランプダイオードＤＮ１、ＤＮ２を
それぞれ挿入したものである。そして各回路素子は、前
記実施形態と同様に、４枚の接続導体板に実装され、各
導体板には導体パターン１８〜２８がそれぞれ一対ずつ
形成されている。この場合には、各導体パターン２０を
基準に各導体パターン１８、２２が上下に分かれて配置
されている。
重化するために、互いに直列接続されたトランジスタＱ
Ｐ１、ＱＰＣ１、ＱＮＣ１、ＱＮ１と並列に、互いに直
列に接続されたトランジスタＱＰ２、ＱＰＣ２、ＱＮＣ
２、ＱＮ２を互いに直列に接続し、正側接続点６ａ、６
ｂと中性点Ｃとの間にそれぞれクランプダイオードＤＰ
１、ＤＰ２を挿入するとともに、負側接続７ａ、７ｂと
中性点Ｃとの間にクランプダイオードＤＮ１、ＤＮ２を
それぞれ挿入したものである。そして各回路素子は、前
記実施形態と同様に、４枚の接続導体板に実装され、各
導体板には導体パターン１８〜２８がそれぞれ一対ずつ
形成されている。この場合には、各導体パターン２０を
基準に各導体パターン１８、２２が上下に分かれて配置
されている。
【００３２】本実施形態においても、各導体パターン２
０を基準に各導体パターン１８、２２が近接して配置さ
れているため、実効インダクタンスが小さくなり、配線
のインダクタンスに伴って電圧が上昇するのを抑制する
ことができる。
０を基準に各導体パターン１８、２２が近接して配置さ
れているため、実効インダクタンスが小さくなり、配線
のインダクタンスに伴って電圧が上昇するのを抑制する
ことができる。
【００３３】また、前記各実施形態においては、導体パ
ターン２０を基準に上下に導体パターン１８、２２を配
置すれば、実効インダクタンスを小さくすることができ
るため、接続導体板１４の上側に接続導体板１６を配置
し、下側に接続導体板１８を配置することもできる。ま
た接続導体板１０は接続導体板１２〜１６の上側または
下側のいずれに配置することも可能である。また各回路
素子はいずれかの接続導体板に実装するこもできる。
ターン２０を基準に上下に導体パターン１８、２２を配
置すれば、実効インダクタンスを小さくすることができ
るため、接続導体板１４の上側に接続導体板１６を配置
し、下側に接続導体板１８を配置することもできる。ま
た接続導体板１０は接続導体板１２〜１６の上側または
下側のいずれに配置することも可能である。また各回路
素子はいずれかの接続導体板に実装するこもできる。
【００３４】また前記実施形態においては、電力変換器
をインバータ装置に用いたものについて述べたが、電力
変換器をコンバータ装置に用いることもできる。
をインバータ装置に用いたものについて述べたが、電力
変換器をコンバータ装置に用いることもできる。
【００３５】
【発明の効果】以上説明したように、本発明によれば、
第２の導体パターンの両側に第１、第３の導体パターン
を分けて積層し、第１、第３の導体パターンを第２の導
体パターンと積層方向において重複した領域を含むよう
に形成したため、配線のインダクタンスによる影響を抑
制することができ、スイッチング素子の端子間に印加さ
れる電圧の上昇を抑制することができる。
第２の導体パターンの両側に第１、第３の導体パターン
を分けて積層し、第１、第３の導体パターンを第２の導
体パターンと積層方向において重複した領域を含むよう
に形成したため、配線のインダクタンスによる影響を抑
制することができ、スイッチング素子の端子間に印加さ
れる電圧の上昇を抑制することができる。
【図１】本発明の一実施形態を示す電力変換器の接続導
体板の構成図である。
体板の構成図である。
【図２】接続導体板の導体パターンの構成図である。
【図３】直列多重インバータ装置の全体構成図である。
【図４】主回路に流れる電流の状態を説明するための図
である。
である。
【図５】トランジスタの端子電圧の変化の状態を示す波
形図である。
形図である。
【図６】本発明の他の実施形態を示す回路構成図であ
る。
る。
【図７】図６に示す電力変換器の導体パターンを示す図
である。
である。
１ａ、１ｂ、１ｃ ３相主回路 ２ａ、２ｂ 平滑コンデンサ ３ 誘導電動機 ４ ドライブ回路 ５ 制御回路 １０、１２、１４、１６ 接続導体板 １８、２０、２２、２４、２６、２８ 導体パターン ３０、３２、３４ 絶縁部材 ＱＰ、ＱＰＣ、ＱＮＣ、ＱＮ トランジスタ ＤＰ、ＤＮ クランプダイオード
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−294266（ＪＰ，Ａ) 特開 平８−214561（ＪＰ，Ａ) 特開 平８−223917（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/48 H02P 7/63 H05K 1/02 H05K 1/14
Claims (5)
- 【請求項１】 互いに直列接続された複数の直流電源の
正側端子と負荷に接続される出力端子との間に挿入され
て互いに直列に接続された正側主スイッチング素子およ
び正側補助スイッチング素子と、前記直流電源の負側端
子と前記出力端子との間に挿入されて互いに直列に接続
された負側主スイッチング素子および負側補助スイッチ
ング素子と、正側主スイッチング素子と正側補助スイッ
チング素子との正側接続点をカソード側とし、前記複数
の直流電源が互いに直列接続された中性点をアノード側
として前記正側接続点と前記中性点とに接続された正側
整流素子と、負側主スイッチング素子と負側補助スイッ
チング素子との負側接続点をアノード側とし、前記中性
点をカソード側として前記負側接続点と前記中性点とに
接続された負側整流素子とを備え、前記正側主スイッチ
ング素子が前記直流電源の正側端子に接続され、前記正
側補助スイッチング素子が前記出力端子に接続され、前
記負側主スイッチング素子が前記直流電源の負側端子に
接続され、前記負側補助スイッチング素子が前記出力端
子に接続された電力変換器において、 前記直流電源の
正側端子と前記正側主スイッチングとを結ぶ第１の導体
パターンを有する第１の接続導体板と、前記中性点と前
記正側整流素子のアノード側および前記負側整流素子の
カソード側を結ぶ導体パターンとして前記正側主スイッ
チング素子または前記負側主スイッチング素子がオフに
なったときの電流変化の大きい回路に属する第２の導体
パターンを有する第２の接続導体板と、前記直流電源の
負側端子と前記負側主スイッチング素子とを結ぶ第３の
導体パターンを有する第３の接続導体板とを備え、前記
第２の接続導体板の上下に絶縁部材を介して第１の接続
導体板と第３の接続導体板が分かれて積層され、前記第
１、第３の導体パターンは第２の導体パターンと積層方
向において重複した領域を含むように形成され、前記第
１ないし第３の接続導体板のうちいずれかの接続導体板
に前記各素子が実装され、前記各素子が指定のパターン
に接続されてなることを特徴とする電力変換器。 - 【請求項２】 互いに直列接続された複数の直流電源の
正側端子と負荷に接続される出力端子との間に挿入され
て互いに直列に接続された正側主スイッチング素子およ
び正側補助スイッチング素子と、前記直流電源の負側端
子と前記出力端子との間に挿入されて互いに直列に接続
された負側主スイッチング素子および負側補助スイッチ
ング素子と、正側主スイッチング素子と正側補助スイッ
チング素子との正側接続点をカソード側とし、前記複数
の直流電源が互いに直列接続された中性点をアノード側
として前記正側接続点と前記中性点とに接続された正側
整流素子と、負側主スイッチング素子と負側補助スイッ
チング素子との負側接続点をアノード側とし、前記中性
点をカソード側として前記負側接続点と前記中性点とに
接続された負側整流素子とを備え、前記正側主スイッチ
ング素子が前記直流電源の正側端子に接続され、前記正
側補助スイッチング素子が前記出力端子に接続され、前
記負側主スイッチング素子が前記直流電源の負側端子に
接続され、前記負側補助スイッチング素子が前記出力端
子に接続された電力変換器において、 前記直流電源の
正側端子と前記正側主スイッチングとを結ぶ第１の導体
パターンを有する第１の接続導体板と、前記中性点と前
記正側整流素子のアノード側および前記負側整流素子の
カソード側を結ぶ導体パターンとして前記正側主スイッ
チング素子または前記負側主スイッチング素子がオフに
なったときの電流変化の大きい回路に属する第２の導体
パターンを有する第２の接続導体板と、前記直流電源の
負側端子と前記負側主スイッチング素子とを結ぶ第３の
導体パターンを有する第３の接続導体板と、前記正側接
続点と前記負側接続点および前記出力端子を基準に各素
子を相互に接続するための第４の導体パターンを有する
第４の接続導体板とを備え、前記第２の接続導体板の上
下に絶縁部材を介して第１の接続導体板と第３の接続導
体板が分かれて積層され、前記第１、第３の導体パター
ンは前記第２の導体パターンと積層方向において重複し
た領域を含むように形成され、前記第１の接続導体板ま
たは第３の接続導体板側に第４の接続導体板が絶縁部材
を介して積層され、前記第１ないし第４の接続導体板の
うちいずれかの接続導体板に前記各素子が実装され、前
記各素子が指定のパターンに接続されてなることを特徴
とする電力変換器。 - 【請求項３】 互いに直列接続された複数の直流電源の
正側端子と負荷に接続される出力端子との間に挿入され
て互いに直列に接続された正側主スイッチング素子およ
び正側補助スイッチング素子と、前記直流電源の負側端
子と前記出力端子との間に挿入されて互いに直列に接続
された負側主スイッチング素子および負側補助スイッチ
ング素子と、正側主スイッチング素子と正側補助スイッ
チング素子との正側接続点をカソード側とし、前記複数
の直流電源が互いに直列接続された中性点をアノード側
として前記正側接続点と前記中性点とに接続された正側
整流素子と、負側主スイッチング素子と負側補助スイッ
チング素子との負側接続点をアノード側とし、前記中性
点をカソード側として前記負側接続点と前記中性点とに
接続された負側整流素子とを備え、前記正側主スイッチ
ング素子が前記直流電源の正側端子に接続され、前記正
側補助スイッチング素子が前記出力端子に接続され、前
記負側主スイッチング素子が前記直流電源の負側端子に
接続され、前記負側補助スイッチング素子が前記出力端
子に接続された電力変換器において、 前記直流電源の
正側端子と前記正側主スイッチングとを結ぶ第１の導体
パターンを有する第１の接続導体板と、前記中性点と前
記正側整流素子のアノード側および前記負側整流素子の
カソード側を結ぶ導体パターンとして前記正側主スイッ
チング素子または前記負側主スイッチング素子がオフに
なったときの電流変化の大きい回路に属する第２の導体
パターンを有する第２の接続導体板と、前記直流電源の
負側端子と前記負側主スイッチング素子とを結ぶ第３の
導体パターンを有する第３の接続導体板と、前記正側接
続点と前記負側接続点および前記出力端子を基準に各素
子を相互に接続するための第４の導体パターンを有する
第４の接続導体板とを備え、前記第２の接続導体板の上
下に絶縁部材を介して第１の接続導体板と第３の接続導
体板が分かれて積層され、前記第１、第３の導体パター
ンは前記第２の導体パターンと積層方向において重複し
た領域を含むように形成され、前記第１の接続導体板ま
たは第３の接続導体板側に第４の接続導体板が絶縁部材
を介して積層され、前記第４の接続導体板に前記各素子
が実装され、前記各素子が指定のパターンに接続されて
なることを特徴とする電力変換器。 - 【請求項４】 正側主スイッチング素子、正側補助スイ
ッチング素子、負側主スイッチング素子、負側補助スイ
ッチング素子、正側整流素子および負側整流素子がそれ
ぞれ複数個設けられて多重化され、各接続導体板には多
重化に応じた数の導体パターンが形成されてなることを
特徴とする請求項１、２または３記載の電力変換器。 - 【請求項５】 請求項１、２、３または４記載の電力変
換器を備えていると共に、正側主スイッチング素子と正
側補助スイッチング素子と負側主スイッチング素子およ
び負側補助スイッチング素子に対するスイッチング動作
を制御する制御手段を備えている電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31582196A JP3275132B2 (ja) | 1996-11-27 | 1996-11-27 | 電力変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31582196A JP3275132B2 (ja) | 1996-11-27 | 1996-11-27 | 電力変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10164857A JPH10164857A (ja) | 1998-06-19 |
| JP3275132B2 true JP3275132B2 (ja) | 2002-04-15 |
Family
ID=18069972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31582196A Expired - Fee Related JP3275132B2 (ja) | 1996-11-27 | 1996-11-27 | 電力変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3275132B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3383588B2 (ja) * | 1998-08-04 | 2003-03-04 | 株式会社東芝 | 電力変換装置 |
| JP4364169B2 (ja) * | 2005-07-12 | 2009-11-11 | 島田理化工業株式会社 | Ｆｅｔモジュールおよび誘導加熱用インバータ |
| JP5743811B2 (ja) * | 2011-08-29 | 2015-07-01 | 株式会社東芝 | 電力変換装置 |
| JP5926835B2 (ja) * | 2015-04-23 | 2016-05-25 | 株式会社東芝 | 電力変換装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3250642B2 (ja) * | 1995-01-31 | 2002-01-28 | 富士電機株式会社 | 車両搭載用電力変換装置 |
| JPH08223917A (ja) * | 1995-02-15 | 1996-08-30 | Fuji Electric Co Ltd | 大電流用整流装置 |
| JP3300566B2 (ja) * | 1995-04-24 | 2002-07-08 | 株式会社東芝 | パワーモジュール及び電力変換装置 |
-
1996
- 1996-11-27 JP JP31582196A patent/JP3275132B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10164857A (ja) | 1998-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5184291A (en) | Converter and inverter support module | |
| US7924586B2 (en) | Substrate for AC/AC multiple-phase power converter | |
| CA2565707C (en) | Low harmonics, polyphase converter circuit | |
| EP2463996B1 (en) | AC-to-AC converter and method for converting a first frequency AC-voltage to a second frequency AC-voltage | |
| EP1920528B1 (en) | Power delivery system including interchangeable cells | |
| JP2001286158A (ja) | 半導体装置及び電力変換装置 | |
| JP2004135444A (ja) | 電力変換装置のスタック構造 | |
| JP2014217270A (ja) | ３レベル電力変換装置用ハーフブリッジ | |
| JP3275132B2 (ja) | 電力変換器 | |
| US20150085549A1 (en) | Power conversion apparatus | |
| JP2004153951A (ja) | 半導体電力変換回路 | |
| JP2003324990A (ja) | 可変速駆動装置 | |
| US9282677B2 (en) | Power electronics device | |
| JP5551929B2 (ja) | 直列多重電力変換方法、直列多重電力駆動方法、および多重変圧器 | |
| JP2003174782A (ja) | 電力変換装置 | |
| JP2001128467A (ja) | 電力変換装置 | |
| EP3796539B1 (en) | Modular switching cell | |
| JP3181370B2 (ja) | 電力変換装置の配列方法 | |
| JP2000102260A (ja) | 電力変換装置 | |
| Siccardi et al. | Optimized integration of a modular motor driver in a low voltage high power, open winding synchronous machine | |
| JP2000184756A (ja) | 三相交流電動機駆動用電源回路 | |
| JP2003333890A (ja) | 電力変換装置 | |
| WO2021175575A1 (en) | Flying capacitor switching cell-system | |
| JPWO2021074981A1 (ja) | Ｄｃ／ｄｃコンバータ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080208 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090208 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090208 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100208 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100208 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |