JP3274903B2 - Current control method of brushless motor - Google Patents

Current control method of brushless motor

Info

Publication number
JP3274903B2
JP3274903B2 JP07007193A JP7007193A JP3274903B2 JP 3274903 B2 JP3274903 B2 JP 3274903B2 JP 07007193 A JP07007193 A JP 07007193A JP 7007193 A JP7007193 A JP 7007193A JP 3274903 B2 JP3274903 B2 JP 3274903B2
Authority
JP
Japan
Prior art keywords
current
phase
control method
transistors
brushless motor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07007193A
Other languages
Japanese (ja)
Other versions
JPH06284781A (en
Inventor
啓正 三浦
一正 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamagawa Seiki Co Ltd
Original Assignee
Tamagawa Seiki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamagawa Seiki Co Ltd filed Critical Tamagawa Seiki Co Ltd
Priority to JP07007193A priority Critical patent/JP3274903B2/en
Publication of JPH06284781A publication Critical patent/JPH06284781A/en
Application granted granted Critical
Publication of JP3274903B2 publication Critical patent/JP3274903B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Motors That Do Not Use Commutators (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、ブラシレスモータの電
流制御法に関し、特に、指令電流を零Vと比較してデジ
タル処理により制御し、電流を一定化すると共に、逆起
電流によるモータの減速を防止するための新規な改良に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current control method for a brushless motor. More particularly, the present invention controls a command current by comparing it with zero volts by digital processing to stabilize the current and reduce the speed of the motor by a back electromotive current. New improvement for preventing

【0002】[0002]

【従来の技術】従来、用いられていたこの種のブラシレ
スモータの電流制御法としては、例えば、図4に示す構
成が採用されている。すなわち、図4において、符号
1,2,3で示されるものはU相、V相、W相からなる
駆動コイルであり、各駆動コイル1,2,3には、各々
一対の直列に接続されたトランジスタUH,ULとV
H,VLとWH,WLが接続されている。
2. Description of the Related Art As a current control method for a brushless motor of this type which has been conventionally used, for example, a configuration shown in FIG. 4 is employed. That is, in FIG. 4, those indicated by reference numerals 1, 2, and 3 are drive coils composed of a U-phase, a V-phase, and a W-phase. Transistors UH, UL and V
H, VL and WH, WL are connected.

【0003】前記各トランジスタVH〜WLには、比較
回路4,5,6からのPWM(パルス幅変調)によるP
WM信号4a,5a,6aが直接又はインバータ7を介
して反転させて供給されている。前記各比較回路4,
5,6には三角波パルス8が入力されると共に指令電流
iu*,iv*,iw*が減算器9及びゲインKを有す
る定数部10を介して入力されている。
Each of the transistors VH to WL has a P (Pulse Width Modulation) signal from the comparators 4, 5, and 6 provided by PWM.
The WM signals 4a, 5a, 6a are supplied directly or inverted through an inverter 7. Each of the comparison circuits 4,
Triangular wave pulses 8 are input to 5, 6 and command currents iu *, iv *, and iw * are input via a subtractor 9 and a constant unit 10 having a gain K.

【0004】前記各トランジスタUH〜WLの出力側す
なわち各駆動コイル1,2,3を流れる実電流iu,i
v,iwは電流検出器11を介して前記各減算器9に各
帰還入力されている。
The actual currents iu, i flowing through the output sides of the transistors UH to WL, ie, the drive coils 1, 2, 3, respectively.
The signals v and iw are input to the respective subtracters 9 via the current detector 11 as feedback signals.

【0005】次に、前述の構成において、まず、U相の
指令電流iu*とその相の実電流iuとの差を取り、そ
れにゲインKをかけ、実定数10の出力10aと三角波
8のレベルとをアナログコンパレータよりなる比較回路
4で比較してPWM信号4aを形成する。このPWM信
号4aをU相の各トランジスタUH,ULに入力してオ
ン・オフを行っている。また、他のV相、W相について
も前述と同様の動作により各相の実電流が指令電流と等
しくなるように制御する。
Next, in the above configuration, first, the difference between the U-phase command current iu * and the actual current iu of that phase is multiplied by a gain K, and the output 10a of the real constant 10 and the level of the triangular wave 8 are obtained. Are compared by a comparison circuit 4 comprising an analog comparator to form a PWM signal 4a. The PWM signal 4a is input to each of the U-phase transistors UH and UL to turn on and off. The other V-phase and W-phase are controlled by the same operation as described above so that the actual current of each phase becomes equal to the command current.

【0006】[0006]

【発明が解決しようとする課題】従来のブラシレスモー
タの電流制御法は、以上のように構成されているため、
次のような課題が存在していた。すなわち、各駆動コイ
ルに誘起電圧が発生すると、モータの回転を止める方向
の逆起電流が流れ、これによりモータの回転が減速され
ることがあった。
Since the conventional brushless motor current control method is configured as described above,
The following issues existed. That is, when an induced voltage is generated in each drive coil, a counter-electromotive current flows in a direction to stop the rotation of the motor, which may reduce the rotation of the motor.

【0007】本発明は、以上のような課題を解決するた
めになされたもので、特に、指令電流を零Vと比較して
デジタル処理により制御し、電流を一定化すると共に、
逆起電流によるモータの減速を防止するようにしたブラ
シレスモータの電流制御法を提供することを目的とす
る。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems. In particular, the present invention compares a command current with zero volts and controls the current by digital processing to stabilize the current.
It is an object of the present invention to provide a current control method for a brushless motor that prevents deceleration of the motor due to a back electromotive current.

【0008】[0008]

【課題を解決するための手段】本発明によるブラシレス
モータの電流制御法は、三相の駆動コイル(1,2,3)に対
し各々一対のトランジスタ(UH〜WL)を介して指令電流
(iu*,iv*,iw*)に基づく実電流(iu,iv,iw)を制御するよ
うにしたブラシレスモータの電流制御法において、前記
指令電流(iu*,iv*,iw*)を零Vと比較し、当該比較結果
をクロック(28)の立上りでラッチして当該相の何れかの
トランジスタ(UH〜WL)をオンし、前記指令電流(iu*,iv
*,iw*)と前記トランジスタ(UH〜WL)を経た実電流(iu)と
が等しくなった時に当該の前記トランジスタ(UH〜WLの
何れか)をオフとすることにより、各相の実電流(iu,i
v,iw)を停止させ、前記指令電流(iu*,iv*,iw*)以上に電
流が前記駆動コイル(1,2,3)に流れないようにし、前記
各相の実電流(iu,iv,iw)を一定に制御する方法である。
According to the current control method for a brushless motor according to the present invention, a command current (iu) is supplied to a three-phase drive coil (1, 2, 3) via a pair of transistors (UH to WL). *, iv *, iw *), in the current control method of the brushless motor which controls the actual current (iu, iv, iw), the command current (iu *, iv *, iw *) is set to zero V. Comparison, the comparison result is latched at the rise of the clock (28), and one of the transistors (UH to WL) of the phase is turned on, and the command current (iu *, iv
*, iw *) and the actual current (iu) through the transistors (UH to WL) become equal when the transistor (any of UH to WL) is turned off, thereby realizing the actual current of each phase. (iu, i
v, iw) to stop the current from flowing to the drive coil (1, 2, 3) beyond the command current (iu *, iv *, iw *) ,
This is a method of controlling the actual current (iu, iv, iw) of each phase to be constant .

【0009】[0009]

【作用】本発明によるブラシレスモータの電流制御法に
おいては、指令電流を零(0)Vと比較し、その比較結
果をクロックの立上がりでラッチして当該相の何れかの
トランジスタをオンし、前記指令電流と前記トランジス
タを経た実電流とが等しくなった時に当該の前記トラン
ジスタをオフとすることにより、前記指令電流以上に電
流が前記駆動コイルに流れないように制御し、電流がほ
ぼ一定に制御される。従って、二つの相の駆動コイルに
接続されたトランジスタがオフとなると、残りの一つの
相の駆動コイルに接続されたトランジスタのみがオン状
態を保つため、モータの誘起起電圧による逆方向電流に
伴うモータの減速を防止することができる。
In the current control method for a brushless motor according to the present invention, the command current is compared with zero (0) V, the comparison result is latched at the rising edge of the clock, and one of the transistors of the phase is turned on. By turning off the transistor when the command current becomes equal to the actual current passing through the transistor, the current is controlled to be substantially constant by controlling the current so as not to flow through the drive coil beyond the command current. Is done. Therefore, when the transistors connected to the two-phase drive coils are turned off, only the transistors connected to the remaining one-phase drive coil maintain the on state. Motor deceleration can be prevented.

【0010】[0010]

【実施例】以下、図面と共に本発明によるブラシレスモ
ータの電流制御法の好適な実施例について詳細に説明す
る。なお、従来例と同一又は同等部分には同一符号を付
して説明する。図1から図3迄は本発明によるブラシレ
スモータの電流制御法を示すためのもので、図1はブロ
ック図、図2は図1の要部の波形図、図3は図1の要部
の波形図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of a current control method for a brushless motor according to the present invention will be described below in detail with reference to the drawings. The same or equivalent parts as those in the conventional example will be described with the same reference numerals. 1 to 3 show a current control method for a brushless motor according to the present invention. FIG. 1 is a block diagram, FIG. 2 is a waveform diagram of a main part of FIG. 1, and FIG. It is a waveform diagram.

【0011】図1において符号1,2,3で示されるも
のはU相、V相、W相の第1、第2、第3駆動コイルで
あり、各駆動コイル1,2,3は、U相駆動回路20、
V相駆動回路21及びW相駆動回路22により駆動され
る構成である。
In FIG. 1, reference numerals 1, 2, and 3 denote first, second, and third drive coils of U, V, and W phases, respectively. Phase drive circuit 20,
It is configured to be driven by a V-phase drive circuit 21 and a W-phase drive circuit 22.

【0012】前記各駆動回路20,21,22は何れも
同一構成であり、ここではU相駆動回路20についての
み説明する。電流指令iu*と各トランジスタUH,U
Lの出力側に設けられた電流検出器11で検出された実
電流iuは、第1、第2比較器23,24に各々入力さ
れ、各比較器23,24からの比較出力a,bは、一対
の第1、第2ゲート回路25,26に入力されている。
Each of the drive circuits 20, 21, 22 has the same configuration, and only the U-phase drive circuit 20 will be described here. Current command iu * and each transistor UH, U
The actual current iu detected by the current detector 11 provided on the output side of L is input to the first and second comparators 23 and 24, and the comparison outputs a and b from the comparators 23 and 24 are , Are input to a pair of first and second gate circuits 25 and 26.

【0013】前記各ゲート回路25,26の出力e1,
e2は第3ゲート回路27を経てゲート出力eとして、
外部からのクロック28が入力される第1、第2フリッ
プフロップFF1,FF2のうち第2フリップフロップ
FF2のリセット端子RSTに入力されている。同時
に、前記比較出力aは第1フリップフロップFF1のデ
ータ端子Dに入力されている。
The output e1, of each of the gate circuits 25, 26,
e2 passes through the third gate circuit 27 and becomes a gate output e,
The clock 28 from the outside is input to the reset terminal RST of the second flip-flop FF2 of the first and second flip-flops FF1 and FF2. At the same time, the comparison output a is input to the data terminal D of the first flip-flop FF1.

【0014】前記各フリップフロップFF1,FF2の
FF出力c,dは、前記トランジスタUH,ULに接続
された第4,第5ゲート29,30に各々入力されてい
る。
The FF outputs c and d of the flip-flops FF1 and FF2 are input to fourth and fifth gates 29 and 30 connected to the transistors UH and UL, respectively.

【0015】次に、前述の構成において実際に各相の駆
動コイル1,2,3を駆動する場合について説明する。
なお、各駆動回路20,21,22は同一動作を行うた
め。代表側としてU相駆動回路20についてのみ説明す
る。まず、比較出力aはiu*>0=1、iu*<0=
0となり、比較出力bは、iu>iu*=1、iu<i
u*=0として出力される。すなわち、比較出力aは指
令電流iuの流れる極性信号となり、1の時にiuは正
(流れる出る)、0の時に負(流れ込む)となる。ゆ
お、この正、負の流れ方向は図1に示されている。
Next, a case where the driving coils 1, 2, 3 of each phase are actually driven in the above-described configuration will be described.
The driving circuits 20, 21, 22 perform the same operation. Only the U-phase drive circuit 20 will be described as the representative side. First, the comparison output a is iu *> 0 = 1, iu * <0 =
0, the comparison output b is iu> iu * = 1, iu <i
Output as u * = 0. That is, the comparison output a becomes a polarity signal through which the command current iu flows, and iu becomes positive (flows out) when it is 1, and negative (flows in) when it is 0. Yuo, the positive and negative flow directions are shown in FIG.

【0016】また、比較出力bは、指令電流iuと実電
流iu*との比較出力で、比較出力aとの論理積(図2
に示す)によりゲート出力e(iu>iu*)が得られ
る。
The comparison output b is a comparison output of the command current iu and the actual current iu *, and is a logical product of the comparison output a (FIG. 2).
), A gate output e (iu> iu *) is obtained.

【0017】次に、図3に示すように、クロック28の
立上がりにて各フリップフロップFF1,FF2を同時
にセットし、各FF出力c,dの同期化が行われ、FF
出力cは実電流iuの極性信号として用いられる。ま
た、このFF出力c,dにより、ハイアーム又はローア
ーム側のトランジスタUH又はULがオンし、実電流i
uが流れ始める。この場合、iu>iu*の状態となる
と、ゲート出力eが0となり、第2フリップフロップF
F2をリセットし、FF出力dが零(0)となるため、
各トランジスタUH,ULがオフとなって実電流iuが
停止される。
Next, as shown in FIG. 3, at the rising edge of the clock 28, the flip-flops FF1 and FF2 are simultaneously set, and the FF outputs c and d are synchronized.
The output c is used as a polarity signal of the actual current iu. Further, the transistors UH or UL on the high arm or low arm side are turned on by the FF outputs c and d, and the actual current i
u starts to flow. In this case, when iu> iu *, the gate output e becomes 0, and the second flip-flop F
Since F2 is reset and the FF output d becomes zero (0),
The transistors UH and UL are turned off, and the actual current iu is stopped.

【0018】従って、前述の制御を他の駆動回路21,
22にも同様に適用することにより、指令電流iu*以
上に電流が流れないように制御することができ、実電流
iuをほぼ一定に制御することができる。また、各祖
U,V,Wのうち、二つの相のトランジスタが指令電流
iu*・iv*,iw*と実電流iu,iv,iwの比
較に基づいてオフになると、残りの一つの相には新たに
実電流iu,iv,iwが増加することはなく、その相
のトランジスタのみがオン状態を継続し、モータの誘起
電圧により、逆方向電流が流れることはなく、モータの
減速化を防止することができる。
Therefore, the above-described control is applied to the other drive circuits 21 and
By applying the same to 22, control can be performed so that current does not flow more than the command current iu *, and the actual current iu can be controlled to be substantially constant. When the transistors of two phases of each of the elements U, V, W are turned off based on the comparison between the command currents iu * .iv *, iw * and the actual currents iu, iv, iw, the remaining one phase is turned off. Does not newly increase the actual currents iu, iv and iw, only the transistors in that phase continue to be in the ON state, and no reverse current flows due to the induced voltage of the motor. Can be prevented.

【0019】従って、前述の制御をまとめて述べると次
のようになる。すなわち、各相の指令電流iu*,iv
*,iw*に対応して、その相のハイアーム側のトラン
ジスタをオンするか、ローアーム側のトランジスタをオ
ンするかを決定し、選択した以外のトランジスタを全て
オフとする。また、周知のPWM(パルス幅変調)方式
による駆動の1サイクルの開始により、選択されたトラ
ンジスタは全てオンにセットする。各相に実電流iu,
iv,iwが流れ指令電流と等しくなった時、当該相の
オンしているトランジスタをオフとする。以上の動作を
PWM方式の各サイクルで行うことにより、実電流i
u,iv,iwをほぼ一定に制御することができる。
Accordingly, the above-described control is summarized as follows. That is, the command currents iu *, iv of each phase
In accordance with * and iw *, it is determined whether to turn on the high-arm side transistor or the low-arm side transistor of the phase, and turn off all the transistors other than the selected one. At the start of one cycle of driving by the well-known PWM (pulse width modulation) method, all the selected transistors are turned on. The actual current iu,
When iv and iw become equal to the flow command current, the on-state transistor of the phase is turned off. By performing the above operation in each cycle of the PWM method, the actual current i
u, iv, iw can be controlled to be substantially constant.

【0020】[0020]

【発明の効果】本発明によるブラシレスモータの電流制
御法は、以上のように構成されているため、次のような
効果を得ることができる。すなわち、二つの相のトラン
ジスタが実電流と指令電流との比較によってオフとなる
と、残る一つの相には新たに電流が増えることはなく、
その相のトランジスタのみがオン状態を保つため、モー
タの誘起電圧による逆方向電流が流れることがなく、モ
ータの減速化を防止することができる。また、各トラン
ジスタのオン・オフを行う制御回路がデジタル構成であ
るため、温度ドリフト等の影響を受けることがなく、安
定した駆動を達成することができる。
The current control method for a brushless motor according to the present invention is configured as described above, so that the following effects can be obtained. That is, when the transistors of the two phases are turned off by comparing the actual current and the command current, the current does not newly increase in the remaining one phase,
Since only the transistors in that phase remain on, no reverse current flows due to the induced voltage of the motor, and the motor can be prevented from decelerating. In addition, since the control circuit for turning on / off each transistor has a digital configuration, stable driving can be achieved without being affected by temperature drift or the like.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明によるブラシレスモータの電流制御法を
示すためのブロック図である。
FIG. 1 is a block diagram showing a current control method for a brushless motor according to the present invention.

【図2】図1の要部の波形図である。FIG. 2 is a waveform diagram of a main part of FIG.

【図3】図1の要部の波形図である。FIG. 3 is a waveform diagram of a main part of FIG.

【図4】従来の電流制御法を示すブロック図である。FIG. 4 is a block diagram showing a conventional current control method.

【符号の説明】[Explanation of symbols]

1,2,3 駆動コイル UH〜WL トランジスタ iu* 指令電流 iu 実電流 28 クロック 1,2,3 drive coil UH ~ WL transistor iu * command current iu actual current 28 clock

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H02P 6/08 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H02P 6/08

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 三相の駆動コイル(1,2,3)に対し各々一
対のトランジスタ(UH〜WL)を介して指令電流(iu*,iv*,
iw*)に基づく実電流(iu,iv,iw)を制御するようにしたブ
ラシレスモータの電流制御法において、前記指令電流(i
u*,iv*,iw*)を零Vと比較し、当該比較結果をクロック
(28)の立上りでラッチして当該相の何れかのトランジス
タ(UH〜WL)をオンし、前記指令電流(iu*,iv*,iw*)と前
記トランジスタ(UH〜WL)を経た実電流(iu)とが等しくな
った時に当該の前記トランジスタ(UH〜WLの何れか)を
オフとすることにより、各相の実電流(iu,iv,iw)を停止
させ、前記指令電流(iu*,iv*,iw*)以上に電流が前記駆
動コイル(1,2,3)に流れないようにし、前記各相の実電
流(iu,iv,iw)を一定に制御することを特徴とするブラシ
レスモータの電流制御法。
A command current (iu *, iv *, iv *, iv *, iv *, iv *) for each of three-phase drive coils (1, 2, 3) via a pair of transistors (UH to WL).
iw *), in the current control method of the brushless motor configured to control the actual current (iu, iv, iw), the command current (i
u *, iv *, iw *) to zero V, and
Latch at the rise of (28) to turn on any of the transistors (UH to WL) of the phase, the actual current passing through the command current (iu *, iv *, iw *) and the transistor (UH to WL). By turning off the transistor (any of UH to WL) when (iu) becomes equal to each other, the actual current (iu, iv, iw) of each phase is stopped.
Is, the command current (iu *, iv *, iw *) as above no current flows to the driving coils (1, 2, 3), the actual electric of the phase
A current control method for a brushless motor, characterized in that current (iu, iv, iw) is controlled to be constant .
JP07007193A 1993-03-29 1993-03-29 Current control method of brushless motor Expired - Fee Related JP3274903B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07007193A JP3274903B2 (en) 1993-03-29 1993-03-29 Current control method of brushless motor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07007193A JP3274903B2 (en) 1993-03-29 1993-03-29 Current control method of brushless motor

Publications (2)

Publication Number Publication Date
JPH06284781A JPH06284781A (en) 1994-10-07
JP3274903B2 true JP3274903B2 (en) 2002-04-15

Family

ID=13420952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07007193A Expired - Fee Related JP3274903B2 (en) 1993-03-29 1993-03-29 Current control method of brushless motor

Country Status (1)

Country Link
JP (1) JP3274903B2 (en)

Also Published As

Publication number Publication date
JPH06284781A (en) 1994-10-07

Similar Documents

Publication Publication Date Title
US6002226A (en) Brushless DC motor control method and apparatus for reduced commutation noise
JP3993502B2 (en) Multi-phase DC motor rotation drive control device and start-up method
US5451832A (en) Method and circuitry for drag braking a polyphase DC motor
US6236174B1 (en) Method and apparatus for driving a polyphase, brushless DC motor
JP2007110778A (en) Motor drive and driving method
US5668449A (en) Motor with input-controlled high side driver
US4761599A (en) Motor controller
JP3430769B2 (en) Current command type PWM inverter
US6057663A (en) Current control in driving DC-brushless motor with independent windings
JP3274903B2 (en) Current control method of brushless motor
US5825145A (en) Quiet commutation circuit for an electric motor
JP3286052B2 (en) Control circuit for brushless motor
JP2659737B2 (en) Drive device for brushless motor
JP3590541B2 (en) DC brushless motor drive
JP3493399B2 (en) Current control method and apparatus for PWM inverter
JP2676058B2 (en) Motor drive circuit
KR100308005B1 (en) Position sensing device of sensorless and brushless direct current(bldc) motor without sensor
JP3274894B2 (en) Motor drive method
JP3552380B2 (en) Brushless motor drive
JP2002369569A (en) Brushless motor drive control unit
JP3544249B2 (en) Motor control circuit
JP2004032953A (en) Motor drive control circuit and motor drive unit
JPH03207296A (en) Driver for brushless motor
JP3252305B2 (en) Drive device for brushless DC motor
JPH11346496A (en) Fg signal generation circuit and bldc motor provided therewith as well as bldc motor drive circuit

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080201

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090201

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090201

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100201

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees