JP3274034B2 - 半導体加速度検出装置 - Google Patents
半導体加速度検出装置Info
- Publication number
- JP3274034B2 JP3274034B2 JP32317194A JP32317194A JP3274034B2 JP 3274034 B2 JP3274034 B2 JP 3274034B2 JP 32317194 A JP32317194 A JP 32317194A JP 32317194 A JP32317194 A JP 32317194A JP 3274034 B2 JP3274034 B2 JP 3274034B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- inverting input
- input terminal
- operational amplifier
- bridge circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P15/12—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by alteration of electrical resistance
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D3/00—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups
- G01D3/08—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups with provision for safeguarding the apparatus, e.g. against abnormal operation, against breakdown
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P21/00—Testing or calibrating of apparatus or devices covered by the preceding groups
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Pressure Sensors (AREA)
- Control Of Amplification And Gain Control (AREA)
- Measuring Fluid Pressure (AREA)
- Amplifiers (AREA)
- Air Bags (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、自動車用のＡＢＳ
（Antilock Brake System ）やエアバッグシステム等に
用いられ、半導体基板上あるいは半導体基板内に半導体
のピエゾ抵抗効果を利用した歪ゲージ抵抗を形成し、加
速度検出時にその弾性変化に伴って発生する抵抗値変化
を電気信号として出力する半導体加速度検出装置に関す
るものである。
（Antilock Brake System ）やエアバッグシステム等に
用いられ、半導体基板上あるいは半導体基板内に半導体
のピエゾ抵抗効果を利用した歪ゲージ抵抗を形成し、加
速度検出時にその弾性変化に伴って発生する抵抗値変化
を電気信号として出力する半導体加速度検出装置に関す
るものである。
【０００２】
【従来の技術】振動や加速度等を検出するのに一般に用
いられている半導体加速度検出装置の構造としては、半
導体のピエゾ抵抗効果を利用した歪ゲージ抵抗素子が形
成される薄肉状のダイヤフラム部を検出梁のほぼ中央に
形成し、その両側の厚肉部の一方を支持体に固定すると
共に他方の厚肉部を自由端として、歪ゲージ抵抗素子の
抵抗値の変化に応じて被測定力を検出する片持ち梁構造
の半導体加速度センサが知られている。
いられている半導体加速度検出装置の構造としては、半
導体のピエゾ抵抗効果を利用した歪ゲージ抵抗素子が形
成される薄肉状のダイヤフラム部を検出梁のほぼ中央に
形成し、その両側の厚肉部の一方を支持体に固定すると
共に他方の厚肉部を自由端として、歪ゲージ抵抗素子の
抵抗値の変化に応じて被測定力を検出する片持ち梁構造
の半導体加速度センサが知られている。
【０００３】図６はこの種の半導体加速度センサを示す
構造断面図である。図６において、１９はパッケージの
ベースを形成するコバール等の金属よりなるステムを示
し、このステム１９にはパッケージの外部との電気接続
をするために例えば８つの貫通孔１９ａが設けられ、そ
の貫通孔１９ａに硬質ガラスを溶着してリード端子２０
が固定されていて、上記ステム１９とリード端子２０と
は該硬質ガラスにより電気的に絶縁されている。
構造断面図である。図６において、１９はパッケージの
ベースを形成するコバール等の金属よりなるステムを示
し、このステム１９にはパッケージの外部との電気接続
をするために例えば８つの貫通孔１９ａが設けられ、そ
の貫通孔１９ａに硬質ガラスを溶着してリード端子２０
が固定されていて、上記ステム１９とリード端子２０と
は該硬質ガラスにより電気的に絶縁されている。
【０００４】上記ステム１９上には、混成集積回路２１
が搭載され、その集積回路の基板上に台座２２を介して
加速度検出梁２３が取り付けられている。この加速度検
出梁２３は、例えばＰ型単結晶シリコンからなり、支持
体としての台座２２上に取り付けられる固定端の端部及
び該台座２２とは反対側の自由端の端部はそれぞれ厚肉
部でなり、それら厚肉部間に薄肉化したダイヤフラム部
２４には、例えばボロン等のＰ型不純物を熱拡散または
イオン注入により半導体のピエゾ抵抗効果を利用した歪
ゲージ抵抗２５がＰ型不純物を高濃度で導入して梁表面
に形成した拡散配線あるいは蒸着等により梁表面に形成
されたアルミ配線によってフルブリッジ回路に結線され
ている。
が搭載され、その集積回路の基板上に台座２２を介して
加速度検出梁２３が取り付けられている。この加速度検
出梁２３は、例えばＰ型単結晶シリコンからなり、支持
体としての台座２２上に取り付けられる固定端の端部及
び該台座２２とは反対側の自由端の端部はそれぞれ厚肉
部でなり、それら厚肉部間に薄肉化したダイヤフラム部
２４には、例えばボロン等のＰ型不純物を熱拡散または
イオン注入により半導体のピエゾ抵抗効果を利用した歪
ゲージ抵抗２５がＰ型不純物を高濃度で導入して梁表面
に形成した拡散配線あるいは蒸着等により梁表面に形成
されたアルミ配線によってフルブリッジ回路に結線され
ている。
【０００５】上記加速度検出梁２３は、台座２２とは反
対側の厚肉部が自由端となっているため、加速度が加え
られると、ダイヤフラム部２４に歪が生じ、加速度の大
きさに応じて歪ゲージ抵抗２５の抵抗値が変化するの
で、従って、ブリッジ回路に予め電圧を印加しておくこ
とにより、ブリッジ出力として不平衡電圧が生じ加速度
に応じた電圧を検出することができる。
対側の厚肉部が自由端となっているため、加速度が加え
られると、ダイヤフラム部２４に歪が生じ、加速度の大
きさに応じて歪ゲージ抵抗２５の抵抗値が変化するの
で、従って、ブリッジ回路に予め電圧を印加しておくこ
とにより、ブリッジ出力として不平衡電圧が生じ加速度
に応じた電圧を検出することができる。
【０００６】このように検出される加速度信号は、通
常、非常に小信号であるため、加速度検出梁２３の固定
端側に、診断回路等を有する出力増幅回路２６が形成さ
れている。この出力増幅回路２６で信号処理された加速
度信号は、金またはアルミニウムのワイヤ（細線）２７
により引き出され、感度調整厚膜抵抗やオフセット調整
厚膜抵抗等を有する混成集積回路２１に入力されて補正
され、該混成集積回路２１にて補正された加速度信号
は、金またはアルミニウムのワイヤ２８によってリード
端子２０に導かれ、外部のマイコン等に伝播される。
常、非常に小信号であるため、加速度検出梁２３の固定
端側に、診断回路等を有する出力増幅回路２６が形成さ
れている。この出力増幅回路２６で信号処理された加速
度信号は、金またはアルミニウムのワイヤ（細線）２７
により引き出され、感度調整厚膜抵抗やオフセット調整
厚膜抵抗等を有する混成集積回路２１に入力されて補正
され、該混成集積回路２１にて補正された加速度信号
は、金またはアルミニウムのワイヤ２８によってリード
端子２０に導かれ、外部のマイコン等に伝播される。
【０００７】歪ゲージ抵抗素子が形成される上記ダイヤ
フラム部２４は、前述したように、薄肉状であるため
に、固定端及び自由端の厚肉部と比較すると、その機械
的強度は当然小さくなっている。そして、何らかの原因
で上記半導体加速度センサに強い衝撃が加わると、上記
ダイヤフラム部２４が折れてしまうことがあり、このよ
うな場合、歪ゲージ抵抗素子の構成するセンシング部が
断線してしまうことがある。また、歪ゲージ抵抗素子の
基準抵抗値の変動や出力増幅回路の異常により誤動作す
ることがある。
フラム部２４は、前述したように、薄肉状であるため
に、固定端及び自由端の厚肉部と比較すると、その機械
的強度は当然小さくなっている。そして、何らかの原因
で上記半導体加速度センサに強い衝撃が加わると、上記
ダイヤフラム部２４が折れてしまうことがあり、このよ
うな場合、歪ゲージ抵抗素子の構成するセンシング部が
断線してしまうことがある。また、歪ゲージ抵抗素子の
基準抵抗値の変動や出力増幅回路の異常により誤動作す
ることがある。
【０００８】したがって、従来の半導体加速度センサ
は、異常状態を検出するのに、定期的にタイミング信号
を発生させて、そのタイミング信号に基づいて上記歪ゲ
ージ抵抗素子に疑似加速度信号を付加することにより、
上記半導体加速度センサから電気的な出力信号を取り出
し、半導体加速度センサの異常を検出する診断回路を具
備していた。
は、異常状態を検出するのに、定期的にタイミング信号
を発生させて、そのタイミング信号に基づいて上記歪ゲ
ージ抵抗素子に疑似加速度信号を付加することにより、
上記半導体加速度センサから電気的な出力信号を取り出
し、半導体加速度センサの異常を検出する診断回路を具
備していた。
【０００９】図７は半導体加速度検出装置の診断回路を
有する従来の出力増幅回路部を示す回路構成図である。
図７において、１ないし４は上述した加速度検出梁２３
の薄肉化されたダイヤフラム部２４表面に形成された加
速度検出素子としての歪ゲージ抵抗素子で、それぞれ等
しい抵抗値ＲS を有し、ブリッジ回路を構成しており、
歪ゲージ抵抗素子１と３の接続点は電源ＶCCが接続され
ると共に、歪ゲージ抵抗素子２と４の接続点は接地端Ｇ
ＮＤに接続され、歪ゲージ抵抗素子１と２及び歪ゲージ
抵抗素子３と４の各接続点が出力端子となり、この出力
端子から加速度に応じた出力が得られるようになされて
いる。
有する従来の出力増幅回路部を示す回路構成図である。
図７において、１ないし４は上述した加速度検出梁２３
の薄肉化されたダイヤフラム部２４表面に形成された加
速度検出素子としての歪ゲージ抵抗素子で、それぞれ等
しい抵抗値ＲS を有し、ブリッジ回路を構成しており、
歪ゲージ抵抗素子１と３の接続点は電源ＶCCが接続され
ると共に、歪ゲージ抵抗素子２と４の接続点は接地端Ｇ
ＮＤに接続され、歪ゲージ抵抗素子１と２及び歪ゲージ
抵抗素子３と４の各接続点が出力端子となり、この出力
端子から加速度に応じた出力が得られるようになされて
いる。
【００１０】５ないし７は上記ブリッジ回路の出力端子
に接続されて加速度に応じた出力を得るための出力増幅
回路としての高入力インピーダンス差動増幅回路を構成
する第１ないし第３の演算増幅器を示し、第１の演算増
幅器５の非反転入力端子は上記歪ゲージ抵抗素子１と２
の接続点に接続されると共に、その反転入力端子は出力
端子に帰還抵抗８を介して接続され、一方、第２の演算
増幅器６の非反転入力端子は上記歪ゲージ抵抗素子３と
４の接続点に接続されると共に、その反転入力端子は出
力端子に帰還抵抗９を介して接続され、また、第３の演
算増幅器７の反転入力端子は抵抗１０を介して上記第１
の演算増幅器５の出力端子に接続されると共に、その非
反転入力端子は抵抗１１を介して上記第２の演算増幅器
６の出力端子に接続され、さらにその出力端子と反転入
力端子は帰還抵抗１２を介して接続されると共に、その
非反転入力端子には電源ＶCCと接地間に直列接続された
抵抗１４と１５による分圧電圧をオフセット電圧（基準
電圧）ＶR として抵抗１３を介して与えられるようにな
されている。
に接続されて加速度に応じた出力を得るための出力増幅
回路としての高入力インピーダンス差動増幅回路を構成
する第１ないし第３の演算増幅器を示し、第１の演算増
幅器５の非反転入力端子は上記歪ゲージ抵抗素子１と２
の接続点に接続されると共に、その反転入力端子は出力
端子に帰還抵抗８を介して接続され、一方、第２の演算
増幅器６の非反転入力端子は上記歪ゲージ抵抗素子３と
４の接続点に接続されると共に、その反転入力端子は出
力端子に帰還抵抗９を介して接続され、また、第３の演
算増幅器７の反転入力端子は抵抗１０を介して上記第１
の演算増幅器５の出力端子に接続されると共に、その非
反転入力端子は抵抗１１を介して上記第２の演算増幅器
６の出力端子に接続され、さらにその出力端子と反転入
力端子は帰還抵抗１２を介して接続されると共に、その
非反転入力端子には電源ＶCCと接地間に直列接続された
抵抗１４と１５による分圧電圧をオフセット電圧（基準
電圧）ＶR として抵抗１３を介して与えられるようにな
されている。
【００１１】また、１７と１８は上記ブリッジ回路の歪
ゲージ抵抗３と４の接続点（第２の演算増幅器６の非反
転入力端子）と接地間に接続された定電流源とスイッチ
で、スイッチ１８を投入することにより、歪ゲージ抵抗
３に流れる電流を強制的に定電流源１７を介して接地端
ＧＮＤに流すようにして、第２の演算増幅器６の非反転
入力端子の電位を下げるようになされており、これによ
って、疑似加速度を付加するようになっている。
ゲージ抵抗３と４の接続点（第２の演算増幅器６の非反
転入力端子）と接地間に接続された定電流源とスイッチ
で、スイッチ１８を投入することにより、歪ゲージ抵抗
３に流れる電流を強制的に定電流源１７を介して接地端
ＧＮＤに流すようにして、第２の演算増幅器６の非反転
入力端子の電位を下げるようになされており、これによ
って、疑似加速度を付加するようになっている。
【００１２】ここで、第１の演算増幅器５の出力端子と
反転入力端子間に接続された帰還抵抗８の抵抗値は、非
反転入力端子側の入力インピーダンスと等しくするため
に、歪ゲージ抵抗１と２の合成並列抵抗値と等しい値に
設定され、また、第２の演算増幅器６の出力端子と反転
入力端子間に接続された帰還抵抗９の抵抗値は、非反転
入力端子側の入力インピーダンスと等しくするために、
歪ゲージ抵抗３と４の合成並列抵抗値と等しい値に設定
され、さらに、抵抗１０と抵抗１１、抵抗１２と抵抗１
３は等しい抵抗値に設定されていて、第３の演算増幅器
７に対し、上記歪ゲージ抵抗素子のブリッジ回路の出力
インピーダンスが高くても、第３の演算増幅器７の入力
に低インピーダンスで出力を伝達して、その影響を受け
ずに正確に差動増幅器としての機能を果たすことができ
るようになされている。
反転入力端子間に接続された帰還抵抗８の抵抗値は、非
反転入力端子側の入力インピーダンスと等しくするため
に、歪ゲージ抵抗１と２の合成並列抵抗値と等しい値に
設定され、また、第２の演算増幅器６の出力端子と反転
入力端子間に接続された帰還抵抗９の抵抗値は、非反転
入力端子側の入力インピーダンスと等しくするために、
歪ゲージ抵抗３と４の合成並列抵抗値と等しい値に設定
され、さらに、抵抗１０と抵抗１１、抵抗１２と抵抗１
３は等しい抵抗値に設定されていて、第３の演算増幅器
７に対し、上記歪ゲージ抵抗素子のブリッジ回路の出力
インピーダンスが高くても、第３の演算増幅器７の入力
に低インピーダンスで出力を伝達して、その影響を受け
ずに正確に差動増幅器としての機能を果たすことができ
るようになされている。
【００１３】従って、図７に示す構成においては、第１
の演算増幅器５の出力端子の電位をＶ1 、第２の演算増
幅器６の出力端子の電位をＶ2 、抵抗１０及び１２の抵
抗値をＲ10及びＲ12とすると、第３の演算増幅器７の出
力端子に発生する出力信号Ｖout は、下式に示すよう
に、第１と第２の演算増幅器５と６の出力端子間の電位
差（Ｖ1 −Ｖ2 ）を抵抗１０と１２の比Ｒ12／Ｒ10を増
幅率として反転増幅したものにオフセット電圧ＶR を加
えた値になり、加速度に応じた出力が得られる。 Ｖout ＝−Ｒ12／Ｒ10（Ｖ1 −Ｖ2 ）＋ＶR （１）
の演算増幅器５の出力端子の電位をＶ1 、第２の演算増
幅器６の出力端子の電位をＶ2 、抵抗１０及び１２の抵
抗値をＲ10及びＲ12とすると、第３の演算増幅器７の出
力端子に発生する出力信号Ｖout は、下式に示すよう
に、第１と第２の演算増幅器５と６の出力端子間の電位
差（Ｖ1 −Ｖ2 ）を抵抗１０と１２の比Ｒ12／Ｒ10を増
幅率として反転増幅したものにオフセット電圧ＶR を加
えた値になり、加速度に応じた出力が得られる。 Ｖout ＝−Ｒ12／Ｒ10（Ｖ1 −Ｖ2 ）＋ＶR （１）
【００１４】また、ブリッジ回路の出力端子である歪ゲ
ージ抵抗１と２の接続点には定電流源１７及びスイッチ
１８が接続されており、外部から所定のタイミングでス
イッチ１８がオンされることで、定電流Ｉが発生する。
今、スイッチ１８をオンにすると、ブリッジ回路のバラ
ンスがくずれ、第１の演算増幅器５の非反転入力端子と
第２の演算増幅器６の非反転入力端子に電位差△Ｖ＝−
１／２（Ｉ×ＲS ）が発生し、あたかも加速度が加わっ
たように疑似加速度が発生する。
ージ抵抗１と２の接続点には定電流源１７及びスイッチ
１８が接続されており、外部から所定のタイミングでス
イッチ１８がオンされることで、定電流Ｉが発生する。
今、スイッチ１８をオンにすると、ブリッジ回路のバラ
ンスがくずれ、第１の演算増幅器５の非反転入力端子と
第２の演算増幅器６の非反転入力端子に電位差△Ｖ＝−
１／２（Ｉ×ＲS ）が発生し、あたかも加速度が加わっ
たように疑似加速度が発生する。
【００１５】すなわち、図７において、説明の便宜上、
電源ＶCCの電源電圧をＶCC、歪ゲージ抵抗１と２の接続
点での電位（第２の演算増幅器６の非反転入力端子の電
位）Ｖ0 とし、スイッチ１８のオフ時に電源ＶCCから歪
ゲージ抵抗１と２を介して接地端ＧＮＤに流れる電流を
Ｉ0 としたとき、まず、スイッチ１８がオフの状態で
は、次の式が成立する。 ＶCC＝Ｉ0 ×２ＲS （２） Ｖ0 ＝Ｉ0 ×ＲS （３） 他方、スイッチ１８がオンの状態では、このとき、歪ゲ
ージ抵抗１と２の接続点での電位をＶ0′とすると、電
流源１７から引き出される定電流Ｉの影響によって次の
式が成立することになる。 ＶCC＝（Ｉ0 ＋１／２・Ｉ）×ＲS ＋（Ｉ0 −１／２・Ｉ）×ＲS ＝Ｉ0 ×２ＲS （４） Ｖ0′＝（Ｉ0 −１／２・Ｉ）×ＲS （５）
電源ＶCCの電源電圧をＶCC、歪ゲージ抵抗１と２の接続
点での電位（第２の演算増幅器６の非反転入力端子の電
位）Ｖ0 とし、スイッチ１８のオフ時に電源ＶCCから歪
ゲージ抵抗１と２を介して接地端ＧＮＤに流れる電流を
Ｉ0 としたとき、まず、スイッチ１８がオフの状態で
は、次の式が成立する。 ＶCC＝Ｉ0 ×２ＲS （２） Ｖ0 ＝Ｉ0 ×ＲS （３） 他方、スイッチ１８がオンの状態では、このとき、歪ゲ
ージ抵抗１と２の接続点での電位をＶ0′とすると、電
流源１７から引き出される定電流Ｉの影響によって次の
式が成立することになる。 ＶCC＝（Ｉ0 ＋１／２・Ｉ）×ＲS ＋（Ｉ0 −１／２・Ｉ）×ＲS ＝Ｉ0 ×２ＲS （４） Ｖ0′＝（Ｉ0 −１／２・Ｉ）×ＲS （５）
【００１６】従って、スイッチ１８がオフの状態では、
第１の演算増幅器５の非反転入力端子は第２の演算増幅
器６の非反転入力端子の電位と等しいため、スイッチ１
８をオンすると、第１の演算増幅器５の非反転入力端子
と第２の演算増幅器６の非反転入力端子に電位差△Ｖ＝
Ｖ0′−Ｖ0 ＝−１／２（Ｉ×ＲS ）が発生し、あたか
も加速度が加わったように疑似加速度が発生することに
なり、図７に示す抵抗１２と１０の抵抗比をＲ12：Ｒ10
＝１０：１とすると、第３の演算増幅器７の出力Ｖout
としては、下式に示す信号が現れる。 Ｖout ＝−１０×△Ｖ＋ＶR ＝５・Ｉ・ＲS ＋ＶR （６） このようにして、疑似加速度を発生することにより検出
装置を診断することができる。
第１の演算増幅器５の非反転入力端子は第２の演算増幅
器６の非反転入力端子の電位と等しいため、スイッチ１
８をオンすると、第１の演算増幅器５の非反転入力端子
と第２の演算増幅器６の非反転入力端子に電位差△Ｖ＝
Ｖ0′−Ｖ0 ＝−１／２（Ｉ×ＲS ）が発生し、あたか
も加速度が加わったように疑似加速度が発生することに
なり、図７に示す抵抗１２と１０の抵抗比をＲ12：Ｒ10
＝１０：１とすると、第３の演算増幅器７の出力Ｖout
としては、下式に示す信号が現れる。 Ｖout ＝−１０×△Ｖ＋ＶR ＝５・Ｉ・ＲS ＋ＶR （６） このようにして、疑似加速度を発生することにより検出
装置を診断することができる。
【００１７】図８は図７に示す回路図においてスイッチ
１８を時刻ｔでオンしたときの各部電位を示すもので、
スイッチ１８をオンしたとき、第１の演算増幅器５の出
力電位Ｖ1 がブリッジ回路の歪ゲージ抵抗３と４の接続
点における出力電位Ｖ0 と変わらなく固定値を維持する
のに対し、第２の演算増幅器６の出力電位Ｖ2 は−１／
２（Ｉ×ＲS ）となり、従って、第３の演算増幅器７の
出力電位Ｖout は、式（１）に基づき、５・Ｉ・ＲS の
値を示すことになる。
１８を時刻ｔでオンしたときの各部電位を示すもので、
スイッチ１８をオンしたとき、第１の演算増幅器５の出
力電位Ｖ1 がブリッジ回路の歪ゲージ抵抗３と４の接続
点における出力電位Ｖ0 と変わらなく固定値を維持する
のに対し、第２の演算増幅器６の出力電位Ｖ2 は−１／
２（Ｉ×ＲS ）となり、従って、第３の演算増幅器７の
出力電位Ｖout は、式（１）に基づき、５・Ｉ・ＲS の
値を示すことになる。
【００１８】
【発明が解決しようとする課題】しかしながら、上述し
た従来の構成においては、加速度検出梁２３の破損等に
よって第１の演算増幅器５等第３の演算増幅器７の反転
入力端子への信号経路に異常が生じて、第３の演算増幅
器７の反転入力端子での電位、すなわち第１の演算増幅
器５の出力電位Ｖ1 が固定値となった場合には、スイッ
チ１８をオンしても、検出装置の出力としては５・Ｉ・
ＲS の信号が発生し、図８に示す正常時と同じであるた
め異常を検出することができなかった。同様に、図７に
示す回路において、定電流源１６及びスイッチ１８をブ
リッジ回路の歪ゲージ抵抗３と４の接続点側から歪ゲー
ジ抵抗１と２の接続点側に切換接続しても同様で、検出
装置の出力としては５・Ｉ・ＲS の信号が発生し、正常
時と同じであるため異常を検出することができなかっ
た。
た従来の構成においては、加速度検出梁２３の破損等に
よって第１の演算増幅器５等第３の演算増幅器７の反転
入力端子への信号経路に異常が生じて、第３の演算増幅
器７の反転入力端子での電位、すなわち第１の演算増幅
器５の出力電位Ｖ1 が固定値となった場合には、スイッ
チ１８をオンしても、検出装置の出力としては５・Ｉ・
ＲS の信号が発生し、図８に示す正常時と同じであるた
め異常を検出することができなかった。同様に、図７に
示す回路において、定電流源１６及びスイッチ１８をブ
リッジ回路の歪ゲージ抵抗３と４の接続点側から歪ゲー
ジ抵抗１と２の接続点側に切換接続しても同様で、検出
装置の出力としては５・Ｉ・ＲS の信号が発生し、正常
時と同じであるため異常を検出することができなかっ
た。
【００１９】この発明は上述した従来例にかかる問題点
を解消するためになされたもので、疑似加速度を付加し
て検出装置を診断する際に、出力増幅回路の異常をも検
出することができる信頼性の高い半導体加速度検出装置
を得ることを目的とする。
を解消するためになされたもので、疑似加速度を付加し
て検出装置を診断する際に、出力増幅回路の異常をも検
出することができる信頼性の高い半導体加速度検出装置
を得ることを目的とする。
【００２０】
【課題を解決するための手段】この発明に係る半導体加
速度検出装置は、半導体基板に半導体のピエゾ抵抗効果
を利用した歪ゲージ抵抗を形成し、加速度検出時にその
弾性変化に伴って発生する抵抗値変化を電気信号として
出力する半導体加速度検出装置において、上記歪ゲージ
抵抗のブリッジ回路と、上記ブリッジ回路の第１と第２
の出力端子に入力端子が接続されて加速度に応じた出力
を得るための出力増幅回路と、上記ブリッジ回路の第１
及び第２の出力端子と接地との間にそれぞれスイッチを
介して設けられてスイッチの投入時に上記ブリッジ回路
の第１及び第２の出力端子から異なる定電流値を引き出
すための第１と第２の定電流源とを備えたことを特徴と
するものである。
速度検出装置は、半導体基板に半導体のピエゾ抵抗効果
を利用した歪ゲージ抵抗を形成し、加速度検出時にその
弾性変化に伴って発生する抵抗値変化を電気信号として
出力する半導体加速度検出装置において、上記歪ゲージ
抵抗のブリッジ回路と、上記ブリッジ回路の第１と第２
の出力端子に入力端子が接続されて加速度に応じた出力
を得るための出力増幅回路と、上記ブリッジ回路の第１
及び第２の出力端子と接地との間にそれぞれスイッチを
介して設けられてスイッチの投入時に上記ブリッジ回路
の第１及び第２の出力端子から異なる定電流値を引き出
すための第１と第２の定電流源とを備えたことを特徴と
するものである。
【００２１】また、上記出力増幅回路は、上記ブリッジ
回路の第１と第２の出力端子にそれぞれ非反転入力端子
が接続されると共に出力端子と反転入力端子が帰還抵抗
を介して接続された第１と第２の演算増幅器と、この第
１と第２の演算増幅器の出力端子にそれぞれ抵抗を介し
て反転入力端子と非反転入力端子が接続されると共に出
力端子と反転入力端子が帰還抵抗を介して接続され、か
つ非反転入力端子に抵抗分圧によるオフセット電圧が与
えられる第３の演算増幅器とを備えたことを特徴とする
ものである。
回路の第１と第２の出力端子にそれぞれ非反転入力端子
が接続されると共に出力端子と反転入力端子が帰還抵抗
を介して接続された第１と第２の演算増幅器と、この第
１と第２の演算増幅器の出力端子にそれぞれ抵抗を介し
て反転入力端子と非反転入力端子が接続されると共に出
力端子と反転入力端子が帰還抵抗を介して接続され、か
つ非反転入力端子に抵抗分圧によるオフセット電圧が与
えられる第３の演算増幅器とを備えたことを特徴とする
ものである。
【００２２】
【作用】この発明に係る半導体加速度検出装置において
は、歪ゲージ抵抗のブリッジ回路の第１及び第２の出力
端子と接地との間にそれぞれスイッチを介して第１と第
２の定電流源を設けて、スイッチの投入時に上記ブリッ
ジ回路の第１及び第２の出力端子から異なる定電流値を
引き出すようにしたことにより、疑似加速度を付加して
検出装置を診断する際に、出力増幅回路の正常と異常の
判別を可能にする。
は、歪ゲージ抵抗のブリッジ回路の第１及び第２の出力
端子と接地との間にそれぞれスイッチを介して第１と第
２の定電流源を設けて、スイッチの投入時に上記ブリッ
ジ回路の第１及び第２の出力端子から異なる定電流値を
引き出すようにしたことにより、疑似加速度を付加して
検出装置を診断する際に、出力増幅回路の正常と異常の
判別を可能にする。
【００２３】また、上記出力増幅回路を、上記ブリッジ
回路の第１と第２の出力端子にそれぞれ非反転入力端子
が接続されると共に出力端子と反転入力端子が帰還抵抗
を介して接続された第１と第２の演算増幅器と、この第
１と第２の演算増幅器の出力端子にそれぞれ抵抗を介し
て反転入力端子と非反転入力端子が接続されると共に出
力端子と反転入力端子が帰還抵抗を介して接続され、か
つ非反転入力端子に抵抗分圧によるオフセット電圧が与
えられる第３の演算増幅器とを備えて構成するようにし
たので、第１と第２の定電流源による定電流の比及び抵
抗比の設定によって出力増幅回路の正常と異常の判別及
び異常時の異常部位の検出を容易にすることを可能にす
る。
回路の第１と第２の出力端子にそれぞれ非反転入力端子
が接続されると共に出力端子と反転入力端子が帰還抵抗
を介して接続された第１と第２の演算増幅器と、この第
１と第２の演算増幅器の出力端子にそれぞれ抵抗を介し
て反転入力端子と非反転入力端子が接続されると共に出
力端子と反転入力端子が帰還抵抗を介して接続され、か
つ非反転入力端子に抵抗分圧によるオフセット電圧が与
えられる第３の演算増幅器とを備えて構成するようにし
たので、第１と第２の定電流源による定電流の比及び抵
抗比の設定によって出力増幅回路の正常と異常の判別及
び異常時の異常部位の検出を容易にすることを可能にす
る。
【００２４】
【実施例】次に、この発明の一実施例を図に基づいて説
明する。図１はこの発明の一実施例に係る半導体加速度
検出装置の出力増幅回路部を示す回路図である。図１に
おいて、図７に示す従来例と同一部分は同一符号を示
し、１ないし４は図６に示す加速度検出梁２３の薄肉化
されたダイヤフラム部２４表面に形成された加速度検出
素子としての歪ゲージ抵抗素子で、それぞれ等しい抵抗
値ＲS を有し、ブリッジ回路を構成しており、歪ゲージ
抵抗素子１と３の接続点は電源ＶCCが接続されると共
に、歪ゲージ抵抗素子２と４の接続点は接地端ＧＮＤに
接続され、歪ゲージ抵抗素子１と２及び歪ゲージ抵抗素
子３と４の各接続点が出力端子となり、この出力端子か
ら加速度に応じた出力Ｖout が得られるようになされて
いる。
明する。図１はこの発明の一実施例に係る半導体加速度
検出装置の出力増幅回路部を示す回路図である。図１に
おいて、図７に示す従来例と同一部分は同一符号を示
し、１ないし４は図６に示す加速度検出梁２３の薄肉化
されたダイヤフラム部２４表面に形成された加速度検出
素子としての歪ゲージ抵抗素子で、それぞれ等しい抵抗
値ＲS を有し、ブリッジ回路を構成しており、歪ゲージ
抵抗素子１と３の接続点は電源ＶCCが接続されると共
に、歪ゲージ抵抗素子２と４の接続点は接地端ＧＮＤに
接続され、歪ゲージ抵抗素子１と２及び歪ゲージ抵抗素
子３と４の各接続点が出力端子となり、この出力端子か
ら加速度に応じた出力Ｖout が得られるようになされて
いる。
【００２５】５ないし７は上記ブリッジ回路の出力端子
に接続されて加速度に応じた出力を得るための出力増幅
回路としての高入力インピーダンス差動増幅回路を構成
する第１ないし第３の演算増幅器を示し、第１の演算増
幅器５の非反転入力端子は上記歪ゲージ抵抗素子１と２
の接続点に接続されると共に、その反転入力端子は出力
端子に帰還抵抗８を介して接続され、一方、第２の演算
増幅器６の非反転入力端子は上記歪ゲージ抵抗素子３と
４の接続点に接続されると共に、その反転入力端子は出
力端子に帰還抵抗９を介して接続され、また、第３の演
算増幅器７の反転入力端子は抵抗１０を介して上記第１
の演算増幅器５の出力端子に接続されると共に、その非
反転入力端子は抵抗１１を介して上記第２の演算増幅器
６の出力端子に接続され、さらにその出力端子と反転入
力端子は帰還抵抗１２を介して接続されると共に、その
非反転入力端子には電源ＶCCと接地間に直列接続された
抵抗１４と１５による分圧電圧をオフセット電圧（基準
電圧）ＶR として抵抗１３を介して与えられるようにな
されている。
に接続されて加速度に応じた出力を得るための出力増幅
回路としての高入力インピーダンス差動増幅回路を構成
する第１ないし第３の演算増幅器を示し、第１の演算増
幅器５の非反転入力端子は上記歪ゲージ抵抗素子１と２
の接続点に接続されると共に、その反転入力端子は出力
端子に帰還抵抗８を介して接続され、一方、第２の演算
増幅器６の非反転入力端子は上記歪ゲージ抵抗素子３と
４の接続点に接続されると共に、その反転入力端子は出
力端子に帰還抵抗９を介して接続され、また、第３の演
算増幅器７の反転入力端子は抵抗１０を介して上記第１
の演算増幅器５の出力端子に接続されると共に、その非
反転入力端子は抵抗１１を介して上記第２の演算増幅器
６の出力端子に接続され、さらにその出力端子と反転入
力端子は帰還抵抗１２を介して接続されると共に、その
非反転入力端子には電源ＶCCと接地間に直列接続された
抵抗１４と１５による分圧電圧をオフセット電圧（基準
電圧）ＶR として抵抗１３を介して与えられるようにな
されている。
【００２６】また、１６及び１７と１８は上記ブリッジ
回路の歪ゲージ抵抗１と２の接続点（第１演算増幅器５
の非反転入力端子）と接地間、及び歪ゲージ抵抗３と４
の接続点（第２の演算増幅器６の非反転入力端子）と接
地間にそれぞれ接続された第１及び第２の定電流源とス
イッチで、スイッチ１８を投入することにより、歪ゲー
ジ抵抗１に流れる電流を強制的に引き出し第１の定電流
源１６を介して定電流Ｉ1 が接地端ＧＮＤに流れるよう
にすると共に、歪ゲージ抵抗３に流れる電流を引き出し
強制的に第２の定電流源１７を介して定電流Ｉ2 が接地
端ＧＮＤに流れるようにして、第１及び第２の演算増幅
器５及び６の非反転入力端子の電位をそれぞれ下げるよ
うになされており、このとき、定電流Ｉ1 とＩ2 の値を
変えるように電流比を設定することにより、ブリッジ回
路に流れる電流のバランスをくずして、第１及び第２の
演算増幅器５及び６の非反転入力端子間に電位差を発生
させて疑似加速度が加わるようにしている。
回路の歪ゲージ抵抗１と２の接続点（第１演算増幅器５
の非反転入力端子）と接地間、及び歪ゲージ抵抗３と４
の接続点（第２の演算増幅器６の非反転入力端子）と接
地間にそれぞれ接続された第１及び第２の定電流源とス
イッチで、スイッチ１８を投入することにより、歪ゲー
ジ抵抗１に流れる電流を強制的に引き出し第１の定電流
源１６を介して定電流Ｉ1 が接地端ＧＮＤに流れるよう
にすると共に、歪ゲージ抵抗３に流れる電流を引き出し
強制的に第２の定電流源１７を介して定電流Ｉ2 が接地
端ＧＮＤに流れるようにして、第１及び第２の演算増幅
器５及び６の非反転入力端子の電位をそれぞれ下げるよ
うになされており、このとき、定電流Ｉ1 とＩ2 の値を
変えるように電流比を設定することにより、ブリッジ回
路に流れる電流のバランスをくずして、第１及び第２の
演算増幅器５及び６の非反転入力端子間に電位差を発生
させて疑似加速度が加わるようにしている。
【００２７】ここで、第１の演算増幅器５の出力端子と
反転入力端子間に接続された帰還抵抗８の抵抗値は、非
反転入力端子側の入力インピーダンスと等しくするため
に、歪ゲージ抵抗１と２の合成並列抵抗値と等しい値に
設定され、また、第２の演算増幅器６の出力端子と反転
入力端子間に接続された帰還抵抗９の抵抗値は、非反転
入力端子側の入力インピーダンスと等しくするために、
歪ゲージ抵抗３と４の合成並列抵抗値と等しい値に設定
され、さらに、抵抗１０と抵抗１１、抵抗１２と抵抗１
３は等しい抵抗値に設定されていて、第３の演算増幅器
７に対し、上記歪ゲージ抵抗素子のブリッジ回路の出力
インピーダンスが高くても、第３の演算増幅器７の入力
に低インピーダンスで出力を伝達して、その影響を受け
ずに正確に差動増幅器としての機能を果たすことができ
るようになされている。
反転入力端子間に接続された帰還抵抗８の抵抗値は、非
反転入力端子側の入力インピーダンスと等しくするため
に、歪ゲージ抵抗１と２の合成並列抵抗値と等しい値に
設定され、また、第２の演算増幅器６の出力端子と反転
入力端子間に接続された帰還抵抗９の抵抗値は、非反転
入力端子側の入力インピーダンスと等しくするために、
歪ゲージ抵抗３と４の合成並列抵抗値と等しい値に設定
され、さらに、抵抗１０と抵抗１１、抵抗１２と抵抗１
３は等しい抵抗値に設定されていて、第３の演算増幅器
７に対し、上記歪ゲージ抵抗素子のブリッジ回路の出力
インピーダンスが高くても、第３の演算増幅器７の入力
に低インピーダンスで出力を伝達して、その影響を受け
ずに正確に差動増幅器としての機能を果たすことができ
るようになされている。
【００２８】従って、図１に示す構成においては、第１
の演算増幅器５の出力端子の電位をＶ1 、第２の演算増
幅器６の出力端子の電位をＶ2 、抵抗１０及び１２の抵
抗値をＲ10及びＲ12とすると、差動増幅器としての第３
の演算増幅器７の出力端子に発生する出力信号Ｖout
は、従来例と同様に、式（１）に示す値になり、加速度
に応じた出力が得られる。
の演算増幅器５の出力端子の電位をＶ1 、第２の演算増
幅器６の出力端子の電位をＶ2 、抵抗１０及び１２の抵
抗値をＲ10及びＲ12とすると、差動増幅器としての第３
の演算増幅器７の出力端子に発生する出力信号Ｖout
は、従来例と同様に、式（１）に示す値になり、加速度
に応じた出力が得られる。
【００２９】また、ブリッジ回路の出力端子である歪ゲ
ージ抵抗１と２の接続点には第１の定電流源１６及びス
イッチ１８が接続されると共に、歪ゲージ抵抗３と４の
接続点には第２の定電流源１７及びスイッチ１８が接続
されており、外部から所定のタイミングでスイッチ１８
がオンされることで、定電流Ｉ1 及びＩ2 が発生する。
ここで、例えば、定電流Ｉ1 とＩ2 の電流比を９：１０
とすれば、基準電流値Ｉに対し、定電流Ｉ1 ＝９Ｉ、定
電流Ｉ2 ＝１０Ｉとなり、スイッチ１８をオンにする
と、ブリッジ回路のバランスがくずれ、第１と第２の演
算増幅器５と６の非反転入力端子間には、電位差△Ｖ＝
−１／２（Ｉ×Ｒｓ）が発生し、あたかも加速度が加わ
ったように疑似加速度が発生することになる。
ージ抵抗１と２の接続点には第１の定電流源１６及びス
イッチ１８が接続されると共に、歪ゲージ抵抗３と４の
接続点には第２の定電流源１７及びスイッチ１８が接続
されており、外部から所定のタイミングでスイッチ１８
がオンされることで、定電流Ｉ1 及びＩ2 が発生する。
ここで、例えば、定電流Ｉ1 とＩ2 の電流比を９：１０
とすれば、基準電流値Ｉに対し、定電流Ｉ1 ＝９Ｉ、定
電流Ｉ2 ＝１０Ｉとなり、スイッチ１８をオンにする
と、ブリッジ回路のバランスがくずれ、第１と第２の演
算増幅器５と６の非反転入力端子間には、電位差△Ｖ＝
−１／２（Ｉ×Ｒｓ）が発生し、あたかも加速度が加わ
ったように疑似加速度が発生することになる。
【００３０】すなわち、図１において、従来例と同様
に、説明の便宜上、電源ＶCCの電源電圧をＶCC、歪ゲー
ジ抵抗１と２の接続点での電位（第１の演算増幅器５の
非反転入力端子の電位）Ｖ0 とし、スイッチ１８のオフ
時に電源ＶCCから歪ゲージ抵抗１と２を介して接地端Ｇ
ＮＤに流れる電流をＩ0 としたとき、スイッチ１８がオ
フの状態では、前述した式（２）及び（３）が成立す
る。他方、スイッチ１８がオンの状態では、このとき、
歪ゲージ抵抗１と２の接続点での電位をＶ10′とする
と、前述した式（４）及び（５）と同様な式（７）及び
（８）が成立することになる。 ＶCC＝（Ｉ0 ＋１／２・９Ｉ）×ＲS ＋（Ｉ0 −１／２・９Ｉ）×ＲS ＝Ｉ0 ×２ＲS （７） Ｖ10′＝（Ｉ0 −１／２・９Ｉ）×ＲS ＝Ｖ0 −９／２・Ｉ×ＲS （８） 同様に、このとき、同様に、歪ゲージ抵抗３と４の接続
点での電位をＶ20′とすると、式（９）及び（１０）が
成立することになる。 ＶCC＝（Ｉ0 ＋１／２・１０Ｉ）×ＲS ＋（Ｉ0 −１／２・１０Ｉ）×ＲS ＝Ｉ0 ×２ＲS （９） Ｖ20′＝（Ｉ0 −１／２・１０Ｉ）×ＲS ＝Ｖ0 −５・Ｉ×ＲS （１０）
に、説明の便宜上、電源ＶCCの電源電圧をＶCC、歪ゲー
ジ抵抗１と２の接続点での電位（第１の演算増幅器５の
非反転入力端子の電位）Ｖ0 とし、スイッチ１８のオフ
時に電源ＶCCから歪ゲージ抵抗１と２を介して接地端Ｇ
ＮＤに流れる電流をＩ0 としたとき、スイッチ１８がオ
フの状態では、前述した式（２）及び（３）が成立す
る。他方、スイッチ１８がオンの状態では、このとき、
歪ゲージ抵抗１と２の接続点での電位をＶ10′とする
と、前述した式（４）及び（５）と同様な式（７）及び
（８）が成立することになる。 ＶCC＝（Ｉ0 ＋１／２・９Ｉ）×ＲS ＋（Ｉ0 −１／２・９Ｉ）×ＲS ＝Ｉ0 ×２ＲS （７） Ｖ10′＝（Ｉ0 −１／２・９Ｉ）×ＲS ＝Ｖ0 −９／２・Ｉ×ＲS （８） 同様に、このとき、同様に、歪ゲージ抵抗３と４の接続
点での電位をＶ20′とすると、式（９）及び（１０）が
成立することになる。 ＶCC＝（Ｉ0 ＋１／２・１０Ｉ）×ＲS ＋（Ｉ0 −１／２・１０Ｉ）×ＲS ＝Ｉ0 ×２ＲS （９） Ｖ20′＝（Ｉ0 −１／２・１０Ｉ）×ＲS ＝Ｖ0 −５・Ｉ×ＲS （１０）
【００３１】従って、スイッチ１８がオフの状態では、
第１の演算増幅器５の非反転入力端子は第２の演算増幅
器６の非反転入力端子の電位と等しいため、スイッチ１
８をオンすると、第１の演算増幅器５の非反転入力端子
と第２の演算増幅器６の非反転入力端子に電位差△Ｖ＝
Ｖ20′−Ｖ10′＝−１／２（Ｉ×ＲS ）が発生し、あた
かも加速度が加わったように疑似加速度が発生すること
になる。このとき、図１に示す抵抗１２と１０の抵抗比
をＲ12：Ｒ10＝１０：１とすると、第３の演算増幅器７
の出力Ｖout としては、式（６）と同様な信号が現れ
る。 Ｖout ＝−１０×△Ｖ＋ＶR ＝５・Ｉ・ＲS ＋ＶR このようにして、疑似加速度を発生することにより検出
装置を診断することができる。
第１の演算増幅器５の非反転入力端子は第２の演算増幅
器６の非反転入力端子の電位と等しいため、スイッチ１
８をオンすると、第１の演算増幅器５の非反転入力端子
と第２の演算増幅器６の非反転入力端子に電位差△Ｖ＝
Ｖ20′−Ｖ10′＝−１／２（Ｉ×ＲS ）が発生し、あた
かも加速度が加わったように疑似加速度が発生すること
になる。このとき、図１に示す抵抗１２と１０の抵抗比
をＲ12：Ｒ10＝１０：１とすると、第３の演算増幅器７
の出力Ｖout としては、式（６）と同様な信号が現れ
る。 Ｖout ＝−１０×△Ｖ＋ＶR ＝５・Ｉ・ＲS ＋ＶR このようにして、疑似加速度を発生することにより検出
装置を診断することができる。
【００３２】図２は図１に示す回路図においてスイッチ
１８を時刻ｔでオンしたときの正常時における各部電位
を示すもので、スイッチ１８をオンしたとき、第１の演
算増幅器５の出力電位Ｖ1 は、式（８）からＶ0 の値を
引いた−９／２・Ｉ×ＲS の値を示し、同様に、第２の
演算増幅器６の出力電位Ｖ2 は、式（１０）からＶ0の
値を引いた−５・Ｉ×ＲS の値を示し、従って、第３の
演算増幅器７の出力電位Ｖout は、５・Ｉ・ＲS の値を
示すことになる。
１８を時刻ｔでオンしたときの正常時における各部電位
を示すもので、スイッチ１８をオンしたとき、第１の演
算増幅器５の出力電位Ｖ1 は、式（８）からＶ0 の値を
引いた−９／２・Ｉ×ＲS の値を示し、同様に、第２の
演算増幅器６の出力電位Ｖ2 は、式（１０）からＶ0の
値を引いた−５・Ｉ×ＲS の値を示し、従って、第３の
演算増幅器７の出力電位Ｖout は、５・Ｉ・ＲS の値を
示すことになる。
【００３３】他方、図３に示すように、スイッチ１８を
時刻ｔでオンしても、加速度検出梁２３の破損等により
第１の演算増幅器５が異常となり、その出力電位Ｖ1 が
ブリッジ回路の歪ゲージ抵抗１と２の接続点での電位Ｖ
0 に固定された場合には、この場合、第２の演算増幅器
６の出力電位Ｖ2 は、式（１０）からＶ0 の値を引いた
−５・Ｉ×ＲS の値を示し、従って、第３の演算増幅器
７の出力電位Ｖout は、−５０・Ｉ・ＲS の値を示すこ
とになる。
時刻ｔでオンしても、加速度検出梁２３の破損等により
第１の演算増幅器５が異常となり、その出力電位Ｖ1 が
ブリッジ回路の歪ゲージ抵抗１と２の接続点での電位Ｖ
0 に固定された場合には、この場合、第２の演算増幅器
６の出力電位Ｖ2 は、式（１０）からＶ0 の値を引いた
−５・Ｉ×ＲS の値を示し、従って、第３の演算増幅器
７の出力電位Ｖout は、−５０・Ｉ・ＲS の値を示すこ
とになる。
【００３４】同様にして、図４に示すように、スイッチ
１８を時刻ｔでオンしても、第２の演算増幅器６が異常
となり、その出力電位Ｖ2 がブリッジ回路の歪ゲージ抵
抗３と４の接続点での電位Ｖ0 に固定された場合には、
この場合、第１の演算増幅器５の出力電位Ｖ1 は、式
（８）からＶ0 の値を引いた−９／２・Ｉ×ＲS の値を
示し、従って、第３の演算増幅器７の出力電位Ｖout
は、４５・Ｉ・ＲS の値を示すことになる。
１８を時刻ｔでオンしても、第２の演算増幅器６が異常
となり、その出力電位Ｖ2 がブリッジ回路の歪ゲージ抵
抗３と４の接続点での電位Ｖ0 に固定された場合には、
この場合、第１の演算増幅器５の出力電位Ｖ1 は、式
（８）からＶ0 の値を引いた−９／２・Ｉ×ＲS の値を
示し、従って、第３の演算増幅器７の出力電位Ｖout
は、４５・Ｉ・ＲS の値を示すことになる。
【００３５】また、図５に示すように、スイッチ１８を
時刻ｔでオンしても、第１と第２の演算増幅器５と６が
ともに異常となり、それらの出力電位Ｖ1 とＶ2 がとも
に電位Ｖ0 に固定された場合には、この場合、第３の演
算増幅器７の出力電位Ｖoutは、ＶR の値を示すことに
なる。
時刻ｔでオンしても、第１と第２の演算増幅器５と６が
ともに異常となり、それらの出力電位Ｖ1 とＶ2 がとも
に電位Ｖ0 に固定された場合には、この場合、第３の演
算増幅器７の出力電位Ｖoutは、ＶR の値を示すことに
なる。
【００３６】このように、出力増幅回路の正常時には、
第３の演算増幅器７の出力電位Ｖou t は、５・Ｉ・ＲS
の値を示すのに対し、加速度検出梁２３の破損等によ
り、第１の演算増幅器５が異常となってその出力電位Ｖ
1 がＶ0 に固定となった場合には、第３の演算増幅器７
の出力電位Ｖout は−５０・Ｉ・ＲS の値を示し、ま
た、第２の演算増幅器６の異常となってその出力電位Ｖ
2 がＶ0 に固定となった場合には、第３の演算増幅器７
の出力電位Ｖout は４５・Ｉ・ＲS の値を示し、さら
に、第１と第２の演算増幅器５と６がともに異常となっ
てその出力電位Ｖ1 とＶ2 がともにＶ0 に固定となった
場合には、第３の演算増幅器７の出力電位Ｖou t はＶR
の値を示すことになり、第３の演算増幅器７の出力電位
から、正常と異常の判別することができると共に、異常
時にはその異常部位をも特定して検出することができ
る。
第３の演算増幅器７の出力電位Ｖou t は、５・Ｉ・ＲS
の値を示すのに対し、加速度検出梁２３の破損等によ
り、第１の演算増幅器５が異常となってその出力電位Ｖ
1 がＶ0 に固定となった場合には、第３の演算増幅器７
の出力電位Ｖout は−５０・Ｉ・ＲS の値を示し、ま
た、第２の演算増幅器６の異常となってその出力電位Ｖ
2 がＶ0 に固定となった場合には、第３の演算増幅器７
の出力電位Ｖout は４５・Ｉ・ＲS の値を示し、さら
に、第１と第２の演算増幅器５と６がともに異常となっ
てその出力電位Ｖ1 とＶ2 がともにＶ0 に固定となった
場合には、第３の演算増幅器７の出力電位Ｖou t はＶR
の値を示すことになり、第３の演算増幅器７の出力電位
から、正常と異常の判別することができると共に、異常
時にはその異常部位をも特定して検出することができ
る。
【００３７】
【発明の効果】以上のように、この発明によれば、歪ゲ
ージ抵抗で構成されるブリッジ回路の第１及び第２の出
力端子と接地との間にそれぞれスイッチを介して第１と
第２の定電流源を設けて、スイッチの投入時に上記ブリ
ッジ回路の第１及び第２の出力端子から異なる定電流値
を引き出すようにしたことにより、疑似加速度を付加し
て検出装置を診断する際に、出力増幅回路の正常と異常
の判別を行うことができる。
ージ抵抗で構成されるブリッジ回路の第１及び第２の出
力端子と接地との間にそれぞれスイッチを介して第１と
第２の定電流源を設けて、スイッチの投入時に上記ブリ
ッジ回路の第１及び第２の出力端子から異なる定電流値
を引き出すようにしたことにより、疑似加速度を付加し
て検出装置を診断する際に、出力増幅回路の正常と異常
の判別を行うことができる。
【００３８】また、上記出力増幅回路を、上記ブリッジ
回路の第１と第２の出力端子にそれぞれ非反転入力端子
が接続されると共に出力端子と反転入力端子が帰還抵抗
を介して接続された第１と第２の演算増幅器と、この第
１と第２の演算増幅器の出力端子にそれぞれ抵抗を介し
て反転入力端子と非反転入力端子が接続されると共に出
力端子と反転入力端子が帰還抵抗を介して接続され、か
つ非反転入力端子に抵抗分圧によるオフセット電圧が与
えられる第３の演算増幅器とを備えて構成するようにし
たので、第１と第２の定電流源による定電流の比及び抵
抗比の設定によって出力増幅回路の異常時の異常部位の
検出を容易にすることができる。
回路の第１と第２の出力端子にそれぞれ非反転入力端子
が接続されると共に出力端子と反転入力端子が帰還抵抗
を介して接続された第１と第２の演算増幅器と、この第
１と第２の演算増幅器の出力端子にそれぞれ抵抗を介し
て反転入力端子と非反転入力端子が接続されると共に出
力端子と反転入力端子が帰還抵抗を介して接続され、か
つ非反転入力端子に抵抗分圧によるオフセット電圧が与
えられる第３の演算増幅器とを備えて構成するようにし
たので、第１と第２の定電流源による定電流の比及び抵
抗比の設定によって出力増幅回路の異常時の異常部位の
検出を容易にすることができる。
【図１】 この発明の一実施例に係る半導体加速度検出
装置の出力増幅回路部を示す回路図である。
装置の出力増幅回路部を示す回路図である。
【図２】 図１の出力増幅回路部が正常な場合の診断動
作を説明する各部電位変化図である。
作を説明する各部電位変化図である。
【図３】 図１の第１の演算増幅器５が異常な場合の診
断動作を説明する各部電位変化図である。
断動作を説明する各部電位変化図である。
【図４】 図１の第２の演算増幅器６が異常な場合の診
断動作を説明する各部電位変化図である。
断動作を説明する各部電位変化図である。
【図５】 図１の第１と第２の演算増幅器５と６がとも
に異常な場合の診断動作を説明する各部電位変化図であ
る。
に異常な場合の診断動作を説明する各部電位変化図であ
る。
【図６】 半導体加速度検出装置を示す断面構造図であ
る。
る。
【図７】 半導体加速度検出装置の従来の出力増幅回路
部を示す回路図である。
部を示す回路図である。
【図８】 図７の従来の半導体加速度検出装置の出力増
幅回路部が正常な場合の診断動作を説明する各部電位変
化図である。
幅回路部が正常な場合の診断動作を説明する各部電位変
化図である。
１〜４ ブリッジ回路を構成する歪ゲージ抵抗、５ 第
１の演算増幅器、６ 第２の演算増幅器、７ 第３の演
算増幅器、８〜１５ 抵抗、１６ 第１の定電流源、１
７ 第２の定電流源、１８ スイッチ。
１の演算増幅器、６ 第２の演算増幅器、７ 第３の演
算増幅器、８〜１５ 抵抗、１６ 第１の定電流源、１
７ 第２の定電流源、１８ スイッチ。
フロントページの続き (56)参考文献 特開 平５−107268（ＪＰ，Ａ) 特開 平６−229778（ＪＰ，Ａ) 特開 平５−249141（ＪＰ，Ａ) 特開 平８−211098（ＪＰ，Ａ) 実開 平５−4025（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01P 15/12 G01P 21/00 G01L 9/04
Claims (2)
- 【請求項１】 半導体基板に半導体のピエゾ抵抗効果を
利用した歪ゲージ抵抗を形成し、加速度検出時にその弾
性変化に伴って発生する抵抗値変化を電気信号として出
力する半導体加速度検出装置において、上記歪ゲージ抵
抗のブリッジ回路と、上記ブリッジ回路の第１と第２の
出力端子に入力端子が接続されて加速度に応じた出力を
得るための出力増幅回路と、上記ブリッジ回路の第１及
び第２の出力端子と接地との間にそれぞれスイッチを介
して設けられてスイッチの投入時に上記ブリッジ回路の
第１及び第２の出力端子から異なる定電流値を引き出す
ための第１と第２の定電流源とを備えたことを特徴とす
る半導体加速度検出装置。 - 【請求項２】 上記出力増幅回路は、上記ブリッジ回路
の第１と第２の出力端子にそれぞれ非反転入力端子が接
続されると共に出力端子と反転入力端子が帰還抵抗を介
して接続された第１と第２の演算増幅器と、この第１と
第２の演算増幅器の出力端子にそれぞれ抵抗を介して反
転入力端子と非反転入力端子が接続されると共に出力端
子と反転入力端子が帰還抵抗を介して接続され、かつ非
反転入力端子に抵抗分圧によるオフセット電圧が与えら
れる第３の演算増幅器とを備えたことを特徴とする請求
項１記載の半導体加速度検出装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32317194A JP3274034B2 (ja) | 1994-12-26 | 1994-12-26 | 半導体加速度検出装置 |
| US08/507,161 US5612488A (en) | 1994-12-26 | 1995-07-26 | Semiconductor acceleration detecting device |
| DE19532764A DE19532764C2 (de) | 1994-12-26 | 1995-09-05 | Halbleiterbeschleunigungserfassungseinrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32317194A JP3274034B2 (ja) | 1994-12-26 | 1994-12-26 | 半導体加速度検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08178951A JPH08178951A (ja) | 1996-07-12 |
| JP3274034B2 true JP3274034B2 (ja) | 2002-04-15 |
Family
ID=18151876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32317194A Expired - Fee Related JP3274034B2 (ja) | 1994-12-26 | 1994-12-26 | 半導体加速度検出装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5612488A (ja) |
| JP (1) | JP3274034B2 (ja) |
| DE (1) | DE19532764C2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5863902A (en) * | 1995-01-06 | 1999-01-26 | Sibia Neurosciences, Inc. | Methods of treating neurodegenerative disorders using protease inhibitors |
| EP0752593A3 (de) * | 1995-07-07 | 1998-01-07 | Siemens Aktiengesellschaft | Verfahren zur Früherkennung von Ausfällen bei Leistungshalbleitermodulen |
| IT1305490B1 (it) * | 1998-06-26 | 2001-05-09 | Braun Carex Spa B | Dispositivo perfezionato per la misura di precisione di grandezze emetodo di verifica di buon funzionamento del dispositivo |
| US20030162733A1 (en) * | 2000-11-27 | 2003-08-28 | Haynes Joel R. | Nucleic acid adjuvants |
| JP4515241B2 (ja) * | 2004-12-16 | 2010-07-28 | Ｏｋｉセミコンダクタ株式会社 | 出力増幅回路及びそれを用いたセンサ装置 |
| JP4749132B2 (ja) * | 2005-11-21 | 2011-08-17 | 富士通セミコンダクター株式会社 | センサ検出装置及びセンサ |
| JP5023917B2 (ja) * | 2007-09-21 | 2012-09-12 | 株式会社デンソー | センサ装置 |
| US9157822B2 (en) * | 2011-02-01 | 2015-10-13 | Kulite Semiconductor Products, Inc. | Electronic interface for LVDT-type pressure transducers using piezoresistive sensors |
| US9246486B2 (en) * | 2011-12-16 | 2016-01-26 | Apple Inc. | Electronic device with noise-cancelling force sensor |
| CN102928160A (zh) * | 2012-11-21 | 2013-02-13 | 昆山北极光电子科技有限公司 | 一种机械的动平衡测量方法 |
| EP3080627B1 (en) * | 2013-12-26 | 2020-10-14 | Allegro MicroSystems, LLC | Methods and apparatus for sensor diagnostics |
| CN105987691B (zh) * | 2015-03-16 | 2021-02-05 | 精工爱普生株式会社 | 电路装置、物理量检测装置、电子设备以及移动体 |
| US10527703B2 (en) | 2015-12-16 | 2020-01-07 | Allegro Microsystems, Llc | Circuits and techniques for performing self-test diagnostics in a magnetic field sensor |
| US20210247213A1 (en) * | 2020-02-11 | 2021-08-12 | Allegro Microsystems, Llc | Multi-channel quadrature signaling with current mode interface |
| CN113483754B (zh) * | 2021-07-06 | 2023-02-03 | 重庆多融科技有限公司 | 一种惯导***用加速度计信号处理***及处理方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0830716B2 (ja) * | 1990-11-30 | 1996-03-27 | 三菱電機株式会社 | 半導体加速度検出装置 |
| JP3019550B2 (ja) * | 1991-10-14 | 2000-03-13 | 日産自動車株式会社 | 半導体センサの自己診断回路 |
-
1994
- 1994-12-26 JP JP32317194A patent/JP3274034B2/ja not_active Expired - Fee Related
-
1995
- 1995-07-26 US US08/507,161 patent/US5612488A/en not_active Expired - Lifetime
- 1995-09-05 DE DE19532764A patent/DE19532764C2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5612488A (en) | 1997-03-18 |
| DE19532764A1 (de) | 1996-06-27 |
| JPH08178951A (ja) | 1996-07-12 |
| DE19532764C2 (de) | 1998-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3274034B2 (ja) | 半導体加速度検出装置 | |
| US5460044A (en) | Semiconductor acceleration detecting apparatus | |
| JP2002311045A (ja) | 加速度センサ | |
| JPH05107268A (ja) | 半導体センサの自己診断回路 | |
| US5415044A (en) | Semiconductor acceleration sensor including means for detecting weight detachment | |
| JPH0972805A (ja) | 半導体センサ | |
| JP3281217B2 (ja) | 半導体式加速度センサと該センサのセンサ素子の特性評価方法 | |
| JP3335516B2 (ja) | 半導体センサ | |
| JP4379993B2 (ja) | 圧力センサ | |
| JP4514432B2 (ja) | ホイートストーンブリッジ調整回路 | |
| US5343731A (en) | Semiconductor accelerometer | |
| JP4517490B2 (ja) | センサ装置 | |
| JPH0694744A (ja) | 半導体加速度検出装置 | |
| JPH08248060A (ja) | 半導体加速度検出装置 | |
| US5614673A (en) | Acceleration sensing device | |
| JP4352555B2 (ja) | 圧力センサ | |
| JPH0830716B2 (ja) | 半導体加速度検出装置 | |
| JPS61139758A (ja) | 半導体加速度センサ | |
| JPH02307064A (ja) | 半導体式加速度検出装置 | |
| JPH09196967A (ja) | 半導体力学量センサ | |
| JPS63132171A (ja) | 半導体式加速度検出装置 | |
| JPH0743381A (ja) | 半導体加速度センサの故障診断回路 | |
| JP2636404B2 (ja) | 半導体差圧測定装置 | |
| JPS63255664A (ja) | 半導体センサ増幅回路 | |
| JP2531854Y2 (ja) | 加速度センサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080201 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090201 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100201 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100201 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |