JP3272098B2 - 半導体装置用の整流コンタクト及びその形成方法 - Google Patents

半導体装置用の整流コンタクト及びその形成方法

Info

Publication number
JP3272098B2
JP3272098B2 JP09786593A JP9786593A JP3272098B2 JP 3272098 B2 JP3272098 B2 JP 3272098B2 JP 09786593 A JP09786593 A JP 09786593A JP 9786593 A JP9786593 A JP 9786593A JP 3272098 B2 JP3272098 B2 JP 3272098B2
Authority
JP
Japan
Prior art keywords
rectifying contact
semiconductor
forming
semiconductor device
diamond layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09786593A
Other languages
English (en)
Other versions
JPH0653527A (ja
Inventor
バスデフ・ベンカテサン
デイル・ジイ・トンプソン
カルヤンクマール・ダス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of JPH0653527A publication Critical patent/JPH0653527A/ja
Application granted granted Critical
Publication of JP3272098B2 publication Critical patent/JP3272098B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602Diamond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425Making electrodes
    • H01L21/0435Schottky electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、特に高温下で使用する
のに好適の半導体装置用の整流コンタクト及びその形成
方法に関し、特にダイヤモンド上にアモルファスシリコ
ンを合成して形成したダイヤモンド上のアモルファスシ
リコン整流コンタクトに関する。
【0002】
【従来の技術】ダイヤモンドは、従来使用されているシ
リコン(Si)、ゲルマニウム(Ge)又はガリウム砒
素(GaAs)より優れた半導体特性を有し、半導体装
置用の材料として好ましいものである。即ち、ダイヤモ
ンドは前述の従来の半導体用材料に比較して、エネルギ
ーバンドギャップが高く、絶縁破壊電圧及び飽和速度が
大きい。このようなダイヤモンドの特性によって、ダイ
ヤモンドを使用すると、従来のSi,Ge又はGaAs
を用いた半導体装置に比べて、遮断周波数及び最大動作
電圧が著しく増加する。
【0003】半導体材料としてのシリコンは、一般的に
200℃以上の温度では使用されない。また、GaAs
も300℃以上では一般に使用されない。このような温
度制限の理由の一部は、Si(室温で1.12eV)及
びGaAs(室温で1.42eV)のエネルギーバンド
ギャップが比較的小さいことによるものである。これに
対し、ダイヤモンドは室温で5.47eVという大きな
バンドギャップを有し、1400℃までの温度に対して
熱的に安定である。
【0004】ダイヤモンドは全ての固体の中で室温にお
ける熱伝導度が最も高く、広い温度領域で良好な熱伝導
度を示す。このようにダイヤモンドは高い熱伝導度を有
するので、集積回路からの放出熱を除去するために、特
に高集積回路の放熱基板として有効に利用される。更
に、、ダイヤモンドは比較的小さい中性子断面を有して
おり、放射性環境下での劣化が小さい。即ち、ダイヤモ
ンドは所謂耐放射性材料として有効である。
【0005】ダイヤモンドは半導体装置用材料として優
れた性質を有し、その合成及び高温耐放射性を高めた電
子装置としての利用に関心が集まっている。従って、ダ
イヤモンド基板上への整流コンタクト、即ちショットキ
ーコンタクトの形式は、ダイヤモンドを用いた装置の発
展に重要な役割を果たすものと考えられる。
【0006】
【発明が解決しようとする課題】ダイヤモンド層上に設
けた金(Au)又はタングステン(W)コンタクトは、
400℃までの温度で整流作用を有することが知られて
いる。しかしながら、これらの層のダイヤモンドに対す
る密着性は、特に高温で劣る場合が多い。その他の整流
コンタクトもよく知られている。例えば、米国特許第
4,982、243号(中幡ら)では単結晶ダイヤモン
ド基板、基板上にエピタキシャル成長させた単結晶ダイ
ヤモンド層、及びダイヤモンド層上に形成されたショッ
トキー電極層等のショットキーコンタクトが開示されて
いる。ショットキー電極は、0.05μm〜5μmの厚
さが望ましく、タングステン、モリブデン、ニオブ、タ
ンタル、アルミニウム、多結晶シリコン、ニッケル、
金、白金、タングステンカーバイド、タングステンシリ
サイド、モリブデンシリサイドを使用するのが望まし
い。更に、ショットキー電極層は、エピタキシャルダイ
ヤモンド層上に、真空蒸着、化学気相蒸着(CVD)又
はプラズマCVDによって形成することができる。この
ダイヤモンド層は、単結晶のダイヤモンド基板上にエピ
タキシャル成長されており、この表面は(100)結晶
面に対して10°以下の傾斜を有している。基板表面
は、ダイヤモンド基板の所望の均一性を得るため、研磨
されている。
【0007】従来の技術では、コンタクトの整流動作を
行える温度領域が比較的低温に限られている上、高温で
はダイヤモンドに対する金属コンタクトの密着性が劣
る。また、より低い逆方向漏洩電流及び高い破壊電圧を
有するというように、特性が優れた装置の開発が要望さ
れている。
【0008】本発明はかかる問題点に鑑みてなされたも
のであって、高温下で安定した整流コンタクトを示す半
導体装置用の整流コンタクト及びその形成方法を提供す
ることを目的とする。
【0009】
【課題を解決するための手段】本発明に係る半導体装置
用の整流コンタクトは、半導体ダイヤモンド層と、この
半導体ダイヤモンド層上に形成されて前記半導体ダイヤ
モンド層と整流コンタクトを形成するドープされたアモ
ルファスシリコン層とを有することを特徴とする。
【0010】即ち、本発明の特徴は、半導体ダイヤモン
ド層上にドープしたアモルファスシリコン層を形成して
整流コンタクトを設けることにあり、これにより本発明
の目的が達成される。半導体ダイヤモンド層は、天然の
IIb単結晶ダイヤモンドによっても得られるし、従来
の化学気相蒸着(CVD)によって支持基板上に多結晶
ダイヤモンド層を形成し、ドーピングすることによって
も得られる。本発明の好適実施例においては、半導体ダ
イヤモンド層は、従来のCVD法によってシリコン等の
基板上にボロンドープ多結晶層を形成することによって
得られる。多結晶ダイヤモンド整流コンタクトは、適当
な単結晶ダイヤモンドを用いた整流コンタクトより安価
である。
【0011】半導体多結晶ダイヤモンド用ドーパントと
しては、ボロンが好ましい。多結晶ダイヤモンド層又は
天然ダイヤモンドは、1018原子/cm3以下の濃度が
望ましく、1016〜1017原子/cm3の範囲が更に望
ましい。ダイヤモンド層を高ドープすると、アモルファ
スシリコン層は本発明の整流コンタクトとしてではな
く、高ドープダイヤモンド層とのオーミックコンタクト
として機能する。ダイヤモンド上のアモルファスシリコ
ン又はその他のタイプのシリコンを用いたオーミックコ
ンタクトは石井らによって開示されている(米国特許第
5,075,757号:発明の名称「半導体ダイヤモン
ドのオーミックコンタクト電極」)。
【0012】本発明のドーピングしたアモルファスシリ
コン層は、p型又はn型のドーパントによって約1019
原子/cm3以上の濃度で高ドープすることが望まし
い。アモルファスシリコン層用のp型ドーパントは、例
えばボロン及びアルミニウム等のIIIb族の元素から
選択されたものが好ましい。また、n型のドーパント
は、例えば砒素、リン及びアンチモン等のVa族から選
択されたものであることが望ましい。
【0013】半導体材料としてのシリコンの動作は、一
般に、比較的エネルギーバンドギャップが低いため、約
200℃以下に限られているが、本発明に係る整流コン
タクトにおいては、アモルファスシリコン層は半導体と
してよりもむしろ導体として機能するものである。従っ
て、ダイヤモンド上のアモルファスシリコン層は、約4
00℃までの比較的高い温度領域で動作することができ
る。
【0014】本発明のその他の利点は、アモルファスシ
リコン層内に存在する別のドーパント原子がその後の熱
処理段階で活性化され、整流コンタクトの順抵抗が減少
することである。熱処理は、約400℃〜550℃の温
度で、約0.5時間〜1時間行う。
【0015】本発明に係る整流コンタクトは、ダイオー
ド又は電界効果トランジスタのゲートコンタクト等の多
くの半導体装置及び少なくとも約400℃までの高温で
も安定した整流コンタクトが要求されるその他の装置に
も適用することができる。本発明に係る整流コンタクト
は、従来のある種の金属コンタクトとは異なって、アモ
ルファスシリコン層と半導体ダイヤモンド層との間の機
械的密着性が優れている。また、アモルファスシリコン
層を含む整流コンタクトは、逆方向漏洩電流が小さく、
破壊電圧が高い。
【0016】
【実施例】次に、本発明の実施例について、添付の図面
を参照して、更に詳細に説明する。なお、本発明の実施
態様としては多くの変形が考えられ、本発明はここで開
示した実施例に限定されるものではない。本願出願人
は、本発明の開示内容が十分かつ完全となり、当該技術
分野の専門家に発明の範囲を充分伝達できる程度の実施
例を提示する。同一の構成要素は同一の符号で示す。な
お、図中、層及び領域の厚さは、明確化のために誇張し
て示す。
【0017】図1の断面図に示すように、本発明に係る
整流コンタクトは参照符号5で示す。整流コンタクト5
は、半導体ダイヤモンド層6及びこの半導体ダイヤモン
ド層6上に形成した高ドープアモルファスシリコン層7
を有する。ドーピングしたアモルファスシリコン層7
は、半導体ダイヤモンド層6と整流コンタクトを構成す
る。本発明に係る整流コンタクト5は、ダイオード又は
電界効果トランジスター用のゲートコンタクトのような
多くの半導体装置、特に高温度領域での安定動作を必要
とするような装置に適用することができる。
【0018】半導体ダイヤモンド層6は、天然のIIb
単結晶ダイヤモンドを使用してもよいが、従来のCVD
法によって形成したボロンドープ単結晶ダイヤモンド又
は多結晶ダイヤモンド層でもよい。図2に示すように、
本発明に係る整流コンタクト5´では、シリコン基板等
の基板8´の上にボロンドープ多結晶ダイヤモンド層6
´が従来のCVD技術によって形成されている。また、
この整流コンタクト5´においては、多結晶ダイヤモン
ド層6´の上にドープしたアモルファスシリコン層7´
が形成されている。この多結晶ダイヤモンド層6´は、
単結晶ダイヤモンドより安価である。
【0019】図1、2の本発明の2つの実施例では、ド
ープしたアモルファスシリコン層7,7´は1つ又はそ
れ以上の高ドープシリコンターゲット(図示せず)をス
パッタリングすることにより形成するのが望ましい。ア
モルファスシリコン層7,7´用のp型ドーパントは、
ボロン(B)又はアルミニウム(Al)等のIIIb族
元素から選択することが望ましい。n型ドーパントは砒
素(As)、リン(P)及びアンチモン(Sb)等Va
族の元素から選択することが望ましい。
【0020】また、本発明によればp型又はn型のドー
パントの濃度は、コンタクト5及び5´のいずれも良好
な整流動作を得るためには、1019原子/cm3以上で
あることが望ましい。このようなドープ濃度は、市販の
ドープしたシリコンターゲットを用い、スパッタリング
によって容易に達成できる。
【0021】本発明の好適実施例に係る整流コンタクト
5及び5´において、天然ダイヤモンド層6又はドープ
多結晶ダイヤモンド層の6´のいずれもドーパント原子
濃度は約1019原子/cm3以下が望ましく、特に約1
16〜1017原子/cm3の範囲にあることが望まし
い。高ドープダイヤモンド層は、本発明に係る整流コン
タクトとしてではなく、むしろオーミックコンタクトと
して機能する。米国特許第5,075、757号(石井
氏ら)にて開示された「半導体ダイヤモンドのオーミッ
クコンタクト電極」においては、多結晶シリコン及び微
結晶ダイヤモンド相を含んだアモルファスシリコンを用
いて形成されたオーミックコンタクトが開示されてい
る。
【0022】本発明は別の観点から、コンタクトの順方
向抵抗を低減するため、整流コンタクト5及び5´を所
定温度で所定時間加熱することが有利である。特に、ア
モルファスシリコン層7及び7´内の他のドーパント原
子をさらに活性化し、それによってコンタクトの抵抗を
低減するため、コンタクト5及び5´を400℃〜55
0℃の温度領域で約1時間加熱するのがよい。
【0023】本願出願人は、本発明以外の知見を含め
て、整流コンタクト5及び5´のダイヤモンド層6及び
6´における電流の流れは、空間電荷制限電流によると
考える。絶縁体及び広いバンドギャップを持った半導体
における空間電荷制限電流については、例えば、ランパ
ート及びマーク「固体における電流注入(アカデミック
・プレス、ニューヨーク、1970年、第18〜24
頁)」等の技術文献に詳細に説明されている。
【0024】一般的に、絶縁体及び広いバンドギャップ
を有するダイヤモンドのような半導体においては、電流
の急上昇は深部の半導体トラップが全て充たされた場合
に起きる。電流の急上昇が起きる電圧、即ちトラップが
充たされる限界(VTFL)は下記数式1により与えられ
る。
【0025】
【数1】VTFL=(qnco2)/(εrεo) 但し、nto:整流コンタクトの活性領域におけるトラッ
プの電子占有度、L:活性領域の厚さ、q:電子電気
量、εr:誘電率、εo :自由空間の誘電率。
【0026】活性領域における有効キャリア濃度P
oは、下記数式2により与えられる。
【0027】
【数2】 (J(2VTFL))/(J(VTFL))=(nto)/(Po) 但し、J:電流密度。
【0028】有効キャリア濃度により準フェルミ準位の
位置が決る。深部のフェルミ準位の位置は準フェルミ準
位のkT以内にあると考えられる。VTFLの推定値、
0.13V及び0.22Vから未占有状態の濃度n
tOは、前記数式1から夫々、5.7×1014cm-3及び
9.7×1014cm-3と算定された。深部濃度の計算で
は、1KHzにおけるゼロ・バイアス・キャパシタンス
は36PF、コンタクトの活性領域の厚さは2.63×
10-5cm、面積は1.96×10-3cm2として算出
した。前記数式2を用いて求めた有効キャリア濃度Po
は3×1013cm-3(VTFL=0.13V)及び5.8
×1012cm-3(VTFL=0.22V)であった。深部
がフェルミ準位状態にある位置はPoによって決定され
る準フェルミ準位である。これらの準位は価電子帯を超
え、0.54eV(VTFL=0.13V)及び0.59
eV(VTFL=0.22V)と算出された。実際、ntO
は、計算で求めた準フェルミニ準位にほぼ位置している
占有状態の濃度である。
【0029】ダイヤモンドにおける空間電荷制限電流に
ついては多くの報告があり、深部フェルミ準位状態に関
連するパラメーターも多くの著者によって引用されてい
る。例えば、「アショックら:Appl. Phys. Lett. 50,
p.763, (1987)」、「アルビンら:IEEE Electoron. De
v. Lett. 11, p.159, (1990)」、「奥村ら:Appl. Phy
s. Lett. 57, p.1907, (1991)」、「モートら:Appl. P
hys, Lett. 59, p.455,(1991)」、「武藤ら:Appl. Phy
s. Lett. 59, p.843, (1991)」、「ゴメツ−ヤネツら:
J. Appl. Phys. 71, p.2303, (1991)」等がある。
【0030】ダイヤモンド薄膜についての光電子放射の
研究から、深部フェルミ準位状態において2つのタイプ
の高密度の存在が報告されている(奥村ら、Appl. Phy
s. Lett. 57, p.1907, (1991))。
【0031】第1の状態は、電子が充満し、価電子帯を
超えて約0.5eVに達するイオン化アクセプター状態
である。第2の状態は、充満状態よりもさらに0.5〜
1.0eVに達する非イオン化アクセプター状態であ
る。多結晶ダイヤモンド膜において、価電子帯を超える
0.6〜0.8eVのエネルギー範囲で局部的状態が存
在することが報告されている(モルトら、Appl. Phys.
Lett. 59, p.455, (1991))。武藤らはドープしないダ
イヤモンド膜において、価電子帯以上の0.93eVで
深部トラップを報告している(武藤ら、Appl. Phys. Le
tt. 59, p.843, (1991))。
【0032】次に、本実施例の整流コンタクトを形成
し、その特性を評価した結果について説明する。しか
し、以下に述べる実施例は、本発明を説明するためであ
り、それによって本発明を限定するものでない。
【0033】実施例 天然IIb半導体ダイヤモンド基板を研磨し、研磨後表
面に残ったグラファイト層を完全に除去した。約200
℃に加熱したCrO3+H2SO4溶液を用いて洗浄し、
ダイヤモンド単結晶基板表面のグラファイトを完全に除
去した。次いで、これらの試料を王水(3HCL+HN
3)及び標準RCA溶液で洗浄した。RCA溶液は(1)
2O:NH4OH:H2O(1:1:5)及び(2)H
22:HCL:H2O(1:1:5)であり、75℃〜
80℃の温度で(1)及び(2)により順次洗浄した。その間
に脱イオン水ですすいだ(カーンら、RCA Review Vol.
31,p.187, (1970))。試料から残留水分を除去するた
め、120℃で20分間脱水乾燥を行った。
【0034】天然IIbダイヤモンド試料上に、スパッ
タリングによりB−ドープ及びAs−ドープアモルファ
スシリコンコンタクトを約2000Åの厚さに形成し
た。スパッタリングガスとしてアルゴンを用い、低抵抗
ターゲットのR.F.スパッタリングによりアモルファ
スシリコン層を合成した。B−ドープシリコン及びAs
−ドープシリコンの合成は、ターゲットとして高B−ド
ープシリコン(100)及び高As−ドープシリコン
(100)を用いて行った。電界区域から100μmの
円形活性ダイオード領域を確保するため、フォトレジス
ト・リスト・オフにより広さ100μmの円形部分を設
定した。電流−電圧の測定は、室温から約400℃の温
度領域で行った。
【0035】このように蒸着したB−ドープ及びAs−
ドープアモルファスシリコン層の電気抵抗を測定したと
ころ、夫々224±12及び326±53Ω・cmであ
った。二次イオン質量分光分析(SIMS)によって測
定したところ、スパッタリングしたAs−ドープアモル
ファスシリコン層のAs原子濃度は約2×1019原子/
cm3であった。このAs濃度はスパッタリングしたア
モルファスシリコン層全体にわたって、均一に分布して
いた。また、スパッタリングしたB−ドープアモルファ
スシリコン層のSIMS分析で、層全体にわたり、約8
×1019原子/cm3で均一な濃度分布が認められた。
【0036】図3及び図4は、グラフに示したように約
25℃及び400℃におけるB−ドープアモルファスシ
リコン層及びAs−ドープアモルファスシリコン層の電
流−電圧特性を測定した結果を示すグラフ図である。
【0037】B−ドープアモルファスシリコンコンタク
トにおける逆方向漏洩電流は25℃で0.1pA、40
0℃で72pAであった。As−ドープアモルファスシ
リコンコンタクトにおける逆方向漏洩電流は、夫々25
℃で0.2pA、397℃で132pAであった。
【0038】スパッタリングしたアモルファスシリコン
における電流−電圧特性を測定した結果、優れた整流作
用があることが認められた。B−ドープ及びAs−ドー
プコンタクトにおける逆方向漏洩電流密度は、400℃
で9×10-7A/cm2、20℃で2×10-6A/cm2
であった。ダイヤモンド上のAs−ドープ及びB−ドー
プアモルファスシリコンコンタクトで空間電荷制限電流
の伝導が起こったものと考えられる。
【0039】
【発明の効果】本発明によれば、ダイヤモンド上に合成
したアモルファスシリコン整流コンタクトは高温下で安
定した整流コンタクトを示すので、高温下で特性が優れ
た整流コンタクトを低コストで得ることができる。
【図面の簡単な説明】
【図1】本発明の実施例に係る整流コンタクトを示す断
面図である。
【図2】本発明の他の実施例に係る整流コンタクトを示
す断面図である。
【図3】本発明に係るボロンドープアモルファスシリコ
ン層を含む整流コンタクトの約25℃及び約400℃の
温度における電流−電圧特性を示すグラフ図である。
【図4】本発明に係る砒素ドープアモルファスシリコン
層を含む整流コンタクトの約25℃及び約400℃の温
度における電流−電圧特性を示すグラフ図である。
【符号の説明】
5,5´;整流コンタクト 6;半導体ダイヤモンド層 6´;ボロンドープ多結晶ダイヤモンド層 7,7´;ドープしたアモルファスシリコン層 8´;基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 カルヤンクマール・ダス アメリカ合衆国,ノースカロライナ州 27607,ローリ,デルウッド・ドライブ, 1540 (58)調査した分野(Int.Cl.7,DB名) H01L 29/861 H01L 29/48

Claims (17)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体装置用の整流コンタクトにおい
    て、半導体ダイヤモンド層と、この半導体ダイヤモンド
    層上に形成されて前記半導体ダイヤモンド層と整流コン
    タクトを形成するドープされたアモルファスシリコン層
    とを有することを特徴とする半導体装置用の整流コンタ
    クト。
  2. 【請求項2】 前記半導体ダイヤモンド層が、約1018
    原子/cm3以下のドーパント濃度を有し、前記ドーピ
    ングされたアモルファスシリコン層と整流コンタクトを
    形成することを特徴とする請求項1に記載の半導体装置
    用の整流コンタクト。
  3. 【請求項3】 前記半導体ダイヤモンド層が約1016
    1017原子/cm3の範囲のドーパント濃度を有し、前
    記ドーピングされたアモルファスシリコン層と整流コン
    タクトを形成することを特徴とする請求項1に記載の半
    導体装置用の整流コンタクト。
  4. 【請求項4】 前記ドーピングされたアモルファスシリ
    コン層が約1019原子/cm3以上のドーパント濃度で
    p型ドーパントを含むことを特徴とする請求項1に記載
    の半導体装置用の整流コンタクト。
  5. 【請求項5】 前記p型ドーパントがIIIb族のいず
    れかの元素であることを特徴とする請求項に記載の半
    導体装置用の整流コンタクト。
  6. 【請求項6】 前記ドーピングされたアモルファスシリ
    コン層が約1019原子/cm3以上のドーパント濃度で
    n型ドーパントを含むことを特徴とする請求項1に記載
    の半導体装置用の整流コンタクト。
  7. 【請求項7】 前記n型ドーパントがVa族のいずれか
    の元素であることを特徴とする請求項6に記載の半導体
    装置用の整流コンタクト。
  8. 【請求項8】 前記半導体ダイヤモンド層が単結晶ダイ
    ヤモンドからなることを特徴とする請求項1に記載の半
    導体装置用の整流コンタクト。
  9. 【請求項9】 前記単結晶ダイヤモンド層が天然のII
    bダイヤモンドであることを特徴とする請求項8に記載
    の半導体装置用の整流コンタクト。
  10. 【請求項10】 前記半導体ダイヤモンド層は、多結晶
    半導体ダイヤモンド層であることを特徴とする請求項1
    に記載の半導体装置用の整流コンタクト。
  11. 【請求項11】 半導体装置用の整流コンタクトの形成
    方法において、基板を用意する工程と、この基板上に多
    結晶半導体ダイヤモンド層を形成する工程と、前記多結
    晶半導体ダイヤモンド層の所定の領域にドーピングした
    アモルファスシリコン層を形成する工程とを有すること
    を特徴とする半導体装置用の整流コンタクトの形成方
    法。
  12. 【請求項12】 半導体装置用の整流コンタクトを形成
    する方法において、半導体ダイヤモンド層を形成する工
    程と、前記半導体ダイヤモンド層の所定の領域にドーピ
    ングしたアモルファスシリコン層を形成する工程とを有
    することを特徴とする半導体装置用の整流コンタクトの
    形成方法。
  13. 【請求項13】 前記多結晶半導体ダイヤモンド層を形
    成する工程において、約1018原子/cm以下のド
    ーパント濃度を有する多結晶半導体ダイヤモンド層を形
    成することを特徴とする請求項11に記載の半導体装置
    用の整流コンタクトの形成方法。
  14. 【請求項14】 前記多結晶半導体ダイヤモンド層を形
    成する工程において、約1016〜1017原子/cm
    の範囲のドーパント濃度を有する多結晶半導体ダイヤ
    モンド層を形成することを特徴とする請求項11に記載
    の半導体装置用の整流コンタクトの形成方法。
  15. 【請求項15】 前記ドーピングしたアモルファスシリ
    コン層を形成する工程において、少なくとも1個のター
    ゲットから多結晶半導体ダイヤモンド層上にドーピング
    したシリコンをスパッタリングすることを特徴とする請
    求項11に記載の半導体装置用の整流コンタクトの形成
    方法。
  16. 【請求項16】 形成した整流コンタクトを加熱して、
    アモルファスシリコン層の別のドーパント原子を活性化
    させ、整流コンタクトの順方向抵抗を低減する工程を有
    することを特徴とする請求項11又は12に記載の半導
    体装置用の整流コンタクトの形成方法。
  17. 【請求項17】 前記整流コンタクトの加熱工程は、約
    400℃〜550℃の温度で、約0.5時間〜1時間に
    わたり、前記整流コンタクトを加熱することを特徴とす
    る請求項16に記載の半導体装置用の整流コンタクトの
    形成方法。
JP09786593A 1992-04-27 1993-04-23 半導体装置用の整流コンタクト及びその形成方法 Expired - Fee Related JP3272098B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/874,637 US5371382A (en) 1992-04-27 1992-04-27 Amorphous silicon rectifying contact on diamond and method for making same
US07/874,637 1992-04-27

Publications (2)

Publication Number Publication Date
JPH0653527A JPH0653527A (ja) 1994-02-25
JP3272098B2 true JP3272098B2 (ja) 2002-04-08

Family

ID=25364221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09786593A Expired - Fee Related JP3272098B2 (ja) 1992-04-27 1993-04-23 半導体装置用の整流コンタクト及びその形成方法

Country Status (4)

Country Link
US (1) US5371382A (ja)
JP (1) JP3272098B2 (ja)
DE (1) DE4313625C2 (ja)
GB (1) GB2266807B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646474A (en) * 1995-03-27 1997-07-08 Wayne State University Boron nitride cold cathode
US6388366B1 (en) 1995-05-08 2002-05-14 Wayne State University Carbon nitride cold cathode
JP3036404B2 (ja) 1995-05-25 2000-04-24 株式会社村田製作所 半導体装置とその製造方法
US5773920A (en) * 1995-07-03 1998-06-30 The United States Of America As Represented By The Secretary Of The Navy Graded electron affinity semiconductor field emitter
DE19811046C2 (de) * 1997-05-13 2002-12-05 Erhard Kohn Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelementes
DE19837944A1 (de) * 1998-08-21 2000-02-24 Asea Brown Boveri Verfahren zur Fertigung eines Halbleiterbauelements
US6830965B1 (en) * 2000-10-25 2004-12-14 Sharp Laboratories Of America, Inc. Semiconductor device and a method of creating the same utilizing metal induced crystallization while suppressing partial solid phase crystallization
US7183575B2 (en) * 2002-02-19 2007-02-27 Nissan Motor Co., Ltd. High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode
US7402835B2 (en) * 2002-07-18 2008-07-22 Chevron U.S.A. Inc. Heteroatom-containing diamondoid transistors
US7224532B2 (en) * 2002-12-06 2007-05-29 Chevron U.S.A. Inc. Optical uses diamondoid-containing materials
US20050019955A1 (en) * 2003-07-23 2005-01-27 Dahl Jeremy E. Luminescent heterodiamondoids as biological labels
JP4123496B2 (ja) * 2004-11-25 2008-07-23 独立行政法人物質・材料研究機構 ダイヤモンド紫外光センサー
JP5019305B2 (ja) * 2005-08-29 2012-09-05 独立行政法人物質・材料研究機構 ダイヤモンド紫外線センサー
US10584412B2 (en) 2016-03-08 2020-03-10 Ii-Vi Delaware, Inc. Substrate comprising a layer of silicon and a layer of diamond having an optically finished (or a dense) silicon-diamond interface

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2616272B1 (fr) * 1987-06-02 1990-10-26 Thomson Csf Dispositif en materiaux semiconducteurs realise sur un substrat de parametre de maille different, application a un laser et procede de realisation
JP2671259B2 (ja) * 1988-03-28 1997-10-29 住友電気工業株式会社 ショットキー接合半導体装置
JPH0358480A (ja) * 1989-07-26 1991-03-13 Sumitomo Electric Ind Ltd 半導体ダイヤモンドのオーミツク接続電極
JP2961812B2 (ja) * 1990-05-17 1999-10-12 住友電気工業株式会社 半導体装置
US5202571A (en) * 1990-07-06 1993-04-13 Canon Kabushiki Kaisha Electron emitting device with diamond
US5155559A (en) * 1991-07-25 1992-10-13 North Carolina State University High temperature refractory silicide rectifying contact

Also Published As

Publication number Publication date
GB9307758D0 (en) 1993-06-02
DE4313625C2 (de) 1998-10-08
JPH0653527A (ja) 1994-02-25
DE4313625A1 (de) 1993-10-28
US5371382A (en) 1994-12-06
GB2266807B (en) 1996-03-13
GB2266807A (en) 1993-11-10

Similar Documents

Publication Publication Date Title
US5442200A (en) Low resistance, stable ohmic contacts to silcon carbide, and method of making the same
JP3272098B2 (ja) 半導体装置用の整流コンタクト及びその形成方法
JP2671259B2 (ja) ショットキー接合半導体装置
JP3012331B2 (ja) 白金と炭化ケイ素との間のオーム接点構造体
Geis Diamond transistor performance and fabrication
Fontaine et al. Boron implantation/in situ annealing procedure for optimal p‐type properties of diamond
US5030580A (en) Method for producing a silicon carbide semiconductor device
Ibrahim et al. ZnO/Si solar cell fabricated by spray pyrolysis technique
JP2836790B2 (ja) ダイヤモンド薄膜へのオーミック電極形成方法
Arizumi et al. Transport properties of metal-silicon Schottky barriers
US5384470A (en) High temperature rectifying contact including polycrystalline diamond and method for making same
Van Gurp Cobalt silicide layers on Si. II. Schottky barrier height and contact resistivity
Magafas et al. Electrical properties of a-SiC/c-Si (p) heterojunctions
US5502003A (en) Silicon carbide electronic device manufacturing method
US5285089A (en) Diamond and silicon carbide heterojunction bipolar transistor
Dimitriadis Electrical properties of β‐FeSi2/Si heterojunctions
US5371378A (en) Diamond metal base/permeable base transistor and method of making same
Vescan et al. IV characteristics of epitaxial Schottky Au barrier diode on p+ diamond substrate
JP2000133819A (ja) 炭化けい素ショットキーバリアダイオードおよびその製造方法
Venkatesan et al. Ohmic contacts on diamond by B ion implantation and Ti-Au metallization
Parlak et al. Growth and characterization of polycrystalline InSe thin films
US5382808A (en) Metal boride ohmic contact on diamond and method for making same
Shannon Shallow implanted layers in advanced silicon devices
US20140327017A1 (en) Silicon carbide barrier diode
Schmid et al. Temperature behavior of specific contact resistance and resistivity on nitrogen implanted 6H-SiC with titanium silicide ohmic contacts

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080125

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090125

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100125

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120125

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130125

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees