JP3266697B2 - 電源装置 - Google Patents
電源装置Info
- Publication number
- JP3266697B2 JP3266697B2 JP13965893A JP13965893A JP3266697B2 JP 3266697 B2 JP3266697 B2 JP 3266697B2 JP 13965893 A JP13965893 A JP 13965893A JP 13965893 A JP13965893 A JP 13965893A JP 3266697 B2 JP3266697 B2 JP 3266697B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- power supply
- switching
- switching element
- supply device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Ac-Ac Conversion (AREA)
- Inverter Devices (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
Description
コンバータ部で行うと共に、コンバータ部から供給され
る直流電力を交流電力にインバータ部で変換し、インバ
ータ部の出力に接続されたコンデンサの両端電圧を電源
として負荷回路に供給する電源装置に関するものであ
る。
れる電力を負荷回路に必要な電力に変換して供給するも
のがある。この種の従来の電源装置を図25に示す。こ
の電源装置では、直流電源VS の電圧をフライバックタ
イプのコンバータ部1で直流電圧の変換を行い、その電
圧変換して得られた直流電力をインバータ部2で交流電
力に変換し、インバータ部2の出力に接続されたコンデ
ンサC1 の両端電圧を電源として負荷回路3に供給する
ようになっている。
にトランスT1 の1次巻線L1 とスイッチング素子Q0
との直列回路を接続し、スイッチング素子Q0 のオン,
オフによりトランスT1 の2次巻線L2 に誘起される電
力を、整流用ダイオードD1を介してインバータ部2に
供給する。ここで、上記コンバータ部1はフライバック
タイプであるので、2次巻線はトランスT1 の1次巻線
L1 と逆極性で巻装してあり、スイッチング素子Q0 の
オン時にトランスT1 に蓄積されたエネルギにより、ス
イッチング素子Q0 のオフ時に2次巻線L2 に誘起され
る電圧をインバータ部2に印加するようになっている。
成のもので、トランスT1 の2次巻線L2 と整流用ダイ
オードD1 との直列回路の両端に、スイッチング素子Q
1 ,Q2 及びスイッチング素子Q3 ,Q4 の直列回路を
並列接続し、スイッチング素子Q1 ,Q2 とスイッチン
グ素子Q3 ,Q4 の夫々の接続点間にコンデンサC1を
接続し、コンデンサC1 の両端に負荷回路3を並列接続
してある。
のスイッチング素子Q1 ,Q4 及びスイッチング素子Q
2 ,Q3 を組とし、各組毎に交互にオン,オフし、スイ
ッチング素子Q1 ,Q4 のオン時とスイッチング素子Q
2 ,Q3 のオン時とで、異なる方向の電流をコンデンサ
C1 に流し、コンデンサC1 の両端電圧を負荷回路3に
電源として供給するようにしてある。
1 〜Q4 のスイッチング周波数よりも高いスイッチング
周波数でスイッチング素子Q0 がスイッチング制御され
る。つまりは、スイッチング素子Q0 を高周波的に動作
させ、スイッチング素子Q1〜Q4 を低周波的に動作さ
せる。そして、スイッチング素子Q0 をPWM制御ある
いは周波数制御することによりインバータ部2に供給さ
れる電力を調整し、負荷回路3に供給する電力を所望の
値に調整するようにしてある。
例(実施例1)とほぼ同じであるので、詳細な動作説明
は省略する。直流電力を交流電力に変換して負荷回路に
供給する電源装置で別構成のものを図26に示す。この
電源装置は、特開平4−281369号公報に示された
ものであり、直流電源VS の両端にスイッチング素子Q
0 を介してインダクタンス素子L1 ,L2 を接続し、イ
ンダクタンスL1 ,L2 の直列回路の両端にダイオード
D1 ,D2 を介してスイッチング素子Q1 ,Q2 を接続
し、インダクタンス素子L1 ,L2 の接続点とスイッチ
ング素子Q1 ,Q2 の接続点との間にコンデンサC1 と
負荷としての放電灯LPとの並列回路を接続してある。
なお、上記電源装置では、インダクタンス素子L1 ,L
2 として中間タップを有するチョークコイルを用いて構
成してある。
Q2 を低周波的にオン,オフし、スイッチング素子Q0
を高周波的にオン,オフする。いま、スイッチング素子
Q1がオンのときに、スイッチング素子Q0 がオンする
と、直流電源VS 、スイッチング素子Q0 、インダクタ
ンス素子L1 ,L2 、直流電源VS の経路で電流が流れ
る。その後、スイッチング素子Q0 がオフすると、イン
ダクタンス素子L1 に蓄積されたエネルギにより、イン
ダクタンス素子L1 、コンデンサC1 、スイッチング素
子Q1 、ダイオードD1 、インダクタンス素子L1 の経
路で電流が流れる。この動作がスイッチング素子Q1 の
オン期間に繰り返される。
は、スイッチング素子Q0 のオン時に、インダクタンス
L2 に蓄積されたエネルギで、スイッチング素子Q0 の
オフ時に、インダクタンスL2 、ダイオードD2 、スイ
ッチング素子Q2 、コンデンサC1 、インダクタンス素
子L2 の経路で、スイッチング素子Q1 のオン時とは逆
方向の電流が流される動作が繰り返される。これによ
り、コンデンサC1 の平滑作用により両端に矩形波電圧
が発生し、この矩形波電圧が放電灯LPに電源として供
給される。
のコンバータ部1のスイッチング素子Q0 としてはFE
Tを用いてあり、FETは逆並列に接続される形の寄生
ダイオードを備えている。上記スイッチング素子Q0 と
して用いられたFETでは、トランスT1 の1次巻線L
1 に逆起電圧が誘起されたとき、寄生ダイオードを介し
て直流電源VS に回生電流を流すことにより、逆電圧印
加による破壊が防止されている。ここで、スイッチング
素子Q0 としては、トランジスタやIGBT(insulate
d-gate bipolar transistor ,別名バイポーラ形MOS
FETとも呼ばれる) などの他のスイッチング素子を用
いる場合もあるが、この場合においても逆電圧印加によ
る破壊を防止するために、スイッチング素子と逆並列に
ダイオードが接続される。
Q3 ,Q2 のオンの状態からスイッチング素子Q1 ,Q
4 のオンに切り換わる時点を考える。スイッチング素子
Q3,Q2 のオン時には、コンデンサC1 は図示状態の
極性で充電されている。この状態で、スイッチング素子
Q1 ,Q4 がオンとなると、上記コンデンサC1 の充電
電荷を電源として、コンデンサC1 、スイッチング素子
Q4 、トランスT1 の2次巻線L2 、ダイオードD1 、
トランジスタQ1 、コンデンサC1 の図中のイで示す経
路で電流が流れる。また、このとき、トランスT1 の2
次巻線L2 に流れる電流による電圧がトランスT1 の1
次巻線L1 に誘起され、1次巻線L1 、直流電源VS 、
スイッチング素子Q0 の上記寄生ダイオード、1次巻線
L1 の図中のロで示す経路で電流が流れる。
となるインピーダンス要素が存在しないため、上記電流
は過大で急峻なものとなる。なお、この電流はインバー
タ部2の電流極性が反転する毎に流れる。ここで、上記
電流値は、インバータ部2の電流極性が反転するときの
コンデンサC1 の両端電圧と、直流電源VS の電圧との
関係により決まる。このため、スイッチング素子Q0 〜
Q4 として電流容量の大きなものが必要になり、形状が
大型化し、コストが高くなる傾向がある。また、上記急
峻な電流によりノイズを発生するという問題もあった。
ライバックタイプのコンバータ部1を用いた場合を説明
したが、フォワードタイプあるいはチョッパタイプのも
のを用いることもあり、このようなフォワードタイプあ
るいはチョッパタイプのコンバータ部1を用いた場合に
も、上述の場合とほぼ同様に、インバータ部2の出力極
性が反転されるとき(以下、この状態を極性反転と呼
ぶ)に、スイッチング素子Q0 〜Q4 に過大な電流が流
れる。
反転時におけるコンデンサC1 の充電電荷により、図2
5の電源装置の場合と同様に、スイッチング素子Q0 〜
Q2に過大な電流が流れる。例えば、スイッチング素子
Q2 がオンの状態からスイッチング素子Q1 がオンする
状態に切り換わるときには、図26に図示する極性にコ
ンデンサC1 が充電されており、その充電電荷によりス
イッチング素子Q1 のオン時に、図中の矢印イ,ロで示
す経路で過大な電流が流れる。
あり、その目的とするところは、インバータ部の電流極
性の反転時に急峻な電流が流れることを防止することが
できる電源装置を提供することにある。
記目的を達成するために、直流電源と、直流電源の電圧
変換を行うコンバータ部と、コンバータ部から供給され
る直流電力を交流電力に変換する複数のスイッチング素
子を有するインバータ部と、インバータ部の出力に接続
されたコンデンサと、該コンデンサと並列接続されコン
デンサの両端電圧が電源として供給される負荷回路と、
インバータの極性反転時に、上記コンデンサ充電された
電荷を減少させる上記インバータ部のスイッチング素子
のうち、少なくとも1つのスイッチング素子を介して上
記コンデンサに並列に接続されたインピーダンス要素
と、極性反転時に上記コンデンサと上記インピーダンス
要素との間にコンデンサの充電電荷を放出するループを
形成するループ形成手段とを備えている。
段は、極性反転時にコンデンサの充電電荷をインピーダ
ンス要素を介して放出させる経路を形成するようにイン
バータ部のスイッチング素子のスイッチングを制御する
スイッチング制御手段で構成することができる。さらに
具体的には、請求項3に示すように、上記インバータ部
として、スイッチング素子をブリッジ接続して構成され
たものを用い、直列接続されるスイッチング素子の接続
点間に上記コンデンサと負荷回路との並列回路を接続
し、直列接続されたスイッチング素子と直列に夫々整流
素子を挿入し、夫々の整流素子とスイッチング素子の接
続点間に、極性反転時にコンデンサに充電された電荷を
減少させるインピーダンス要素を接続するようにすれば
よい。
として寄生ダイオードのリカバリータイムが遅いFET
を用いても、サージ電圧の発生を起こさないようにする
ために、請求項4に示すように、スイッチング素子とし
てFETを用いた場合において、スイッチング素子の寄
生ダイオードをバイパスし、上記コンデンサの充電電荷
をインピーダンス要素に放出するループ内を形成するル
ープ形成手段を備えることが好ましい。
サの極性反転時の立上りを速くするために、請求項5に
示すように、上記インピーダンス要素としてインダクタ
ンス素子を用いることが好ましい。上記インピーダンス
要素として複数のインダクタンス素子を用いる場合にお
いては、インピーダンス要素を小型にするために、請求
項6に示すように互いのインダクタンス素子を電磁結合
させることが好ましい。
に示すように、負荷回路が、放電灯とインダクタンス素
子との直列回路である場合に適用できる。また、請求項
8に示すように、上記スイッチング制御手段が出力電圧
波形が略矩形波となるようにスイッチング素子をスイッ
チング制御し、負荷回路に矩形波電力を供給することも
可能である。
すように、直流電源とインバータ部との間を絶縁分離す
るトランスを備えるものも用いられる。請求項9の電源
装置において、請求項10に示すように、上記トランス
の2次巻線を、極性反転時にコンデンサに充電された電
荷を減少させるインピーダンス要素として兼用し、上記
トランスの1次側に直流電源への回生電流を限流する限
流手段もしくは阻止する阻止手段を設ければよい。
くともトランスの2次側に流れる回生電流を抑制する場
合には、請求項11に示すように、上記トランスの2次
側に、極性反転時のコンデンサの充電電荷による回生電
流ループ内に限流要素を挿入すればよい。なお、極性反
転時以外の期間に限流要素の影響を除去するために、請
求項12に示すように、上記限流要素を極性反転期間以
外の期間に短絡させるスイッチング手段を設けることが
好ましい。
に、請求項13に示すように、上記コンバータ部が2つ
の2次巻線を有するトランスを備え、夫々のトランスの
2次巻線の直列回路の両端に2個のスイッチング素子を
直列接続し、2次巻線の接続点とスイッチング素子の接
続点との間にコンデンサと負荷回路との並列回路を接続
し、極性反転時のコンデンサの充電電荷による電流を2
次巻線をバイパスにして放出するループを形成するルー
プ形成手段と、そのループ電流を限流する限流要素とを
備えるようにしてもよい。
複数組のコンバータを用いて構成されたものであっても
よい。
の極性反転時にコンデンサに充電された電荷を減少させ
る上記インバータ部のスイッチング素子のうち、少なく
とも1つのスイッチング素子を介して上記コンデンサに
並列に接続されたインピーダンス要素と、極性反転時に
上記コンデンサと上記インピーダンス要素との間にコン
デンサの充電電荷を放出するループを形成するループ形
成手段とを備えることにより、極性反転時のコンデンサ
の充電電荷をインピーダンス要素で減少させ、この充電
電荷を電源としてインバータ部及びコンバータ部を介し
て流れる電流を減少させ、極性反転時に過電流が流れる
ことを防止する。
を、極性反転時にコンデンサの充電電荷をインピーダン
ス要素を介して放出させる経路を形成するようにインバ
ータ部のスイッチング素子のスイッチングを制御するス
イッチング制御手段で構成することにより、インバータ
部のスイッチング素子をループ形成手段に兼用して回路
構成を簡単にする。
してFETを用いた場合において、スイッチング素子の
寄生ダイオードをバイパスし、上記コンデンサの充電電
荷をインピーダンス要素に放出するループ内を形成する
ループ形成手段を備えることにより、インバータ部を構
成するスイッチング素子として寄生ダイオードのリカバ
リータイムが遅いFETを用いた場合に、寄生ダイオー
ドを介して極性反転時のコンデンサの充電電荷を放出せ
ず、寄生ダイオードのオフ時にサージ電圧が発生するこ
とを防止する。
要素としてインダクタンス素子を用いることにより、コ
ンデンサから放出された充電電荷によるエネルギをイン
ダクタンス素子がコンデンサに放出し、極性反転後にコ
ンデンサを逆極性に急速に充電し、インバータ部の出力
に接続されるコンデンサの極性反転時の立上りを速くす
る。
素としてインダクタンス素子を用い、互いにインダクタ
ンス素子を電磁結合させることにより、インダクタンス
素子を一体的にコイルボビンに巻装する形で構成可能と
し、インピーダンス要素を小型する。請求項10の発明
では、請求項9の電源装置のように、コンバータ部とし
て直流電源とインバータ部との間を絶縁分離するトラン
スを備えるものにおいて、トランスの2次巻線を、極性
反転時にコンデンサに充電された電荷を減少させるイン
ピーダンス要素として兼用し、2次巻線のインダクタン
ス成分でトランスの2次側の回生電流を抑制し、トラン
スの1次側に直流電源への回生電流を限流する限流手段
もしくは阻止する阻止手段を設け、トランスの1次側の
コンデンサの充電電荷により回生電流を抑制あるいは阻
止する。
置において、トランスの2次側に、極性反転時のコンデ
ンサの充電電荷による回生電流ループ内に限流要素を挿
入することにより、トランスの2次側のコンデンサの充
電電荷により回生電流を抑制する。請求項12の発明で
は、限流要素を極性反転期間以外の期間に短絡させるス
イッチング手段を設けることにより、極性反転時以外の
期間に限流要素の影響を除去する。
す。本実施例の電源装置も、基本的には、従来技術の項
で説明したものと同様に、直流電源VS の電圧をフライ
バックタイプのコンバータ部1で所定電圧に変換し、そ
の電圧変換された直流電力をフルブリッジ構成のインバ
ータ部2で交流電力に変換するものである。そして、本
実施例の特徴とする点は、フルブリッジ構成のインバー
タ部2における直列接続されたスイッチング素子Q1 ,
Q2 の直列回路、及びスイッチング素子Q3 ,Q4 の直
列回路に直列に、コンバータ部1の整流用ダイオードD
1 ,D2 を夫々直列接続すると共に、ダイオードD1 ,
D2 のカソード間にインピーダンス要素Zを接続してあ
る。なお、整流用ダイオードD1 ,D2 はコンバータ部
1の構成要素であるが、図1では説明の都合上、インバ
ータ部2内に組み入れてある。
る。インバータ部2のスイッチング素子Q1 〜Q4 は、
図2(b)〜(e)に示すように、低周波的にオン,オ
フされ、コンバータ部1のスイッチング素子Q0 は、図
2(a)に示すように、インバータ部2のスイッチング
素子Q1 ,Q4 あるいはスイッチング素子Q2 ,Q3が
オンの期間に高周波的にオン,オフされる。
であり、スイッチング素子Q2 ,Q 3 がオンである時刻
t2 −t3 の期間では、スイッチング素子Q0 のオン期
間に、スイッチング素子Q0 を介して図2(f)に示す
電流i1 が流れ、この電流i 1 によりトランスT1 にエ
ネルギが蓄積される。そして、スイッチング素子Q0の
オフ時にトランスT1 の2次巻線L2 に誘起される電圧
(黒丸方向を高電圧とする電圧)で、2次巻線L2 、ダ
イオードD2 、スイッチング素子Q3 、コンデンサ
C1 、スイッチング素子Q2 、2次巻線L2 の経路で、
図2(g)に示す電流i2 が流れる。上記電流i1 ,i
2 は、スイッチング素子Q0 がオンする毎に断続的に流
れる。上記電流i2 によりコンデンサC1 の両端には図
2(i)に示す電圧が生じる。なお、コンデンサC1 の
両端電圧Vcは、コンデンサC1 の平滑作用により図2
(i)に示す矩形波状の電圧波形となる。
2 をオフすると共に、スイッチング素子Q1 をオンとす
る。これにより、コンデンサC1 に対してスイッチング
素子Q1 ,Q3 を介してインピーダンス要素Zが並列に
接続される。ここで、この種のインバータ部2を構成す
るスイッチング素子も、逆並列にダイオードが接続され
たもので構成してある。なお、FETを用いる場合に
は、寄生ダイオードにより上記ダイオードは必要ない
が、場合によってはダイオードを逆並列に接続すること
もある。
で図示する方向と逆方向に充電されているため、コンデ
ンサC1 の充電電荷を電源として、コンデンサC1 、ス
イッチング素子Q3 (逆並列ダイオード)、インピーダ
ンス要素Z、スイッチング素子Q1 、コンデンサC1 の
経路で、電流i3 が流れる。なお、この時刻t3 では電
流の向きが図1中の矢印とは逆であるので、図2(h)
に示すように負の電流となる。
タンス素子である場合には、コンデンサC1 とインピー
ダンス要素Zとの共振により、コンデンサC1 の充電電
荷で上記インピーダンス要素Zに蓄積されたエネルギ
が、インピーダンス要素Z、スイッチング素子Q1 、コ
ンデンサC1 、スイッチング素子Q3 (逆並列ダイオー
ド)、インピーダンス要素Zの経路で放出され、コンデ
ンサC1 を逆極性で充電される。このため、電流波形は
図2(h)に示す正弦波状(半波)となる。
ッチング素子Q4 をオンとし、時刻t4 の時点でスイッ
チング素子Q3 をオフとすると共に、コンバータ部1の
スイッチング素子Q0 をオンとする。ここで、スイッチ
ング素子Q4 がオンとなった時点において、発明が解決
しようとする課題の項で説明したように、コンデンサC
1 の充電電荷を電源として、コンデンサC1 、スイッチ
ング素子Q4 、トランスT1 の2次巻線L2 、ダイオー
ドD1 、スイッチング素子Q1 、コンデンサC 1 の経路
で電流が流れようとするが、本実施例の場合には、上述
したインピーダンス要素Zの働きによりその時点までに
コンデンサC1 の充電電荷が放出されるか、あるいはコ
ンデンサC1 が逆極性に充電されているので、過大な電
流が流れることがない。
4 がオンし、上述したコンバータ部1のスイッチング素
子Q0 のオンにより、時刻t2 −t4 で説明したと同様
にして、図2(f)に示す電流i1 が流れ、これにより
トランスT1 の2次巻線L2に誘起される電圧により、
2次巻線L2 、ダイオードD1 、スイッチング素子
Q 1 、コンデンサC1 、スイッチング素子Q4 、2次巻
線L2 の経路で図2(g)に示す電流i2 が流れる。こ
のとき、上述したインピーダンス要素Zに蓄積されたエ
ネルギを、インピーダンス要素Z、スイッチング素子Q
1 、コンデンサC1、スイッチング素子Q3 (逆並列ダ
イオード)、インピーダンス要素Zの経路で放出し、コ
ンデンサC1 を逆極性に充電する作用により、コンデン
サC1 の両端電圧の立上りが速くなっている。
4 がオフする時点(図2中の時刻t 1 がその時点に対応
する)までの期間に、図2(i)に示すようにコンデン
サC 1 は時刻t2 −t3 の場合と逆極性で充電される。
次に、スイッチング素子Q4 がオフとなる時刻t1 で
は、スイッチング素子Q 3 がオンされ、時刻t3 −t4
の期間で説明したと同様に、コンデンサC1 に蓄積され
た電荷がインピーダンス要素Zに放出される。但し、上
述の場合にはコンデンサC1 は図1の矢印方向の極性の
電圧を発生するように充電されているため、コンデンサ
C1 、スイッチング素子Q1 (逆並列ダイオード)、イ
ンピーダンス要素Z、スイッチング素子Q3 、コンデン
サC1 の経路で、コンデンサC1 の経路で図1の矢印方
向で電流i3 が流れる。
まずスイッチング素子Q2 をオンとし、その後スイッチ
ング素子Q1 をオフとする。このときにも、コンデンサ
C1の充電電荷が放電された後に、スイッチング素子Q
1 ,Q4 がオフで、スイッチング素子Q2 ,Q3 がオン
の状態となるので、コンデンサC1 、スイッチング素子
Q2 、トランスT1 の2次巻線L2 、ダイオードD2 、
スイッチング素子Q3、コンデンサC1 の経路で過大な
電流が流れることはない。なお、インピーダンス要素Z
に蓄積されたエネルギは、インピーダンス要素Z、スイ
ッチング素子Q 3 、コンデンサC1 、スイッチング素子
Q1 (逆並列ダイオード)、インピーダンス要素Zの経
路で放出され、コンデンサC1 を逆極性で充電する。
り、コンデンサC1 には、図2(i)に示す矩形波電圧
が発生し、この矩形波電圧が電源として負荷回路3に供
給される。ところで、上述の場合にはインピーダンス要
素Zがインダクタンス素子である場合について説明した
が、図3(a)〜(c)に示すように、抵抗R、あるい
は抵抗Rとインダクタンス素子Lの直列回路、または2
次側に抵抗Rが接続されたトランスT2 であってもよ
い。但し、抵抗RでコンデンサC1 に充電された充電電
荷を消費させると、インバータ部2の極性反転時(スイ
ッチング素子Q1 ,Q 4 の組とスイッチング素子Q2 ,
Q3 の組のオン,オフ状態が逆転するとき)に、コンデ
ンサC1 を始めから充電する必要があり、このためコン
デンサC1 の両端電圧の立上りが鈍くなり、損失が増加
する。従って、インピーダンス要素Zとしてはインダク
タンス素子を用いることが好ましい。
を、メタルハライドランプなどの放電灯LPとインダク
タンス素子L2 との直列回路とし、スイッチング素子Q
1 〜Q4 としてFETを用いた実施例を図4に示す。な
お、インピーダンス要素Zとしてインダクタンス素子L
1 を用いてある。
素子Q2 ,Q3 のオン状態からスイッチング素子Q1 ,
Q4 がオンとなる状態に移行する極性反転時のスイッチ
ング動作を図5に示す。図5における時刻t1 におい
て、それまでオンしていたスイッチング素子Q2,Q3
を同図(c),(d)に示すようにオフとする。そし
て、時刻t2 までは図5(a)〜(d)に示すようにす
べてのスイッチング素子Q1 〜Q4 をオフとする。この
時刻t1 −t2 の期間はいわゆるデッドタイムと呼ばれ
るものである。
ずスイッチング素子Q1 をオンとする。すると、コンデ
ンサC1 に蓄積された電荷が、コンデンサC1 、スイッ
チング素子Q3 の寄生ダイオードD3 、インダクタンス
素子L1 、スイッチング素子Q1 、コンデンサC1 の経
路で放出される。ここで、インダクタンス素子L1 とコ
ンデンサC1 との共振により、インダクタンス素子L1
に蓄積されたエネルギは、上記経路でコンデンサC1 に
放出され、それまでと逆極性でコンデンサC1が充電さ
れる。このときの上記経路には図5(f)に示す電流が
流れる。そして、インダクタンス素子L1 のエネルギが
すべて放出されると、スイッチング素子Q3 の寄生ダイ
オードD3 がオフとなり、上記経路の電流は流れなくな
る。その時点が時刻t3 である。このとき、コンデンサ
C1 の両端電圧Vcは極性が逆でほぼ充電電荷をインダ
クタンス素子L1 に放出する前の電圧値となる。
をオンとする。このときには、コンデンサC1 が逆極性
で充電されているので、このコンデンサC1 の充電電荷
を電源として、スイッチング素子Q1 ,Q4 及びコンバ
ータ部1を介して過大な電流が流れることはない。以上
のようにインバータ部2を反転動作させることにより、
極性反転時のコンデンサC1 の両端電圧VC の立上りが
良好に行われ、負荷回路がメタルハライドランプなどの
放電灯である場合に、放電灯に流れる電流がほぼ0とな
る期間が短くなるか、あるいは無くなり、このため立消
えを起こしたり、再点弧しにくかったりするといった問
題が生じることが少なくなる。
インダクタンス素子L2 は、高周波のリップル成分が放
電灯LPに加えられることを阻止するフィルタとしての
役目を果たし、放電灯LPが音響的共鳴現象を起こすこ
とを防止し、安定に放電灯LPを点灯させるために設け
てある。また、インダクタンス素子L2 としては、始動
用のイグナイタのパルストランスの2次巻線を兼用する
こともある。
性反転時にコンデンサC1 の充電電荷をインピーダンス
要素Zを介して放出させる経路を構成するようにインバ
ータ部2のスイッチング素子Q1 〜Q4 のスイッチング
を制御する動作は、インバータ部1の備えるスイッチン
グ制御手段で行うことは言うまでもない。 (実施例3)図6に本発明のさらに他の実施例を示す。
上述した実施例2のスイッチング素子Q1 ,Q2 として
寄生ダイオードのリカバリースピードの遅いFETを用
いた場合に、極性反転時にインダクタンス素子L1 から
コンデンサC1 にエネルギを移した後に、寄生ダイオー
ドがオフされたときに、サージ電圧が発生することがあ
る。そこで、この点を改善したものが本実施例である。
両端と、スイッチング素子Q1 とダイオードD1 の接続
点、及びスイッチング素子Q3 とダイオードD2 の接続
点との間に挿入されたダイオードD12,D13により、イ
ンダクタンス素子L1 とスイッチング素子Q1 ,Q3 と
を切り離し、つまりはスイッチング素子Q1 ,Q3 の寄
生ダイオードを切り離し、コンデンサC1 とインダクタ
ンス素子L1 との共振経路を形成するために、コンデン
サC1 の両端及びインダクタンス素子L1 の両端の間に
ダイオードD10,D11を接続してある。
Q3 のオン状態からスイッチング素子Q1 ,Q4 がオン
となる状態に移行する極性反転時において、共振電流が
流れる経路は、コンデンサC1 、ダイオードD11、イン
ダクタンスL1 、ダイオードD12、トランジスタQ1 、
コンデンサC1 となる。このため、スイッチング素子Q
3 の寄生ダイオードを介する経路では共振電流が流れな
い。なお、同様にスイッチング素子Q1 ,Q4 のオン状
態からスイッチング素子Q2 ,Q3 がオンとなる状態に
移行する極性反転時には、スイッチング素子Q1 の寄生
ダイオードを介する経路では共振電流が流れない。従っ
て、寄生ダイオードのリカバリータイムの遅いFET
を、スイッチング素子Q1 ,Q3 として用いても、寄生
ダイオードのオフ時にサージ電圧を発生することがな
い。
施例を示す。本実施例も、実施例3と同様に、実施例2
のスイッチング素子Q1 ,Q2 として寄生ダイオードの
リカバリースピードの遅いFETを用いた場合に、極性
反転時にインダクタンス素子L1 からコンデンサC1 に
エネルギを移した後に、寄生ダイオードがオフされたと
きに、サージ電圧が発生することを防止するものであ
る。
スイッチング素子Q1 ,Q4 及びスイッチング素子
Q2 ,Q3 のオン時にコンデンサC1 に充電される充電
電圧の極性に応じて、コンデンサC1 の充電電荷を放出
するインピーダンス要素Zを個別に設けたものである。
具体的には、スイッチング素子Q1 ,Q2 の接続点と、
ダイオードD2 とスイッチング素子Q3 の接続点との間
に、ダイオードD10とインダクタンス素子L11との直列
回路を接続し、スイッチング素子Q3 ,Q4 の接続点
と、ダイオードD 1 とスイッチング素子Q1 の接続点と
の間に、ダイオードD11とインダクタンス素子L12との
直列回路を接続してある。
イッチング素子Q1 〜Q4 を動作させた場合には、実施
例3と同様にして、スイッチング素子Q3 の寄生ダイオ
ードを介する経路では共振電流を流さず、寄生ダイオー
ドのリカバリータイムの遅いFETを、スイッチング素
子Q1 ,Q3 として用いても、寄生ダイオードのオフ時
にサージ電圧を発生することがないようにできる。
図5の場合とは別の方法でスイッチング動作させること
も可能である。その場合のスイッチング動作を図8を用
いて説明する。なお、図8も、インバータ部2のスイッ
チング素子Q2 ,Q3 のオン状態からスイッチング素子
Q1 ,Q4 がオンとなる状態に移行する極性反転時のス
イッチング動作を示す。
スイッチング素子Q2 ,Q3 のオン時において、さらに
スイッチング素子Q1 を図8(a)に示すようにオンと
する。これにより、コンデンサC1 の充電電荷が、コン
デンサC1 、ダイオードD11、インダクタンス素子
L12、スイッチング素子Q1 、コンデンサC1 の経路で
放出され、コンデンサC1 とインダクタンス素子L12と
の共振動作が開始される。
すように、スイッチング素子Q3 をオフとする。なお、
このスイッチング素子Q3 のオフ時点は、スイッチング
素子Q1 のオン後であり、同図(d)に示すスイッチン
グ素子Q2 のオフ時点の以前であれば、特に制限はな
い。いま、時刻t3 でコンデンサC1 の充電電荷がすべ
てインダクタンス素子L1に放出されたとすると、イン
ダクタンス素子L12に蓄積されたエネルギにより、イン
ダクタンスL12、スイッチング素子Q1 、スイッチング
素子Q2 、スイッチング素子Q4 (寄生ダイオード
D4 )、ダイオードD11の経路で放出される。このと
き、コンデンサC1 のインピーダンスにより、上記イン
ダクタンス素子L12のエネルギがコンデンサC1 に放出
されないので、この時点t3 後はコンデンサC1 の両端
電圧VC はほぼ零に維持される。
チング素子Q4 をオンとする。しかし、この場合には寄
生ダイオードD4 のオン状態が維持されるため、その後
も時刻t3 におけるインダクタンス素子L12の放出状態
が維持される。そして、時刻t5 で図8(d)に示すよ
うにスイッチング素子Q2 をオフとする。この場合、ス
イッチング素子Q2 のオフにより、スイッチング素子Q
2 を経由する上記経路が遮断され、インダクタンス素子
L12、スイッチング素子Q1 、コンデンサC1 、ダイオ
ードD11、インダクタンス素子L12の経路で、インダク
タンス素子L12のエネルギが放出される。ここで、上記
インダクタンス素子L12のエネルギがすべてコンデンサ
C1 に放出された時点である時刻t6 において、インバ
ータ部2の反転動作が完了する。
次の利点がある。図5のスイッチング動作では、デッド
タイム時にコンバータ部1からインバータ部2に電流を
供給する経路が確保されない。しかし、図8のように動
作させると、コンバータ部1からインバータ部2をみた
場合に、インバータ部2の極性反転時にも、必ず電流の
流れる経路が確保されている。この場合、インバータ部
2の極性反転時に、コンバータ部1から電流が供給され
ても、サージ電圧を発生しないという利点が得られる。
なお、このようなスイッチング動作を先の実施例におい
ても適用可能である。
ンス素子L11,L12を磁気結合されたものである。この
ようにインダクタンス素子L11,L12を磁気結合される
と、同一のコイルボビンにインダクタンス素子L11,L
12を巻くことができ、インダクタンス素子L11,L12の
形状を小型にできる。なお、インダクタンスL11,L12
は、ダイオードD10,D11に加わる電圧ストレスを考慮
し、同極性となるように巻装してある。但し、ダイオー
ドD10,D11の電圧ストレスが問題とならない場合に
は、インダクタンスL11,L12を逆極性で巻装してもよ
い。また、本実施例のインダクタンス素子L11,L12を
磁気結合させても、動作的に図5あるいは図8で説明し
たと同様に動作させることができる。
は、コンデンサC1 の充電電荷を放出するインピーダン
ス要素Zをフルブリッジ構成のインバータ部2の高電位
側に設けてあったが、本実施例では図10に示すように
インピーダンス要素Zをインバータ部2の低電位側に設
けたものである。なお、図10の場合には、スイッチン
グ素子Q1 〜Q4 としてトランジスタを用いてあり、ト
ランジスタQ2 ,Q3 に逆並列に接続されたダイオード
D20,D21は、スイッチング素子としてFETを用いた
場合の寄生ダイオードに対応するものであり、インピー
ダンス要素Zとしてはインダクタンス素子L1 を用いて
ある。このように、インピーダンス要素Zをインバータ
部2の低電位側に設けても、上述した各実施例と同様の
効果が得られる。
は、インピーダンス要素Zを個別に設けていたが、本実
施例はコンバータ部1のトランスT1 の2次巻線L2 を
コンデンサC1 の充電電荷を減少させるインピーダンス
要素Zとして兼用したものである。なお、本実施例の場
合には、特に車両に搭載される照明装置用に用いた場合
について以下の説明を行う。上記照明装置としてはヘッ
ドライトなどがその対象となり、ヘッドライトとして例
えばメタルハライドランプなどの高圧放電灯が使用され
る。このような場合、コンバータ部1では、車両のバッ
テリーなどの10数ボルトの直流電源VS の電圧を、数
百ボルトまで昇圧する必要がある。なお、上述のメタル
ハライドランプなどの放電灯では、始動時に300V程
度の電圧が必要である。従って、発明が解決しようとす
る課題の項で説明した極性反転時の電流は極めて過大な
ものとなる。
バータ部1のトランスT1 の2次巻線L2 を2巻線に
し、2次巻線L2 の両端(L21,L22の直列回路の両
端)にダイオードD1 ,D2 を介してスイッチング素子
Q1 ,Q2 を直列接続し、2次巻線L21,L22の接続点
とスイッチング素子Q1 ,Q2 の接続点との間にコンデ
ンサC1 を接続し、コンデンサC1 に負荷である放電灯
LPを接続してある。また、コンバータ部1にはダイオ
ードD0 を介して直流電源VS を供給するようにしてあ
る。
(b)に示すように、インバータ部2のスイッチング素
子Q1 ,Q2 を低周波的に交互にオン,オフし(数十〜
数百Hz)、同図(c)に示すようにスイッチング素子
Q0 を高周波的にオン,オフする(10kHz〜数百k
Hz)。いま、スイッチング素子Q1 のオン時には、ス
イッチング素子Q0 のオン,オフにより、図12(d)
に示す電流i1 が流れ、この電流i1 によりトランスT
1 の2次巻線L21に誘起される電圧により、2次巻線L
21、ダイオードD1 、スイッチング素子Q1 、コンデン
サC1 、2次巻線L21の経路で図12(e)に示す電流
i2 が流れる。そして、この電流i2 によりコンデンサ
C1 が充電され、図11に図示する極性の両端電圧が発
生する。
ッチング素子Q2 がオンすると、スイッチング素子Q0
のオン,オフに応じて、トランスT1 の2次巻線L22に
誘起される電圧で、2次巻線L22、コンデンサC1 、ス
イッチング素子Q2 、ダイオードD2 、2次巻線L22の
経路で、スイッチング素子Q1 のオン時と逆方向の電流
がコンデンサC1 に流される。
ング素子Q1 ,Q2 のオン,オフに応じてコンデンサC
1 の両端には、図12(f)に示す矩形波電圧が発生
し、この矩形波電圧が放電灯LPに印加され、放電灯L
Pはいわゆる矩形波点灯される。なお、スイッチング素
子Q0 のスイッチングにより生じる高周波リップル成分
はコンデンサC1 を介して流れるので、放電灯LPには
ほぼ矩形波電圧が印加される。さらに、放電灯LPに高
周波リップル成分が印加されないようにする場合には、
放電灯LPと直列にインダクタンス素子を接続すればよ
い。
Q2 のオン,オフ切換時点には、両スイッチング素子Q
1 ,Q2 が同時にオンする同時オン期間を設けてある。
つまり、トランスT1 の2次巻線L21,L22に誘起され
る電圧による電流が流れていることを考慮して、上記同
時オン期間を設けてある。次に、スイッチング素子
Q1 ,Q2 のオン,オフが切り換わる極性反転時の動作
について説明する。いま、スイッチング素子Q1 がオン
した状態からスイッチング素子Q2 がオンする状態に切
り換えるとすれば、スイッチング素子Q2 がオンする直
前には、コンデンサC1 は図11中の図示する極性でコ
ンデンサC1 が充電されている。この状態で、スイッチ
ング素子Q2 がオンすると、コンデンサC1 の充電電荷
を電源として、コンデンサC1 、スイッチング素子
Q2 、ダイオードD2 、2次巻線L22、コンデンサC1
の経路で、電流が流れる。このときの電流は、2次巻線
L22を介して流れ、2次巻線L22のインピーダンスによ
りそのピーク値が十分低い値に制限される。つまり、2
次巻線L22がインピーダンス要素Zして機能する。
イッチング素子Q1 のオンに切り換わる時にも、同様に
して2次巻線L21の限流作用で、過大な電流が流れるこ
とが防止される。ところで、上記2次巻線L21,L22に
コンデンサC1 の充電電荷を放出する電流が流れると、
それに伴いトランスT1 の1次巻線L1 には直流電源V
S を介して回生電流を流す電圧が誘起されるが、この電
圧による電流はダイオードD0 により阻止される。この
ため、コンデンサC1 の充電電荷で、コンバータ部1及
びインバータ部2のスイッチング素子Q0 〜Q2 に過大
なストレスが加わることが防止される。
ような直流電源VS への回生電流を阻止する阻止手段を
設けた場合の説明であったが、回生電流を限流する限流
手段、例えばインダクタンス素子などのインピーダンス
要素を設けるようにしてもよい。 (実施例8)ところで、実施例7のようにコンバータ部
1にダイオードD0 あるいは限流手段を設けると、電源
電圧の10V以下まで低下する可能性のある車両のバッ
テリなどの直流電源VS の場合には、ダイオードD0 や
限流手段による電圧降下が問題となる。例えば、ダイオ
ードD0 としてショットキーダイオードを用いたとして
も、0.5〜0.8V程度の電圧降下を生じる。
であり、本実施例では実施例7におけるダイオードD0
の代わりに、図13に示すように、オン抵抗の小さいM
OSFETQ6 を用い、このMOSFETQ6 を極性反
転期間に同期させてオフすることにより、コンバータ部
1に過電流が流れることを防止してある。なお、本実施
例ではインバータ部2をフルブリッジ構成とし、インバ
ータ部2に流れる過電流を防止する作用は、基本的には
実施例7で説明したと同様に2次巻線L2 で得るように
してある。
1 に3次巻線L3 を設け、この3次巻線L3 に誘起され
る電圧が所定の極性で所定電圧に達したときに、オフと
なるスイッチング素子(例えば、ダイアックなどのサイ
リスタ)Q5 と抵抗R1 からなるバイアス回路を用い
て、MOSFETQ6 のオン,オフ制御を行うようにし
てある。
は先の実施例で説明したと同様に動作するので説明は省
略し、本実施例の特徴とするインバータ部2の極性反転
時の動作について説明する。本実施例のインバータ部2
における組をなすスイッチング素子Q1 ,Q4 及びスイ
ッチング素子Q2 ,Q3 のオン,オフの切換時点には、
スイッチング素子Q 1 〜Q4 が同時にオンする短期間の
同時オン期間を設けてある。例えば、スイッチング素子
Q2 ,Q3 のオンからスイッチング素子Q1 ,Q4 のオ
ンに切り換えるときには、コンデンサC1 には図13に
図示する極性で充電されている。そして、スイッチング
素子Q1 ,Q4 がオンしたときには、コンデンサC1 の
充電電荷を電源として、コンデンサC1 、スイッチング
素子Q4 、2次巻線L2 、ダイオードD1 、スイッチン
グ素子Q1 、コンデンサC1 の経路で電流が流れる。な
お、この電流は2次巻線L2 により抑制される。
L1 及び3次巻線L3 に夫々電圧が誘起される。ここ
で、3次巻線L3 に誘起される電圧で、図14(d)に
示すように、スイッチング素子Q5 がオフされ(図中T
D で示す期間オフされ)、これによりMOSFETQ6
をオンとするゲート電圧がMOSFETQ6 に印加され
なくなり、MOSFETQ6 がオフする。このため、上
記極性反転時に2次巻線L2 に流れる電流により1次巻
線L1 に誘起される電圧で、直流電源VS に回生される
電流を遮断することができる。
線L3 に誘起される電圧で、スイッチング素子Q5 がオ
ンし、これによりMOSFETQ6 がオンとなっている
ので、コンバータ部1の動作にMOSFETQ6 が影響
を与えることはない。 (実施例9)本実施例では、図15に示すように、コン
バータ部1の2次巻線L2 に直列に限流用のインダクタ
ンス素子L4 を接続し、このインダクタンス素子L4 に
並列にインバータ部2の極性反転時にのみオフとなるス
イッチング素子Q7 を接続した構成としてある。
示した回路図であり、スイッチング素子Q7 としてMO
SFETを用い、トランスT2 に設けた3次巻線L3 に
よりスイッチング素子Q7 のオン,オフを制御する構成
としてある。なお、3次巻線L3 は1次巻線L1 と同極
性に巻装してあり、この3次巻線L3 には過渡的なサー
ジ電圧がスイッチング素子Q7 に印加されることを阻止
するZNRなどのサージ吸収素子Q8 を並列に接続して
ある。
あるいはスイッチング素子Q2 ,Q 3 のオン時に、スイ
ッチング素子Q0 がオフしたときにトランスT1 の3次
巻線L3 に誘起される電圧で、図17(d)に示すよう
に、スイッチング素子Q7 がオンとなる。このため、イ
ンダクタンス素子L4 が短絡され、上記スイッチング素
子Q1 ,Q4 あるいはスイッチング素子Q2 ,Q3 のオ
ン時には、従来の回路あるいは他の実施例で説明したと
同様に電源装置は動作する。
は、コンデンサC1 の充電電荷を電源として、2次巻線
L2 を介して流れる電流により、3次巻線L3 に誘起さ
れる電圧で、図17(d)に示すようにMOSFETQ
7 がオフとなる。従って、上記極性反転時の電流は2次
巻線L2 及びインダクタンス素子L4 を介して流れ、小
さく抑制される。
ランスT1 の2次巻線L2 に流れる電流が抑制されるた
め、1次巻線L1 に誘起される電圧により直流電源VS
を回生して流れる電流も抑制され、コンバータ部1の1
次側に上記回生電流を抑制する手段が不要となる。 (実施例10)本実施例は、図11に示す実施例7のト
ランスT1 の2次側がセンタータップ型である場合に適
用される実施例であり、図18に示すように、コンデン
サC1に直列に実施例9で説明したインダクタンス素子
L4 とスイッチング素子Q7 との並列回路を接続したも
のである。本実施例の動作は実施例9で説明したと同様
であるので説明は省略する。
図18に示す実施例9や実施例10の場合には、スイッ
チング素子としてのMOSFETQ7 のスイッチング制
御のための回路が必要になり、回路構成が複雑になる。
そこで、本実施例ではスイッチング素子Q7を個別に設
けることなく、極性反転時のコンデンサC1 の充電電荷
を減少させるようにしたものである。
ンサC1 の両端に夫々のカソードを接続してアノードを
互いに接続したダイオードD30,D31の直列回路をコン
デンサC1 に並列接続し、上記ダイオードD30,D31の
共通接続されたアノードと、トランスT1 の2次巻線L
2 とスイッチング素子Q2 の接続点との間にインダクタ
ンス素子L4 を接続した構成となっている。
施例の電源装置の動作は先に説明した実施例と同様であ
るので、以下の説明では極性反転時の動作についてのみ
説明する。例えば、スイッチング素子Q2 ,Q3 のオン
の状態からスイッチング素子Q1 ,Q4 がオンする状態
に切り換わる場合について説明する。このときには、コ
ンデンサC1 は、図19に図示する極性で充電されてい
る。
グ素子Q1 ,Q4 をオンするときに、まずスイッチング
素子Q4 のみをオンとする。これにより、コンデンサC
1 、スイッチング素子Q4 、インダクタンス素子L4 、
ダイオードD30、コンデンサC1 の経路で、コンデンサ
C1 の充電電荷が放出される。そして、コンデンサC1
の充電電荷が十分に放出された時点、あるいはコンデン
サC1 とインダクタンス素子L4 との共振により、イン
ダクタンス素子L4 に一旦移されたエネルギがコンデン
サC1 に戻され、コンデンサC1 が図示状態と逆極性で
充電された時点で、スイッチング素子Q1 をオンとす
る。このようにすれば、極性反転時にインバータ部2に
過大な電流が流れることがない。しかも、トランスT1
の2次巻線L2 を経由する経路でコンデンサC1 の充電
電荷が放出されることもないので、コンバータ部1側に
も過大な電流が流れることはない。
の状態からスイッチング素子Q2 ,Q3 がオンする状態
に切り換わるときには、まずスイッチング素子Q2 をオ
ンとし、コンデンサC1 、スイッチング素子Q2 、イン
ダクタンス素子L4 、ダイオードD31、コンデンサC1
の経路でコンデンサC1 の充電電荷を放出する。従っ
て、スイッチング素子Q2 ,Q3 のオンの状態からスイ
ッチング素子Q1 ,Q4がオンする状態に切り換わる場
合と同様にして、コンバータ部1及びインバータ部2に
過大な電流が流れることがない。
すように、図11に示す実施例7におけるダイオードD
1 ,D2 に直列に限流要素としてのインダクタンス素子
L41,L42を接続すると共に、コンデンサC1 及び放電
灯LPの並列回路と直列に限流要素としてのインダクタ
ンスL43を接続し、2次巻線L21,L22の接続点と、イ
ンダクタンス素子L41,L42とスイッチング素子Q1 ,
Q2 との夫々の接続点との間に、ダイオードD32,D33
を接続した構成としてある。なお、インダクタンス素子
L41〜L43は互いに電磁結合させ、夫々の極性を図示極
性に設定してある。
スイッチング素子Q1 ,Q2 のオン時の動作は、そのと
きの電流がインダクタンス素子L41〜L43を介して流れ
る点を除き、図21(a)〜(f)に示すように実施例
7の場合と同じである。なお、放電灯LPに流れるラン
プ電流iLPを図21(g)に示す。極性反転時の動作は
次のようになる。いま、スイッチング素子Q1 のオンか
らスイッチング素子Q2 のオンに切り換わるときには、
コンデンサC1 は図20に図示する極性に充電されてい
る。ここで、コンデンサC1 の両端電圧はVC とする。
このとき、トランスT1 に蓄積されたエネルギによりイ
ンダクタンス素子L 22に誘起される電圧がVL であると
し、VL <VC であると、図20中のイで示す経路で電
流が流れる。但し、このときの電流は、インダクタンス
素子L22及びインダクタンス素子L42,L43の限流作用
により抑制される。
低下することにより、ダイオードD 2 がオフとなると、
図20中のロで示す経路で電流が流れ、コンデンサC1
の充電電荷による電流が2次巻線L22の経由して流れな
くなる。従って、コンバータ部1の1次側の回生電流が
低減される。また、インダクタンス素子L43とコンデン
サC1 の共振によりコンデンサC1 が逆極性に充電され
るため、コンデンサC 1 に流れる電流に休止期間を生じ
ることを防止でき、負荷が放電灯LPである場合におけ
る立消えなどの問題を回避することができる。
及びダイオードD32,D33を、図22に示すように接続
してインバータ部1を構成してもよい。つまり、図22
の場合には2次巻線L21,L22を介することなく、コン
デンサC1 の充電電荷を放出する経路に、インダクタン
ス素子L43の代わりに、インダクタンス素子L41,L 42
を挿入するようにしたものである。
すように、図20に示す実施例12のコンバータ部1を
2組一体化したもので、基本的には実施例12と同様に
動作する。なお、図23の場合には、符号にダッシュを
付したもので1組、ダッシュを付していないもので1組
のコンバータを構成してある。なお、組数は2組以上で
あってもよい。このようにコンバータ部1を複数組で一
体化すると、スイッチング素子Q01,Q02として耐圧の
低いものを用いることができる。
本実施例では、負荷回路3に供給する電源として極性に
より異なる電圧値のものが必要な場合に対応する実施例
である。図24の場合には、コンデンサC1 の両端電圧
VC が図示極性で生じるときの電圧が低く、逆極性の電
圧が生じるときの電圧が高いことが必要な場合に対応す
る。このとき、トランスT1 の2次巻線L22に誘起され
る電圧は低いので、コンデンサC1 の充電電荷により電
流を低減する限流要素としては、2次巻線L22のみを用
いてある。つまり、本実施例は図22に示す回路を変形
させて、負荷回路3に供給する電圧値が極性により異な
る場合に対応させたものである。
路3に対してほぼ矩形波状の電圧を印加する場合につい
て説明したが、台形波状あるいは正弦波状のものであっ
てもよい。なお、正弦波状とする場合には、スイッチン
グ素子Q0 のオンデューティを正弦波の波高値に応じて
変化させることにより実現することができる。また、直
流電源VS は、交流電源を整流あるいは整流平滑して得
たもの、DC−DCコンバートしたもの、あるいは車両
用のバッテリーなどどのようなものであってもよい。さ
らに、コンバータ部1は、上述したフライバックタイプ
のもの以外に、フォワードタイプやチョッパタイプのも
のでも構わない。さらにまた、特に限定してないスイッ
チング素子は、バイポーラトランジスタ、IGBT、M
CT、サイリスタなどのいずれであってもよい。但し、
FET以外のスイッチング素子の場合には逆並列にダイ
オードを接続する必要があることは言うまでもない。
源と、直流電源の電圧変換を行うコンバータ部と、コン
バータ部から供給される直流電力を交流電力に変換する
複数のスイッチング素子を有するインバータ部と、イン
バータ部の出力に接続されたコンデンサと、該コンデン
サと並列接続されコンデンサの両端電圧が電源として供
給される負荷回路と、インバータの極性反転時に、上記
コンデンサ充電された電荷を減少させる上記インバータ
部のスイッチング素子のうち、少なくとも1つのスイッ
チング素子を介して上記コンデンサに並列に接続された
インピーダンス要素と、極性反転時に上記コンデンサと
上記インピーダンス要素との間にコンデンサの充電電荷
を放出するループを形成するループ形成手段とを備えて
いるので、極性反転時のコンデンサの充電電荷をインピ
ーダンス要素で減少させることができ、この充電電荷を
電源としてインバータ部及びコンバータ部を介して流れ
る電流を減少させ、極性反転時に過電流が流れることを
防止することができる。
を、極性反転時にコンデンサの充電電荷をインピーダン
ス要素を介して放出させる経路を形成するようにインバ
ータ部のスイッチング素子のスイッチングを制御するス
イッチング制御手段で構成してあるので、インバータ部
のスイッチング素子をループ形成手段に兼用して回路構
成を簡単にすることができる。
してFETを用いた場合において、スイッチング素子の
寄生ダイオードをバイパスし、上記コンデンサの充電電
荷をインピーダンス要素に放出するループ内を形成する
ループ形成手段を備えているので、インバータ部を構成
するスイッチング素子として寄生ダイオードのリカバリ
ータイムが遅いFETを用いた場合に、寄生ダイオード
を介して極性反転時のコンデンサの充電電荷を放出せ
ず、寄生ダイオードのオフ時にサージ電圧が発生するこ
とを防止することができる。
要素としてインダクタンス素子を用いているので、コン
デンサから放出された充電電荷によるエネルギをインダ
クタンス素子がコンデンサに放出し、極性反転後にコン
デンサを逆極性に急速に充電することができ、インバー
タ部の出力に接続されるコンデンサの極性反転時の立上
りを速くすることができる。
素としてインダクタンス素子を用い、互いにインダクタ
ンス素子を電磁結合させているので、インダクタンス素
子を一体的にコイルボビンに巻装する形で構成でき、イ
ンピーダンス要素を小型することができる。請求項6の
発明では、インピーダンス要素として複数のインダクタ
ンス素子を用いる場合においては、請求項6に示すよう
に互いのインダクタンス素子を電磁結合させているの
で、インダクタンス素子をコイルボビンに一体に巻装し
たコイルで形成可能とし、インピーダンス要素を小型に
する。
置のように、コンバータ部として直流電源とインバータ
部との間を絶縁分離するトランスを備えるものにおい
て、トランスの2次巻線を、極性反転時にコンデンサに
充電された電荷を減少させるインピーダンス要素として
兼用してあるので、2次巻線のインダクタンス成分でト
ランスの2次側の回生電流を抑制することができ、また
トランスの1次側に直流電源への回生電流を限流する限
流手段もしくは阻止する阻止手段を設けてあるので、ト
ランスの1次側のコンデンサの充電電荷により回生電流
を抑制あるいは阻止することができる。
置において、トランスの2次側に、極性反転時のコンデ
ンサの充電電荷による回生電流ループ内に限流要素を挿
入してあるので、トランスの2次側のコンデンサの充電
電荷により回生電流を抑制することができる。請求項1
2の発明では、限流要素を極性反転期間以外の期間に短
絡させるスイッチング手段を設けてあるので、極性反転
時以外の期間に限流要素の影響を除去することができ
る。
要素を示す回路図である。
である。
である。
Claims (14)
- 【請求項1】 直流電源と、直流電源の電圧変換を行う
コンバータ部と、コンバータ部から供給される直流電力
を交流電力に変換する複数のスイッチング素子を有する
インバータ部と、インバータ部の出力に接続されたコン
デンサと、該コンデンサと並列接続されコンデンサの両
端電圧が電源として供給される負荷回路と、インバータ
の極性反転時に、上記コンデンサに充電された電荷を減
少させる上記インバータ部のスイッチング素子のうち、
少なくとも1つのスイッチング素子を介して上記コンデ
ンサに並列に接続されたインピーダンス要素と、極性反
転時に上記コンデンサと上記インピーダンス要素との間
にコンデンサの充電電荷を放出するループを形成するル
ープ形成手段とを備えて成ることを特徴とする電源装
置。 - 【請求項2】 上記ループ形成手段を、極性反転時にコ
ンデンサの充電電荷をインピーダンス要素を介して放出
させる経路を形成するようにインバータ部のスイッチン
グ素子のスイッチングを制御するスイッチング制御手段
で構成して成ることを特徴とする請求項1記載の電源装
置。 - 【請求項3】 上記インバータ部として、スイッチング
素子をブリッジ接続して構成されたものを用い、直列接
続されるスイッチング素子の接続点間に上記コンデンサ
と負荷回路との並列回路を接続し、直列接続されたスイ
ッチング素子と直列に夫々整流素子を挿入し、夫々の整
流素子とスイッチング素子の接続点間に、極性反転時に
コンデンサに充電された電荷を減少させるインピーダン
ス要素を接続して成ることを特徴とする請求項2記載の
電源装置。 - 【請求項4】 スイッチング素子としてFETを用いた
場合において、スイッチング素子の寄生ダイオードをバ
イパスし、上記コンデンサの充電電荷をインピーダンス
要素に放出するループ内を形成するループ形成手段を備
えて成ることを特徴とする請求項2記載の電源装置。 - 【請求項5】 上記インピーダンス要素としてインダク
タンス素子を用いて成ることを特徴とする請求項1乃至
請求項4のいずれかに記載の電源装置。 - 【請求項6】 上記インピーダンス要素として複数のイ
ンダクタンス素子を用いる場合において、互いのインダ
クタンス素子を電磁結合させて成ることを特徴とする請
求項5記載の電源装置。 - 【請求項7】 負荷回路が、放電灯とインダクタンス素
子との直列回路であることを特徴とする請求項1乃至請
求項6のいずれかに記載の電源装置。 - 【請求項8】 上記スイッチング制御手段が出力電圧波
形が略矩形波となるようにスイッチング素子をスイッチ
ング制御して成ることを特徴とする請求項1乃至請求項
7のいずれかに記載の電源装置。 - 【請求項9】 上記コンバータ部が直流電源とインバー
タ部との間を絶縁分離するトランスを備えて成ることを
特徴とする請求項1記載の電源装置。 - 【請求項10】 上記トランスの2次巻線を、極性反転
時にコンデンサに充電された電荷を減少させるインピー
ダンス要素として兼用し、上記トランスの1次側に直流
電源への回生電流を限流する限流手段もしくは阻止する
阻止手段を設けて成ることを特徴とする請求項9記載の
電源装置。 - 【請求項11】 上記トランスの2次側に、極性反転時
のコンデンサの充電電荷による回生電流ループ内に限流
要素を挿入して成ることを特徴とする請求項9記載の電
源装置。 - 【請求項12】 上記限流要素を極性反転期間以外の期
間に短絡させるスイッチング手段を設けて成ることを特
徴とする請求項11記載の電源装置。 - 【請求項13】 上記コンバータ部が2つの2次巻線を
有するトランスを備え、夫々のトランスの2次巻線の直
列回路の両端に2個のスイッチング素子を直列接続し、
2次巻線の接続点とスイッチング素子の接続点との間に
コンデンサと負荷回路との並列回路を接続し、極性反転
時のコンデンサの充電電荷による電流を2次巻線をバイ
パスにして放出するループを形成するループ形成手段
と、そのループ電流を限流する限流要素とを備えて成る
ことを特徴とする請求項11記載の電源装置。 - 【請求項14】 コンバータ部を複数組のコンバータを
用いて構成して成ることを特徴とする請求項12記載の
電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13965893A JP3266697B2 (ja) | 1993-06-10 | 1993-06-10 | 電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13965893A JP3266697B2 (ja) | 1993-06-10 | 1993-06-10 | 電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06351259A JPH06351259A (ja) | 1994-12-22 |
JP3266697B2 true JP3266697B2 (ja) | 2002-03-18 |
Family
ID=15250400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13965893A Expired - Lifetime JP3266697B2 (ja) | 1993-06-10 | 1993-06-10 | 電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3266697B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4478573B2 (ja) * | 2002-09-25 | 2010-06-09 | 澤藤電機株式会社 | サージを抑止した矩形波インバータ |
JP4578861B2 (ja) * | 2004-05-28 | 2010-11-10 | ハリソン東芝ライティング株式会社 | 高圧放電灯の点灯装置 |
-
1993
- 1993-06-10 JP JP13965893A patent/JP3266697B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH06351259A (ja) | 1994-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3382012B2 (ja) | 自励式インバータ装置 | |
US8441812B2 (en) | Series resonant converter having a circuit configuration that prevents leading current | |
JP4013995B2 (ja) | Dc−dcコンバータ | |
US7541791B2 (en) | Switch mode power converter having multiple inductor windings equipped with snubber circuits | |
JP3374917B2 (ja) | スイッチング電源装置 | |
US7663898B2 (en) | Switching power supply with direct conversion off AC power source | |
US20080043506A1 (en) | Dc-ac converter | |
JP2012213260A (ja) | スイッチング電源装置 | |
US20080037290A1 (en) | Ac-dc converter and method for driving for ac-dc converter | |
JPH11127575A (ja) | 低廉で効率の高い電力変換器 | |
JP4613915B2 (ja) | スイッチング電源装置 | |
JP2016226252A (ja) | 電力変換装置及び電力変換装置の制御方法 | |
EP3916979A1 (en) | Switching converter | |
US7609532B1 (en) | Phase-shifted PWM bridge with switchable inductors to maintain zero-voltage switching at light load | |
JP2500580B2 (ja) | 電源回路 | |
JP4355712B2 (ja) | スイッチング電源装置 | |
JP3280602B2 (ja) | 放電灯の点灯回路 | |
JP2616713B2 (ja) | Dc−dcコンバータとそれを用いた電子計算機 | |
JP2018516059A (ja) | Dc‐dcコンバータ | |
JP3465746B2 (ja) | 直流―直流変換器 | |
JP3266697B2 (ja) | 電源装置 | |
JP4577772B2 (ja) | 電流双方向レギュレータ | |
US20080037299A1 (en) | Method for driving dc-ac converter | |
JP3243666B2 (ja) | 共振型dc−dcコンバータ | |
JP3426070B2 (ja) | 共振形フォワードコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011218 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080111 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |