JP3264336B2 - Image conversion processor - Google Patents
Image conversion processorInfo
- Publication number
- JP3264336B2 JP3264336B2 JP02315493A JP2315493A JP3264336B2 JP 3264336 B2 JP3264336 B2 JP 3264336B2 JP 02315493 A JP02315493 A JP 02315493A JP 2315493 A JP2315493 A JP 2315493A JP 3264336 B2 JP3264336 B2 JP 3264336B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- image
- bus
- initialization
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Image Input (AREA)
- Bus Control (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、記憶媒体と接続され、
記憶媒体に格納されているデータに変換処理を施し、記
憶媒体に再度格納する画像変換処理装置に関する。BACKGROUND OF THE INVENTION The present invention relates to a storage medium,
Performs conversion processing on the data stored in the storage medium, and
The present invention relates to an image conversion processing device that stores image data again in a storage medium .
【0002】[0002]
発明に最も近い公知例 特開平01−25224[H1.1.27] 名称「マイクロプロセッサシステムにおけるメモリ初期
化方式」 この公知例は、アドレスと初期化すべきサイズとを設定
しておき、起動信号により設定アドレスからサイズ分の
メモリの各アドレスに初期化用データをDMA転送する
ことにより、初期化を高速にすることを目的としてい
る。Japanese Patent Application Laid-Open No. 01-25224 [H1.1.27] Title "Memory Initialization Method in Microprocessor System" In this known example, an address and a size to be initialized are set, and a start signal is used. An object of the present invention is to speed up the initialization by DMA-transferring initialization data to each address of the memory corresponding to the size from the set address.
【0003】そして、この目的を達成するために、メモ
リの初期化をDMA転送で実行するDMA回路を、アド
レスカウンタ、転送数カウンタ、レジスタなどで構成し
初期化用データをレジスタに設定しておく。そしてMP
Uによるメモリの初期化時に初期化すべきアドレスをア
ドレスカウンタに、転送数を転送数カウンタに夫々設定
し、MPUからの起動要求信号でバス使用要求作成回路
は優先制御回路を介してタイミング制御回路を起動し、
レジスタ、カウンタの内容を出力してメモリに書き込
む。更に1回のDMA転送毎にカウンタの内容を更新
し、転送数だけメモリの所定領域にレジスタ内の初期化
用データを書き込む方式としている。In order to achieve this object, a DMA circuit for executing memory initialization by DMA transfer is constituted by an address counter, a transfer number counter, a register, and the like, and initialization data is set in the register. . And MP
When the memory is initialized by the U, the address to be initialized is set in the address counter, and the transfer number is set in the transfer number counter. The start request signal from the MPU causes the bus use request creation circuit to control the timing control circuit via the priority control circuit. Start up,
Outputs the contents of registers and counters and writes them to memory. Further, the contents of the counter are updated each time DMA transfer is performed, and initialization data in a register is written in a predetermined area of the memory by the number of transfers.
【0004】[0004]
【発明が解決しようとする課題】上記従来技術は、初期
化要求の度にソフトウエアにて初期化データをレジスタ
に設定する必要があり、また記憶領域初期化中は、バス
調停を行うことによりDMACがバスマスタの間はCP
Uがバス権を失ってしまうことになり、命令語をフェッ
チすることができず処理を停止するという問題点があっ
た。In the above prior art, it is necessary to set initialization data in a register by software every time an initialization request is made. In addition, during storage area initialization, bus arbitration is performed. CP while DMAC is bus master
U loses the bus right, and there is a problem that the instruction word cannot be fetched and the processing is stopped.
【0005】本発明は、記憶領域初期化の初期化データ
をバッファにて保持し初期化要求の度に、ソフトウエア
にて設定する必要を無くし、初期化データをDMAの連
続転送をおこなうことにより記憶領域初期化の高速化を
図り本発明を適用したシステムを高速化することを目的
とする。According to the present invention, the initialization data for initializing the storage area is held in a buffer, so that it is not necessary to set it by software every time an initialization request is made, and the initialization data is transferred continuously by DMA. It is an object of the present invention to speed up storage area initialization and speed up a system to which the present invention is applied.
【0006】又、前回処理したデータが残っていたま
ま、画像変換処理をおこなうと、プリンタ或るいはそれ
に類する出力装置に出力した場合、不要データは印字不
良となって表れる。ドットや文字に対応するデータが、
画像変換処理装置の画像処理コントローラによって現在
処理している画データ記憶領域に書き込まれるが、その
際前回処理の画像データと加算されたことになり、ドッ
トや文字に対応するデータが元の画像データとは違った
ものになってしまう。この問題を解決するため画像変換
処理記憶領域の初期設定を上記方式にて行うことにより
画像出力の品質向上を短時間の処理にて行うことを目的
とする。Further, if image conversion processing is performed while the previously processed data remains, if the data is output to a printer or an output device similar thereto, unnecessary data appears as a printing defect. Data corresponding to dots and characters,
The image data is written to the image data storage area currently being processed by the image processing controller of the image conversion processing device. It will be different. In order to solve this problem, an object of the present invention is to perform an initial setting of an image conversion processing storage area by the above-described method to improve the quality of image output in a short time.
【0007】更に、記憶領域初期化時に行うDMA中の
CPU処理動作の保証を行うことにより、本発明を適用
したシステムを高速化することを目的とする。It is another object of the present invention to speed up a system to which the present invention is applied by guaranteeing a CPU processing operation during DMA performed at the time of storage area initialization.
【0008】[0008]
【課題を解決するための手段】本発明は、上記目的を達
成するために、記憶媒体と接続され、前記記憶媒体に格
納されているデータに変換処理を施し、前記記憶媒体に
再度格納する画像変換処理装置であって、前記記憶媒体
とのデータ送受を行うインタフェース部と、前記インタ
フェース部を介して送受信するデータを格納する主メモ
リと、前記インタフェース部及び前記主メモリを接続す
るシステムバスと、前記変換処理を行う際に使用する画
像処理用メモリと、前記画像処理用メモリ内のデータの
変換処理を行う画像処理部と、前記画像処理用メモリ及
び前記画像処理部を接続する画像処理バスと、前記シス
テムバスと前記画像処理バスに接続され、前記主メモリ
と前記画像処理用メモリとの間で、データを相互にDM
A転送を行う初期化バスコントローラとを有し、前記初
期化バスコントローラは、前記画像処理用メモリの初期
化を行うための初期化データを保持する初期化バッファ
と、前記システムバスが使用中の状態に、前記画像処理
バスを介して前記初期化データを前記画像処理用メモリ
にDMA転送する初期化データ転送手段とを備え、前記
画像処理用メモリを初期化することを特徴とする。According to the present invention, in order to achieve the above-mentioned object, the present invention is connected to a storage medium, and stores the storage medium.
Performs a conversion process on the stored data and stores it in the storage medium.
An image conversion processing device for storing again, wherein the storage medium
An interface unit for transmitting and receiving data to and from the
Main memo that stores data transmitted and received via the face
And the interface unit and the main memory.
System bus, and an image used for performing the conversion process.
An image processing memory, and data in the image processing memory.
An image processing unit for performing a conversion process;
An image processing bus connecting the image processing unit and the image processing unit;
A main memory connected to the system bus and the image processing bus;
Between the image processing memory and the image processing memory
And an initialization bus controller for performing A-transfer.
The initialization bus controller initializes the image processing memory.
Initialization buffer that holds initialization data for performing initialization
The image processing in a state where the system bus is in use.
The initialization data is transferred to the image processing memory via a bus.
Initialization data transfer means for performing DMA transfer to the
The image processing memory is initialized .
【0009】[0009]
【0010】[0010]
【0011】[0011]
【作用】上記した構成により、予めハードウエアのバッ
ファに初期化データを保持させておくことにより、ソフ
トウエアの設定なしに記憶領域初期化を行うことができ
る。According to the above configuration, by initializing the initialization data in the hardware buffer in advance, the storage area can be initialized without setting the software.
【0012】また、記憶領域の初期化時に、DMACが
バスマスタの間は、CPUの接続するバスと記憶領域、
初期化データを保持するバッファ及び記憶領域を初期化
する制御部の接続するバスを分けることによって、CP
Uが処理を停止することなく、記憶領域の初期化を行う
ことができるので、システムの処理の高速化が図れる。When the DMAC is the bus master when the storage area is initialized, the bus connected to the CPU and the storage area
By separating the buffer for holding the initialization data and the bus connected to the control unit for initializing the storage area,
Since U can initialize the storage area without stopping the processing, the processing speed of the system can be increased.
【0013】[0013]
【実施例】以下、本発明の1実施例を詳細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below in detail.
【0014】図1は本発明を適用した画像変換処理装置
のシステム構成図である。1は光磁気ディスクに画デー
タや文字データを記録する光磁気デスク記憶装置であ
る。2は本発明を適用した画像変換処理装置であり、描
画処理(画像伸長/圧縮、線密度変換等)を行い、SC
SIインターフェースにて光磁気ディスク記憶装置1と
接続する。3は光磁気ディスクである。4は公衆網等の
通信回線5とLAN6とのインターフェース変換を行う
通信制御装置(以下、「CS」と称する)である。6は
CS4と光磁気ディスク記憶装置1を接続し通信を行う
LAN(Local Area Network)であ
る。7は光磁気ディスク記憶装置1と画像変換処理装置
2を接続しデータの送受信を行うSCSI(Small
Computer System Interfac
e)と呼ばれる通信インターフェースである。FIG. 1 is a system configuration diagram of an image conversion processing apparatus to which the present invention is applied. Reference numeral 1 denotes a magneto-optical disk storage device for recording image data and character data on a magneto-optical disk. Reference numeral 2 denotes an image conversion processing apparatus to which the present invention is applied, which performs drawing processing (image expansion / compression, line density conversion, etc.)
It is connected to the magneto-optical disk storage device 1 via the SI interface. Reference numeral 3 denotes a magneto-optical disk. Reference numeral 4 denotes a communication control device (hereinafter, referred to as “CS”) that performs interface conversion between the communication line 5 such as a public network and the LAN 6. Reference numeral 6 denotes a LAN (Local Area Network) for connecting the CS 4 to the magneto-optical disk storage device 1 and performing communication. A SCSI (Small) 7 connects the magneto-optical disk storage device 1 and the image conversion processing device 2 and transmits and receives data.
Computer System Interface
This is a communication interface called e).
【0015】以下、図1,図2により画像変換処理装置
のシステム動作説明を行う。図2は画像変換処理装置の
動作概要を示すフローチャートである。The system operation of the image conversion processing device will be described below with reference to FIGS. FIG. 2 is a flowchart showing an outline of the operation of the image conversion processing device.
【0016】通信回線5、CS4、LAN6を経由して
入力された画や文字の情報データは、光磁気ディスク記
憶装置1に格納される。格納された画や文字の情報デー
タは、SCSI7を介して画像変換処理装置2に送られ
る。画像変換処理装置2に取り込まれた画や文字の情報
データは、画像変換処理装置2によって描画処理が行わ
れる。まず、情報データ入力がありか判別される(S5
01)。画や文字の情報データの内容により、画や文字
の含まれた文書を画像処理用のメモリ上に再生し、(画
像を伸長する)(S502)。そして、光磁気ディスク
記憶装置1より、指示された画像に変換を行う(S50
2、S503、S504)。更に光磁気ディスク3に効
率的に格納するため、画像圧縮を行う(S505)。画
像圧縮完了後、画像変換処理装置2は光磁気ディスク記
憶装置1にこの処理した画データを返送する(S50
6)。Image and character information data input via the communication line 5, CS4, and LAN 6 are stored in the magneto-optical disk storage device 1. The stored image and character information data is sent to the image conversion processing device 2 via the SCSI 7. The image conversion processing device 2 performs a drawing process on the image and character information data captured by the image conversion processing device 2. First, it is determined whether or not information data has been input (S5).
01). According to the contents of the image and character information data, the document containing the image and character is reproduced on the image processing memory, and the image is expanded (S502). Then, the magneto-optical disk storage device 1 converts the image into the specified image (S50).
2, S503, S504). Further, image compression is performed for efficient storage on the magneto-optical disk 3 (S505). After the completion of the image compression, the image conversion processing device 2 returns the processed image data to the magneto-optical disk storage device 1 (S50).
6).
【0017】光磁気ディスク記憶装置1は返送された画
データを光磁気ディスク3に格納する。ここで、通信回
線5を経由して入力されてくる画や文字の情報データ
は、画像変換処理装置2の描画処理中にも送られくる。
従って、画像変換処理装置2の処理は光磁気ディスク記
憶装置1に対しての応答性を良くすることがシステムの
性能が向上することから、高速性が求められる。The magneto-optical disk storage device 1 stores the returned image data on the magneto-optical disk 3. Here, the image and character information data input via the communication line 5 is also sent during the drawing process of the image conversion processing device 2.
Therefore, high-speed processing is required for the processing of the image conversion processing device 2 because improving the response to the magneto-optical disk storage device 1 improves the performance of the system.
【0018】図3は画像変換処理装置2の内部構成図を
示すブロック図である。FIG. 3 is a block diagram showing the internal configuration of the image conversion processing device 2.
【0019】201は画像変換処理装置2の制御を行う
CPUである。202はバス形式変換、DMA制御、初
期化の制御を行う初期化/バスコントローラ部である。
209はSCSIインターフェースの制御を行うコント
ローラ部で、このSCSIインターフェースコントロー
ラ209の制御を行うコントローラと接続されている。
203はSCSIインターフェースコントローラ209
の制御を行い、SCSIインターフェースから入力され
た画や文字の情報データをメモリ204にDMAにて格
納したり、描画処理後のメモリ204に格納された画デ
ータをDMAにてSCSIインターフェースコントロー
ラ209へ転送するSCSI/DMAコントローラであ
る。Reference numeral 201 denotes a CPU for controlling the image conversion processing device 2. Reference numeral 202 denotes an initialization / bus controller for performing bus format conversion, DMA control, and initialization.
A controller unit 209 controls the SCSI interface, and is connected to a controller that controls the SCSI interface controller 209.
203 is a SCSI interface controller 209
And the image data and the character information data input from the SCSI interface are stored in the memory 204 by DMA, and the image data stored in the memory 204 after the drawing processing is transferred to the SCSI interface controller 209 by DMA. SCSI / DMA controller.
【0020】204はメインメモリで、本装置の制御プ
ログラム(ソフトウエア)や、SCSIインターフェー
スを介して送受信を行う画や文字の情報データや、描画
処理後の画データなどを格納するメモリである。205
はメモリ204のRAS、CAS等の制御を行うメモリ
コントローラである。207は描画処理用メモリのRA
S、CAS、リード、ライトの制御及び画像処理部バス
214の制御を行いDMA機能を持つコントローラであ
る。208は描画処理用メモリで、バス/メモリコント
ローラ207に接続する。Reference numeral 204 denotes a main memory which stores a control program (software) of the apparatus, image and character information data to be transmitted / received via a SCSI interface, and image data after drawing processing. 205
Is a memory controller for controlling the RAS, CAS, and the like of the memory 204. 207 denotes an RA of the drawing processing memory
This controller controls S, CAS, read and write, and controls the image processing unit bus 214 and has a DMA function. A drawing processing memory 208 is connected to the bus / memory controller 207.
【0021】210、211は画像処理コントローラで
メモリ208に格納された画データ、文字データの伸長
/圧縮、線密度変換等を行い、画像処理部バス214に
接続する。206はDMAC(ダイレクトメモリアクセ
スコントローラ)で画像処理用メモリ208とメインメ
モリ204間のDMA転送をバス/メモリコントローラ
207と併用し、初期化/バスコントローラ202の制
御を介して行う。212はシステムバスでCPU20
1、SCSI/DMAコントローラ203等を接続す
る。214は画像処理コントローラ210、211、画
像処理用メモリ208、バス/メモリコントローラ20
7で構成される画像処理部を接続する画像処理部バスで
ある。216は光磁気ディスク記憶装置1と接続する通
信回線であるSCSIインターフェースである。Reference numerals 210 and 211 denote image processing controllers, which perform expansion / compression of image data and character data stored in the memory 208, conversion of line density, and the like, and are connected to an image processing unit bus 214. A DMAC (Direct Memory Access Controller) 206 performs DMA transfer between the image processing memory 208 and the main memory 204 together with the bus / memory controller 207 through initialization / control of the bus controller 202. Reference numeral 212 denotes a system bus.
1. Connect the SCSI / DMA controller 203 and the like. 214, image processing controllers 210 and 211, image processing memory 208, bus / memory controller 20
7 is an image processing unit bus for connecting the image processing unit constituted by 7. A SCSI interface 216 is a communication line connected to the magneto-optical disk storage device 1.
【0022】図4は画像変換処理装置動作シーケンスチ
ャートであり、図5及び図6は画像変換処理装置の動作
説明の為の補足図である。FIG. 4 is an operation sequence chart of the image conversion processing device, and FIGS. 5 and 6 are supplementary diagrams for explaining the operation of the image conversion processing device.
【0023】図4において、600、670、680、
の3種類の矢印があるが、それぞれ同種の矢印は同一の
データの処理であることを示す。In FIG. 4, 600, 670, 680,
There are three types of arrows, and the same type of arrow indicates processing of the same data.
【0024】図5及び図6において、601などで示さ
れる矢印は、データの流れる方向を示す。メインメモリ
204を示した矩形のエリアは、記憶領域のエリアを概
念的に示した記号である。同様に、画像処理用メモリ2
08を示した矩形のエリアは記憶領域のエリアを概念的
に示した記号である。画像処理用メモリ208のエリア
は、説明の便宜上RBUF1〜RBUF3の3つのエリ
アに分けられているものとする。それぞれの用途は、R
BUF1、RBUF2は描画処理用のエリアで、画像伸
長、線密度変換、90゜回転を行うエリアである。RB
UF3はRBUF1、RBUF2で行った描画処理後、
MMR圧縮を行ったデータを格納するエリアである。以
下、図3,図4,図5及び図6により画像変換処理装置
内部の動作説明を行う。In FIGS. 5 and 6, arrows indicated by 601 and the like indicate the direction in which data flows. The rectangular area showing the main memory 204 is a symbol conceptually showing the area of the storage area. Similarly, the image processing memory 2
The rectangular area indicated by 08 is a symbol conceptually indicating the area of the storage area. The area of the image processing memory 208 is assumed to be divided into three areas RBUF1 to RBUF3 for convenience of explanation. Each application is R
BUF1 and RBUF2 are areas for drawing processing, which are areas where image expansion, line density conversion, and 90 ° rotation are performed. RB
UF3 is the drawing process performed in RBUF1 and RBUF2,
This area stores data subjected to MMR compression. Hereinafter, the operation inside the image conversion processing device will be described with reference to FIGS. 3, 4, 5, and 6.
【0025】SCSIインターフェース216より入力
された画や文字の情報データ1は、SCSI/DMAコ
ントローラ203によってメインメモリ204にDMA
転送にて格納される(図4 601参照、図5 項番1
参照)。この格納された画や文字の情報データは、DM
AC206によって画像処理用メモリ208とメインメ
モリ204間のDMA転送をバス/メモリコントローラ
207と併用し、初期化/バスコントローラ202の制
御を介して行う。システムバス212、初期化/バスコ
ントローラ部202、バス/メモリコントローラ207
を経由して画像処理用メモリ208のRBUF1に格納
される(図4 602参照、図5 項番2参照)。The image / character information data 1 input from the SCSI interface 216 is transferred to the main memory 204 by the SCSI / DMA controller 203 in the form of a DMA.
Stored by transfer (see FIG. 4 601, FIG. 5 No. 1)
reference). The stored image and character information data is stored in the DM
The AC 206 performs the DMA transfer between the image processing memory 208 and the main memory 204 together with the bus / memory controller 207 and performs the initialization / control through the bus controller 202. System bus 212, initialization / bus controller unit 202, bus / memory controller 207
Is stored in the RBUF1 of the image processing memory 208 (see 602 in FIG. 4 and item No. 2 in FIG. 5).
【0026】格納された画や文字の情報データは画像処
理コントローラ210によって画や文字の含まれた文書
としてメモリ上に再生される(画像伸長)(図4 60
3参照、図5 項番3参照)。この時次の情報データ2
604がSCSIインターフェース216より入力さ
れた場合はメインメモリ204にDMA転送にて格納さ
れる(図4 605参照、図5 項番3参照)。再生さ
れた情報データ1の画像処理用メモリ208上の文書は
今度は画像処理コントローラ211によって線密度変
換、90゜回転、MMR圧縮の描画処理が行われる(図
4 606参照、図5 項番4参照)。次データの情報
データ2 604はRBUF2に格納される(図4 6
09参照、図5 項番4参照)。The stored image and character information data is reproduced on the memory by the image processing controller 210 as a document containing images and characters (image expansion) (FIG. 460).
3 and FIG. 5 item No. 3). At this time, the next information data 2
When 604 is input from the SCSI interface 216, it is stored in the main memory 204 by DMA transfer (see 605 in FIG. 4 and item No. 3 in FIG. 5). The document on the image processing memory 208 of the reproduced information data 1 is subjected to line density conversion, 90 ° rotation, and MMR compression drawing processing by the image processing controller 211 (see FIG. 4 606, FIG. 5 item No. 4). reference). The information data 2 604 of the next data is stored in the RBUF 2 (FIG. 46).
09, FIG. 5, item No. 4).
【0027】描画処理の済んだ画データはRBUF3に
一時的に保持され、バス/メモリコントローラ207、
DMAC206によって画像処理用メモリ208より、
メインメモリへ画や文字の情報データの通った経路を逆
のぼり格納される(図4 607参照、図6 項番5参
照)。情報データ2 604は画像伸長が行われる(図
4 610参照、図5 項番4参照)。メインメモリに
格納された画データは、SCSI/DMAコントローラ
203によってSCSIインターフェースコントローラ
209を介してSCSIインターフェース216に出力
され、光磁気ディスク記憶装置1に返送される(図4
611、612参照、図6 項番5参照)。The image data that has been subjected to the drawing process is temporarily stored in the RBUF 3, and is stored in the bus / memory controller 207.
From the image processing memory 208 by the DMAC 206,
The path along which the image and character information data has passed is stored in the main memory in reverse order (see FIG. 4607, see FIG. 6, item No. 5). The information data 2 604 is subjected to image decompression (see FIG. 4 610, FIG. 5 item No. 4). The image data stored in the main memory is output by the SCSI / DMA controller 203 to the SCSI interface 216 via the SCSI interface controller 209, and returned to the magneto-optical disk storage device 1 (FIG. 4).
611, 612, FIG. 6, item No. 5).
【0028】描画処理の行われたメモリエリアは、CP
U201からの指示により初期化/バスコントローラ2
02およびバス/メモリコントローラ207により、次
の情報データの処理の為指定領域の初期化が行われる
(図4 613参照、図6 項番6参照)。画像伸長の
終了した情報データ2は描画処理が行われる(図4 6
14参照、図6 項番6参照)。更に、光磁気ディスク
記憶装置1より描画処理中にも送られてくる情報データ
3はメインメモリ204に格納され(図4 680、6
15参照、図6 項番7参照)、画像処理用メモリ20
8のRBUF1の初期化が終了していた場合には、RB
UF1へ転送される(図4 616参照、図6 項番7
参照)。もし画像処理用メモリRBUF1の初期化が終
了していなかった場合には、初期化が終了するまで情報
データ3はメインメモリ204に保持され初期化の終了
を待つ。The memory area where the drawing processing has been performed is a CP.
Initialized by instruction from U201 / Bus controller 2
02 and the bus / memory controller 207 initialize the designated area for processing the next information data (see 613 in FIG. 4 and item No. 6 in FIG. 6). Drawing processing is performed on the information data 2 for which image expansion has been completed (FIG. 46).
14, see FIG. 6, item 6). Further, the information data 3 sent from the magneto-optical disk storage device 1 during the drawing process is stored in the main memory 204 (see FIGS. 4 680 and 6).
15, FIG. 6, item 7), image processing memory 20
If the initialization of RBUF1 of 8 has been completed, RB
Transferred to UF1 (refer to FIG. 4 616, FIG. 6, item No. 7)
reference). If the initialization of the image processing memory RBUF1 has not been completed, the information data 3 is held in the main memory 204 and waits for the completion of the initialization until the initialization is completed.
【0029】以降、情報データ2 670、情報データ
3 680は情報データ1 600と同様の処理が行わ
れ、光磁気ディスク装置へ返送される。Thereafter, the information data 2 670 and the information data 3 680 are subjected to the same processing as the information data 1 1600, and are returned to the magneto-optical disk device.
【0030】このように、次の画データの処理を行うた
め、初期化を高速に実施することが可能となり、次デー
タの処理を円滑に進めることができる。従って、初期化
を高速にすることによってシステム処理性能を上げるこ
とができる。As described above, since the next image data is processed, the initialization can be performed at high speed, and the processing of the next data can be smoothly performed. Therefore, the system processing performance can be improved by making initialization faster.
【0031】又、初期化中にも光磁気ディスク記憶装置
から文字や画の情報データが入力されるので、その制御
等のためCPUの処理動作が継続されることが求められ
る。Further, since information data of characters and images is input from the magneto-optical disk storage device even during the initialization, it is required that the processing operation of the CPU be continued for the control and the like.
【0032】図7は本発明の回路構成例を、図8に本発
明の回路の動作タイミングチャートを示す。FIG. 7 shows a circuit configuration example of the present invention, and FIG. 8 shows an operation timing chart of the circuit of the present invention.
【0033】301は本発明による初期化の初期化デー
タを保持するバッファである。302は初期化データを
バス上に出力するためグランドに接続された信号線であ
る。303はバス214とローカルバス213を接続す
る3ステート出力のフリップフロップ及びバッファであ
る。305、306、307はバス/メモリコントロー
ラ207より出力されるバス214の基本クロックであ
る。308はデータ転送要求信号(MBREQ2)であ
る。309はアドレス、データが有効であることを示す
データ転送認識信号(MBACK2)である。310
は、データ転送時書き込みを示す信号(CBUSW)で
ある。311はバス214に出力されたアドレスが有効
であることを示すアドレス有効信号(MBAEN)であ
る。Reference numeral 301 denotes a buffer for holding initialization data for initialization according to the present invention. Reference numeral 302 denotes a signal line connected to the ground for outputting initialization data to the bus. Reference numeral 303 denotes a three-state output flip-flop and a buffer for connecting the bus 214 and the local bus 213. 305, 306, and 307 are basic clocks of the bus 214 output from the bus / memory controller 207. 308 is a data transfer request signal (MBREQ2). Reference numeral 309 denotes a data transfer recognition signal (MBACK2) indicating that the address and data are valid. 310
Is a signal (CBUSW) indicating write during data transfer. Reference numeral 311 denotes an address valid signal (MBAEN) indicating that the address output to the bus 214 is valid.
【0034】以下、図7,図8により本発明の動作説明
を行う。CPU201(CPU201がメインメモリ2
04上のソフトウエアを読み込み動作する)の指示によ
り、バス/メモリコントローラ207に初期化開始アド
レス、初期化語数(転送数)を設定する。CPU201
からの指示はシステムバス212、システムバス21
2、バッファ部303、画像処理部バス214を経由し
てバス/メモリコントローラ207に設定される。The operation of the present invention will be described below with reference to FIGS. CPU 201 (CPU 201 is main memory 2
In this case, an initialization start address and the number of words to be initialized (the number of transfers) are set in the bus / memory controller 207 in response to an instruction to read the software on the CPU 04. CPU201
From the system bus 212 and the system bus 21
2, set in the bus / memory controller 207 via the buffer unit 303 and the image processing unit bus 214.
【0035】次に、312の初期化スタートレジスタに
CPU201からスタート指示を与える。スタート指示
をうけた初期化スタートレジスタ312はデータ転送要
求信号(MBREQ2)308を真(ローレベル)とす
る(図8 401参照)。データ転送要求信号(MBR
EQ2)308を真とされたバス/メモリコントローラ
207は、データ転送認識信号(MBACK2)309
を真(ローレベル)(図8 402参照)とする。デー
タ転送認識信号(MBACK2)309が真となると、
初期化/バスコントロ−ラ部202はデータ転送時書き
込み信号(CBUSW)310を真(ローレベル)(図
8 403参照)とする。バス/メモリコントローラ2
07はメモリ書き込みアドレスを出力し(図8 404
参照)、アドレス有効信号(MBAEN)311をアド
レスの有効期間真(ハイレベル)とする(図8 405
参照)。Next, a start instruction is given from the CPU 201 to the initialization start register 312. Upon receiving the start instruction, the initialization start register 312 sets the data transfer request signal (MBREQ2) 308 to true (low level) (see 401 in FIG. 8). Data transfer request signal (MBR
The bus / memory controller 207 whose EQ2) 308 is set to true makes the data transfer recognition signal (MBACK2) 309
Is true (low level) (see 402 in FIG. 8). When the data transfer recognition signal (MBACK2) 309 becomes true,
The initialization / bus controller 202 sets the data transfer write signal (CBUSW) 310 to true (low level) (403 in FIG. 8). Bus / memory controller 2
07 outputs a memory write address (404 in FIG. 8).
8), the address valid signal (MBAEN) 311 is set to true (high level) for the valid period of the address (405 in FIG. 8)
reference).
【0036】コントローラ部202はデータ転送認識信
号(MBACK2)309が真(ローレベル)で、アド
レス有効信号(MBAEN)311が偽(ローレベル)
の場合、で初期化データ保持バッファの保持している初
期化データを画像処理部バス214へ出力する(図8
406参照)。画像処理部バス214へ出力された初期
化データは、基本クロックMBCLK4の立下りにてバ
ス/メモリコントローラ207に取り込まれる(図8
408参照)。バス/メモリコントローラ207に取り
込まれたデータは、バス/メモリコントローラ207に
よって画像処理用メモリ208へ書き込まれる。データ
取り込み後、バス/メモリコントローラ207は、デー
タ転送認識信号(MBACK2)309を偽(ハイレベ
ル)とする(図8 409参照)。コントローラ部20
2は、データ転送認識信号(MBACK2)309の偽
(ハイレベル)を検出し、書き込み信号(CBUSW)
310を偽(ハイレベル)とする(図8 410参
照)。また、初期化データ保持バッファ301の初期化
データバス214への出力を停止する(図8 411参
照)。In the controller unit 202, the data transfer recognition signal (MBACK2) 309 is true (low level) and the address valid signal (MBAEN) 311 is false (low level).
8, the initialization data held in the initialization data holding buffer is output to the image processing unit bus 214 (FIG. 8).
406). The initialization data output to the image processing unit bus 214 is captured by the bus / memory controller 207 at the fall of the basic clock MBCLK4 (FIG. 8).
408). The data taken into the bus / memory controller 207 is written to the image processing memory 208 by the bus / memory controller 207. After fetching the data, the bus / memory controller 207 sets the data transfer recognition signal (MBACK2) 309 to false (high level) (see 409 in FIG. 8). Controller unit 20
2 detects a false (high level) of the data transfer recognition signal (MBACK2) 309 and outputs the write signal (CBUSW).
310 is set to false (high level) (see 410 in FIG. 8). Further, the output of the initialization data holding buffer 301 to the initialization data bus 214 is stopped (see 411 in FIG. 8).
【0037】転送最終サイクル時バス/メモリコントロ
ーラ207は転送最終サイクル信号(DTC)315を
真(ローレベル)とする(図8 415参照)。転送最
終サイクル信号(DTC)315の真(ローレベル)を
認識した初期化/バスコントローラ202は、以降、デ
ータ転送要求信号(MBREQ2)308の出力を停止
し初期化を終了する。以上、バスサイクルを指定された
転送語数終了までDMAにて連続的に繰り変えす。At the time of the last transfer cycle, the bus / memory controller 207 sets the last transfer cycle signal (DTC) 315 to true (low level) (see 415 in FIG. 8). After recognizing that the transfer final cycle signal (DTC) 315 is true (low level), the initialization / bus controller 202 thereafter stops outputting the data transfer request signal (MBREQ2) 308 and ends the initialization. As described above, the bus cycle is continuously repeated by the DMA until the designated number of transfer words is completed.
【0038】このように、初期化データをデータバッフ
ァに保持しておき、DMAにて連続的に転送することに
より初期化を高速に行える。また、CPU201の接続
されるバスと画像処理用メモリ208と初期化データを
DMA転送する制御部および初期化データを保持するバ
ッファの接続されるバスをバッファにて分けることによ
り、連続転送中もCPU201の演算処理に影響を与え
ずに、画像処理用メモリ208の初期化がおこなえる。As described above, initialization can be performed at high speed by holding the initialization data in the data buffer and continuously transferring the data by DMA. Further, the bus connected to the CPU 201, the image processing memory 208, and the control unit that DMA-transfers the initialization data and the bus that connects the buffer that holds the initialization data are separated by buffers, so that the CPU 201 can be continuously transferred. The initialization of the image processing memory 208 can be performed without affecting the arithmetic processing.
【0039】この実施例のシステムにおける効果は以下
のようになる。The effects of the system of this embodiment are as follows.
【0040】32Byte/バスサイクルにて初期化を
行うため、6MByteの初期化では下記の時間にて、
初期化を行え、しかもその間、CPUの動作が保証され
る。Since initialization is performed in 32 bytes / bus cycle, initialization of 6 MBytes takes the following time.
Initialization can be performed, while the operation of the CPU is guaranteed.
【0041】6MByte/32(Byte/バスサイ
クル)=187500バスサイクル 1バスサイクルに要する時間=500ns 500ns×187500=93.75ms6 MByte / 32 (Byte / bus cycle) = 187500 bus cycle Time required for one bus cycle = 500 ns 500 ns × 187500 = 93.75 ms
【0042】[0042]
【発明の効果】このように本発明によれば、初期化デー
タをバッファに保持することによって、記憶領域の初期
化を行うことにより、システムの立ち上げの度に設定す
る必要がなくなりソフトウエアの処理が軽減でき、不要
データの出力を抑止し、画像出力データの品質が向上す
る。As described above, according to the present invention, by initializing the storage area by holding the initialization data in the buffer, it is not necessary to set each time when the system is started up. The processing can be reduced, the output of unnecessary data is suppressed, and the quality of image output data is improved.
【0043】又、記憶領域初期化中も、CPUの動作が
保証されるためソフトウエア処理が継続でき、処理速度
の向上が図れる。Even during the initialization of the storage area, the operation of the CPU is guaranteed, so that the software processing can be continued and the processing speed can be improved.
【0044】その結果、記憶領域の初期化の高速化が図
られ、システムの処理速度が向上する。As a result, the initialization of the storage area is speeded up, and the processing speed of the system is improved.
【図1】本発明を適用した画像変換処理装置のシステム
構成図を示す。FIG. 1 shows a system configuration diagram of an image conversion processing apparatus to which the present invention is applied.
【図2】本発明を適用した画像変換処理装置内部の構成
図を示す。FIG. 2 is a configuration diagram showing the inside of an image conversion processing device to which the present invention is applied.
【図3】本発明の回路構成を示す。FIG. 3 shows a circuit configuration of the present invention.
【図4】本発明の回路の動作タイミングチャートを示
す。FIG. 4 shows an operation timing chart of the circuit of the present invention.
【図5】本発明を適用した画像変換処理装置動作概要フ
ローを示す。FIG. 5 is a flowchart showing an outline of the operation of an image conversion processing device to which the present invention is applied.
【図6】本発明を適用した画像変換処理装置動作シーケ
ンスチャートを示す。FIG. 6 shows an operation sequence chart of the image conversion processing device to which the present invention is applied.
【図7】本発明を適用した画像変換処理装置動作の補足
説明図である。FIG. 7 is a supplementary explanatory diagram of the operation of the image conversion processing device to which the present invention is applied.
【図8】図7における各信号のタイミングチャートであ
る。FIG. 8 is a timing chart of each signal in FIG. 7;
1 光磁気ディスク記憶装置 2 画像変換処理装置 3 光磁気ディスク 4 CS(コミュニケーションサーバ) 5 通信回線 6 LAN(ローカルエリアネットワーク) 7 SCSI(Small Comuter System Interface) 201 CPU 202 初期化/バスコントローラ部 203 SCSI/DMAコントローラ 204 メインメモリ 205 メモリコントローラ 206 DMAC 207 バス/メモリコントローラ 208 画像処理用メモリ 209 SCSIインターフェースコントローラ 210,211 画像処理用コントローラ 212 システムバス 214 画像処理部バス 216 SCSIインターフェース 220 装置の主要な制御を行う 221 SCSIインターフェースと内部のデータの送
受信を制御する 301 初期化データ保持バッファ 302 初期化データ 303 バッファつきフリップフロップ 305 基本クロック(MCLK) 306 基本クロック(MBCLK2) 308 データ転送要求信号(MBREQ2) 309 データ転送認識信号(MBACK2) 310 データ転送書き込み信号(CBUSW) 311 アドレス有効信号(MBAEN) 312 初期化スタートレジスタ信号 315 データ転送最終サイクル信号(DTC)REFERENCE SIGNS LIST 1 magneto-optical disk storage device 2 image conversion processing device 3 magneto-optical disk 4 CS (communication server) 5 communication line 6 LAN (local area network) 7 SCSI (Small Computer System Interface) 201 CPU 202 initialization / bus controller unit 203 SCSI / DMA controller 204 main memory 205 memory controller 206 DMAC 207 bus / memory controller 208 image processing memory 209 SCSI interface controller 210, 211 image processing controller 212 system bus 214 image processing unit bus 216 SCSI interface 220 Main control of the device 221 Controlling the transmission and reception of internal data to and from the SCSI interface 301 Initialized data holding buffer 302 Initial Formatted data 303 Flip-flop with buffer 305 Basic clock (MCLK) 306 Basic clock (MBCLK2) 308 Data transfer request signal (MBREQ2) 309 Data transfer recognition signal (MBACK2) 310 Data transfer write signal (CBUSW) 311 Address valid signal (MBAEN) 312 Initialization start register signal 315 Data transfer last cycle signal (DTC)
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G06T 1/60 450 G06F 13/28 310 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int.Cl. 7 , DB name) G06T 1/60 450 G06F 13/28 310
Claims (1)
納されているデータに変換処理を施し、前記記憶媒体に
再度格納する画像変換処理装置であって、 前記記憶媒体とのデータ送受を行うインタフェース部
と、 前記インタフェース部を介して送受信するデータを格納
する主メモリと、 前記インタフェース部及び前記主メモリを接続するシス
テムバスと、 前記変換処理を行う際に使用する画像処理用メモリと、 前記画像処理用メモリ内のデータの変換処理を行う画像
処理部と、 前記画像処理用メモリ及び前記画像処理部を接続する画
像処理バスと、 前記システムバスと前記画像処理バスに接続され、前記
主メモリと前記画像処理用メモリとの間で、データを相
互にDMA転送を行う初期化バスコントローラとを有
し、 前記初期化バスコントローラは、前記画像処理用メモリ
の初期化を行うための初期化データを保持する初期化バ
ッファと、前記システムバスが使用中の状態に、前記画
像処理バスを介して前記初期化データを前記画像処理用
メモリにDMA転送する初期化データ転送手段とを備
え、前記画像処理用メモリを初期化 することを特徴とす
る画像変換処理装置。And a storage medium connected to the storage medium.
Performs a conversion process on the stored data and stores it in the storage medium.
An image conversion processing device for storing data again, wherein an interface unit transmits and receives data to and from the storage medium.
And data to be transmitted and received via the interface unit
And a system for connecting the interface unit and the main memory.
A system bus, an image processing memory used for performing the conversion processing, and an image for performing conversion processing of data in the image processing memory.
A processing unit, and an image connecting the image processing memory and the image processing unit.
An image processing bus, connected to the system bus and the image processing bus,
Transfer data between the main memory and the image processing memory
It has an initialization bus controller that performs DMA transfer with each other.
And the initialization bus controller includes the image processing memory.
Initialization buffer that holds initialization data for initializing the
Buffer and the system bus is in use.
The initialization data is transferred to the image processing bus via an image processing bus.
Initialization data transfer means for DMA transfer to the memory.
In addition, the image processing memory is initialized .
Image conversion processing equipment that.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02315493A JP3264336B2 (en) | 1993-01-19 | 1993-01-19 | Image conversion processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02315493A JP3264336B2 (en) | 1993-01-19 | 1993-01-19 | Image conversion processor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06215119A JPH06215119A (en) | 1994-08-05 |
JP3264336B2 true JP3264336B2 (en) | 2002-03-11 |
Family
ID=12102678
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02315493A Expired - Fee Related JP3264336B2 (en) | 1993-01-19 | 1993-01-19 | Image conversion processor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3264336B2 (en) |
-
1993
- 1993-01-19 JP JP02315493A patent/JP3264336B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06215119A (en) | 1994-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6134625A (en) | Method and apparatus for providing arbitration between multiple data streams | |
US6321233B1 (en) | Apparatus for controlling pipelined memory access requests | |
US6272583B1 (en) | Microprocessor having built-in DRAM and internal data transfer paths wider and faster than independent external transfer paths | |
GB2235995A (en) | Apparatus for read handshake in high-speed asynchronous bus interface | |
US6567908B1 (en) | Method of and apparatus for processing information, and providing medium | |
US6292807B1 (en) | Method for controlling pipelined memory access requests | |
JP3264336B2 (en) | Image conversion processor | |
US6141741A (en) | Computer system with a shared address bus and pipelined write operations | |
JPS6359042A (en) | Communication interface equipment | |
US7187385B2 (en) | Image processing apparatus | |
JP3304395B2 (en) | Data transfer device and data transfer method | |
JP2973941B2 (en) | Asynchronous FIFO buffer device | |
JP2505298B2 (en) | Variable bus width designation method and variable bus width information reception method in split bus | |
JPS6362083A (en) | Projection data generation system | |
JPH1185455A (en) | Graphic drawing and processing system | |
JP2747154B2 (en) | I / O processor | |
JPH04369756A (en) | Data transfer method | |
JP2642087B2 (en) | Data transfer processing mechanism between main storage devices | |
JP3251198B2 (en) | Data transfer device | |
JP3179891B2 (en) | Bus control method | |
JPH0728740A (en) | Data transfer device | |
JP2003150534A (en) | Chain block transfer method and communication control device | |
JPH0567983B2 (en) | ||
JPH0822380A (en) | Printer controller | |
JP2001005742A (en) | Data transfer system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |