JP3254970B2 - 積層型複合素子の製造方法及び積層型複合素子 - Google Patents
積層型複合素子の製造方法及び積層型複合素子Info
- Publication number
- JP3254970B2 JP3254970B2 JP17901695A JP17901695A JP3254970B2 JP 3254970 B2 JP3254970 B2 JP 3254970B2 JP 17901695 A JP17901695 A JP 17901695A JP 17901695 A JP17901695 A JP 17901695A JP 3254970 B2 JP3254970 B2 JP 3254970B2
- Authority
- JP
- Japan
- Prior art keywords
- sintered body
- ceramic
- internal electrode
- manufacturing
- thermistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thermistors And Varistors (AREA)
- Ceramic Capacitors (AREA)
Description
温度補償回路基板などに表面実装されるサーミスタとコ
ンデンサとの積層型複合素子の製造方法及び積層型複合
素子に係り、電気特性や寸法精度のばらつきが少なく、
高信頼性でしかも安価に提供される積層型複合素子を歩
留り良く製造する方法と、この方法で製造された積層型
複合素子に関する。
ように、サーミスタとコンデンサの並列回路を構成する
場合には、サーミスタ及びコンデンサ等の複数の電子部
品を個々に同一基板上にフロー或いはリフローはんだ付
けにより実装することが行われている。
ンサ等の個々の部品を複数個用いて回路構成する場合に
は、複数の部品を同一基板上に実装するため、必然的に
実装面積が増大し、回路の小型化を進める上で大きな制
約となっていた。
複合化が考えられる。通常、複合素子の製造には、異種
の材料の同時焼結及び一体化という手法がとられるが、
この場合には、焼結時において、異種材料間で焼結収縮
率に差があるため、内部電極寸法やその形成位置、更に
は素子寸法の不均一化が生じ、所要の電気特性及び寸法
を有する製品を得ることが困難であった。また、サーミ
スタ材料と誘電体材料を同時焼成するためには、両材料
の焼結温度を一致させることが必要であるが、この焼結
温度の一致のために、構成材料が限定されることから、
多くの場合、複合素子の設計自体が困難であった。
特性や寸法精度のばらつきが少なく、高信頼性でしかも
安価に提供される積層型複合素子の製造方法と、この方
法で製造された積層型複合素子を提供することを目的と
する。
子の製造方法は、内部電極を有する直方体状のセラミッ
クス素体の両端面に該内部電極に導通した外部電極を設
けてなる素子であって、該セラミックス素体は、誘電体
セラミックスの焼結体と、該誘電体セラミックスの焼結
体の1対の第1の対向面に焼結一体化されたサーミスタ
セラミックス(サーミスタ形成用セラミックス)の焼結
体とを備えてなり、前記内部電極として、該誘電体セラ
ミックスの焼結体の第1の対向面とサーミスタセラミッ
クスの焼結体との界面に第1の内部電極が介在されてお
り、前記外部電極は、該第1の対向面と交叉する1対の
第2の対向面に設けられている積層型複合素子を製造す
る方法であって、誘電体セラミックスの焼結体よりなる
薄板の両板面に第1の内部電極用のパターンを形成する
工程と、該誘電体セラミックスの焼結体の少なくと も一
方の電極形成面にサーミスタセラミックスのグリーンシ
ートを積層する工程と、得られた積層体を焼結一体化す
る工程と、得られた積層焼結体の板面に無機物層を形成
した後チップ状に切断する工程と、切断されたチップの
両端面に外部電極を形成する工程とを含むことを特徴と
する。
を指称し、立方体をも包含する。
前記サーミスタセラミックスの焼結温度が、誘電体セラ
ミックスの焼結温度よりも低いことを特徴とする。
請求項1又は2に記載の方法において、前記サーミスタ
セラミックスの焼結体の前記第1の対向面と無機物層と
の界面に第2の内部電極が介在されている積層型複合素
子を製造する方法であって、誘電体セラミックスの焼結
体にサーミスタセラミックスのグリーンシートを積層し
た後、該グリーンシートの表面に第2の内部電極形成用
のパターンを形成し、その後、得られた積層体を焼結一
体化することを特徴とする。
請求項1ないし3のいずれか1項に記載の方法におい
て、前記誘電体セラミックスの焼結体の内部に、前記第
1の内部電極と平行に第3の内部電極が設けられている
積層型複合素子を製造する方法であって、前記第3の内
部電極を有するように誘電体セラミックスの焼結体より
なる前記薄板を成形、焼結しておくことを特徴とする。
請求項1ないし4のいずれか1項に記載の方法におい
て、前記素体の外面のうち、第2の対向面以外の面が無
機物層で被覆されている積層型複合素子を製造する方法
であって、前記積層焼結体の板面に無機物層を形成した
後、該積層焼結体を細い短冊状部材に切断し、得られた
短冊状部材の無機物層が形成されていない側面に無機物
層を形成した後チップ状に切断することを特徴とする。
発明の方法により製造されたものである。
焼結体にサーミスタセラミックスのグリーンシートを重
ねて焼結一体化するため、寸法精度や電気特性のばらつ
きの少ない積層型複合素子とすることができる。
第1の内部電極を形成した後、サーミスタセラミックス
のグリーンシートを重ねて焼結一体化した場合、焼成時
において誘電体セラミックス焼結体自体の再収縮は殆ど
生じないため、この表面に形成された内部電極の面積、
及び内部電極同士の距離などは殆ど変わらない。一方、
サーミスタセラミックスのグリーンシートは、焼結時に
収縮するが、この収縮が静電容量等に及ぼす影響は殆ど
なく、電気特性のばらつきを防止することができる。寸
法についても、焼成時の収縮はグリーンシートのみで起
こり、誘電体セラミックス焼結体については収縮が殆ど
ないため、全体としての収縮量が小さく、従って、寸法
のばらつきが殆どなく、寸法精度の高いものとなる。
の積層型複合素子を容易かつ効率的に製造することが可
能とされる。
サーミスタセラミックスのグリーンシートの積層体を焼
結一体化したものをチップ状に切断加工するため、小型
の複合素子であっても高い寸法精度のもとに、容易に大
量生産することが可能である。
により、個々のチップに無機物層を形成する場合に比べ
て、無機物層の形成効率が飛躍的に向上し、製造コスト
をより一層低減すると共に、無機物層の膜厚等のばらつ
きを防止することができる。
グリーンシートの表面に第2の内部電極を形成した後、
一体焼結する場合においても、このサーミスタ部分の焼
結収縮は厚さ方向のみとなり、抵抗値の制御が容易とな
る。
れば、誘電体セラミックス焼結体とサーミスタセラミッ
クスのグリーンシートとの焼結による一体化を容易に行
える。
子は、誘電体セラミックス焼結体の内部に第3の内部電
極を設けているため、誘電体の誘電率が極めて大きなも
のとなる。
子によれば、表面の無機物層よりなる保護層により複合
素子の信頼性、耐久性、耐候性がより一層高められ、ま
た、素体の第2の対向面以外に付着した外部電極部が、
素体に電気的に影響を及ぼすことを防止することができ
る。
いて詳細に説明する。
有した本発明の積層型複合素子の製造方法の一実施例を
示す斜視図であり、図3(a)は図1,2の方法に従っ
て製造された積層型複合素子の断面図、図3(b)は同
回路図である。図4,5は本発明の積層型複合素子の他
の実施例を示し、各々、(a)は断面図、(b)は回路
図である。なお、図4,5において、図3に示す部材と
同一機能を奏する部材には同一符号を付してある。
ラミックス焼結体の薄板1を準備し(図1(a))、こ
の薄板1の一方の板面1Aに第1の内部電極2Aの電極
パターンを一定間隔を置いて一定の幅で平行なストライ
プ状に印刷し、乾燥する(図1(b))。次に、この薄
板1を裏返し、他方の板面1Bにも、第1の内部電極2
Bのパターンを一定間隔を置いて一定の幅で平行なスト
ライプ状に印刷し、乾燥する。なお、板面1Aの電極2
Aのパターンは、板面1Bの電極2Bのパターンと位相
をずらし、板面に対し垂直に透視した場合、ストライプ
の両長手側縁のみが重なるようにする。
材とを含む成形材料を成形し、これを薄板1と面寸法が
ほぼ同じ大きさとなるように切断してサーミスタセラミ
ックスのグリーンシートを作成する。このグリーンシー
ト3A,3Bを、内部電極パターン2A,2Bを形成し
た焼結体の薄板1の両板面に積層してプレス機により熱
圧着させる。その後、グリーンシート3A,3Bの表面
に第2の内部電極2C,2Dのパターンを、電極2A,
2Bのパターンと同様に一定の間隔を置いて一定の幅で
平行なストライプ状に印刷する(図1(c))。この場
合も、板面を垂直に透視した状態において電極2C,2
D用のストライプの両長手側縁のみが重なるように位相
をずらす。印刷後、乾燥及び焼成して薄板1とグリーン
シート3A,3Bとを一体化させる。
結する温度で行う。この焼成により、グリーンシート3
A,3Bがサーミスタセラミックス焼結体となる。本発
明においては、薄板を構成する誘電体セラミックスとし
て、焼結温度がサーミスタセラミックスの焼結温度より
も高いものを用いるのが好ましい。通常の場合、この焼
成は、950〜1200℃で5〜30時間程度行われ
る。
焼き付けを行っても良く、グリーンシートの圧着後に電
極焼き付けとグリーンシート焼結とをまとめて行っても
良い。
スペーストを全面印刷した後乾燥する。乾燥後、焼結一
体品4を裏返して他方の板面にも同様にガラスペースト
を印刷した後乾燥し、その後ガラスペーストの焼き付け
を行って、焼結一体品4の両板面に無機物層(ガラス
層)5A,5Bを形成する(図1(d))。
体品4を一定の間隔で細長い短冊状に切断して短冊状部
材6を得る(図2(a))。この短冊状部材6は、対向
する一対の面(第1の対向面)にのみ無機物層5A,5
Bが形成されたものであるが、残る一対の対向面(第3
の対向面)にも前記と同様にして無機物層5C,5Dを
形成する。即ち、この短冊状部材6を複数個短冊状部材
整列用の治具に並べてガラスペーストを印刷し、乾燥す
る。次に、この短冊状部材を反転させて同様にガラスペ
ーストを印刷して乾燥し、その後、焼き付けを行う(図
2(b))。
Dで被覆した短冊状部材6を、被覆していない第2の対
向面に平行な方向に切断してチップ7を得る(図2
(c))。この場合、切断面は電極2C,2Dを断ち切
るか、又は電極2A,2Bを断ち切るように入れる。
されていない両端面7A,7BにAg等の電極ペースト
を塗布して乾燥、焼き付けを行って外部電極8A,8B
を形成し(図2(d))、更に、この外部電極の表面に
Niめっきを施し、更に、このNiめっき上に半田めっ
き処理を行うことにより、めっき層9A,9Bを形成し
て、製品の積層型複合素子10を得る。
(a)に示す如く、誘電体セラミックスの焼結体よりな
るコンデンサ部Cとサーミスタセラミックスのグリーン
シート由来のサーミスタ部T,Tとが第1の内部電極2
A,2Bを介して積層一体化されると共に、更に、両対
向面に第2の内部電極2C,2Dを有し、これらが無機
物層5で被覆され、更に、両端面(第2の対向面)にめ
っき層9A,9Bを有する外部電極8A,8Bが形成さ
れたものであり、この積層型複合素子10は、図3
(b)に示す如く、1個のコンデンサと2個のサーミス
タの並列回路を一素子内に有するものである。
スには、その熱膨張係数がサーミスタを構成するセラミ
ックス材料の熱膨張係数に近似している材料を選択する
のが好ましく、例えば、熱膨張係数が9〜11×10
−7/℃の材料を用いるのが好適である。
ートの厚さが厚過ぎ、誘電体セラミックス焼結体薄板が
薄過ぎると、誘電体セラミックス焼結体を用いることに
よる本発明の効果を十分に得ることができない。逆に、
サーミスタセラミックスグリーンシートの厚さが薄過ぎ
るとサーミスタ特性が十分に得られない。従って、サー
ミスタセラミックスグリーンシートの厚さは150μm
以下、特に10〜50μmとするのが好ましく、このよ
うなサーミスタセラミックスグリーンシートに対して、
厚さ400〜800μm程度の誘電体セラミックス焼結
体の薄板を用いるのが好ましい。
焼結体の薄板の両板面に電極を形成した後グリーンシー
ト3A,3Bを積層し、図3に示す如く、内部電極2
A,2B,2C,2Dが配設された積層型複合素子を製
造する方法を示したが、用いる誘電体セラミックス焼結
体やグリーンシートの数やその積層配置、内部電極配置
等に特に制限はなく、所望とする積層型複合素子のコン
デンサ及びサーミスタ構成及び電気特性等に応じて適宜
決定される。
電極パターンを形成した誘電体セラミックスの焼結体の
一方の面にのみサーミスタセラミックスのグリーンシー
トを積層すると共に、該グリーンシートの表面に電極パ
ターンを形成し、同様に焼結一体化、無機物層及び外部
電極の形成を行うことにより、図4(a)に示す如く、
誘電体セラミックスの焼結体よりなるコンデンサ部Cの
一方の面にサーミスタセラミックスのグリーンシート由
来のサーミスタ部Tが内部電極2Aを介して積層一体化
されると共に、更に、両対向面に内部電極2B,2Cを
有し、これらが無機物層5で被覆され、更に、両端面に
めっき層9A,9Bを有する外部電極8A,8Bが形成
された積層型複合素子10Aを製造することができる。
この積層型複合素子10Aは、図4(b)に示す如く、
1個のコンデンサと1個のサーミスタとの並列回路を一
素子内に有するものである。
ミックスの焼結体の一方の板面に複数の内部電極を形成
した場合には、図5(a)に示す如く、コンデンサ部C
とサーミスタ部Tが内部電極2A,2A´を介して積層
され、図5(b)に示す如く、1個のコンデンサと1個
のサーミスタとの並列回路を一素子内に有する積層型複
合素子1Bを製造することができる。
ミックスの焼結体の内部に第3の内部電極1a,1b,
1c,1dを設けても良い。この第3の内部電極1a,
1b,1c,1dは、図1(a)のセラミックス焼結体
よりなる薄板1を形成するときに併せて形成しておく。
の誘電体セラミックスのグリーンシートを第3の内部電
極1a〜1d用の電極シートを介して積層し、焼結一体
化することにより容易に製造することができる。もちろ
ん、この積層焼結体の第3の内部電極は、上記シート法
に限らず、印刷法により形成することもできる。
ごとに外部電極8A,8Bに交互に導通するように互い
違いに形成される。この第3の内部電極1a〜1dのパ
ターンは、内部電極2A,2Bの場合と全く同様に、板
面を垂直に透視したときにパターンの長手側縁のみが重
なるようにする。その他の製造プロセスは図1,2の場
合と同様である。
0Cは、図6(a)に示す如く、内部電極1a〜1dを
有する誘電体セラミックスの積層焼結体よりなるコンデ
ンサ部Cとサーミスタセラミックスのグリーンシート由
来のサーミスタ部T,Tとが内部電極2A,2Bを介し
て積層一体化されると共に、更に、両対向面に内部電極
2C,2Dを有し、これらが無機物層5で被覆され、更
に、両端面にめっき層9A,9Bを有する外部電極8
A,8Bが形成されたものであり、この積層型複合素子
10Cは、図6(b)に示す如く、1個のコンデンサと
2個のサーミスタの並列回路を一素子内に有するもので
ある。
積層型複合素子10に第3の内部電極1a〜1dを設け
た構成のものであるが、同様に図4,5の積層型複合素
子10A,10Bに第3の内部電極1a〜1dを設けた
構成とすることにより図7,8の積層型複合素子10
D,10Eが得られる。
けると、誘電体セラミックスの誘電率が著しく増大す
る。
素子の製造方法及び積層型複合素子によれば、電気特性
のばらつきが小さくなると共に、小型化において重要な
寸法精度に優れ、かつ高信頼性で、コスト的にも安価な
積層型複合素子を提供することができ、これにより、水
晶発振回路等の小型化への要求の強い電子回路部品の実
装面積の減少に大きく貢献できる。本発明によれば、こ
の複合素子の誘電体の誘電率を著しく高めることもでき
る。
を示す斜視図である。
を示す斜視図である。
(a)は断面図、(b)は当該積層型複合素子の回路図
である。
(a)は断面図、(b)は当該積層型複合素子の回路図
である。
(a)は断面図、(b)は当該積層型複合素子の回路図
である。
(a)は断面図、(b)は当該積層型複合素子の回路図
である。
(a)は断面図、(b)は当該積層型複合素子の回路図
である。
(a)は断面図、(b)は当該積層型複合素子の回路図
である。
部電極 3A,3B グリーンシート 5 無機物層 7 チップ 8A,8B 外部電極 9A,9B めっき層 10,10A,10B,10C,10D,10E 積層
型複合素子 C コンデンサ部 T サーミスタ部
Claims (6)
- 【請求項1】 内部電極を有する直方体状のセラミック
ス素体の両端面に該内部電極に導通した外部電極を設け
てなる素子であって、 該セラミックス素体は、誘電体セラミックスの焼結体
と、該誘電体セラミックスの焼結体の1対の第1の対向
面に焼結一体化されたサーミスタセラミックスの焼結体
とを備えてなり、 前記内部電極として、該誘電体セラミックスの焼結体の
第1の対向面とサーミスタセラミックスの焼結体との界
面に第1の内部電極が介在されており、 前記外部電極は、該第1の対向面と交叉する1対の第2
の対向面に設けられている積層型複合素子を製造する方
法であって、 誘電体セラミックスの焼結体よりなる薄板の両板面に第
1の内部電極用のパターンを形成する工程と、 該誘電体セラミックスの焼結体の少なくとも一方の電極
形成面にサーミスタセラミックスのグリーンシートを積
層する工程と、 得られた積層体を焼結一体化する工程と、 得られた積層焼結体の板面に無機物層を形成した後チッ
プ状に切断する工程と、 切断されたチップの両端面に外部電極を形成する工程と
を含む積層型複合素子の製造方法。 - 【請求項2】 請求項1に記載の方法おいて、前記サー
ミスタセラミックスの焼結温度が、誘電体セラミックス
の焼結温度よりも低いことを特徴とする積層型複合素子
の製造方法。 - 【請求項3】 請求項1又は2に記載の方法において、
前記サーミスタセラミックスの焼結体の前記第1の対向
面と無機物層との界面に第2の内部電極が介在されてい
る積層型複合素子を製造する方法であって、誘電体セラ
ミックスの焼結体にサーミスタセラミックスのグリーン
シートを積層した後、該グリーンシートの表面に第2の
内部電極形成用のパターンを形成し、その後、得られた
積層体を焼結一体化することを特徴とする積層型複合素
子の製造方法。 - 【請求項4】 請求項1ないし3のいずれか1項に記載
の方法において、前記誘電体セラミックスの焼結体の内
部に、前記第1の内部電極と平行に第3の内部電極が設
けられている積層型複合素子を製造する方法であって、
前記第3の内部電極を有するように誘電体セラミックス
の焼結体よりなる前記薄板を成形、焼結しておくことを
特徴とする積層型複合素子の製造方法。 - 【請求項5】 請求項1ないし4のいずれか1項に記載
の方法において、前記素体の外面のうち、第2の対向面
以外の面が無機物層で被覆されている積層型複合素子を
製造する方法であって、前記積層焼結体の板面に無機物
層を形成した後、該積層焼結体を細長い短冊状部材に切
断し、得られた短冊状部材の無機物層が形成されていな
い側面に無機物層を形成した後チップ状に切断すること
を特徴とする積層型複合素子の製造方法。 - 【請求項6】 請求項1ないし5のいずれか1項に記載
の方法により製造された積層型複合素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17901695A JP3254970B2 (ja) | 1995-03-22 | 1995-07-14 | 積層型複合素子の製造方法及び積層型複合素子 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7-62588 | 1995-03-22 | ||
JP6258895 | 1995-03-22 | ||
JP17901695A JP3254970B2 (ja) | 1995-03-22 | 1995-07-14 | 積層型複合素子の製造方法及び積層型複合素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08321406A JPH08321406A (ja) | 1996-12-03 |
JP3254970B2 true JP3254970B2 (ja) | 2002-02-12 |
Family
ID=26403632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17901695A Expired - Fee Related JP3254970B2 (ja) | 1995-03-22 | 1995-07-14 | 積層型複合素子の製造方法及び積層型複合素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3254970B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001118731A (ja) | 1999-10-19 | 2001-04-27 | Murata Mfg Co Ltd | チップ型複合電子部品およびその製造方法 |
US6362723B1 (en) * | 1999-11-18 | 2002-03-26 | Murata Manufacturing Co., Ltd. | Chip thermistors |
DE10057084B4 (de) * | 1999-11-18 | 2008-01-31 | Murata Mfg. Co., Ltd., Nagaokakyo | Chip-Thermistoren und Verfahren zum Herstellen derselben |
JP5974490B2 (ja) * | 2011-01-17 | 2016-08-23 | 株式会社村田製作所 | 電子部品素子供給装置 |
-
1995
- 1995-07-14 JP JP17901695A patent/JP3254970B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08321406A (ja) | 1996-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0998784A1 (en) | Multilayer ceramic rc device | |
EP0285873B1 (en) | Method of producing a multi-layered ceramic capacitor | |
JP3593964B2 (ja) | 多層セラミック基板およびその製造方法 | |
JP3254970B2 (ja) | 積層型複合素子の製造方法及び積層型複合素子 | |
JPS5924535B2 (ja) | 積層複合部品 | |
JP2888020B2 (ja) | 負特性積層サーミスタ | |
JP3669404B2 (ja) | 多層セラミック基板の製造方法 | |
JP3246258B2 (ja) | チップサーミスタの製造方法及びチップサーミスタ | |
JP3331807B2 (ja) | 積層型チップサーミスタの製造方法 | |
JPH08321410A (ja) | 積層型複合素子及びその製造方法 | |
JP3139270B2 (ja) | Lc複合部品 | |
JP3473529B2 (ja) | 圧電共振部品 | |
JP3493812B2 (ja) | セラミック電子部品の製造方法 | |
KR200330077Y1 (ko) | 적층형 세라믹 칩 부품 | |
JP2000124008A (ja) | 複合チップサーミスタ電子部品およびその製造方法 | |
JP2000294452A (ja) | 積層セラミック電子部品アレイ及びその製造方法 | |
JPH08181514A (ja) | 高周波用セラミックス部品の製造方法 | |
JPS6235253B2 (ja) | ||
JP3158793B2 (ja) | コンデンサアレイ | |
JPH03263311A (ja) | 積層複合部品 | |
JPH0714109B2 (ja) | セラミック複合回路基板 | |
JPH09326303A (ja) | チップ部品 | |
JPH0845707A (ja) | チップサーミスター | |
JPH02305425A (ja) | Cr複合部品 | |
JPH10241908A (ja) | 複合素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011030 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071130 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081130 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081130 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |