JP3254053B2 - 光集積回路 - Google Patents
光集積回路Info
- Publication number
- JP3254053B2 JP3254053B2 JP19735893A JP19735893A JP3254053B2 JP 3254053 B2 JP3254053 B2 JP 3254053B2 JP 19735893 A JP19735893 A JP 19735893A JP 19735893 A JP19735893 A JP 19735893A JP 3254053 B2 JP3254053 B2 JP 3254053B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- optical
- isolation
- optical element
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は光集積回路、更に詳しく
いえば、半導体基板上に形成された複数の光機能素子か
らなる集積化光素子、特に複数の電極を有する光集積回
路の電極構造に関するものである。
いえば、半導体基板上に形成された複数の光機能素子か
らなる集積化光素子、特に複数の電極を有する光集積回
路の電極構造に関するものである。
【０００２】
【従来の技術】光機能素子を集積化する場合に最も問題
となるのは素子間の相互作用である。一般に相互作用と
しては、複数の光機能素子の相互間の光信号のクロスト
ークによるものと、電気信号のクロストークによるもの
がある。なかでも電気信号のクロストークを低減するこ
とは、素子間の光結合効率向上という相反する条件を同
時に満たさねばならないため、実現が難しい。例えば、
1989年電子情報通信学会秋季全国大会 C-179 古津、雙
田他「高抵抗層埋め込み構造光変調器／ＤＦＢレーザ集
積化光源」は、光変調器とレーザの集積化光源におい
て、素子間分離部にＦｅ−ＩｎＰ等の半絶縁性半導体を
埋め込む手法により、電気的アイソレ−ションを確保し
ようとした例である。しかしこの手法を用いた場合にお
いても、残留するドーピング層を介した漏れ電流、即
ち、電気信号のクロストークを完全に除去することは困
難である。一般に集積化光源では、電気的相互作用を完
全に除くためには数メガオーム以上の分離抵抗が必要で
あると言われており、上記従来例においても充分な素子
間アイソレ−ションが得られているとは言えない。ま
た、半絶縁性半導体の導入に伴って製造工程が複雑化す
るため、作製コストが増大すると共に歩留まりが低下す
る。
となるのは素子間の相互作用である。一般に相互作用と
しては、複数の光機能素子の相互間の光信号のクロスト
ークによるものと、電気信号のクロストークによるもの
がある。なかでも電気信号のクロストークを低減するこ
とは、素子間の光結合効率向上という相反する条件を同
時に満たさねばならないため、実現が難しい。例えば、
1989年電子情報通信学会秋季全国大会 C-179 古津、雙
田他「高抵抗層埋め込み構造光変調器／ＤＦＢレーザ集
積化光源」は、光変調器とレーザの集積化光源におい
て、素子間分離部にＦｅ−ＩｎＰ等の半絶縁性半導体を
埋め込む手法により、電気的アイソレ−ションを確保し
ようとした例である。しかしこの手法を用いた場合にお
いても、残留するドーピング層を介した漏れ電流、即
ち、電気信号のクロストークを完全に除去することは困
難である。一般に集積化光源では、電気的相互作用を完
全に除くためには数メガオーム以上の分離抵抗が必要で
あると言われており、上記従来例においても充分な素子
間アイソレ−ションが得られているとは言えない。ま
た、半絶縁性半導体の導入に伴って製造工程が複雑化す
るため、作製コストが増大すると共に歩留まりが低下す
る。
【０００３】
【発明が解決しようとする課題】本発明の目的は、上記
従来例のもつ問題を解決することを目的としている。即
ち、素子作製工程を複雑化することなく、素子間の素子
間の光結合効率を低下させることなく、同時に素子間の
アイソレ−ションを確保した光集積回路を実現すること
である。
従来例のもつ問題を解決することを目的としている。即
ち、素子作製工程を複雑化することなく、素子間の素子
間の光結合効率を低下させることなく、同時に素子間の
アイソレ−ションを確保した光集積回路を実現すること
である。
【０００４】
【課題を解決するための手段】上記目的を達成するた
め、本発明では、半導体基板上に形成された複数の機能
素子からなる集積化回路において、複数の機能素子の中
の少なくとも一組みの光機能素子の接続部に所定の分離
抵抗値を有する素子間分離構造と共に新たにアイソレ−
ション電極を設けた。上記アイソレーション電極は素子
内部で接地されるか、素子外部で所定の低インピーダン
ス回路（もしくはアース）に接続される。上記素子間分
離構造に要求される分離抵抗はアイソレーション電極部
のインピーダンスに比べて充分に大きく設定する。しか
し、その値は従来の分離抵抗のみでアイソレーションを
確保する場合に比べて１〜２桁小さいものでよい。本発
明の好ましい実施形態における一組みの光機能素子は、
以下の実施例で説明するレーザダイオード等の半導体光
源と光変調部であるが、それらに限定されない。
め、本発明では、半導体基板上に形成された複数の機能
素子からなる集積化回路において、複数の機能素子の中
の少なくとも一組みの光機能素子の接続部に所定の分離
抵抗値を有する素子間分離構造と共に新たにアイソレ−
ション電極を設けた。上記アイソレーション電極は素子
内部で接地されるか、素子外部で所定の低インピーダン
ス回路（もしくはアース）に接続される。上記素子間分
離構造に要求される分離抵抗はアイソレーション電極部
のインピーダンスに比べて充分に大きく設定する。しか
し、その値は従来の分離抵抗のみでアイソレーションを
確保する場合に比べて１〜２桁小さいものでよい。本発
明の好ましい実施形態における一組みの光機能素子は、
以下の実施例で説明するレーザダイオード等の半導体光
源と光変調部であるが、それらに限定されない。
【０００５】
【作用】本発明によるアイソレ−ション電極は、常に定
電位に保たれるため、各機能素子とアイソレ−ション電
極間での漏れ電流が生じても素子間での漏れ電流は発生
しない。このため素子間絶縁抵抗が比較的小さな場合に
おいても、素子間の電気的相互作用は生じない。本発明
で新たに設置するアイソレ−ション電極は、機能素子の
電極形成工程と同時に作製可能であるため、従来素子と
同様な作製プロセスを用いることが可能である。また、
本発明の分離抵抗部に要求される抵抗値は前述の様に従
来構造に比べて１〜２桁小さなものでよい。従ってその
構造も単純であり、従来の様に半絶縁性半導体による埋
め込み等を導入する必要が無い。このため、作製プロセ
スを大幅に簡単化することが可能となる。つまり、本発
明により簡便な工程による素子間の完全なアイソレ−シ
ョンが実現され、素子作製の歩留まりが大幅に向上する
と共に、素子性能の安定化が図れる。
電位に保たれるため、各機能素子とアイソレ−ション電
極間での漏れ電流が生じても素子間での漏れ電流は発生
しない。このため素子間絶縁抵抗が比較的小さな場合に
おいても、素子間の電気的相互作用は生じない。本発明
で新たに設置するアイソレ−ション電極は、機能素子の
電極形成工程と同時に作製可能であるため、従来素子と
同様な作製プロセスを用いることが可能である。また、
本発明の分離抵抗部に要求される抵抗値は前述の様に従
来構造に比べて１〜２桁小さなものでよい。従ってその
構造も単純であり、従来の様に半絶縁性半導体による埋
め込み等を導入する必要が無い。このため、作製プロセ
スを大幅に簡単化することが可能となる。つまり、本発
明により簡便な工程による素子間の完全なアイソレ−シ
ョンが実現され、素子作製の歩留まりが大幅に向上する
と共に、素子性能の安定化が図れる。
【０００６】
【実施例】図１は、本発明による光集積回路の第一の実
施例の構造を示す。本実施例は、電界吸収型光変調器部
１４と半導体レーザダイオード（ＬＤ）１３をモノリシ
ック集積化した半導体光集積回路であり、（ａ）は上面
図、（ｂ）は（ａ）のｂ−ｂ’部の部分断面図である。
ＬＤ部１３及び光変調器部１４は同一のｎ型ＩｎＰ基板
１上に形成されている。両者の層構成は光導波路層
（０.２μｍ厚、吸収端波長１.１５μｍ）２とｐ−クラ
ッド層４（２.０μｍ厚）、ｐ−キャップ層（０.２μｍ
厚）５の間に形成されたアンドープの多重量子井戸層か
ら成っている。但し、ＬＤ部１３は基板１にグレーティ
ング７が形成されている領域上に形成されていると共
に、アンドープ多重量子井戸層が動作波長（１.５５μ
ｍ）にほぼ等しい吸収端波長を有する活性層３となって
おり、この点で平坦基板部に形成された動作波長よりも
数十ｎｍ短波長側に吸収端波長をもつ多重量子井戸層を
用いている光変調器部１４と構造が異なっている。
施例の構造を示す。本実施例は、電界吸収型光変調器部
１４と半導体レーザダイオード（ＬＤ）１３をモノリシ
ック集積化した半導体光集積回路であり、（ａ）は上面
図、（ｂ）は（ａ）のｂ−ｂ’部の部分断面図である。
ＬＤ部１３及び光変調器部１４は同一のｎ型ＩｎＰ基板
１上に形成されている。両者の層構成は光導波路層
（０.２μｍ厚、吸収端波長１.１５μｍ）２とｐ−クラ
ッド層４（２.０μｍ厚）、ｐ−キャップ層（０.２μｍ
厚）５の間に形成されたアンドープの多重量子井戸層か
ら成っている。但し、ＬＤ部１３は基板１にグレーティ
ング７が形成されている領域上に形成されていると共
に、アンドープ多重量子井戸層が動作波長（１.５５μ
ｍ）にほぼ等しい吸収端波長を有する活性層３となって
おり、この点で平坦基板部に形成された動作波長よりも
数十ｎｍ短波長側に吸収端波長をもつ多重量子井戸層を
用いている光変調器部１４と構造が異なっている。
【０００７】ＬＤ部１３から放射された波長１.５５μ
ｍの導波光９は、アイソレ−ション領域１２を介して光
変調器部１４に導かれ、ここで所定の電気信号に従って
変調を受ける。この際、光変調器部１４に印加した電気
信号が共通導電層であるｐ−クラッド層４を介してＬＤ
部１３に漏れ込むことが電気的クロストークの主要因で
あり、これを抑圧するために本実施例ではアイソレーシ
ョン領域１２に新たに電極６−１を配置すると共に、電
極６−３と６−１との間及び電極６−１と６−２との間
のｐークラッド層４に分離溝８を形成している。ここ
で、分離溝８の深さは、導波光９のｐークラッド層への
漏れ込みを考慮して、約１.２μｍとした。この場合、
約１μｍのｐークラッド層４が溝下部に残留するため、
アイソレ−ション領域１２での導波光９の散乱は充分に
小さく抑えられる。
ｍの導波光９は、アイソレ−ション領域１２を介して光
変調器部１４に導かれ、ここで所定の電気信号に従って
変調を受ける。この際、光変調器部１４に印加した電気
信号が共通導電層であるｐ−クラッド層４を介してＬＤ
部１３に漏れ込むことが電気的クロストークの主要因で
あり、これを抑圧するために本実施例ではアイソレーシ
ョン領域１２に新たに電極６−１を配置すると共に、電
極６−３と６−１との間及び電極６−１と６−２との間
のｐークラッド層４に分離溝８を形成している。ここ
で、分離溝８の深さは、導波光９のｐークラッド層への
漏れ込みを考慮して、約１.２μｍとした。この場合、
約１μｍのｐークラッド層４が溝下部に残留するため、
アイソレ−ション領域１２での導波光９の散乱は充分に
小さく抑えられる。
【０００８】個々の分離溝部８の抵抗は数十キロオーム
程度（１０μｍの分離溝を使用）であるが、アイソレー
ション電極６−１をこれよりも充分に小さなインピーダ
ンスを持つ定電圧回路（接地することも可能）に接続す
ることで、光変調器部１４とＬＤ部１３との間の電気的
接続を断つことが可能となる。この場合、ＬＤ部１３及
び光変調器部１４に数十μＡ程度の漏れ電流は生じる
が、これらは共に定電圧回路と個々の素子間において流
れる電流成分であり、光変調器１４に印加した電気信号
がＬＤ部１３に流れ込むことは無い。アイソレ−ション
電極６−１を使用しない通常の素子構成では、ＬＤ１３
と光変調器１４を集積化する場合に必要とされる電気的
アイソレーションを確保するために分離溝下部のｐーク
ラッド層４を完全に除去する必要が生じるが、この場
合、導波光の散乱により光変調器部１４とＬＤ部１３の
光結合効率が大幅に低下する。本実施例ではこの様な困
難を生じさせることなく、両者の電気的アイソレーショ
ンを実現することができる。また、アイソレ−ション電
極６−１はＬＤ部１３、光変調器部１４の電極６−３、
６−２を形成する工程と同一時に作成できるため、素子
作成プロセスを変更する必要は無い。従って光集積回路
素子作成上の困難を生じさせる事無く、素子間アイソレ
ーションを大幅に改良する。
程度（１０μｍの分離溝を使用）であるが、アイソレー
ション電極６−１をこれよりも充分に小さなインピーダ
ンスを持つ定電圧回路（接地することも可能）に接続す
ることで、光変調器部１４とＬＤ部１３との間の電気的
接続を断つことが可能となる。この場合、ＬＤ部１３及
び光変調器部１４に数十μＡ程度の漏れ電流は生じる
が、これらは共に定電圧回路と個々の素子間において流
れる電流成分であり、光変調器１４に印加した電気信号
がＬＤ部１３に流れ込むことは無い。アイソレ−ション
電極６−１を使用しない通常の素子構成では、ＬＤ１３
と光変調器１４を集積化する場合に必要とされる電気的
アイソレーションを確保するために分離溝下部のｐーク
ラッド層４を完全に除去する必要が生じるが、この場
合、導波光の散乱により光変調器部１４とＬＤ部１３の
光結合効率が大幅に低下する。本実施例ではこの様な困
難を生じさせることなく、両者の電気的アイソレーショ
ンを実現することができる。また、アイソレ−ション電
極６−１はＬＤ部１３、光変調器部１４の電極６−３、
６−２を形成する工程と同一時に作成できるため、素子
作成プロセスを変更する必要は無い。従って光集積回路
素子作成上の困難を生じさせる事無く、素子間アイソレ
ーションを大幅に改良する。
【０００９】図２は、本発明によるの光集積回路の第二
の実施例の構造を示す。本実施例はアイソレーション構
造をマッハツェンダ型光変調器に適用したものである。
（ａ）は上面図、（ｂ）は（ａ）のａ−ａ’部の部分断
面図である。図に示した用にマッハツェンダ型光変調器
は、並列に配置された２個の位相変調器２０と２個のＹ
分岐回路２１を組み合わせた構造から成っており、これ
らの間での電気的アイソレーションを確保することが素
子特性の安定化を図る上で重要である。本実施例では、
半導体基板１の上の光導波路層２を介して作製されたア
ンドープ多重量子井戸構造３を光導波層とし、これを
ｐ、ｎ型半導体層で積層したＰｉｎ構造を持つ素子につ
いての本発明の適用例を示しているが、本発明の適用例
は必ずしもＰｉｎ構造に限定されるものでは無く、ショ
ットキー構造により電界を印加する構造もしくは電流注
入型の構造に対しても同様に適用することが可能であ
る。本実施例では、アイソレーション電極６−１は位相
変調領域の両端に配置されている。これは、位相変調領
域間の主たる漏れ電流が、Ｙ分岐部２１の光導波路上の
ｐ導電層を介して流れるためであるが、この様な配置を
採ることによりＹ分岐部２１への電界印加自体をも防ぐ
ことが可能となり、Ｙ分岐部２１での導波光の吸収損失
を低減することが可能となる。
の実施例の構造を示す。本実施例はアイソレーション構
造をマッハツェンダ型光変調器に適用したものである。
（ａ）は上面図、（ｂ）は（ａ）のａ−ａ’部の部分断
面図である。図に示した用にマッハツェンダ型光変調器
は、並列に配置された２個の位相変調器２０と２個のＹ
分岐回路２１を組み合わせた構造から成っており、これ
らの間での電気的アイソレーションを確保することが素
子特性の安定化を図る上で重要である。本実施例では、
半導体基板１の上の光導波路層２を介して作製されたア
ンドープ多重量子井戸構造３を光導波層とし、これを
ｐ、ｎ型半導体層で積層したＰｉｎ構造を持つ素子につ
いての本発明の適用例を示しているが、本発明の適用例
は必ずしもＰｉｎ構造に限定されるものでは無く、ショ
ットキー構造により電界を印加する構造もしくは電流注
入型の構造に対しても同様に適用することが可能であ
る。本実施例では、アイソレーション電極６−１は位相
変調領域の両端に配置されている。これは、位相変調領
域間の主たる漏れ電流が、Ｙ分岐部２１の光導波路上の
ｐ導電層を介して流れるためであるが、この様な配置を
採ることによりＹ分岐部２１への電界印加自体をも防ぐ
ことが可能となり、Ｙ分岐部２１での導波光の吸収損失
を低減することが可能となる。
【００１０】図３は、本発明によるの光集積回路の第三
の実施例の構造を示す。本実施例は図２の実施例のアイ
ソレーション電極６−１を、素子内においてｎドープ基
板２とコンタクトさせることにより、強制的に接地２２
した例を示している。同図において、図２同一部分には
同一番号を付す。このように素子内で電極６−１を接地
することにより、素子外部との接続点数を少なくするこ
とができ、素子の実装が簡単化される。この場合、コン
タクト面での接触抵抗値は分離溝部８での抵抗値よりも
十分に小さければ問題はないので、Ｐドープ層との接触
を前提として使用される通常の電極材料（例えばＣｒ／
Ａｕ，Ｔｉ／Ａｕ等の電極材料）をアイソレーション電
極６−１に使用した場合においても、問題無く基板１と
の電気的接触を得ることができる。
の実施例の構造を示す。本実施例は図２の実施例のアイ
ソレーション電極６−１を、素子内においてｎドープ基
板２とコンタクトさせることにより、強制的に接地２２
した例を示している。同図において、図２同一部分には
同一番号を付す。このように素子内で電極６−１を接地
することにより、素子外部との接続点数を少なくするこ
とができ、素子の実装が簡単化される。この場合、コン
タクト面での接触抵抗値は分離溝部８での抵抗値よりも
十分に小さければ問題はないので、Ｐドープ層との接触
を前提として使用される通常の電極材料（例えばＣｒ／
Ａｕ，Ｔｉ／Ａｕ等の電極材料）をアイソレーション電
極６−１に使用した場合においても、問題無く基板１と
の電気的接触を得ることができる。
【００１１】図４は、本発明による光集積回路の第四の
実施例を示した上面図である。本実施例の特徴は、アイ
ソレーション電極６−１を素子間分離部だけでなく、機
能素子の周囲全域に配置したことにある。これにより、
素子間の漏れ電流によるクロストークだけでなく、他の
電磁的相互作用によるクロストークの発生をも低減する
ことが可能となり、特にギガヘルツ以上の高周波領域に
おけるアイソレーション特性が向上する。なお、アイソ
レーション電極６−１以外の構成は図１に示した実施例
と同じであるので説明を省く。
実施例を示した上面図である。本実施例の特徴は、アイ
ソレーション電極６−１を素子間分離部だけでなく、機
能素子の周囲全域に配置したことにある。これにより、
素子間の漏れ電流によるクロストークだけでなく、他の
電磁的相互作用によるクロストークの発生をも低減する
ことが可能となり、特にギガヘルツ以上の高周波領域に
おけるアイソレーション特性が向上する。なお、アイソ
レーション電極６−１以外の構成は図１に示した実施例
と同じであるので説明を省く。
【００１２】図５は、本発明による光集積回路の第五の
実施例を示す構成図である。図中集積化光素子は図１又
は図４に示した光集積回路と同様のもので、ＬＤ部１
３、アイソレーション部１２、変調部１４を持つ。ＬＤ
部１３の電極６−１にはＬＤ部駆動回路１５が接続さ
れ、変調部１４の電極６−２には変調部駆動回路１６が
接続され、アイソレーション電極６−１はバイアスＴ回
路（ＤＣバイアスと高周波信号の分波回路）１７を通し
て、ＤＣバイアス回路（制御回路）１８がに接続されて
おり、分波された高周波成分は接地されている。アイソ
レーション領域１２の活性層の吸収端波長を、動作光波
長に近く設定した場合、正バイアス印加によるアイソレ
ーション領域１２への電流注入によって光増幅作用が生
じる。即ち、アイソレーション領域１２は、機能素子間
の電気的相互作用を低減する作用と共に、光を増幅する
機能をも併せ持つことにになり、集積化回路内での光信
号の減衰を補償することができる。
実施例を示す構成図である。図中集積化光素子は図１又
は図４に示した光集積回路と同様のもので、ＬＤ部１
３、アイソレーション部１２、変調部１４を持つ。ＬＤ
部１３の電極６−１にはＬＤ部駆動回路１５が接続さ
れ、変調部１４の電極６−２には変調部駆動回路１６が
接続され、アイソレーション電極６−１はバイアスＴ回
路（ＤＣバイアスと高周波信号の分波回路）１７を通し
て、ＤＣバイアス回路（制御回路）１８がに接続されて
おり、分波された高周波成分は接地されている。アイソ
レーション領域１２の活性層の吸収端波長を、動作光波
長に近く設定した場合、正バイアス印加によるアイソレ
ーション領域１２への電流注入によって光増幅作用が生
じる。即ち、アイソレーション領域１２は、機能素子間
の電気的相互作用を低減する作用と共に、光を増幅する
機能をも併せ持つことにになり、集積化回路内での光信
号の減衰を補償することができる。
【００１３】また、アイソレ−ション領域１２での活性
層の吸収端波長を動作光近傍もしくはそれよりも数十ｎ
ｍ程度短波長側に設定した場合には、同領域は光吸収領
域として働く。特に、吸収端波長を動作光よりも短波長
側に設定した場合には吸収係数を印加電圧によって調整
することも可能となる。これによりＬＤ部１３から発光
される導波光の一部をアイソレ−ション領域１２におい
て光電流１９として検出し、光出力をモニターすること
ができる。従来、ＬＤ出力モニターはＬＤの外部に光検
出器を配置して行っていたが、本実施例の方式を用いる
ことで光検出機能を素子内に集積化することが可能とな
り、光学系の簡単化及び安定化が図れる。なお、アイソ
レ−ション領域１２に流れる光変調器１４からの漏れ電
流は常に所定の周波数以上の信号成分を有する交流信号
と見做せるので、バイアスＴ回路１７において完全に除
去可能であり、光検出信号に混入することは無い。
層の吸収端波長を動作光近傍もしくはそれよりも数十ｎ
ｍ程度短波長側に設定した場合には、同領域は光吸収領
域として働く。特に、吸収端波長を動作光よりも短波長
側に設定した場合には吸収係数を印加電圧によって調整
することも可能となる。これによりＬＤ部１３から発光
される導波光の一部をアイソレ−ション領域１２におい
て光電流１９として検出し、光出力をモニターすること
ができる。従来、ＬＤ出力モニターはＬＤの外部に光検
出器を配置して行っていたが、本実施例の方式を用いる
ことで光検出機能を素子内に集積化することが可能とな
り、光学系の簡単化及び安定化が図れる。なお、アイソ
レ−ション領域１２に流れる光変調器１４からの漏れ電
流は常に所定の周波数以上の信号成分を有する交流信号
と見做せるので、バイアスＴ回路１７において完全に除
去可能であり、光検出信号に混入することは無い。
【００１４】アイソレーション領域１２での活性層の吸
収端波長を、動作光波長から数十〜百ｎｍ程度短波長側
に設定した場合、同領域は導波光の強度もしくは位相に
対する光変調器として動作する。この場合にも、その変
調度の調整はバイアス回路１７によって調整することが
可能であり、光集積回路の高機能化に有効に働く。
収端波長を、動作光波長から数十〜百ｎｍ程度短波長側
に設定した場合、同領域は導波光の強度もしくは位相に
対する光変調器として動作する。この場合にも、その変
調度の調整はバイアス回路１７によって調整することが
可能であり、光集積回路の高機能化に有効に働く。
【００１５】
【発明の効果】本発明により、集積化光回路内での素子
間の電気的分離を簡便な構造により実現することが可能
となり、集積化に伴う素子間のクロストークの問題を解
決することが可能となる。
間の電気的分離を簡便な構造により実現することが可能
となり、集積化に伴う素子間のクロストークの問題を解
決することが可能となる。
【図１】本発明によるの光集積回路の第一の実施例の構
成を示し、（ａ）は上面図、（ｂ）は部分断面図を表わ
す。
成を示し、（ａ）は上面図、（ｂ）は部分断面図を表わ
す。
【図２】本発明によるの光集積回路の第二の実施例の構
成を示し、（ａ）は上面図、（ｂ）は部分断面図を表わ
す。
成を示し、（ａ）は上面図、（ｂ）は部分断面図を表わ
す。
【図３】本発明によるの光集積回路の第三の実施例の構
成を示し、（ａ）は上面図、（ｂ）は部分断面図を表わ
す。
成を示し、（ａ）は上面図、（ｂ）は部分断面図を表わ
す。
【図４】本発明によるの光集積回路の第四の実施例の構
成を示し、（ａ）は上面図、（ｂ）は部分断面図を表わ
す。
成を示し、（ａ）は上面図、（ｂ）は部分断面図を表わ
す。
【図５】本発明の第五の実施例であり、本発明の光集積
化素子を用いた光送信機の構成を表す。
化素子を用いた光送信機の構成を表す。
１：半導体基板、 ２：光導波路層、 ３：活性層、 ３’：光吸収層、 ４：クラッド層、 ５：キャップ層、 ６：ｐ電極、 ７：グレーティング、 ８：分離溝、 ９：導波光、 １０：光導波路、 １１：パッシベーション、 １２：アイソレーション部、 １３：ＬＤ部、 １４：変調器部、 １５：ＬＤ部駆動回路、 １６：光変調器駆動回路、 １７：バイアスＴ回路、 １８：制御回路、 １９：光電流、 ２０：位相変調器、 ２１：Ｙ分岐回路。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−55877（ＪＰ，Ａ) 特開 平５−63179（ＪＰ，Ａ) 特開 平１−192168（ＪＰ，Ａ) 1992年電子情報通信学会秋季大会Ｃ− 146 ｐ．４−168 (58)調査した分野(Int.Cl.7，ＤＢ名) H01S 5/00 - 5/50 H01L 27/15
Claims (2)
- 【請求項１】半導体基板上に第1の光素子及び第２の光
素子がモノリシック集積され、 第1の光素子及び第２の光素子は光導波路層、第1導電型
層を共有し、 前記第1の光素子の第1電極及び前記第２の光素子の第２
電極と同じ高さに、かつ、前記第1の光素子と前記第２
の光素子とのアイソレーション領域に第３の電極が設け
られ、前記第３の電極と前記第1の電極との間及び前記
第３の電極と前記第2の電極のと間に分離溝が、前記第1
導電型層に溝下部が残るように設けられ、 前記第３の電
極は、素子内部又は外部で接地されるか、又は素子外部
で所定の低インピーダンス回路に接続されたことを特徴
とする光集積回路。 - 【請求項２】ＩｎＰ基板上に半導体レーザダイオード及
び電界吸収型光変調器がモノリシック集積され、 前記レーザ及び前記変調器は光導波路層、p-クラッド層
を共有し、 前記レーザ上の第1の電極及び前記変調器上第2の電極と
同じ高さに、かつ、前記レーザと前記変調器との接続部
であるアイソレーション領域に第３の電極が設けられ、 前記第３の電極と前記第1の電極との間及び前記第３の
電極と前記第2の電極との間に分離溝が、前記p-クラッ
ド層に溝下部が残るように設けられ、 前記第３の電極
は、素子内部又は外部で接地されるか、又は素子外部で
所定の低インピーダンス回路に接続されたことを特徴と
する光集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19735893A JP3254053B2 (ja) | 1993-08-09 | 1993-08-09 | 光集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19735893A JP3254053B2 (ja) | 1993-08-09 | 1993-08-09 | 光集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0758310A JPH0758310A (ja) | 1995-03-03 |
| JP3254053B2 true JP3254053B2 (ja) | 2002-02-04 |
Family
ID=16373161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19735893A Expired - Lifetime JP3254053B2 (ja) | 1993-08-09 | 1993-08-09 | 光集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3254053B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6815960B2 (en) | 2001-08-27 | 2004-11-09 | Seiko Epson Corporation | Electron beam test system and electron beam test method |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69721272T2 (de) * | 1997-11-11 | 2004-02-05 | Agilent Technologies Inc., A Delaware Corp., Palo Alto | Elektrische Isolierung optoelektronischer Bauelemente |
| JP2002280662A (ja) * | 2001-03-15 | 2002-09-27 | Opnext Japan Inc | 半導体電界吸収型変調器集積レーザモジュール及びそれを用いた光伝送装置 |
| JP2012058432A (ja) * | 2010-09-08 | 2012-03-22 | Opnext Japan Inc | 半導体ゲイン領域集積型マッハツェンダ変調器 |
| JP2012084627A (ja) * | 2010-10-08 | 2012-04-26 | Anritsu Corp | 半導体発光素子およびそれを用いた光パルス試験器 |
| JP6068210B2 (ja) * | 2013-03-14 | 2017-01-25 | 日本電信電話株式会社 | 多チャネルレーザアレイ光源 |
| JP6037952B2 (ja) * | 2013-06-20 | 2016-12-07 | 三菱電機株式会社 | 半導体光集積素子、光送信モジュールおよび光送信集積モジュール |
| WO2016038333A1 (en) * | 2014-09-08 | 2016-03-17 | Oclaro Technology Ltd | Monolithically integrated tunable semiconductor laser |
-
1993
- 1993-08-09 JP JP19735893A patent/JP3254053B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| １９９２年電子情報通信学会秋季大会Ｃ−１４６ ｐ．４−１６８ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6815960B2 (en) | 2001-08-27 | 2004-11-09 | Seiko Epson Corporation | Electron beam test system and electron beam test method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0758310A (ja) | 1995-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5825047A (en) | Optical semiconductor device | |
| JP4828018B2 (ja) | 光変調器およびその製造方法並びに光半導体装置 | |
| US7199441B2 (en) | Optical module device driven by a single power supply | |
| US20070127534A1 (en) | Complex optical device | |
| US6600842B2 (en) | Semiconductor optical function device | |
| JP4763867B2 (ja) | 光電子装置コンポーネントの電気的分離 | |
| JP3254053B2 (ja) | 光集積回路 | |
| JP2001091913A (ja) | 変調器と変調器付き半導体レーザ装置並びにその製造方法 | |
| US5757985A (en) | Semiconductor mach-zehnder-type optical modulator | |
| US5179567A (en) | Semiconductor laser device, method of fabricating the same and optical system of utilizing the same | |
| US5912475A (en) | Optical semiconductor device with InP | |
| JP2827411B2 (ja) | 光半導体素子及びその製造方法 | |
| JP6531525B2 (ja) | 光変調器および光変調器の製造方法 | |
| US11992694B2 (en) | Building block for electro-optical integrated indium-phosphide based phase modulator | |
| US6853761B2 (en) | Optoelectronic module | |
| JPH10293279A (ja) | 拡張モード導波型半導体変調器 | |
| JP2002169132A (ja) | 電界吸収型光変調器およびその製造方法 | |
| US20030013261A1 (en) | Semiconductor laser device which includes current confinement structure and trenches formed through current stopping layer down to active layer | |
| JP2760276B2 (ja) | 選択成長導波型光制御素子 | |
| JP2004037485A (ja) | 半導体光変調器と半導体光装置 | |
| JP2605911B2 (ja) | 光変調器及び光検出器 | |
| US20040086015A1 (en) | Semiconductor optical device, semiconductor laser device, semiconductor optical modulation device, and semiconductor optical integrated device | |
| JPH1084166A (ja) | 集積化光半導体装置 | |
| JPH10228005A (ja) | 電界吸収型光変調器と光変調器集積型半導体レーザダイオード | |
| JPH11112100A (ja) | 光半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071122 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |