JP3252290B2 - 薄膜バイポーラトランジスタおよびそれを用いた薄膜半導体装置 - Google Patents
薄膜バイポーラトランジスタおよびそれを用いた薄膜半導体装置Info
- Publication number
- JP3252290B2 JP3252290B2 JP19133392A JP19133392A JP3252290B2 JP 3252290 B2 JP3252290 B2 JP 3252290B2 JP 19133392 A JP19133392 A JP 19133392A JP 19133392 A JP19133392 A JP 19133392A JP 3252290 B2 JP3252290 B2 JP 3252290B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- region
- bipolar transistor
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Bipolar Transistors (AREA)
Description
【０００１】
【産業上の利用分野】この発明は薄膜バイポーラトラン
ジスタおよびそれを用いた薄膜半導体装置に関する。
ジスタおよびそれを用いた薄膜半導体装置に関する。
【０００２】
【従来の技術】例えばアクティブマトリクス型液晶表示
装置で用いられているアクティブマトリクスパネル（薄
膜半導体装置）には、図１４に示すような回路構成のも
のがある。この薄膜半導体装置では、ガラス等からなる
１枚の透明基板１上の行方向に走査電極２が列方向に信
号電極３がそれぞれ設けられ、走査電極２と信号電極３
との各交点に対応する各画素ごとに薄膜トランジスタ
（薄膜能動素子）４、液晶容量からなる画素静電容量部
５および補助容量部６が設けられ、走査電極２の一端部
にゲート駆動用周辺回路部７が設けられ、信号電極３の
一端部にデータ駆動用周辺回路部８が設けられている。
そして、薄膜トランジスタ４がオンになると、画素静電
容量部５および補助容量部６に表示データが電荷の形で
書込まれ、薄膜トランジスタ４がオフになると、書込ま
れた電荷により画素が駆動されるようになっている。
装置で用いられているアクティブマトリクスパネル（薄
膜半導体装置）には、図１４に示すような回路構成のも
のがある。この薄膜半導体装置では、ガラス等からなる
１枚の透明基板１上の行方向に走査電極２が列方向に信
号電極３がそれぞれ設けられ、走査電極２と信号電極３
との各交点に対応する各画素ごとに薄膜トランジスタ
（薄膜能動素子）４、液晶容量からなる画素静電容量部
５および補助容量部６が設けられ、走査電極２の一端部
にゲート駆動用周辺回路部７が設けられ、信号電極３の
一端部にデータ駆動用周辺回路部８が設けられている。
そして、薄膜トランジスタ４がオンになると、画素静電
容量部５および補助容量部６に表示データが電荷の形で
書込まれ、薄膜トランジスタ４がオフになると、書込ま
れた電荷により画素が駆動されるようになっている。
【０００３】ところで、このような薄膜半導体装置に
は、周辺回路部７、８を薄膜トランジスタを含む回路に
よって構成するとともに、この薄膜トランジスタを移動
度の高いポリシリコン薄膜を活性層とする薄膜電界効果
トランジスタで形成したものがある。
は、周辺回路部７、８を薄膜トランジスタを含む回路に
よって構成するとともに、この薄膜トランジスタを移動
度の高いポリシリコン薄膜を活性層とする薄膜電界効果
トランジスタで形成したものがある。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
このような薄膜半導体装置では、周辺回路部７、８の薄
膜トランジスタを移動度の高いポリシリコン薄膜を活性
層とする薄膜電界効果トランジスタで形成しても、その
移動度に限界があり、移動度のより一層のアップを図る
ことができないという問題があった。なお、周辺回路部
７、８を大電流ドライブが可能な薄膜バイポーラトラン
ジスタによって形成することが考えられるが、この場
合、エミッタ領域、ベース領域およびコレクタ領域を同
一平面に連続して設けることとなるので、エミッタ領域
およびコレクタ領域の各幅に対してかなりの幅狭となる
ベース領域の幅の制御が極めて困難であり、素子特性に
バラツキが生じてしまうという問題がある。また、薄膜
バイポーラトランジスタと薄膜電界効果トランジスタと
をガラス等からなる１枚の基板上に能率的に形成する技
術が確立されていないという問題もある。この発明の目
的は、ベース領域の幅をセルフアライメントして、素子
特性にバラツキが生じにくいようにすることのできる薄
膜バイポーラトランジスタを提供することにある。この
発明の他の目的は、薄膜バイポーラトランジスタと他の
薄膜能動素子とを１枚の基板上に能率的に形成すること
のできる薄膜半導体装置を提供することにある。
このような薄膜半導体装置では、周辺回路部７、８の薄
膜トランジスタを移動度の高いポリシリコン薄膜を活性
層とする薄膜電界効果トランジスタで形成しても、その
移動度に限界があり、移動度のより一層のアップを図る
ことができないという問題があった。なお、周辺回路部
７、８を大電流ドライブが可能な薄膜バイポーラトラン
ジスタによって形成することが考えられるが、この場
合、エミッタ領域、ベース領域およびコレクタ領域を同
一平面に連続して設けることとなるので、エミッタ領域
およびコレクタ領域の各幅に対してかなりの幅狭となる
ベース領域の幅の制御が極めて困難であり、素子特性に
バラツキが生じてしまうという問題がある。また、薄膜
バイポーラトランジスタと薄膜電界効果トランジスタと
をガラス等からなる１枚の基板上に能率的に形成する技
術が確立されていないという問題もある。この発明の目
的は、ベース領域の幅をセルフアライメントして、素子
特性にバラツキが生じにくいようにすることのできる薄
膜バイポーラトランジスタを提供することにある。この
発明の他の目的は、薄膜バイポーラトランジスタと他の
薄膜能動素子とを１枚の基板上に能率的に形成すること
のできる薄膜半導体装置を提供することにある。
【０００５】
【課題を解決するための手段】請求項１記載の発明は、
基板上に堆積された半導体薄膜に不純物を拡散してエミ
ッタ領域、ベース領域およびコレクタ領域を形成した薄
膜バイポーラトランジスタにおいて、前記コレクタ領域
を低濃度不純物領域と高濃度不純物領域とによって構成
し、このうちの低濃度不純物領域上にベース絶縁膜を介
してベース電極を設けるとともに、前記ベース領域が前
記半導体膜に対してエッチング選択性の良い金属薄膜で
被覆され、該ベース領域を覆う該金属薄膜の幅に基づい
て該ベース領域の幅が設定されているものである。請求
項２記載の発明は、基板上に薄膜能動素子をマトリクス
状に配置し、その周辺の前記基板上に請求項１記載の薄
膜バイポーラトランジスタを含んで構成された周辺回路
を形成した薄膜半導体装置であって、前記薄膜能動素子
の半導体薄膜と前記薄膜バイポーラトランジスタの半導
体薄膜とを前記基板上に同一厚さに堆積された同一材料
の半導体薄膜によって形成したものである。
基板上に堆積された半導体薄膜に不純物を拡散してエミ
ッタ領域、ベース領域およびコレクタ領域を形成した薄
膜バイポーラトランジスタにおいて、前記コレクタ領域
を低濃度不純物領域と高濃度不純物領域とによって構成
し、このうちの低濃度不純物領域上にベース絶縁膜を介
してベース電極を設けるとともに、前記ベース領域が前
記半導体膜に対してエッチング選択性の良い金属薄膜で
被覆され、該ベース領域を覆う該金属薄膜の幅に基づい
て該ベース領域の幅が設定されているものである。請求
項２記載の発明は、基板上に薄膜能動素子をマトリクス
状に配置し、その周辺の前記基板上に請求項１記載の薄
膜バイポーラトランジスタを含んで構成された周辺回路
を形成した薄膜半導体装置であって、前記薄膜能動素子
の半導体薄膜と前記薄膜バイポーラトランジスタの半導
体薄膜とを前記基板上に同一厚さに堆積された同一材料
の半導体薄膜によって形成したものである。
【０００６】
【作用】請求項１記載の発明によれば、ベース領域上を
半導体薄膜に対してエッチング選択性の良い金属薄膜で
被覆しているので、この金属薄膜によってベース領域の
幅をセルフアライメントすることにより、素子特性にバ
ラツキが生じ難いようにすることができる。請求項２記
載の発明によれば、薄膜能動素子の半導体薄膜と薄膜バ
イポーラトランジスタの半導体薄膜とを基板上に同一厚
さに堆積された同一材料の半導体薄膜によって形成する
ことにより、製造工程の一部の共通化を図ることが可能
となり、ひいては薄膜バイポーラトランジスタと他の薄
膜能動素子とを１枚の基板上に能率的に形成することが
できる。
半導体薄膜に対してエッチング選択性の良い金属薄膜で
被覆しているので、この金属薄膜によってベース領域の
幅をセルフアライメントすることにより、素子特性にバ
ラツキが生じ難いようにすることができる。請求項２記
載の発明によれば、薄膜能動素子の半導体薄膜と薄膜バ
イポーラトランジスタの半導体薄膜とを基板上に同一厚
さに堆積された同一材料の半導体薄膜によって形成する
ことにより、製造工程の一部の共通化を図ることが可能
となり、ひいては薄膜バイポーラトランジスタと他の薄
膜能動素子とを１枚の基板上に能率的に形成することが
できる。
【０００７】
【実施例】図１〜図１３れぞれこの発明の一実施例を適
用した薄膜半導体装置（アクティブマトリクスパネル）
の各製造工程を示したものである。そこで、これらの図
を順に参照しながら、周辺回路部用の薄膜バイポーラト
ランジスタおよび画素部用の薄膜電界効果トランジスタ
を備えた薄膜半導体装置の構造についてその製造方法と
併せ説明する。
用した薄膜半導体装置（アクティブマトリクスパネル）
の各製造工程を示したものである。そこで、これらの図
を順に参照しながら、周辺回路部用の薄膜バイポーラト
ランジスタおよび画素部用の薄膜電界効果トランジスタ
を備えた薄膜半導体装置の構造についてその製造方法と
併せ説明する。
【０００８】まず、図１に示すように、ガラス等からな
る１枚の透明基板１１の上面全体にポリシリコン薄膜１
２を堆積する。次に、薄膜電界効果トランジスタ形成領
域１３に対応する部分のポリシリコン薄膜１２の上面に
フォトレジストパターン１４を形成し、このフォトレジ
ストパターン１４をマスクとしてｎ型不純物を低濃度に
注入し、レーザアニールにより拡散する。この後、フォ
トレジストパターン１４を除去する。次に、フォトリソ
グラフィ技術により、薄膜バイポーラトランジスタ形成
領域１５および薄膜電界効果トランジスタ形成領域１３
に対応する部分以外の不要な部分のポリシリコン薄膜１
２をエッチングして除去し、図２に示すように、薄膜バ
イポーラトランジスタ形成用のポリシリコン薄膜１６お
よび薄膜電界効果トランジスタ形成用のポリシリコン薄
膜１７を形成する。
る１枚の透明基板１１の上面全体にポリシリコン薄膜１
２を堆積する。次に、薄膜電界効果トランジスタ形成領
域１３に対応する部分のポリシリコン薄膜１２の上面に
フォトレジストパターン１４を形成し、このフォトレジ
ストパターン１４をマスクとしてｎ型不純物を低濃度に
注入し、レーザアニールにより拡散する。この後、フォ
トレジストパターン１４を除去する。次に、フォトリソ
グラフィ技術により、薄膜バイポーラトランジスタ形成
領域１５および薄膜電界効果トランジスタ形成領域１３
に対応する部分以外の不要な部分のポリシリコン薄膜１
２をエッチングして除去し、図２に示すように、薄膜バ
イポーラトランジスタ形成用のポリシリコン薄膜１６お
よび薄膜電界効果トランジスタ形成用のポリシリコン薄
膜１７を形成する。
【０００９】次に、図３に示すように、全表面に酸化シ
リコンからなる絶縁膜２１を堆積する。この絶縁膜２１
は、後で説明するように、最終的には、薄膜バイポーラ
トランジスタにおいてベース絶縁膜となり、一方、薄膜
電界効果トランジスタにおいてゲート絶縁膜となるもの
である。次に、全表面にアルミニウムやクロム等からな
る金属膜２２を堆積する。この金属膜２２は、後で説明
するように、最終的には、薄膜バイポーラトランジスタ
においてベース電極となり、一方、薄膜電界効果トラン
ジスタにおいてゲート電極となるものである。次に、薄
膜バイポーラトランジスタのコレクタ領域形成領域（こ
のコレクタ領域形成領域は不純物濃度の低いコレクタ領
域形成領域２３と不純物濃度の高いコレクタ領域形成領
域２４とからなっている。）およびその近傍に対応する
部分の金属膜２２の上面にフォトレジストパターン２５
を形成し、同時に、薄膜電界効果トランジスタのゲート
電極形成領域２６に対応する部分の金属膜２２の上面に
フォトレジストパターン２７を形成する。次に、フォト
レジストパターン２５、２７をマスクとして不要な部分
の金属膜２２をエッチングして除去し、この後フォトレ
ジストパターン２５、２７を除去すると、図４に示すよ
うに、薄膜バイポーラトランジスタの不純物濃度の低い
コレクタ領域形成領域２３、不純物濃度の高いコレクタ
領域形成領域２４およびその近傍に対応する部分のみに
金属膜２２が残存し、また薄膜電界効果トランジスタの
ゲート電極形成領域２５に対応する部分のみに残存する
金属膜２２によってゲート電極２８が形成される。
リコンからなる絶縁膜２１を堆積する。この絶縁膜２１
は、後で説明するように、最終的には、薄膜バイポーラ
トランジスタにおいてベース絶縁膜となり、一方、薄膜
電界効果トランジスタにおいてゲート絶縁膜となるもの
である。次に、全表面にアルミニウムやクロム等からな
る金属膜２２を堆積する。この金属膜２２は、後で説明
するように、最終的には、薄膜バイポーラトランジスタ
においてベース電極となり、一方、薄膜電界効果トラン
ジスタにおいてゲート電極となるものである。次に、薄
膜バイポーラトランジスタのコレクタ領域形成領域（こ
のコレクタ領域形成領域は不純物濃度の低いコレクタ領
域形成領域２３と不純物濃度の高いコレクタ領域形成領
域２４とからなっている。）およびその近傍に対応する
部分の金属膜２２の上面にフォトレジストパターン２５
を形成し、同時に、薄膜電界効果トランジスタのゲート
電極形成領域２６に対応する部分の金属膜２２の上面に
フォトレジストパターン２７を形成する。次に、フォト
レジストパターン２５、２７をマスクとして不要な部分
の金属膜２２をエッチングして除去し、この後フォトレ
ジストパターン２５、２７を除去すると、図４に示すよ
うに、薄膜バイポーラトランジスタの不純物濃度の低い
コレクタ領域形成領域２３、不純物濃度の高いコレクタ
領域形成領域２４およびその近傍に対応する部分のみに
金属膜２２が残存し、また薄膜電界効果トランジスタの
ゲート電極形成領域２５に対応する部分のみに残存する
金属膜２２によってゲート電極２８が形成される。
【００１０】次に、図５に示すように、薄膜バイポーラ
トランジスタ形成側の残存する金属膜２２の上面全体に
フォトレジストパターン３１を形成し、同時に、薄膜電
界効果トランジスタ形成側の全表面にフォトレジストパ
ターン３２を形成する。次に、フォトレジストパターン
３１、３２をマスクとして不要な部分の絶縁膜２１をウ
エットエッチングして除去する。この場合、ウエットエ
ッチングするのは、このウエットエッチングにより露出
する薄膜バイポーラトランジスタ形成側のポリシリコン
薄膜１６がエッチングされないようにするためである。
この後、フォトレジストパターン３１、３２を除去する
と、図６に示すように、薄膜バイポーラトランジスタ形
成側の残存する金属膜２２下のみに絶縁膜２１が残存
し、また薄膜電界効果トランジスタ形成側の絶縁膜２１
がすべて残存する。次に、薄膜バイポーラトランジスタ
形成側の残存する金属膜２２および薄膜電界効果トラン
ジスタ形成側のゲート電極２８をマスクとしてｐ型不純
物を低濃度に注入し、レーザアニールにより拡散する。
なお、図４に示す状態においてｐ型不純物を低濃度に注
入し、この後薄膜バイポーラトランジスタ形成側の絶縁
膜２１の一部をウエットエッチングして除去するように
してもよい。
トランジスタ形成側の残存する金属膜２２の上面全体に
フォトレジストパターン３１を形成し、同時に、薄膜電
界効果トランジスタ形成側の全表面にフォトレジストパ
ターン３２を形成する。次に、フォトレジストパターン
３１、３２をマスクとして不要な部分の絶縁膜２１をウ
エットエッチングして除去する。この場合、ウエットエ
ッチングするのは、このウエットエッチングにより露出
する薄膜バイポーラトランジスタ形成側のポリシリコン
薄膜１６がエッチングされないようにするためである。
この後、フォトレジストパターン３１、３２を除去する
と、図６に示すように、薄膜バイポーラトランジスタ形
成側の残存する金属膜２２下のみに絶縁膜２１が残存
し、また薄膜電界効果トランジスタ形成側の絶縁膜２１
がすべて残存する。次に、薄膜バイポーラトランジスタ
形成側の残存する金属膜２２および薄膜電界効果トラン
ジスタ形成側のゲート電極２８をマスクとしてｐ型不純
物を低濃度に注入し、レーザアニールにより拡散する。
なお、図４に示す状態においてｐ型不純物を低濃度に注
入し、この後薄膜バイポーラトランジスタ形成側の絶縁
膜２１の一部をウエットエッチングして除去するように
してもよい。
【００１１】次に、図７に示すように、薄膜バイポーラ
トランジスタ形成側の全表面にフォトレジストパターン
３３を形成し、同時に、薄膜電界効果トランジスタ形成
側のゲート電極２８の周囲にフォトレジストパターン３
４を形成する。次に、フォトレジストパターン３３、３
４をマスクとしてｐ型不純物を高濃度に注入し、レーザ
アニールにより拡散する。この後、フォトレジストパタ
ーン３３、３４を除去する。この状態では、薄膜電界効
果トランジスタ形成側のポリシリコン薄膜１７のゲート
電極２８に対応する部分がチャネル領域１７ａとなり、
その両側に低濃度不純物領域からなるソース・ドレイン
領域１７ｂが形成され、その両外側に高濃度不純物領域
からなるソース・ドレイン領域１７ｃが形成されてい
る。これは、薄膜電界効果トランジスタをＬＤＤ構造と
するためであるが、必ずしもＬＤＤ構造とする必要はな
い。
トランジスタ形成側の全表面にフォトレジストパターン
３３を形成し、同時に、薄膜電界効果トランジスタ形成
側のゲート電極２８の周囲にフォトレジストパターン３
４を形成する。次に、フォトレジストパターン３３、３
４をマスクとしてｐ型不純物を高濃度に注入し、レーザ
アニールにより拡散する。この後、フォトレジストパタ
ーン３３、３４を除去する。この状態では、薄膜電界効
果トランジスタ形成側のポリシリコン薄膜１７のゲート
電極２８に対応する部分がチャネル領域１７ａとなり、
その両側に低濃度不純物領域からなるソース・ドレイン
領域１７ｂが形成され、その両外側に高濃度不純物領域
からなるソース・ドレイン領域１７ｃが形成されてい
る。これは、薄膜電界効果トランジスタをＬＤＤ構造と
するためであるが、必ずしもＬＤＤ構造とする必要はな
い。
【００１２】
【発明の効果】以上説明したように、請求項１記載の発
明によれば、ベース領域上を半導体薄膜に対してエッチ
ング選択性の良い金属薄膜で被覆しているので、この金
属薄膜によってベース領域の幅をセルフアライメントす
ることにより、素子特性にバラツキが生じ難いようにす
ることができる。また、請求項２記載の発明によれば、
薄膜能動素子の半導体薄膜と薄膜バイポーラトランジス
タの半導体薄膜とを基板上に同一厚さに堆積された同一
材料の半導体薄膜によって形成しているので、製造工程
の一部の共通化を図ることができ、ひいては薄膜バイポ
ーラトランジスタと他の薄膜能動素子とを１枚の基板上
に能率的に形成することができる。
明によれば、ベース領域上を半導体薄膜に対してエッチ
ング選択性の良い金属薄膜で被覆しているので、この金
属薄膜によってベース領域の幅をセルフアライメントす
ることにより、素子特性にバラツキが生じ難いようにす
ることができる。また、請求項２記載の発明によれば、
薄膜能動素子の半導体薄膜と薄膜バイポーラトランジス
タの半導体薄膜とを基板上に同一厚さに堆積された同一
材料の半導体薄膜によって形成しているので、製造工程
の一部の共通化を図ることができ、ひいては薄膜バイポ
ーラトランジスタと他の薄膜能動素子とを１枚の基板上
に能率的に形成することができる。
【００１３】次に、図９に示すように、全表面に酸化シ
リコンからなる絶縁膜３７を堆積する。この絶縁膜３７
は、後で説明するように、最終的には、薄膜バイポーラ
トランジスタにおいてベース電極兼ベース領域幅制御用
金属薄膜の所定の部分の幅を決定するための選択エッチ
ング用サイドウォールとなり、一方、薄膜電界効果トラ
ンジスタにおいて層間絶縁膜となる。次に、薄膜電界効
果トランジスタ形成側のゲート電極２８の周囲に形成さ
れた絶縁膜３７の上面にフォトレジストパターン３８を
形成する。次に、フォトレジストパターン３８をマスク
として不要な部分の絶縁膜３７を異方性エッチングして
除去し、これによりサイドウォールおよび層間絶縁膜３
９（図１０参照）を形成し、次いでフォトレジストパタ
ーン３８を除去した後サイドウォールのうち不要なもの
をエッチングして除去すると、図１０に示すように、薄
膜バイポーラトランジスタのベース領域形成領域４０に
対応する部分の金属薄膜３６上のみに選択エッチング用
サイドウォール４１が形成される。
リコンからなる絶縁膜３７を堆積する。この絶縁膜３７
は、後で説明するように、最終的には、薄膜バイポーラ
トランジスタにおいてベース電極兼ベース領域幅制御用
金属薄膜の所定の部分の幅を決定するための選択エッチ
ング用サイドウォールとなり、一方、薄膜電界効果トラ
ンジスタにおいて層間絶縁膜となる。次に、薄膜電界効
果トランジスタ形成側のゲート電極２８の周囲に形成さ
れた絶縁膜３７の上面にフォトレジストパターン３８を
形成する。次に、フォトレジストパターン３８をマスク
として不要な部分の絶縁膜３７を異方性エッチングして
除去し、これによりサイドウォールおよび層間絶縁膜３
９（図１０参照）を形成し、次いでフォトレジストパタ
ーン３８を除去した後サイドウォールのうち不要なもの
をエッチングして除去すると、図１０に示すように、薄
膜バイポーラトランジスタのベース領域形成領域４０に
対応する部分の金属薄膜３６上のみに選択エッチング用
サイドウォール４１が形成される。
【００１４】次に、図１０に示すように、薄膜バイポー
ラトランジスタのベース領域形成領域４０および不純物
濃度の低いコレクタ領域形成領域２３に対応する部分の
選択エッチング用サイドウォール４１および金属薄膜３
６の上面にフォトレジストパターン４２を形成し、同時
に、薄膜電界効果トランジスタ形成側の全表面にフォト
レジストパターン４３を形成する。次に、フォトレジス
トパターン４２、４３をマスクとして不要な部分の金属
薄膜３６および金属膜２２をウエットエッチングして除
去し、次いで同じくフォトレジストパターン４２、４３
をマスクとして不要な部分の絶縁膜２１をウエットエッ
チングして除去し、次いでフォトレジストパターン４
２、４３を除去すると、図１１に示すような状態とな
る。すなわち、薄膜バイポーラトランジスタの不純物濃
度の低いコレクタ領域形成領域２３上のみに残存する絶
縁膜２１によってベース絶縁膜４４が形成され、このベ
ース絶縁膜４４上のみに残存する金属膜２２によってベ
ース電極４５が形成され、このベース電極４５上、ベー
ス領域形成領域４０上およびその間に残存する金属薄膜
３６によってベース電極兼ベース領域幅制御用金属薄膜
４６が形成される。また、薄膜電界効果トランジスタ形
成側の絶縁膜２１によってゲート絶縁膜４７が形成され
る。
ラトランジスタのベース領域形成領域４０および不純物
濃度の低いコレクタ領域形成領域２３に対応する部分の
選択エッチング用サイドウォール４１および金属薄膜３
６の上面にフォトレジストパターン４２を形成し、同時
に、薄膜電界効果トランジスタ形成側の全表面にフォト
レジストパターン４３を形成する。次に、フォトレジス
トパターン４２、４３をマスクとして不要な部分の金属
薄膜３６および金属膜２２をウエットエッチングして除
去し、次いで同じくフォトレジストパターン４２、４３
をマスクとして不要な部分の絶縁膜２１をウエットエッ
チングして除去し、次いでフォトレジストパターン４
２、４３を除去すると、図１１に示すような状態とな
る。すなわち、薄膜バイポーラトランジスタの不純物濃
度の低いコレクタ領域形成領域２３上のみに残存する絶
縁膜２１によってベース絶縁膜４４が形成され、このベ
ース絶縁膜４４上のみに残存する金属膜２２によってベ
ース電極４５が形成され、このベース電極４５上、ベー
ス領域形成領域４０上およびその間に残存する金属薄膜
３６によってベース電極兼ベース領域幅制御用金属薄膜
４６が形成される。また、薄膜電界効果トランジスタ形
成側の絶縁膜２１によってゲート絶縁膜４７が形成され
る。
【００１５】ここで、ベース電極兼ベース領域幅制御用
金属薄膜４６の所定の側面は酸化シリコンからなる選択
エッチング用サイドウォール４１によって被覆されてい
るので、金属薄膜３６をウエットエッチングする際、ベ
ース電極兼ベース領域幅制御用金属薄膜４６となる部分
がエッチングされることはない。また、金属薄膜３６お
よび絶縁膜２１をウエットエッチングしているので、こ
れらのウエットエッチングにより露出するポリシリコン
薄膜１６がエッチングされることもない。しかも、特に
金属薄膜３６はポリシリコン薄膜１６に対してエッチン
グ選択性の良いアルミニウムやクロム等の材料からなっ
ているので、ポリシリコン薄膜１６を、ポリシリコンを
活性層とする薄膜トランジスタにおいて特性が良いとい
われている３５０Å程度の超薄膜とすることができる。
したがって、薄膜電界効果トランジスタ形成側のポリシ
リコン薄膜１７も３５０Å程度の超薄膜とすることがで
きる。また、ベース電極兼ベース領域幅制御用金属薄膜
４６のポリシリコン薄膜１６と接する部分の幅Ｄは、金
属薄膜３６の膜厚に絶縁膜３７の膜厚を加えた値となる
が、これらの膜厚を制御性良く制御することができるの
で、幅Ｄも制御性良く制御することができる。
金属薄膜４６の所定の側面は酸化シリコンからなる選択
エッチング用サイドウォール４１によって被覆されてい
るので、金属薄膜３６をウエットエッチングする際、ベ
ース電極兼ベース領域幅制御用金属薄膜４６となる部分
がエッチングされることはない。また、金属薄膜３６お
よび絶縁膜２１をウエットエッチングしているので、こ
れらのウエットエッチングにより露出するポリシリコン
薄膜１６がエッチングされることもない。しかも、特に
金属薄膜３６はポリシリコン薄膜１６に対してエッチン
グ選択性の良いアルミニウムやクロム等の材料からなっ
ているので、ポリシリコン薄膜１６を、ポリシリコンを
活性層とする薄膜トランジスタにおいて特性が良いとい
われている３５０Å程度の超薄膜とすることができる。
したがって、薄膜電界効果トランジスタ形成側のポリシ
リコン薄膜１７も３５０Å程度の超薄膜とすることがで
きる。また、ベース電極兼ベース領域幅制御用金属薄膜
４６のポリシリコン薄膜１６と接する部分の幅Ｄは、金
属薄膜３６の膜厚に絶縁膜３７の膜厚を加えた値となる
が、これらの膜厚を制御性良く制御することができるの
で、幅Ｄも制御性良く制御することができる。
【００１６】次に、図１２に示すように、薄膜電界効果
トランジスタ形成側の全表面にフォトレジストパターン
５１を形成する。次に、フォトレジストパターン５１お
よびベース電極兼ベース領域幅制御用金属薄膜４６をマ
スクとしてｎ型不純物を高濃度に注入し、レーザアニー
ルにより拡散する。この後、フォトレジストパターン５
１を除去する。この状態では、薄膜バイポーラトランジ
スタ形成側のポリシリコン薄膜１６のベース電極兼ベー
ス領域幅制御用金属薄膜４６の左側の部分に高濃度不純
物領域からなるエミッタ領域１６ａが形成され、ポリシ
リコン薄膜１６のベース電極兼ベース領域幅制御用金属
薄膜４６と接する部分にベース領域１６ｂが形成され、
ポリシリコン薄膜１６のベース絶縁膜４４と接する部分
に低濃度不純物領域からなるコレクタ領域１６ｃが形成
され、ポリシリコン薄膜１６のベース電極兼ベース領域
幅制御用金属薄膜４６の右側にの部分に高濃度不純物領
域からなるコレクタ領域１６ｄが形成されている。この
場合、ベース領域１６ｂの幅は、ベース電極兼ベース領
域幅制御用金属薄膜４６のポリシリコン薄膜１６と接す
る部分の幅Ｄとなるので、セルフアライメントすること
ができる。したがって、素子特性にバラツキが生じにく
いようにすることができる。
トランジスタ形成側の全表面にフォトレジストパターン
５１を形成する。次に、フォトレジストパターン５１お
よびベース電極兼ベース領域幅制御用金属薄膜４６をマ
スクとしてｎ型不純物を高濃度に注入し、レーザアニー
ルにより拡散する。この後、フォトレジストパターン５
１を除去する。この状態では、薄膜バイポーラトランジ
スタ形成側のポリシリコン薄膜１６のベース電極兼ベー
ス領域幅制御用金属薄膜４６の左側の部分に高濃度不純
物領域からなるエミッタ領域１６ａが形成され、ポリシ
リコン薄膜１６のベース電極兼ベース領域幅制御用金属
薄膜４６と接する部分にベース領域１６ｂが形成され、
ポリシリコン薄膜１６のベース絶縁膜４４と接する部分
に低濃度不純物領域からなるコレクタ領域１６ｃが形成
され、ポリシリコン薄膜１６のベース電極兼ベース領域
幅制御用金属薄膜４６の右側にの部分に高濃度不純物領
域からなるコレクタ領域１６ｄが形成されている。この
場合、ベース領域１６ｂの幅は、ベース電極兼ベース領
域幅制御用金属薄膜４６のポリシリコン薄膜１６と接す
る部分の幅Ｄとなるので、セルフアライメントすること
ができる。したがって、素子特性にバラツキが生じにく
いようにすることができる。
【００１７】次に、図１３に示すように、薄膜バイポー
ラトランジスタ形成側の全表面にフォトレジストパター
ン（図示せず）を形成し、この状態で薄膜電界効果トラ
ンジスタ形成側のゲート絶縁膜４７にコンタクトホール
５２を形成し、次いでコンタクトホール５２の部分にア
ルミニウムやクロム等からなるソース・ドレイン電極５
３を形成する。かくして、周辺回路部用の薄膜バイポー
ラトランジスタおよび画素部用の薄膜電界効果トランジ
スタを備えた薄膜半導体装置が完成する。
ラトランジスタ形成側の全表面にフォトレジストパター
ン（図示せず）を形成し、この状態で薄膜電界効果トラ
ンジスタ形成側のゲート絶縁膜４７にコンタクトホール
５２を形成し、次いでコンタクトホール５２の部分にア
ルミニウムやクロム等からなるソース・ドレイン電極５
３を形成する。かくして、周辺回路部用の薄膜バイポー
ラトランジスタおよび画素部用の薄膜電界効果トランジ
スタを備えた薄膜半導体装置が完成する。
【００１８】なお、この発明はＩ2Ｌ(Integrated Injec
tion Logic)構造にも適用することができる。また、こ
の発明はアクティブマトリクス型液晶表示装置に限ら
ず、例えばフォトダイオード（アモルファスシリコン）
を用いたイメージセンサと走査回路とを１枚の基板上に
形成する技術にも適用することができる。
tion Logic)構造にも適用することができる。また、こ
の発明はアクティブマトリクス型液晶表示装置に限ら
ず、例えばフォトダイオード（アモルファスシリコン）
を用いたイメージセンサと走査回路とを１枚の基板上に
形成する技術にも適用することができる。
【００１９】
【発明の効果】以上説明したように、請求項１記載の発
明によれば、ベース領域上を半導体薄膜に対してエッチ
ング選択性の良い材料からなる薄膜で被覆しているの
で、この被覆薄膜によってベース領域の幅をセルフアラ
イメントすることにより、素子特性にバラツキが生じに
くいようにすることができる。また、請求項２記載の発
明によれば、薄膜能動素子の半導体薄膜と薄膜バイポー
ラトランジスタの半導体薄膜とを基板上に同一厚さに堆
積された同一材料の半導体薄膜によって形成しているの
で、製造工程の一部の共通化を図ることができ、ひいて
は薄膜バイポーラトランジスタと他の薄膜能動素子とを
１枚の基板上に能率的に形成することができる。
明によれば、ベース領域上を半導体薄膜に対してエッチ
ング選択性の良い材料からなる薄膜で被覆しているの
で、この被覆薄膜によってベース領域の幅をセルフアラ
イメントすることにより、素子特性にバラツキが生じに
くいようにすることができる。また、請求項２記載の発
明によれば、薄膜能動素子の半導体薄膜と薄膜バイポー
ラトランジスタの半導体薄膜とを基板上に同一厚さに堆
積された同一材料の半導体薄膜によって形成しているの
で、製造工程の一部の共通化を図ることができ、ひいて
は薄膜バイポーラトランジスタと他の薄膜能動素子とを
１枚の基板上に能率的に形成することができる。
【図１】この発明の一実施例を適用した薄膜半導体装置
（アクティブマトリクスパネル）の製造に際し、ポリシ
リコン薄膜の所定の部分にｎ型不純物を低濃度に注入し
た状態の断面図。
（アクティブマトリクスパネル）の製造に際し、ポリシ
リコン薄膜の所定の部分にｎ型不純物を低濃度に注入し
た状態の断面図。
【図２】同薄膜半導体装置の製造に際し、不要な部分の
ポリシリコン薄膜を除去した状態の断面図。
ポリシリコン薄膜を除去した状態の断面図。
【図３】同薄膜半導体装置の製造に際し、絶縁膜、金属
膜およびフォトレジストパターンを形成した状態の断面
図。
膜およびフォトレジストパターンを形成した状態の断面
図。
【図４】同薄膜半導体装置の製造に際し、この時点にお
ける不要な部分の金属膜を除去した状態の断面図。
ける不要な部分の金属膜を除去した状態の断面図。
【図５】同薄膜半導体装置の製造に際し、フォトレジス
トパターンを形成した状態の断面図。
トパターンを形成した状態の断面図。
【図６】同薄膜半導体装置の製造に際し、ｐ型不純物を
低濃度に注入した状態の断面図。
低濃度に注入した状態の断面図。
【図７】同薄膜半導体装置の製造に際し、ｐ型不純物を
高濃度に注入した状態の断面図。
高濃度に注入した状態の断面図。
【図８】同薄膜半導体装置の製造に際し、金属薄膜を形
成した状態の断面図。
成した状態の断面図。
【図９】同薄膜半導体装置の製造に際し、絶縁膜を形成
した状態の断面図。
した状態の断面図。
【図１０】同薄膜半導体装置の製造に際し、フォトレジ
ストパターンを形成した状態の断面図。
ストパターンを形成した状態の断面図。
【図１１】同薄膜半導体装置の製造に際し、不要な部分
の金属薄膜、金属膜および絶縁膜を除去した状態の断面
図。
の金属薄膜、金属膜および絶縁膜を除去した状態の断面
図。
【図１２】同薄膜半導体装置の製造に際し、ｎ型不純物
を高濃度に注入した状態の断面図。
を高濃度に注入した状態の断面図。
【図１３】同薄膜半導体装置の製造に際し、コンタクト
ホールおよびソース・ドレイン電極を形成した状態の断
面図。
ホールおよびソース・ドレイン電極を形成した状態の断
面図。
【図１４】従来のアクティブマトリクスパネル（薄膜半
導体装置）の回路構成の一例を示す図。
導体装置）の回路構成の一例を示す図。
１１ 透明基板 １６ 薄膜バイポーラトランジスタ形成用のポリシリコ
ン薄膜 １６ａ エミッタ領域 １６ｂ ベース領域 １６ｃ 不純物濃度の低いコレクタ領域 １６ｄ 不純物濃度の高いコレクタ領域 １７ 薄膜電界効果トランジスタ形成用のポリシリコン
薄膜 ４４ ベース絶縁膜 ４５ ベース電極 ４６ ベース電極兼ベース領域幅制御用金属薄膜
ン薄膜 １６ａ エミッタ領域 １６ｂ ベース領域 １６ｃ 不純物濃度の低いコレクタ領域 １６ｄ 不純物濃度の高いコレクタ領域 １７ 薄膜電界効果トランジスタ形成用のポリシリコン
薄膜 ４４ ベース絶縁膜 ４５ ベース電極 ４６ ベース電極兼ベース領域幅制御用金属薄膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/73 H01L 21/331 H01L 27/06
Claims (2)
- 【請求項１】 基板上に堆積された半導体薄膜に不純物
を拡散してエミッタ領域、ベース領域およびコレクタ領
域を形成した薄膜バイポーラトランジスタにおいて、 前記コレクタ領域を低濃度不純物領域と高濃度不純物領
域とによって構成し、 このうちの低濃度不純物領域上にベース絶縁膜を介して
ベース電極を設けるとともに、 前記ベース領域が前記半導体膜に対してエッチング選択
性の良い金属薄膜で被覆され、該ベース領域を覆う該金
属薄膜の幅に基づいて該ベース領域の幅が設定されてい
ることを特徴とする薄膜バイポーラトランジスタ。 - 【請求項２】 基板上に薄膜能動素子をマトリクス状に
配置し、その周辺の前記基板上に請求項１記載の薄膜バ
イポーラトランジスタを含んで構成された周辺回路を形
成した薄膜半導体装置であって、 前記薄膜能動素子の半導体薄膜と前記薄膜バイポーラト
ランジスタの半導体薄膜とを前記基板上に同一厚さに堆
積された同一材料の半導体薄膜によって形成したことを
特徴とする薄膜半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19133392A JP3252290B2 (ja) | 1992-06-26 | 1992-06-26 | 薄膜バイポーラトランジスタおよびそれを用いた薄膜半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19133392A JP3252290B2 (ja) | 1992-06-26 | 1992-06-26 | 薄膜バイポーラトランジスタおよびそれを用いた薄膜半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0613397A JPH0613397A (ja) | 1994-01-21 |
| JP3252290B2 true JP3252290B2 (ja) | 2002-02-04 |
Family
ID=16272816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19133392A Expired - Fee Related JP3252290B2 (ja) | 1992-06-26 | 1992-06-26 | 薄膜バイポーラトランジスタおよびそれを用いた薄膜半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3252290B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2717237B2 (ja) | 1991-05-16 | 1998-02-18 | 株式会社 半導体エネルギー研究所 | 絶縁ゲイト型半導体装置およびその作製方法 |
| TW297142B (ja) * | 1993-09-20 | 1997-02-01 | Handotai Energy Kenkyusho Kk | |
| TW299897U (en) * | 1993-11-05 | 1997-03-01 | Semiconductor Energy Lab | A semiconductor integrated circuit |
| US5576231A (en) * | 1993-11-05 | 1996-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating an insulated gate field effect transistor with an anodic oxidized gate electrode |
| JP3330736B2 (ja) * | 1994-07-14 | 2002-09-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| DE19515797C1 (de) * | 1995-04-28 | 1996-09-19 | Siemens Ag | SOI-BiCMOS-Verfahren |
-
1992
- 1992-06-26 JP JP19133392A patent/JP3252290B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0613397A (ja) | 1994-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5789283A (en) | LDD polysilicon thin film transistor and manufacturing method thereof | |
| JP2791760B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3066365B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH07263677A (ja) | 半導体装置およびその製造方法 | |
| US6107662A (en) | Thin film transistor and method for fabricating the same | |
| US6589826B2 (en) | Thin film transistor and a method of forming the same | |
| JP3252290B2 (ja) | 薄膜バイポーラトランジスタおよびそれを用いた薄膜半導体装置 | |
| JP3375681B2 (ja) | 半導体装置の作製方法 | |
| JP3453776B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JP3072637B2 (ja) | アクティブマトリクス基板 | |
| JPH07211912A (ja) | 薄膜トランジスタ及びその製造方法 | |
| TW461101B (en) | Source-drain-gate coplanar polysilicon thin film transistor and the manufacturing method thereof | |
| JP3141656B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH04260336A (ja) | 薄膜トランジスタの製造方法と液晶表示装置の製造方法 | |
| JPH06334185A (ja) | 薄膜半導体装置 | |
| JPH0697441A (ja) | 薄膜トランジスタの製造方法 | |
| JP3391176B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3652525B2 (ja) | 半導体デバイス | |
| JP3466165B2 (ja) | Ｌｄｄを有する薄膜トランジスタの製造方法 | |
| KR0167662B1 (ko) | 반도체장치의 제조방법 | |
| JP3374534B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2754184B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3312617B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH09232582A (ja) | 薄膜トランジスタの製造方法 | |
| JP3375914B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |