JP3250801B2 - ディジタルフィルタに使用するための係数を生成するためのシステム - Google Patents
ディジタルフィルタに使用するための係数を生成するためのシステムInfo
- Publication number
- JP3250801B2 JP3250801B2 JP14324590A JP14324590A JP3250801B2 JP 3250801 B2 JP3250801 B2 JP 3250801B2 JP 14324590 A JP14324590 A JP 14324590A JP 14324590 A JP14324590 A JP 14324590A JP 3250801 B2 JP3250801 B2 JP 3250801B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- generating
- coefficients
- stochastic
- gradient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H21/00—Adaptive networks
- H03H21/0012—Digital adaptive filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H21/00—Adaptive networks
- H03H21/0012—Digital adaptive filters
- H03H2021/007—Computation saving measures; Accelerating measures
- H03H2021/0076—Measures relating to the convergence time
- H03H2021/0078—Measures relating to the convergence time varying the step size
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Developing Agents For Electrophotography (AREA)
- Compositions Of Oxide Ceramics (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【０００１】
この発明は、概して、ディジタルフィルタのためのフ
ィルタ係数を生成するためのシステムおよび方法に関す
る。この発明は、特に、プロセスにおけるフィルタ係数
のステップサイズが反復プロセスの間に生成されるグラ
ジエント（勾配）のストカスチック平均（ランダムに選
択された反復勾配の単純平均）に関係する状態で、最小
平均二乗プロセッサを使用する反復適応プロセスが利用
されるようなシステムおよび方法に関する。
ィルタ係数を生成するためのシステムおよび方法に関す
る。この発明は、特に、プロセスにおけるフィルタ係数
のステップサイズが反復プロセスの間に生成されるグラ
ジエント（勾配）のストカスチック平均（ランダムに選
択された反復勾配の単純平均）に関係する状態で、最小
平均二乗プロセッサを使用する反復適応プロセスが利用
されるようなシステムおよび方法に関する。
【０００２】 ディジタルフィルタは、集積回路形式で実施されるデ
ィジタルフィルタを含むディジタル回路において応用を
見出す。そのようなフィルタは、たとえば高信頼性、時
間ドリフトなし、温度ドリフトなし、ユニットからユニ
ットへの繰返し可能性、および優れた伝送性能のよう
な、多くの利点を呈する。ディジタルフィルタは１つま
たはそれ以上のセクションを含むことができ、セクショ
ンの数は主にフィルタの公称特性を実現する際の所望の
正確度に依存する。換言すれば、ディジタルフィルタの
セクションの数が増加すれば、所望のフィルタ特性が得
られることができる正確度に対応する増大が提供され
る。
ィジタルフィルタを含むディジタル回路において応用を
見出す。そのようなフィルタは、たとえば高信頼性、時
間ドリフトなし、温度ドリフトなし、ユニットからユニ
ットへの繰返し可能性、および優れた伝送性能のよう
な、多くの利点を呈する。ディジタルフィルタは１つま
たはそれ以上のセクションを含むことができ、セクショ
ンの数は主にフィルタの公称特性を実現する際の所望の
正確度に依存する。換言すれば、ディジタルフィルタの
セクションの数が増加すれば、所望のフィルタ特性が得
られることができる正確度に対応する増大が提供され
る。
【０００３】 ディジタルフィルタのための１つの応用は加入者線オ
ーディオ処理回路（SLAC）におけるものである。SLAC装
置は電話システムで利用され、ディジタルスイッチにお
ける加入者線回路の２線セクションと関連したCODECお
よびフィルタ機能を達成する。その目的のために、これ
らの回路はPCMハイウェイへのPCM信号の配置のためのア
ナログ音声信号からディジタルパルスコード変調された
（PCM）サンプルへの変換、およびPCMハイウェイから受
取られたディジタルPCM信号のアナログ音声信号への変
換を与える。この変換プロセスの間に、ディジタルフィ
ルタは音声信号をバンド制限する、ゲインを設定する、
トランスハイブリッド平衡を行なう、成端インピーダン
スの調節を与える、受信および送信経路の周波数減衰調
節（等化）を与えるのに使用される。
ーディオ処理回路（SLAC）におけるものである。SLAC装
置は電話システムで利用され、ディジタルスイッチにお
ける加入者線回路の２線セクションと関連したCODECお
よびフィルタ機能を達成する。その目的のために、これ
らの回路はPCMハイウェイへのPCM信号の配置のためのア
ナログ音声信号からディジタルパルスコード変調された
（PCM）サンプルへの変換、およびPCMハイウェイから受
取られたディジタルPCM信号のアナログ音声信号への変
換を与える。この変換プロセスの間に、ディジタルフィ
ルタは音声信号をバンド制限する、ゲインを設定する、
トランスハイブリッド平衡を行なう、成端インピーダン
スの調節を与える、受信および送信経路の周波数減衰調
節（等化）を与えるのに使用される。
【０００４】 ディジタルフィルタを実施するために、各セクション
のためのフィルタ係数またはフィルタのタップを与える
ことが必要である。これは、概して、フィルタを使用す
る装置のメモリにフィルタ係数を記憶することにより行
なわれる。各フィルタセクションのためのフィルタ係数
は、メモリへの記憶の前に、信号数からカノニック・サ
インド・デジット（Canonic Signed Digit,CSD）として
知られる複数個の係数に変形される。CSD係数およびそ
れらが信号係数から引き出され得る態様は当該技術分野
でよく知られている。
のためのフィルタ係数またはフィルタのタップを与える
ことが必要である。これは、概して、フィルタを使用す
る装置のメモリにフィルタ係数を記憶することにより行
なわれる。各フィルタセクションのためのフィルタ係数
は、メモリへの記憶の前に、信号数からカノニック・サ
インド・デジット（Canonic Signed Digit,CSD）として
知られる複数個の係数に変形される。CSD係数およびそ
れらが信号係数から引き出され得る態様は当該技術分野
でよく知られている。
【０００５】 先行技術において、ディジタルフィルタセクションの
ための係数（CSD係数への変換前）は適応反復最小平均
二乗プロセスにより生成された。この先行技術プロセス
の間に、フィルタセクションの係数は、各反復の間に、
瞬時グラジエント値だけ最後の反復から更新された。そ
のようなプロセスにおいて、単一のサンプルに基づく瞬
時グラジエントは時間変化入力信号の瞬時値とエラー信
号の同時瞬時値との積である。エラー信号は、第１およ
び第２の出力を生成するために、所望のフィルタ特性と
プロセスの中のフィルタ係数との両方に入力信号を印加
すること、およびその後にこれらの出力間に差を生成す
ることにより生成される。エラー信号は所定の標準未満
であると検出されると、プロセスが停止され、プロセス
で使用される係数の最後の組がCSDフォーマットへの変
換後、フィルタで使用される最後の係数となる。
ための係数（CSD係数への変換前）は適応反復最小平均
二乗プロセスにより生成された。この先行技術プロセス
の間に、フィルタセクションの係数は、各反復の間に、
瞬時グラジエント値だけ最後の反復から更新された。そ
のようなプロセスにおいて、単一のサンプルに基づく瞬
時グラジエントは時間変化入力信号の瞬時値とエラー信
号の同時瞬時値との積である。エラー信号は、第１およ
び第２の出力を生成するために、所望のフィルタ特性と
プロセスの中のフィルタ係数との両方に入力信号を印加
すること、およびその後にこれらの出力間に差を生成す
ることにより生成される。エラー信号は所定の標準未満
であると検出されると、プロセスが停止され、プロセス
で使用される係数の最後の組がCSDフォーマットへの変
換後、フィルタで使用される最後の係数となる。
【０００６】 前述の反復プロセスはディジタルフィルタ係数を決め
るのに使用するのに適当であったが、そのようなプロセ
スにおける回路の必要性が残る。特に、先行技術の最小
平均二乗反復プロセスは、最適ステップサイズがノイズ
のない環境で使用されない限り、計算的には効率的では
なくかつ収束においても妥当なほどに速くはない。あい
にく、適当プロセスの間の速いトラッキング性能および
収束の小さい誤調節エラーの両方の要件を満たす最適ス
テップサイズを見出すことが難しい。
るのに使用するのに適当であったが、そのようなプロセ
スにおける回路の必要性が残る。特に、先行技術の最小
平均二乗反復プロセスは、最適ステップサイズがノイズ
のない環境で使用されない限り、計算的には効率的では
なくかつ収束においても妥当なほどに速くはない。あい
にく、適当プロセスの間の速いトラッキング性能および
収束の小さい誤調節エラーの両方の要件を満たす最適ス
テップサイズを見出すことが難しい。
【０００７】 さらに、グラジエントは単一の時間サンプルに基づく
ので、前述のプロセスはグラジエントを発生するときノ
イズに敏感である。したがって、実際問題として、先行
技術の反復プロセスは、それがノイズに敏感であり可変
最適ステップサイズは決めるのが難しいと、ディジタル
フィルタ係数の正確な決定に完全に達するのにかなりの
時間を必要とした。
ので、前述のプロセスはグラジエントを発生するときノ
イズに敏感である。したがって、実際問題として、先行
技術の反復プロセスは、それがノイズに敏感であり可変
最適ステップサイズは決めるのが難しいと、ディジタル
フィルタ係数の正確な決定に完全に達するのにかなりの
時間を必要とした。
【０００８】 したがって、この発明の一般的な目的はディジタルフ
ィルタ係数を発生するための新しい改善されたシステム
および方法を提供することである。
ィルタ係数を発生するための新しい改善されたシステム
および方法を提供することである。
【０００９】 この発明のさらに他の目的は、ノイズに不感応であり
かつ最適ステップサイズが容易に判断されるようなシス
テムおよび方法を提供することである。
かつ最適ステップサイズが容易に判断されるようなシス
テムおよび方法を提供することである。
【００１０】 この発明のさらに他の目的は、ステップサイズが適応
プロセスの間に生成されるグラジエントのストカスチッ
ク平均に関連するようなシステムおよび方法を提供する
ことである。
プロセスの間に生成されるグラジエントのストカスチッ
ク平均に関連するようなシステムおよび方法を提供する
ことである。
【００１１】
この発明はディジタルフィルタに使用するためのフィ
ルタ係数を生成するためのシステムを提供する。システ
ムは所望のフィルタ特性を示すデータを提供するための
手段、および各反復について少なくとも１つのフィルタ
係数およびグラジエントを生成するための反復処理手段
を含む。反復処理手段はグラジエントのストカスチック
平均に関連した量だけ、各反復の間にその少なくとも１
つのフィルタ係数を変化するための手段を含む。システ
ムはその生成された少なくとも１つのフィルタ係数と所
望のフィルタ特性とを比較するための比較手段、および
その少なくとも１つのフィルタ係数が所望のフィルタ特
性の所与のレンジ内にあるとき反復処理手段を終了する
ための手段をさらに含む。
ルタ係数を生成するためのシステムを提供する。システ
ムは所望のフィルタ特性を示すデータを提供するための
手段、および各反復について少なくとも１つのフィルタ
係数およびグラジエントを生成するための反復処理手段
を含む。反復処理手段はグラジエントのストカスチック
平均に関連した量だけ、各反復の間にその少なくとも１
つのフィルタ係数を変化するための手段を含む。システ
ムはその生成された少なくとも１つのフィルタ係数と所
望のフィルタ特性とを比較するための比較手段、および
その少なくとも１つのフィルタ係数が所望のフィルタ特
性の所与のレンジ内にあるとき反復処理手段を終了する
ための手段をさらに含む。
【００１２】 この発明は、さらに、１つまたはそれ以上のセクショ
ンを有するディジタルフィルタに使用するための１組の
フィルタ係数を生成するためのシステムを提供する。シ
ステムは印加された時間変化信号を受取るための入力手
段と所望のフィルタ特性を与えるためのフィルタ標準手
段とを含む。フィルタ標準手段は時間変化信号で機能す
るための入力手段へ結合される入力、および標準のフィ
ルタリングされた信号を与えるための出力を有する。シ
ステムは時間変化信号で機能するための入力手段に結合
される入力を有する反復処理手段をさらに含み、反復処
理手段は各反復の間にディジタルフィルタのセクション
の数に数が等しい１組のフィルタ係数を生成するための
フィルタ係数生成手段、および各反復の間に中間のフィ
ルタリングされた信号を与えるための出力を有する反復
処理手段を含む。システムは、さらに、各反復のための
エラー信号を与えるために標準のフィルタリングされた
信号と中間のフィルタリングされた信号とを結合するた
めの結合手段を含む。反復処理手段はまた、各反復のた
めのグラジエントを生成するためのグラジエント生成手
段、および各反復後にグラジエントのストカスチック平
均に関連した量だけ係数の組を変化させるための係数変
化手段を含む。システムはさらに、エラー信号が所定の
標準未満であるとき、反復処理手段を終了するための手
段を含み、それで反復処理手段が終了されるとき、現在
の組の係数はディジタルフィルタのための最終の組の係
数を表わす。
ンを有するディジタルフィルタに使用するための１組の
フィルタ係数を生成するためのシステムを提供する。シ
ステムは印加された時間変化信号を受取るための入力手
段と所望のフィルタ特性を与えるためのフィルタ標準手
段とを含む。フィルタ標準手段は時間変化信号で機能す
るための入力手段へ結合される入力、および標準のフィ
ルタリングされた信号を与えるための出力を有する。シ
ステムは時間変化信号で機能するための入力手段に結合
される入力を有する反復処理手段をさらに含み、反復処
理手段は各反復の間にディジタルフィルタのセクション
の数に数が等しい１組のフィルタ係数を生成するための
フィルタ係数生成手段、および各反復の間に中間のフィ
ルタリングされた信号を与えるための出力を有する反復
処理手段を含む。システムは、さらに、各反復のための
エラー信号を与えるために標準のフィルタリングされた
信号と中間のフィルタリングされた信号とを結合するた
めの結合手段を含む。反復処理手段はまた、各反復のた
めのグラジエントを生成するためのグラジエント生成手
段、および各反復後にグラジエントのストカスチック平
均に関連した量だけ係数の組を変化させるための係数変
化手段を含む。システムはさらに、エラー信号が所定の
標準未満であるとき、反復処理手段を終了するための手
段を含み、それで反復処理手段が終了されるとき、現在
の組の係数はディジタルフィルタのための最終の組の係
数を表わす。
【００１３】 この発明はさらに、ディジタルフィルタでの使用のた
めの係数を生成するための方法を提供する。その方法は
所望のフィルタ特性を与えるステップ、グラジエントの
ストカスチック平均に関連した量だけ各反復の間に少な
くとも１つのフィルタ係数を変化させることにより、各
反復について少なくとも１つのフィルタ係数およびグラ
ジエントを反復的に生成するステップ、生成されたフィ
ルタ係数を所望のフィルタ特性と比較するステップ、お
よびその少なくとも１つのフィルタ係数が所望のフィル
タ特性の所与のレンジ内にあるときその少なくとも１つ
のフィルタ係数の反復生成を終了するステップを含む。
めの係数を生成するための方法を提供する。その方法は
所望のフィルタ特性を与えるステップ、グラジエントの
ストカスチック平均に関連した量だけ各反復の間に少な
くとも１つのフィルタ係数を変化させることにより、各
反復について少なくとも１つのフィルタ係数およびグラ
ジエントを反復的に生成するステップ、生成されたフィ
ルタ係数を所望のフィルタ特性と比較するステップ、お
よびその少なくとも１つのフィルタ係数が所望のフィル
タ特性の所与のレンジ内にあるときその少なくとも１つ
のフィルタ係数の反復生成を終了するステップを含む。
【００１４】 この発明はさらに、１つまたはそれ以上のセクション
を有するディジタルフィルタでの使用のための１組の係
数を生成するための方法を提供する。方法は所望のフィ
ルタ特性を与えるステップ、ディジタルフィルタのセク
ションの数に数が等しい１組のフィルタ係数を反復的に
生成するステップ、および第１の出力を生成するために
所望のフィルタ特性を時間変化信号に印加するステップ
を含む。この方法はさらに、第２の出力を生成するため
に反復的に生成された組のフィルタ係数を時間変化信号
へ印加するステップ、各反復の間にエラー信号を生成す
るために第１の出力および第２の出力を結合するステッ
プ、エラー信号に応答して各反復のためのグラジエント
を生成するステップ、生成されたグラジエントのストカ
スチック平均に関連した量だけ各反復の間に反復的に生
成されたフィルタ係数を変化させるステップ、およびエ
ラー信号が所定の標準未満であるときフィルタ係数の組
の反復生成を終了するステップを含む。
を有するディジタルフィルタでの使用のための１組の係
数を生成するための方法を提供する。方法は所望のフィ
ルタ特性を与えるステップ、ディジタルフィルタのセク
ションの数に数が等しい１組のフィルタ係数を反復的に
生成するステップ、および第１の出力を生成するために
所望のフィルタ特性を時間変化信号に印加するステップ
を含む。この方法はさらに、第２の出力を生成するため
に反復的に生成された組のフィルタ係数を時間変化信号
へ印加するステップ、各反復の間にエラー信号を生成す
るために第１の出力および第２の出力を結合するステッ
プ、エラー信号に応答して各反復のためのグラジエント
を生成するステップ、生成されたグラジエントのストカ
スチック平均に関連した量だけ各反復の間に反復的に生
成されたフィルタ係数を変化させるステップ、およびエ
ラー信号が所定の標準未満であるときフィルタ係数の組
の反復生成を終了するステップを含む。
【００１５】 新規であると思われるこの発明の特徴は前掲の特許請
求の範囲で具体性を持って述べられる。この発明は、そ
の利点とともに図面の中で同じ参照数字が同じエレメン
トを示す添付の図面と関連して、次の説明を参照するこ
とにより最もよく理解され得る。
求の範囲で具体性を持って述べられる。この発明は、そ
の利点とともに図面の中で同じ参照数字が同じエレメン
トを示す添付の図面と関連して、次の説明を参照するこ
とにより最もよく理解され得る。
【００１６】
ここで第１図を参照すると、第１図はブロック図の形
式で、この発明が都合よく利用され得る加入者線オーデ
ィオ処理回路の信号処理回路を図解する。加入者線オー
ディオ処理回路（SLAC）はディジタルスイッチにおいて
加入者線回路の２線セクションと関連したCODECおよび
フィルタ機能を達成する。概してこれらの機能はPCMサ
ンプルをPCMハイウェイに置くためにアナログ音声信号
をディジタルパルスコード変調された（PCM）サンプル
に変換すること、およびPCMハイウェイから受取られた
ディジタルPCMサンプルをアナログ信号へ変換すること
を伴う。
式で、この発明が都合よく利用され得る加入者線オーデ
ィオ処理回路の信号処理回路を図解する。加入者線オー
ディオ処理回路（SLAC）はディジタルスイッチにおいて
加入者線回路の２線セクションと関連したCODECおよび
フィルタ機能を達成する。概してこれらの機能はPCMサ
ンプルをPCMハイウェイに置くためにアナログ音声信号
をディジタルパルスコード変調された（PCM）サンプル
に変換すること、およびPCMハイウェイから受取られた
ディジタルPCMサンプルをアナログ信号へ変換すること
を伴う。
【００１７】 第１図の回路10は、一般的に、アナログ音声信号を受
取るための第１の入力12、PCMハイウェイへのPCMサンプ
ルの配置のためにタイムスロット割当回路へPCMサンプ
ルを転送するための第１の出力14,PCMハイウェイからPC
Mサンプルを受取るためのタイムスロット割当回路へ結
合されるように適合された第２の入力16、およびPCMハ
イウェイから受取られたPCMサンプルを表わすアナログ
信号を与えるための第２の出力18を含む。第１の入力12
と第１の出力14との間に延在する信号処理回路は回路の
送信信号処理経路を表わし、第２の入力16から第２の出
力18への信号処理回路は回路の受信信号処理経路を表わ
す。
取るための第１の入力12、PCMハイウェイへのPCMサンプ
ルの配置のためにタイムスロット割当回路へPCMサンプ
ルを転送するための第１の出力14,PCMハイウェイからPC
Mサンプルを受取るためのタイムスロット割当回路へ結
合されるように適合された第２の入力16、およびPCMハ
イウェイから受取られたPCMサンプルを表わすアナログ
信号を与えるための第２の出力18を含む。第１の入力12
と第１の出力14との間に延在する信号処理回路は回路の
送信信号処理経路を表わし、第２の入力16から第２の出
力18への信号処理回路は回路の受信信号処理経路を表わ
す。
【００１８】 送信信号処理経路は、増幅器20、アナログディジタル
変換器22、第１のデシメータ24、第２のデシメータ26、
減衰器28、第１のプログラム可能なディジタルフィルタ
（Ｘ）30、広域フィルタ32、およびデータコンプレッサ
34を含む。増幅器20はアナログ増幅器であり、アナログ
ディジタル変換器22へアナログ信号ゲインを与える。ア
ナログディジタル変換器22は、アナログ音声信号をPCM
データサンプルへ変換する。デシメータ24および26は高
入力サンプリング速度を16kHzに低減する。減衰器28は
信号レベル訂正をフィルタ30に与える。フィルタ30はた
とえば、周波数応答訂正を与える６タップ有限入力応答
フィルタである。広域フィルタ32は、たとえばACライン
ノイズをフィルタリングするために、たとえば50Hzまた
は60Hzのレンジの周波数のような低周波数を除去する。
最後にコンプレッサ34はディジタルPCMサンプルを既知
の態様で圧縮する。
変換器22、第１のデシメータ24、第２のデシメータ26、
減衰器28、第１のプログラム可能なディジタルフィルタ
（Ｘ）30、広域フィルタ32、およびデータコンプレッサ
34を含む。増幅器20はアナログ増幅器であり、アナログ
ディジタル変換器22へアナログ信号ゲインを与える。ア
ナログディジタル変換器22は、アナログ音声信号をPCM
データサンプルへ変換する。デシメータ24および26は高
入力サンプリング速度を16kHzに低減する。減衰器28は
信号レベル訂正をフィルタ30に与える。フィルタ30はた
とえば、周波数応答訂正を与える６タップ有限入力応答
フィルタである。広域フィルタ32は、たとえばACライン
ノイズをフィルタリングするために、たとえば50Hzまた
は60Hzのレンジの周波数のような低周波数を除去する。
最後にコンプレッサ34はディジタルPCMサンプルを既知
の態様で圧縮する。
【００１９】 受信信号処理回路は、伸長器40、低域フィルタ42、第
２のプログラム可能なディジタルフィルタ（Ｒ）44、減
衰器46、インタポレータ48および50、ディジタルアナロ
グ変換器52、および増幅器54を含む。伸長器40はPCMハ
イウェイから受取られる圧縮されたディジタルPCMサン
プルを伸長し、低域フィルタ42は伸長されたディジタル
PCMサンプルをフィルタリングする。第２のプログラム
可能なフィルタ44は、好ましくは、16kHzサンプリング
速度で動作し周波数応答訂正を与える６タップ有限入力
応答フィルタである。減衰器46は信号増幅スケーリング
をインタポレータ48および50に与える。インタポレータ
48および50は、ディジタルアナログ変換器52により行な
われるディジタルアナログ変換のためにサンプリング速
度を増加する。増幅器54はアナログ損失を与え、出力端
子18への振幅訂正を与える。
２のプログラム可能なディジタルフィルタ（Ｒ）44、減
衰器46、インタポレータ48および50、ディジタルアナロ
グ変換器52、および増幅器54を含む。伸長器40はPCMハ
イウェイから受取られる圧縮されたディジタルPCMサン
プルを伸長し、低域フィルタ42は伸長されたディジタル
PCMサンプルをフィルタリングする。第２のプログラム
可能なフィルタ44は、好ましくは、16kHzサンプリング
速度で動作し周波数応答訂正を与える６タップ有限入力
応答フィルタである。減衰器46は信号増幅スケーリング
をインタポレータ48および50に与える。インタポレータ
48および50は、ディジタルアナログ変換器52により行な
われるディジタルアナログ変換のためにサンプリング速
度を増加する。増幅器54はアナログ損失を与え、出力端
子18への振幅訂正を与える。
【００２０】 送信および受信処理経路に結合されるのは、第３のプ
ログラム可能なフィルタ（Ｚ）56である。フィルタ56は
送信信号経路から受信信号経路までフィードバックを与
え、システムへの有効入力インピーダンスを修正する。
したがってフィルタ56はインピーダンス整合を与え、効
率的な信号転送を確実にする。また、受信および送信信
号処理経路に結合されるのは第４のプログラム可能なフ
ィルタ（Ｂ）58である。フィルタ58は単極無限インパル
ス応答フィルタセクション58aおよび８タップ有限入力
応答フィルタセクション58bを含む。フィルタ58は受信
信号処理回路および送信信号処理回路間のトランスハイ
ブリッドバランスを与え、システム内の反響を除去す
る。
ログラム可能なフィルタ（Ｚ）56である。フィルタ56は
送信信号経路から受信信号経路までフィードバックを与
え、システムへの有効入力インピーダンスを修正する。
したがってフィルタ56はインピーダンス整合を与え、効
率的な信号転送を確実にする。また、受信および送信信
号処理経路に結合されるのは第４のプログラム可能なフ
ィルタ（Ｂ）58である。フィルタ58は単極無限インパル
ス応答フィルタセクション58aおよび８タップ有限入力
応答フィルタセクション58bを含む。フィルタ58は受信
信号処理回路および送信信号処理回路間のトランスハイ
ブリッドバランスを与え、システム内の反響を除去す
る。
【００２１】 プログラム可能なフィルタ30,44,56,および58は、そ
れらのセクションの各々について、この発明のシステム
および方法により判断され、メモリに記憶されるそれら
の係数を有してもよい。前に述べられたように、これら
のフィルタの係数は、カノニック・サインド・デジット
（CSD）フォーマットに変換された後に記憶される。そ
のような係数変換は当該技術分野でよく知られ、ここに
記述される必要はない。
れらのセクションの各々について、この発明のシステム
および方法により判断され、メモリに記憶されるそれら
の係数を有してもよい。前に述べられたように、これら
のフィルタの係数は、カノニック・サインド・デジット
（CSD）フォーマットに変換された後に記憶される。そ
のような係数変換は当該技術分野でよく知られ、ここに
記述される必要はない。
【００２２】 ここで第２図を参照すると、第２図は、第１図で図解
されたフィルタ30,44,56,および58のようなディジタル
フィルタの係数を生成し、その後CSDフォーマットへフ
ィルタ係数を変換し、その後メモリに係数を記憶するた
めの、この発明を実施するシステムを図解する。システ
ム60は、一般的に、所望フィルタ特性プロセッサ62およ
び適応係数プロセッサ64を含む。適応係数プロセッサ
は、最終のフィルタ係数を、CSDフォーマットへフィル
タ係数を変換するためのCSDコンバータ66へ与えるよう
に配置される。CSDコンバータ66は、CSDフォーマットさ
れたフィルタ係数を加入者ラインオーディオ処理回路の
メモリに記憶するためのフィルタメモリ68に結合され
る。
されたフィルタ30,44,56,および58のようなディジタル
フィルタの係数を生成し、その後CSDフォーマットへフ
ィルタ係数を変換し、その後メモリに係数を記憶するた
めの、この発明を実施するシステムを図解する。システ
ム60は、一般的に、所望フィルタ特性プロセッサ62およ
び適応係数プロセッサ64を含む。適応係数プロセッサ
は、最終のフィルタ係数を、CSDフォーマットへフィル
タ係数を変換するためのCSDコンバータ66へ与えるよう
に配置される。CSDコンバータ66は、CSDフォーマットさ
れたフィルタ係数を加入者ラインオーディオ処理回路の
メモリに記憶するためのフィルタメモリ68に結合され
る。
【００２３】 所望フィルタ特性プロセッサは、好ましくは、カリフ
ォルニア州サニィベイルのアドバンスト・マイクロ・デ
ィバイシズ・インコーポレイテッドから入手可能な、Am
SLAC−11と呼ばれる市販されているソフトウェアプログ
ラムで動作する、IBMコンパチブルコンピュータの形式
をとり、AmSLAC−11技術マニュアル（オーダNo.10249
A）に開示される。この構成を有する所望フィルタ特性
プロセッサ62は、たとえばラインインピーダンス、所望
の終了インピーダンス、交換器における実際の終了イン
ピーダンス、第１図の減衰器46の減衰、減衰器48の所望
のゲイン、受信バッファ伝達関数、送信バッファ伝送関
数、ヒューズ抵抗、および２線反射減衰量のような、入
力された入力情報に応答して所望のフィルタ特性を与え
る。この情報に応答して、所望フィルタ特性プロセッサ
は加入者ラインオーディオ処理回路を形成し、プログラ
ム可能なフィルタの各々について所望のフィルタ特性を
与える。前述の入力情報は、たとえば入力70、72、74、
および76で、所望フィルタ特性プロセッサに入力され
る。
ォルニア州サニィベイルのアドバンスト・マイクロ・デ
ィバイシズ・インコーポレイテッドから入手可能な、Am
SLAC−11と呼ばれる市販されているソフトウェアプログ
ラムで動作する、IBMコンパチブルコンピュータの形式
をとり、AmSLAC−11技術マニュアル（オーダNo.10249
A）に開示される。この構成を有する所望フィルタ特性
プロセッサ62は、たとえばラインインピーダンス、所望
の終了インピーダンス、交換器における実際の終了イン
ピーダンス、第１図の減衰器46の減衰、減衰器48の所望
のゲイン、受信バッファ伝達関数、送信バッファ伝送関
数、ヒューズ抵抗、および２線反射減衰量のような、入
力された入力情報に応答して所望のフィルタ特性を与え
る。この情報に応答して、所望フィルタ特性プロセッサ
は加入者ラインオーディオ処理回路を形成し、プログラ
ム可能なフィルタの各々について所望のフィルタ特性を
与える。前述の入力情報は、たとえば入力70、72、74、
および76で、所望フィルタ特性プロセッサに入力され
る。
【００２４】 所望フィルタ特性プロセッサ62は時間変化入力信号Ｘ
（ｊ）を受取るためのさらに他の入力78を含む。入力信
号へ所望のフィルタ特性を印加した後、プロセッサ62は
結果的に生じる出力を出力80に与える。入力信号へ所望
のフィルタ特性を印加する、結果的に生じた出力は、ｄ
（ｊ）として識別される。
（ｊ）を受取るためのさらに他の入力78を含む。入力信
号へ所望のフィルタ特性を印加した後、プロセッサ62は
結果的に生じる出力を出力80に与える。入力信号へ所望
のフィルタ特性を印加する、結果的に生じた出力は、ｄ
（ｊ）として識別される。
【００２５】 第３図ないし第５図に関連して後に理解されるであろ
うように、適応係数プロセッサ64は、ディジタルフィル
タ係数を生成するための反復最小平均二乗プロセスを行
なう。しかしながら、係数ステップサイズが反復グラジ
エントの瞬時値により決められた先行技術の最小平均二
乗プロセスと異なり、この発明の適応係数プロセッサは
反復グラジエントのストカスチック平均に従って適応係
数ステップサイズを生成する。ステップサイズはグラジ
エントのストカスチック平均の結果であるので、ステッ
プサイズはグラジエントの瞬時値によらず、それで結果
として生じる反復プロセスはグラジエント評価において
ノイズに不感応であり、最適ステップサイズを使用する
必要なく収束が速い。このように最小平均二乗プロセス
はサンプルごとの態様でそれのグラジエントを評価する
が、それのグラジエントを評価するときストカスチック
平均を利用するこの発明の最小平均二乗プロセスは、適
応エラーと入力信号との間の相関の評価を与える。
うように、適応係数プロセッサ64は、ディジタルフィル
タ係数を生成するための反復最小平均二乗プロセスを行
なう。しかしながら、係数ステップサイズが反復グラジ
エントの瞬時値により決められた先行技術の最小平均二
乗プロセスと異なり、この発明の適応係数プロセッサは
反復グラジエントのストカスチック平均に従って適応係
数ステップサイズを生成する。ステップサイズはグラジ
エントのストカスチック平均の結果であるので、ステッ
プサイズはグラジエントの瞬時値によらず、それで結果
として生じる反復プロセスはグラジエント評価において
ノイズに不感応であり、最適ステップサイズを使用する
必要なく収束が速い。このように最小平均二乗プロセス
はサンプルごとの態様でそれのグラジエントを評価する
が、それのグラジエントを評価するときストカスチック
平均を利用するこの発明の最小平均二乗プロセスは、適
応エラーと入力信号との間の相関の評価を与える。
【００２６】 この発明に従って、フィルタ係数は次の公式に従って
更新される。
更新される。
【００２７】
【数１】 Ｗ（ｊ＋１）＝Ｗ（ｊ）＋μ｛ｅ（ｊ）Ｘ（ｊ）｝＝Ｗ（ｊ）−μＧ（ｊ）
【００２８】 Ｇ（ｊ）は下記の式により与えられる。 Ｇ（ｊ）＝α（ｊ）β（ｊ）Ｇ（ｊ−１）＋α（ｊ）ｅ（ｊ）Ｘ（ｊ） Ｇ（ｊ）は時間変化グラジエントベクトル評価であ
り、適応エラー信号ｅ（ｊ）と、システム入力信号Ｘ
（ｊ）との間の相互相関を評価することにより得られ
る。すなわち、
り、適応エラー信号ｅ（ｊ）と、システム入力信号Ｘ
（ｊ）との間の相互相関を評価することにより得られ
る。すなわち、
【００２９】
【数２】 Ｇ（ｊ）＝｛ｅ（ｊ）Ｘ（ｊ）｝
【００３０】 である。 α（ｊ）およびβ（ｊ）はそれぞれ適応ゲインファク
タおよび適応フォーゲッティングファクタである。
タおよび適応フォーゲッティングファクタである。
【００３１】 この発明の反復プロセスにおいて、プロセスが収束す
るにつれて、適応エラーは最初は大きくて非常に非定常
であり、適応エラーとシステム入力信号との間の相互相
関は大きいグラジエント評価を生じ、したがって速い収
束を与える。収束の後に、適応エラーは小さく、ほとん
どランダムでかつ定常であり、相互相関は小さいグラジ
エント評価を与え、したがって精のトラッキングで小さ
い誤調節エラーを生じる。したがって、この発明の反復
プロセスは適応エラー表面のグラジエントに従って時間
変化グラジエント評価を自動的に調節するので、それは
収束は常に最適の方法にあるということを確実にする。
るにつれて、適応エラーは最初は大きくて非常に非定常
であり、適応エラーとシステム入力信号との間の相互相
関は大きいグラジエント評価を生じ、したがって速い収
束を与える。収束の後に、適応エラーは小さく、ほとん
どランダムでかつ定常であり、相互相関は小さいグラジ
エント評価を与え、したがって精のトラッキングで小さ
い誤調節エラーを生じる。したがって、この発明の反復
プロセスは適応エラー表面のグラジエントに従って時間
変化グラジエント評価を自動的に調節するので、それは
収束は常に最適の方法にあるということを確実にする。
【００３２】 第３図および第４図に関して以下で理解されるであろ
うように、下記に与えられる時間変化グラジエント評価
である出力信号を与える適応１極相関器を含む、反復処
理回路が設けられる。
うように、下記に与えられる時間変化グラジエント評価
である出力信号を与える適応１極相関器を含む、反復処
理回路が設けられる。
【００３３】
【数３】 Ｇ（ｊ）＝｛ｅ（ｊ）Ｘ（ｊ）｝＝α（ｊ） ｅ（ｊ）Ｘ（ｊ）＋α（ｊ）β（ｊ）Ｇ（ｊ−１）
【００３４】 前述の式の各々について、これらの式はディジタル動
作に関係し、そこでは、「ｊ」は現在の時間周期の間に
とられる値に関係し、「ｊ−１」は前の時間間隔の間に
とられる値に関係するということは記憶に留められるべ
きである。すぐ上の式において、適応ゲインα（ｊ）は
速いトラッキング性能および安定性に使用され、適応フ
ォーゲッティングファクタβ（ｊ）は所与のエラー統計
のための平均効果（グラジエント評価ノイズへの不感応
のために）を最大にするのに使用され、小さい誤調節エ
ラーを生じる。
作に関係し、そこでは、「ｊ」は現在の時間周期の間に
とられる値に関係し、「ｊ−１」は前の時間間隔の間に
とられる値に関係するということは記憶に留められるべ
きである。すぐ上の式において、適応ゲインα（ｊ）は
速いトラッキング性能および安定性に使用され、適応フ
ォーゲッティングファクタβ（ｊ）は所与のエラー統計
のための平均効果（グラジエント評価ノイズへの不感応
のために）を最大にするのに使用され、小さい誤調節エ
ラーを生じる。
【００３５】 適応フォーゲッティングファクタβ（ｊ）は１−グラ
ジエント評価の正規化された自己相関の評価であり、下
に与えられる。
ジエント評価の正規化された自己相関の評価であり、下
に与えられる。
【００３６】 β（ｊ）＝１−Rg（ｊ） グラジエント評価の正規化された自己相関の評価、す
なわちRg（ｊ）は以下のとおりである。
なわちRg（ｊ）は以下のとおりである。
【００３７】
【数４】
【００３８】 ここに、
【００３９】
【数５】 （ｊ）＝｛ｅ（ｊ）Ｘ（ｊ）｝
【００４０】 である。 この発明を実施するための前に言及された１極相関器
は次の伝達関数を有する。
は次の伝達関数を有する。
【００４１】 Hz＝α（ｊ）／（１−α（ｊ）β（ｊ）z-1） フォーゲッティングファクタβ（ｊ）は上記の式の１
−グラジエント評価の正規化された自己相関の評価から
得られ、適応ゲインα（ｊ）は安定性のために1.0未満
の直流ゲインを保つように得られる。換言すれば、次の
式が支持されなければならない。
−グラジエント評価の正規化された自己相関の評価から
得られ、適応ゲインα（ｊ）は安定性のために1.0未満
の直流ゲインを保つように得られる。換言すれば、次の
式が支持されなければならない。
【００４２】
【数６】
【００４３】 概して、ガンマの値が大きく使用されるほど、収束は
速くなる。 前述のことから理解され得るように、反復プロセスの
間に特に各反復の終わりで適応係数プロセッサはシステ
ムにより成形されるグラジエントのストカスチック平均
に関連した２つのフィルタ係数（β，α）を生成する。
また第２図に注目され得るように適応係数プロセッサは
入力信号Ｘ（ｊ）に結合される。新しい組のフィルタ係
数が生成される前に、入力信号は適応係数プロセッサの
中の係数に印加され、入力信号へのフィルタ係数の組の
印加から結果として生じる第２の出力信号を与える。適
応係数プロセッサ内の結合回路は、その後所望フィルタ
特性プロセッサ62の出力ｄ（ｊ）を適応係数プロセッサ
により生成される第２の出力信号と結合し、エラー信号
ｅ（ｊ）を発生する。エラー信号は、その後、そのエラ
ー信号を結果的に生じさせた入力信号と乗算され、新し
いグラジエントを引出し、この新しいグラジエントは、
その後、グラジエントの新しいストカスチック平均を生
成するために利用され、この新しいストカスチック平均
はまた新しい組のフィルタ係数を生成するために使用さ
れる。各反復の終わりに、エラー信号は所定の標準と比
較される。もしエラー信号が所定の標準未満であるな
ら、反復プロセスは停止され、最後の反復で使用される
フィルタ係数の組はディジタルフィルタのための最終の
フィルタ係数となる。したがって、各反復の終わりに、
このプロセスを通して、生成されたフィルタ係数は所望
のフィルタ特性と比較され、もしフィルタ係数が所望の
フィルタ特性の所与のレンジ内にあるならば、反復プロ
セスは停止され、生成されたフィルタ係数の現在の組が
ディジタルフィルタのための最終のフィルタ係数を表わ
す。
速くなる。 前述のことから理解され得るように、反復プロセスの
間に特に各反復の終わりで適応係数プロセッサはシステ
ムにより成形されるグラジエントのストカスチック平均
に関連した２つのフィルタ係数（β，α）を生成する。
また第２図に注目され得るように適応係数プロセッサは
入力信号Ｘ（ｊ）に結合される。新しい組のフィルタ係
数が生成される前に、入力信号は適応係数プロセッサの
中の係数に印加され、入力信号へのフィルタ係数の組の
印加から結果として生じる第２の出力信号を与える。適
応係数プロセッサ内の結合回路は、その後所望フィルタ
特性プロセッサ62の出力ｄ（ｊ）を適応係数プロセッサ
により生成される第２の出力信号と結合し、エラー信号
ｅ（ｊ）を発生する。エラー信号は、その後、そのエラ
ー信号を結果的に生じさせた入力信号と乗算され、新し
いグラジエントを引出し、この新しいグラジエントは、
その後、グラジエントの新しいストカスチック平均を生
成するために利用され、この新しいストカスチック平均
はまた新しい組のフィルタ係数を生成するために使用さ
れる。各反復の終わりに、エラー信号は所定の標準と比
較される。もしエラー信号が所定の標準未満であるな
ら、反復プロセスは停止され、最後の反復で使用される
フィルタ係数の組はディジタルフィルタのための最終の
フィルタ係数となる。したがって、各反復の終わりに、
このプロセスを通して、生成されたフィルタ係数は所望
のフィルタ特性と比較され、もしフィルタ係数が所望の
フィルタ特性の所与のレンジ内にあるならば、反復プロ
セスは停止され、生成されたフィルタ係数の現在の組が
ディジタルフィルタのための最終のフィルタ係数を表わ
す。
【００４４】 反復プロセスが終了されるとき、生成されたフィルタ
係数の最終の組はCSDコンバータへ転送され、それは係
数をカノニック・サインド・デジットフォーマットへ変
換する。そのように変換された後、CSDフォーマットの
中の係数は加入者ラインオーディオ処理回路のフィルタ
メモリへ転送される。そのようなメモリはランダムアク
セスメモリ（RAM）の形式であってもよい。
係数の最終の組はCSDコンバータへ転送され、それは係
数をカノニック・サインド・デジットフォーマットへ変
換する。そのように変換された後、CSDフォーマットの
中の係数は加入者ラインオーディオ処理回路のフィルタ
メモリへ転送される。そのようなメモリはランダムアク
セスメモリ（RAM）の形式であってもよい。
【００４５】 ここで第３図を参照すると、第３図はハードウェア回
路図形式で、前に記述されたように、所望フィルタ特性
プロセッサ62と関連したこの発明の第１の実施例に従っ
て構成される適応係数プロセッサ64aを図解する。
路図形式で、前に記述されたように、所望フィルタ特性
プロセッサ62と関連したこの発明の第１の実施例に従っ
て構成される適応係数プロセッサ64aを図解する。
【００４６】 適応係数プロセッサは、一般的に、複数個のフィルタ
係数生成回路82a,82bないし82nを含む。実際問題とし
て、１つのそのようなフィルタ係数回路はディジタルフ
ィルタの各セクションについて設けられ、各々について
係数が生成されることになる。換言すれば、もしディジ
タルフィルタが６つのセクションを含むのであれば、そ
れなら６つのフィルタ係数生成回路が設けられる。
係数生成回路82a,82bないし82nを含む。実際問題とし
て、１つのそのようなフィルタ係数回路はディジタルフ
ィルタの各セクションについて設けられ、各々について
係数が生成されることになる。換言すれば、もしディジ
タルフィルタが６つのセクションを含むのであれば、そ
れなら６つのフィルタ係数生成回路が設けられる。
【００４７】 適応係数プロセッサはまた、１対のストカスチック平
均係数、すなわちβ，適応フォーゲッティングファク
タ、およびα，適応ゲイン、を生成するための回路を含
む。その回路は参照数字84により識別される。適応係数
プロセッサ64aはさらに、結合回路86、比較回路88、お
よび乗算回路90を含む。適応係数プロセッサは入力92を
含み、それは時間変化入力信号を受取るためのシステム
の入力手段94へ結合される。
均係数、すなわちβ，適応フォーゲッティングファク
タ、およびα，適応ゲイン、を生成するための回路を含
む。その回路は参照数字84により識別される。適応係数
プロセッサ64aはさらに、結合回路86、比較回路88、お
よび乗算回路90を含む。適応係数プロセッサは入力92を
含み、それは時間変化入力信号を受取るためのシステム
の入力手段94へ結合される。
【００４８】 フィルタ係数生成回路82aは、加算回路98、適応ゲイ
ンαに等しいゲインを有する増幅器100、遅延ネットワ
ーク102、およびフォーゲッティングファクタに等しい
ゲインを有するもう１つの増幅器104を含む１極相関器9
6を含む。
ンαに等しいゲインを有する増幅器100、遅延ネットワ
ーク102、およびフォーゲッティングファクタに等しい
ゲインを有するもう１つの増幅器104を含む１極相関器9
6を含む。
【００４９】 フィルタ係数生成回路82aは、さらに、１極相関器の
結果をステップサイズである安定ファクタμで乗算する
乗算回路106を含む。フィルタ係数生成回路82aは、さら
に、加算回路108および遅延ネットワーク110を含む。第
３図で図解される遅延ネットワークの各々は、それの入
力で印加される信号を１回の時間周期だけ遅延する遅延
ネットワークである。係数生成回路82bないし82nの各々
は、回路82aと同じであり、したがって回路82aだけがこ
こに詳細に図示された。
結果をステップサイズである安定ファクタμで乗算する
乗算回路106を含む。フィルタ係数生成回路82aは、さら
に、加算回路108および遅延ネットワーク110を含む。第
３図で図解される遅延ネットワークの各々は、それの入
力で印加される信号を１回の時間周期だけ遅延する遅延
ネットワークである。係数生成回路82bないし82nの各々
は、回路82aと同じであり、したがって回路82aだけがこ
こに詳細に図示された。
【００５０】 １極相関器回路96は、前に生成されたグラジエントの
ストカスチック平均に従って係数が変化される量を生成
し、加算回路108は、次の反復の間に新しい係数を生成
するために、その量を前の係数に加算する。増幅器100
および104のためのゲイン値は、ストカスチック平均係
数βおよびαの対を生成する回路84から得られる。
ストカスチック平均に従って係数が変化される量を生成
し、加算回路108は、次の反復の間に新しい係数を生成
するために、その量を前の係数に加算する。増幅器100
および104のためのゲイン値は、ストカスチック平均係
数βおよびαの対を生成する回路84から得られる。
【００５１】 回路84は、遅延ネットワーク120、122、124、および1
26、乗算器128、130、および132、増幅器134、136、13
8、および140、ならびに平方根回路142を含む。回路84
はさらに加算回路144および146を含む。
26、乗算器128、130、および132、増幅器134、136、13
8、および140、ならびに平方根回路142を含む。回路84
はさらに加算回路144および146を含む。
【００５２】 遅延ネットワーク120、乗算器128、増幅器134、加算
回路144、増幅器140および遅延ネットワーク122は、Rg
（ｊ）について上記に与えられた式のための分子を供給
し、または生成する。乗算器130、増幅器136、加算器14
6、および増幅器138、遅延ネットワーク142および126、
乗算器132および平方根回路142を含む構成要素は、Rg
（ｊ）の値のための分母を供給する。除算回路148は分
子を分母で除算し、Rg（ｊ）の値を与える。
回路144、増幅器140および遅延ネットワーク122は、Rg
（ｊ）について上記に与えられた式のための分子を供給
し、または生成する。乗算器130、増幅器136、加算器14
6、および増幅器138、遅延ネットワーク142および126、
乗算器132および平方根回路142を含む構成要素は、Rg
（ｊ）の値のための分母を供給する。除算回路148は分
子を分母で除算し、Rg（ｊ）の値を与える。
【００５３】 減算器回路150は１からRg（ｊ）の値を減算し、βの
値を与え、それは増幅器104のゲインを設定するのに使
用される。回路152は図解されるようにαの値を与え、
それは増幅器100のゲインを設定するのに使用される。
このプロセスは、前に生成されたグラジエントのストカ
スチック平均を更新するために、各反復の間に行なわれ
る。また、βおよびαについて同じ値が、他のフィルタ
係数生成回路82bないし82nの各々と関連して使用され
る。
値を与え、それは増幅器104のゲインを設定するのに使
用される。回路152は図解されるようにαの値を与え、
それは増幅器100のゲインを設定するのに使用される。
このプロセスは、前に生成されたグラジエントのストカ
スチック平均を更新するために、各反復の間に行なわれ
る。また、βおよびαについて同じ値が、他のフィルタ
係数生成回路82bないし82nの各々と関連して使用され
る。
【００５４】 図から注目され得るように、遅延ネットワーク154は
入力92と乗算器156との間に結合され、かつこの種の構
造が各係数生成回路から完全なものにされる。このこと
は各係数が入力信号で動作するのを可能にし、係数の各
々の個々の結果は加算回路160により合計され、信号で
動作するフィルタ係数プロセスから結果として生じる結
果出力ｙ（ｊ）を与える。認められ得るように、信号ｙ
（ｊ）は加算器86の負の入力へ結合され、所望のフィル
タ特性プロセッサ62の出力ｄ（ｊ）は加算器86の正の入
力へ結合される。結果として、これら２つの信号は結合
されたエラー信号ｅ（ｊ）を発生する。エラー信号は比
較回路88の入力へ印加され、比較回路88の他の入力へ印
加されるしきい値または所定の標準162と比較される。
もしエラー信号が所定の標準より大きいのであれば、エ
ラー信号は、次の反復のための新しいグラジエントを生
成するために、比較回路88を介して乗算器90へ与えられ
る。もしエラー信号が所定の標準未満であれば、エラー
信号は比較回路により与えられず、反復プロセスを停止
する。反復プロセスが完了されると、乗算器156への入
力に現在あるフィルタ係数が、ディジタルフィルタのた
めの最終のフィルタ係数となる。
入力92と乗算器156との間に結合され、かつこの種の構
造が各係数生成回路から完全なものにされる。このこと
は各係数が入力信号で動作するのを可能にし、係数の各
々の個々の結果は加算回路160により合計され、信号で
動作するフィルタ係数プロセスから結果として生じる結
果出力ｙ（ｊ）を与える。認められ得るように、信号ｙ
（ｊ）は加算器86の負の入力へ結合され、所望のフィル
タ特性プロセッサ62の出力ｄ（ｊ）は加算器86の正の入
力へ結合される。結果として、これら２つの信号は結合
されたエラー信号ｅ（ｊ）を発生する。エラー信号は比
較回路88の入力へ印加され、比較回路88の他の入力へ印
加されるしきい値または所定の標準162と比較される。
もしエラー信号が所定の標準より大きいのであれば、エ
ラー信号は、次の反復のための新しいグラジエントを生
成するために、比較回路88を介して乗算器90へ与えられ
る。もしエラー信号が所定の標準未満であれば、エラー
信号は比較回路により与えられず、反復プロセスを停止
する。反復プロセスが完了されると、乗算器156への入
力に現在あるフィルタ係数が、ディジタルフィルタのた
めの最終のフィルタ係数となる。
【００５５】 したがって、各反復の間に、適用係数プロセッサ64a
は、回路82aないし82nを介して、新しい組のフィルタ係
数を生成し、それは前に生成されたグラジエントのスト
カスチック平均次第で、ある量だけフィルタ係数の最後
の値から更新される。さらに、係数の各組で生成される
係数は、ディジタルフィルタのフィルタセクションの数
に等しい。
は、回路82aないし82nを介して、新しい組のフィルタ係
数を生成し、それは前に生成されたグラジエントのスト
カスチック平均次第で、ある量だけフィルタ係数の最後
の値から更新される。さらに、係数の各組で生成される
係数は、ディジタルフィルタのフィルタセクションの数
に等しい。
【００５６】 ここで第４図を参照すると、それはこの発明の第２の
実施例に従って構成されるもう１つの適応係数プロセッ
サを図示する。プロセッサ64bは第３図のプロセッサ64a
と同様であり、同じ参照文字により表わされた多くの同
じ構成要素を組み入れる。しかしながら、プロセッサ64
bとプロセッサ64aとの間の差は、プロセッサ64bで使用
されるストカスチック平均係数βおよびαは係数βおよ
びαのストカスチック平均であるということである。そ
の目的のため、回路84bは第１の単極相関器170および第
２の単極相関器172を含む。相関器170は増幅器174およ
び増幅器176を含み、増幅器714のゲインは最後の時間周
期のαに等しく、増幅器176のゲインは最後の時間周期
のβに等しい。同様に、相関器172は増幅器178および18
0を含み、増幅器178のゲインは最後の時間周期のαであ
り、増幅器180のゲインは最後の時間周期のβである。
したがって、回路84bにより生成されるβおよびαの結
果として生じる値は、その生成されたストカスチック平
均係数のストカスチック平均を表わす。
実施例に従って構成されるもう１つの適応係数プロセッ
サを図示する。プロセッサ64bは第３図のプロセッサ64a
と同様であり、同じ参照文字により表わされた多くの同
じ構成要素を組み入れる。しかしながら、プロセッサ64
bとプロセッサ64aとの間の差は、プロセッサ64bで使用
されるストカスチック平均係数βおよびαは係数βおよ
びαのストカスチック平均であるということである。そ
の目的のため、回路84bは第１の単極相関器170および第
２の単極相関器172を含む。相関器170は増幅器174およ
び増幅器176を含み、増幅器714のゲインは最後の時間周
期のαに等しく、増幅器176のゲインは最後の時間周期
のβに等しい。同様に、相関器172は増幅器178および18
0を含み、増幅器178のゲインは最後の時間周期のαであ
り、増幅器180のゲインは最後の時間周期のβである。
したがって、回路84bにより生成されるβおよびαの結
果として生じる値は、その生成されたストカスチック平
均係数のストカスチック平均を表わす。
【００５７】 適応係数プロセッサ64bにおいて、βおよびαの値は
ここで、それらの係数のストカスチック平均であるの
で、反復プロセスは第３図のプロセッサ64aの反復プロ
セスより速い速度で収束するであろう。この理由は、β
およびαの値はここで時間依存し、信号依存するという
ことである。すべての他の点において、プロセッサ64b
は第３図のプロセッサ64aと同じ態様で動作する。
ここで、それらの係数のストカスチック平均であるの
で、反復プロセスは第３図のプロセッサ64aの反復プロ
セスより速い速度で収束するであろう。この理由は、β
およびαの値はここで時間依存し、信号依存するという
ことである。すべての他の点において、プロセッサ64b
は第３図のプロセッサ64aと同じ態様で動作する。
【００５８】 ここで第５図を参照すると、第５図はこの発明をマイ
クロプロセッサ形式に実施するためのフローチャートを
与える。そのようなマイクロプロセッサは内部メモリを
含み、それは第５図のフローチャートの記述で言及され
るであろう。
クロプロセッサ形式に実施するためのフローチャートを
与える。そのようなマイクロプロセッサは内部メモリを
含み、それは第５図のフローチャートの記述で言及され
るであろう。
【００５９】 この発明のマイクロプロセッサ実現化例において、一
連の計算は、反復プロセスが始まる前に行なわれなけれ
ばならない。これらのステップはステップ180を含み、
そこでは入力信号電力（ｂ）が判断され、入力信号への
所望のフィルタ（DF）の応答（dj）が計算される。この
値djは所望のフィルタ特性の出力である。
連の計算は、反復プロセスが始まる前に行なわれなけれ
ばならない。これらのステップはステップ180を含み、
そこでは入力信号電力（ｂ）が判断され、入力信号への
所望のフィルタ（DF）の応答（dj）が計算される。この
値djは所望のフィルタ特性の出力である。
【００６０】 ステップ182において、μの値が決められ、ステップ1
80で決められた信号電力のＮ＋１倍の逆数に等しく、こ
こにＮは適応ディジタルフィルタのセクションの数に等
しい。次のステップ184において、所望のフィルタ（D
F）の出力（dj）の値および最初の適応フィルタ状態ベ
クトルがメモリに記憶され、最初の適応フィルタ係数ベ
クトルが０に設定される。
80で決められた信号電力のＮ＋１倍の逆数に等しく、こ
こにＮは適応ディジタルフィルタのセクションの数に等
しい。次のステップ184において、所望のフィルタ（D
F）の出力（dj）の値および最初の適応フィルタ状態ベ
クトルがメモリに記憶され、最初の適応フィルタ係数ベ
クトルが０に設定される。
【００６１】 ステップ186において、パラメータバッファ、または
メモリが０に設定され、それでたとえばグラジエントの
ようなすべての変数が０に設定され、反復の所望の数は
メモリに記憶される。ステップ188において、適応フィ
ルタｙ（ｊ）の出力およびエラー信号が決められる。次
のステップ190において、第１の適応フィルタ係数更新
が、示された式を利用して行なわれる。次のステップ19
2において、反復数が１に設定される。
メモリが０に設定され、それでたとえばグラジエントの
ようなすべての変数が０に設定され、反復の所望の数は
メモリに記憶される。ステップ188において、適応フィ
ルタｙ（ｊ）の出力およびエラー信号が決められる。次
のステップ190において、第１の適応フィルタ係数更新
が、示された式を利用して行なわれる。次のステップ19
2において、反復数が１に設定される。
【００６２】 ステップ194において、適応フィルタ状態ベクトルが
更新され、ステップ196において、適応フィルタの出力
が計算される。ステップ198において、エラー信号ｅ
（ｊ）が計算され、第１の反復のためのグラジエントが
計算され、最後の反復のグラジエントとしてメモリに記
憶される。現在の反復のためのグラジエントはその後計
算される。
更新され、ステップ196において、適応フィルタの出力
が計算される。ステップ198において、エラー信号ｅ
（ｊ）が計算され、第１の反復のためのグラジエントが
計算され、最後の反復のグラジエントとしてメモリに記
憶される。現在の反復のためのグラジエントはその後計
算される。
【００６３】 ステップ200において、エラー信号が所定の標準と比
較される。もしエラー信号が所定の標準未満であれば、
反復プロセスが停止される。もしエラー信号が所定の標
準未満でないなら、プロセスがステップ202に続き、こ
こにRg（ｊ），βおよびαの値が前に述べた式を用いて
計算される。ステップ204において、新しい適応フィル
タ係数が、生成されたグラジエントのストカスチック平
均を利用することにより決められる。次のステップ206
において、反復の数がここで反復の最大数を超えるかど
うかが判断される。もし答えが「イエス」であるなら、
反復プロセスが停止される。もし答えが「ノー」であれ
ば、反復数がステップ208において１だけ更新され、プ
ロセスが新しいフィルタ係数を含むメモリを更新するた
めに戻る。結果として、新しいフィルタ係数はその後の
反復プロセスに利用可能となる。
較される。もしエラー信号が所定の標準未満であれば、
反復プロセスが停止される。もしエラー信号が所定の標
準未満でないなら、プロセスがステップ202に続き、こ
こにRg（ｊ），βおよびαの値が前に述べた式を用いて
計算される。ステップ204において、新しい適応フィル
タ係数が、生成されたグラジエントのストカスチック平
均を利用することにより決められる。次のステップ206
において、反復の数がここで反復の最大数を超えるかど
うかが判断される。もし答えが「イエス」であるなら、
反復プロセスが停止される。もし答えが「ノー」であれ
ば、反復数がステップ208において１だけ更新され、プ
ロセスが新しいフィルタ係数を含むメモリを更新するた
めに戻る。結果として、新しいフィルタ係数はその後の
反復プロセスに利用可能となる。
【００６４】 前述のことは、エラー信号が所定の標準未満になるま
で続く。エラー信号が所定の標準未満であるとき、反復
プロセスが停止され、最後の反復で使用されるフィルタ
係数値はディジタルフィルタのための最終の係数値とし
て利用される。
で続く。エラー信号が所定の標準未満であるとき、反復
プロセスが停止され、最後の反復で使用されるフィルタ
係数値はディジタルフィルタのための最終の係数値とし
て利用される。
【００６５】 前述のことから、この発明は、ディジタルフィルタで
の使用のためのフィルタ係数を生成するための新しい改
良されたシステムおよび方法を提供するということが理
解され得る。この発明のシステムおよび方法は、反復適
応プロセスを利用し、それは最小平均二乗プロセスを含
み、フィルタ係数のための更新された値は前の反復の間
に生成されたグラジエントのストカスチック平均に基づ
く。前述のことは、ディジタルフィルタでの使用のため
のフィルタ係数を生成するためのシステムおよび方法を
結果として生じ、それはグラジエント評価においてノイ
ズに不感応であり、かつ最適ステップサイズを使用する
必要なく、速い収束を有する。この発明に従って、シス
テムは、適応エラーと信号との間の相関を評価するため
に１極相関器を利用する。相関器は、先行技術プロセス
のように、ステップサイズを制御するためというよりも
むしろ、速い効率的なグラジエント評価のために使用さ
れる。
の使用のためのフィルタ係数を生成するための新しい改
良されたシステムおよび方法を提供するということが理
解され得る。この発明のシステムおよび方法は、反復適
応プロセスを利用し、それは最小平均二乗プロセスを含
み、フィルタ係数のための更新された値は前の反復の間
に生成されたグラジエントのストカスチック平均に基づ
く。前述のことは、ディジタルフィルタでの使用のため
のフィルタ係数を生成するためのシステムおよび方法を
結果として生じ、それはグラジエント評価においてノイ
ズに不感応であり、かつ最適ステップサイズを使用する
必要なく、速い収束を有する。この発明に従って、シス
テムは、適応エラーと信号との間の相関を評価するため
に１極相関器を利用する。相関器は、先行技術プロセス
のように、ステップサイズを制御するためというよりも
むしろ、速い効率的なグラジエント評価のために使用さ
れる。
【００６６】 特定の実施例が図示され記述されたが、修正がなされ
てもよく、したがって前掲の特許請求の範囲において、
特許請求の範囲により規定されるようなこの発明の真の
精神および範囲に入るようなすべての変更および修正を
含むということが意図される。
てもよく、したがって前掲の特許請求の範囲において、
特許請求の範囲により規定されるようなこの発明の真の
精神および範囲に入るようなすべての変更および修正を
含むということが意図される。
【図１】 ディジタルフィルタを含む加入者ラインオー
ディオ処理回路の信号処理回路のブロック図であり、そ
れの係数はこの発明を実施するシステムおよび方法によ
り生成され得る。
ディオ処理回路の信号処理回路のブロック図であり、そ
れの係数はこの発明を実施するシステムおよび方法によ
り生成され得る。
【図２】 この発明を実施する全体システムのブロック
図である。
図である。
【図３】 この発明がこの発明の第１の実施例に従って
ハードウェア形式で実施され得る態様を図解する概略回
路図である。
ハードウェア形式で実施され得る態様を図解する概略回
路図である。
【図４】 この発明がこの発明の第２の実施例に従って
ハードウェア形式で実施され得る態様を図解する概略回
路図である。
ハードウェア形式で実施され得る態様を図解する概略回
路図である。
【図５】 この発明がこの発明の第１の実施例に従って
マイクロプロセッサ形式で実施され得る態様を図解する
フローチャートである。
マイクロプロセッサ形式で実施され得る態様を図解する
フローチャートである。
図において20は増幅器であり、22はアナログディジタル
変換器であり、24は第１のデシメータであり、26は第２
のデシメータであり、28は減衰器であり、30は第１のプ
ログラム可能なディジタルフィルタであり、32は広域フ
ィルタであり、34はデータコンプレッサであり、14は第
１の出力である。
変換器であり、24は第１のデシメータであり、26は第２
のデシメータであり、28は減衰器であり、30は第１のプ
ログラム可能なディジタルフィルタであり、32は広域フ
ィルタであり、34はデータコンプレッサであり、14は第
１の出力である。
フロントページの続き (72)発明者 サン・ユーン・ジュン アメリカ合衆国、カリフォルニア州、サ リーナス サン・シメアン・ドライブ、 786 (56)参考文献 谷萩隆嗣著「ディジタル信号処理の理 論３ 推定・適応信号処理」（株）コロ ナ社（昭61−12−10）ｐ．142〜158
Claims (16)
- 【請求項１】ディジタルフィルタに使用するためのフィ
ルタ係数を生成するためのシステムであって、 所望のフィルタ特性を示すデータを与えるための手段
と、 各反復ごとに少なくとも１つのフィルタ係数およびグラ
ジエントを生成するための、適応係数プロセッサを含む
反復処理手段とを備え、前記反復処理手段は前記グラジ
エントのストカスチック平均を生成するための手段と、
前記グラジエントの前記ストカスチック平均を生成する
ための、適応フォーゲッティングファクタ（β）と適応
ゲインファクタ（α）とからなる１対のストカスチック
平均係数を生成するための手段と、前記グラジエントの
前記ストカスチック平均に関連した量だけ各前記反復の
間に前記少なくとも１つのフィルタ係数を変化させるた
めの手段とを含み、さらに 前記所望のフィルタ特性と、前記少なくとも１つのフィ
ルタ係数とからエラー信号を発生するための手段と、 前記エラー信号と予め定められたしきい値とを比較する
ための比較手段と、 前記エラー信号が前記予め定められたしきい値の所与の
レンジ内にあるとき前記反復処理手段を終了するための
手段とを備えるシステム。 - 【請求項２】時間変化入力信号を受取る手段をさらに含
み、前記入力信号は前記所望のフィルタ特性を示すデー
タを与えるための手段と前記反復手段とに印加され、前
記所望のフィルタ特性を示すデータを与えるための手段
および前記反復処理手段の両方に作用して前記所望のフ
ィルタ特性を示すデータを与えるための手段からの第１
の出力と前記反復処理手段からの第２の出力とを生成
し、前記エラー信号を発生するための手段は前記エラー
信号を発生するべく前記第１および第２の出力を結合す
るように配置され、前記比較手段は前記エラー信号と前
記予め定められたしきい値とを比較するように配置され
前記エラー信号が前記予め定められたしきい値未満であ
るとき前記反復処理手段を終了する、請求項１に記載の
システム。 - 【請求項３】前記１対のストカスチック平均係数を生成
するための前記手段が前記生成されたストカスチック平
均係数のストカスチック平均に応答する前記ストカスチ
ック平均係数を生成するための手段を含む、請求項１に
記載のシステム。 - 【請求項４】１つまたはそれ以上のセクションを有する
ディジタルフィルタでの使用のための１組のフィルタ係
数を生成するためのシステムであって、 印加された時間変化信号を受取るための入力手段と、 所望のフィルタ特性を与えるためのフィルタ標準手段と
を含み、前記フィルタ標準手段は、前記入力手段に結合
されて前記印加された時間変化信号で動作するための入
力を有し、かつ標準のフィルタリングされた信号を与え
るための出力を有し、さらに 前記入力手段に結合されて前記印加された時間変化信号
で動作するための入力を有する、適応係数プロセッサを
含む反復処理手段を含み、前記反復処理手段は、各反復
の間に前記ディジタルフィルタのセクションの数に数が
等しい１組のフィルタ係数を生成するためのフィルタ係
数生成手段を含み、前記反復処理手段は各反復の間に中
間のフィルタリングされた信号を与えるための出力を有
し、さらに 各反復ごとにエラー信号を与えるために前記標準のフィ
ルタリングされた信号を前記中間のフィルタリングされ
た信号と結合するための結合手段を含み、 前記反復処理手段はまた各反復ごとにグラジエントを生
成するためのグラジエント生成手段と、前記グラジエン
トのストカスチック平均を生成するための手段と、前記
グラジエントの前記ストカスチック平均を生成するため
の１対のストカスチック平均係数を生成するための手段
と、前記グラジエントのストカスチック平均に関連した
量だけ各反復後に前記組のフィルタ係数を変化するため
の係数変化手段とを含み、さらに前記システムは 前記エラー信号が予め定められた標準未満であるとき前
記反復処理手段を終了するための手段を含み、それによ
り 前記反復処理手段が終了されたとき、現在の組の係数は
前記ディジタルフィルタのための最終の組の係数を表わ
す、システム。 - 【請求項５】前記グラジエント生成手段が前記エラー信
号に応答して前記グラジエントを生成する、請求項４に
記載のシステム。 - 【請求項６】前記結合手段が、前記フィルタ標準手段出
力に結合される正の入力と前記エラー信号を与えるため
の前記反復処理手段出力に結合される負の入力とを有す
る加算手段を含む、請求項４に記載のシステム。 - 【請求項７】前記対のストカスチック平均係数を生成す
るための前記手段が前記生成されたストカスチック平均
係数のストカスチック平均に応答する前記ストカスチッ
ク平均係数を生成するための手段を含む、請求項４に記
載のシステム。 - 【請求項８】ディジタルフィルタに使用するためのフィ
ルタ係数を生成するための方法であって、 基準フィルタを与えるステップと、 各反復の間に反復ごとに発生されたグラジエントのスト
カスチック平均を生成し、前記グラジエントの前記スト
カスチック平均を生成するための、適応フォーゲッティ
ングファクタ（β）と適応ゲインファクタ（α）とから
なる１対のストカスチック平均係数を生成することによ
り、かつ、前記グラジエントの前記ストカスチック平均
に関連した量だけ各反復の間に少なくとも１つのフィル
タ係数を変化することにより、各反復ごとに少なくとも
１つのフィルタ係数およびグラジエントを反復的に生成
するステップと、 前記基準フィルタおよび前記少なくとも１つの生成され
たフィルタ係数を用いるディジタルフィルタに時間変化
信号を印加するステップと、 前記時間変化信号で動作する前記ディジタルフィルタの
出力と前記時間変化信号で動作する前記基準フィルタの
出力とを比較するステップと、 前記ディジタルフィルタの前記出力が前記基準フィルタ
の前記出力の所与のレンジ内にあれば前記少なくとも１
つのフィルタ係数の反復的な生成を終了するステップと
を含む方法。 - 【請求項９】時間変化信号を前記基準フィルタおよび前
記ディジタルフィルタに印加することおよびその出力を
比較してエラー信号を発生することにより、前記ディジ
タルフィルタ出力が前記基準フィルタ出力と比較され
る、請求項８に記載の方法。 - 【請求項１０】前記比較ステップが、前記時間変化信号
で動作する前記基準フィルタの前記出力に、前記時間変
化信号で動作する前記ディジタルフィルタの負の出力と
を加算するステップを含み、各反復の間に前記エラー信
号を発生する、請求項９に記載の方法。 - 【請求項１１】前記少なくとも１つのフィルタ係数の前
記反復生成は、前記エラー信号が予め定められた標準未
満のとき終了される、請求項10に記載の方法。 - 【請求項１２】前記対のストカスチック平均係数を生成
する前記ステップが、前記ストカスチック平均係数のス
トカスチック平均から前記対のストカスチック平均係数
を生成するステップを含む、請求項８に記載の方法。 - 【請求項１３】１つまたはそれ以上のセクションを有す
るディジタルフィルタに使用するための１組のフィルタ
係数を生成するための方法であって、 所望のフィルタ特性を有する基準フィルタを与えるステ
ップと、 前記ディジタルフィルタのセクションの数に数が等しい
１組のフィルタ係数を反復的に生成するステップと、 第１の出力を生成するために時間変化信号に前記基準フ
ィルタを印加するステップと、 第２の出力を生成するために前記時間変化信号に、前記
反復的に生成された組のフィルタ係数を用いるディジタ
ルフィルタを印加するステップと、 各反復の間にエラー信号を発生するために前記第１およ
び第２の出力を結合するステップと、 各反復について前記エラー信号に応答するグラジエント
を生成するステップと、 前記グラジエントのストカスチック平均を生成するステ
ップと、 前記グラジエントの前記ストカスチック平均を生成する
ための、適応フォーゲッティングファクタ（β）と適応
ゲインファクタ（α）とからなる１対のストカスチック
平均係数を生成するステップと、 前記生成されたグラジエントのストカスチック平均に関
連した量だけ各反復の間に前記反復的に生成されたフィ
ルタ係数を変化するステップと、 前記エラー信号が予め定められた標準未満であるとき前
記組のフィルタ係数の反復的生成を終了するステップと
を含む方法。 - 【請求項１４】前記第１および第２の出力が第１の出力
に前記第２の出力の負を加算することにより結合され
る、請求項13に記載の方法。 - 【請求項１５】前記組のフィルタ係数は前記グラジエン
トのストカスチック平均に直接関連した量だけ各反復の
間に変化される、請求項13に記載の方法。 - 【請求項１６】前記生成されたストカスチック平均係数
のストカスチック平均に応答して前記ストカスチック平
均係数が生成される、請求項13に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/359,022 US5058047A (en) | 1989-05-30 | 1989-05-30 | System and method for providing digital filter coefficients |
| US359,022 | 1989-05-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0322704A JPH0322704A (ja) | 1991-01-31 |
| JP3250801B2 true JP3250801B2 (ja) | 2002-01-28 |
Family
ID=23411995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14324590A Expired - Lifetime JP3250801B2 (ja) | 1989-05-30 | 1990-05-30 | ディジタルフィルタに使用するための係数を生成するためのシステム |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5058047A (ja) |
| EP (1) | EP0400850B1 (ja) |
| JP (1) | JP3250801B2 (ja) |
| AT (1) | ATE130708T1 (ja) |
| DE (1) | DE69023697T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107659290A (zh) * | 2017-08-09 | 2018-02-02 | 湖南艾科诺维科技有限公司 | 带宽扩展滤波器及其设计方法 |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3038790B2 (ja) * | 1990-04-27 | 2000-05-08 | 日本電気株式会社 | 等化器 |
| WO1992005501A1 (en) * | 1990-09-21 | 1992-04-02 | Cambridge Signal Technologies, Inc. | System and method of producing adaptive fir digital filter with non-linear frequency resolution |
| US5272656A (en) * | 1990-09-21 | 1993-12-21 | Cambridge Signal Technologies, Inc. | System and method of producing adaptive FIR digital filter with non-linear frequency resolution |
| FR2670600B1 (fr) * | 1990-12-14 | 1993-02-12 | Thomson Csf | Procede et dispositif de detection des changements de caracteristiques du signal de parole appliques a des vocodeurs a bas debit. |
| JP2842026B2 (ja) * | 1991-02-20 | 1998-12-24 | 日本電気株式会社 | 適応フィルタの係数制御方法及び装置 |
| US5136531A (en) * | 1991-08-05 | 1992-08-04 | Motorola, Inc. | Method and apparatus for detecting a wideband tone |
| US5282154A (en) * | 1992-06-01 | 1994-01-25 | Thomson Consumer Electronics, Inc. | System for determining and repairing instability in an IIR filter suitable for use in deghosting apparatus |
| US5828700A (en) * | 1993-08-05 | 1998-10-27 | Micro Linear Corporation | Adaptive equalizer circuit |
| KR100248266B1 (ko) * | 1994-03-07 | 2000-03-15 | 김영환 | 유한충격응답적응디지탈필터의 탭계수갱신장치 |
| JPH07248778A (ja) * | 1994-03-09 | 1995-09-26 | Fujitsu Ltd | 適応フィルタの係数更新方法 |
| US5532950A (en) * | 1994-04-25 | 1996-07-02 | Wadia Digital Corporation | Dynamic digital filter using neural networks |
| US5426597A (en) * | 1994-04-26 | 1995-06-20 | The United States Of America As Represented By The Secretary Of The Navy | Adaptive infinite impulse response (IIR) filter system |
| US5627896A (en) * | 1994-06-18 | 1997-05-06 | Lord Corporation | Active control of noise and vibration |
| US5682341A (en) * | 1995-04-19 | 1997-10-28 | Korea Advanced Institute Of Science And Technology | Adaptive signal processor using Newton/LMS algorithm |
| US5844941A (en) * | 1995-07-20 | 1998-12-01 | Micro Linear Corporation | Parallel adaptive equalizer circuit |
| KR100248021B1 (ko) * | 1995-09-30 | 2000-03-15 | 윤종용 | Csd 필터의 신호처리방법과 그 회로 |
| JPH09270672A (ja) * | 1996-03-29 | 1997-10-14 | Sharp Corp | 適応型ディジタルフィルタ装置 |
| US6011813A (en) * | 1997-06-23 | 2000-01-04 | Philips Electronics North America Corporation | Blind equalization method and apparatus having reduced complexity |
| US6757326B1 (en) * | 1998-12-28 | 2004-06-29 | Motorola, Inc. | Method and apparatus for implementing wavelet filters in a digital system |
| EP1190485B1 (de) * | 1999-06-25 | 2003-05-02 | Infineon Technologies AG | Programmierbares digitales bandpass-filter für eine kodec-schaltung |
| KR100330237B1 (ko) * | 1999-07-19 | 2002-03-25 | 윤종용 | 반향 지연 추정 장치 및 방법 |
| US7072392B2 (en) * | 2000-11-13 | 2006-07-04 | Micronas Semiconductors, Inc. | Equalizer for time domain signal processing |
| US6829297B2 (en) * | 2001-06-06 | 2004-12-07 | Micronas Semiconductors, Inc. | Adaptive equalizer having a variable step size influenced by output from a trellis decoder |
| US7190744B2 (en) * | 2001-06-07 | 2007-03-13 | Micronas Semiconductors, Inc. | Error generation for adaptive equalizer |
| US7418034B2 (en) * | 2001-06-19 | 2008-08-26 | Micronas Semiconductors. Inc. | Combined trellis decoder and decision feedback equalizer |
| KR100422449B1 (ko) * | 2001-11-12 | 2004-03-11 | 삼성전자주식회사 | 수직 공통패턴을 사용한 저전력 ｃｓｄ 선형위상 디지털필터 구조 및 그에 따른 필터구현방법 |
| US7376181B2 (en) * | 2002-04-05 | 2008-05-20 | Micronas Semiconductors, Inc. | Transposed structure for a decision feedback equalizer combined with a trellis decoder |
| US7272203B2 (en) * | 2002-04-05 | 2007-09-18 | Micronas Semiconductors, Inc. | Data-directed frequency-and-phase lock loop for decoding an offset-QAM modulated signal having a pilot |
| US6995617B2 (en) * | 2002-04-05 | 2006-02-07 | Micronas Semiconductors, Inc. | Data-directed frequency-and-phase lock loop |
| US7321642B2 (en) * | 2002-04-05 | 2008-01-22 | Micronas Semiconductors, Inc. | Synchronization symbol re-insertion for a decision feedback equalizer combined with a trellis decoder |
| US7200552B2 (en) * | 2002-04-29 | 2007-04-03 | Ntt Docomo, Inc. | Gradient descent optimization of linear prediction coefficients for speech coders |
| US6774822B1 (en) * | 2003-01-09 | 2004-08-10 | Process Control Corporation | Method and systems for filtering unwanted noise in a material metering machine |
| US7904496B2 (en) * | 2006-01-24 | 2011-03-08 | Texas Instruments Incorporated | Method and system for selecting effective tap values for a digital filter |
| US7917563B1 (en) * | 2006-02-07 | 2011-03-29 | Link—A—Media Devices Corporation | Read channel processor |
| US8284870B1 (en) | 2006-02-07 | 2012-10-09 | Link—A—Media Devices Corporation | Timing loop |
| US7746924B2 (en) * | 2006-05-09 | 2010-06-29 | Hewlett-Packard Development Company, L.P. | Determination of filter weights |
| EP1976122A1 (en) * | 2007-03-31 | 2008-10-01 | Sony Deutschland Gmbh | Adaptive filter device |
| GB0709074D0 (en) * | 2007-05-11 | 2007-06-20 | Ip Access Ltd | Design method for root raised cosine filter |
| DE102008026518B4 (de) | 2008-04-28 | 2017-11-23 | Rohde & Schwarz Gmbh & Co. Kg | Automatisierte Filterkoeffizientenberechnung |
| KR101677294B1 (ko) * | 2010-04-19 | 2016-11-18 | 삼성전자주식회사 | 피크 윈도윙을 위한 스무딩 장치 |
| GB2488599B (en) * | 2011-03-04 | 2017-11-29 | Snell Advanced Media Ltd | Adaptive signal processing |
| US9414372B2 (en) * | 2012-03-16 | 2016-08-09 | Qualcomm Incorporated | Digital filter control for filter tracking speedup |
| EP3301810B1 (en) * | 2016-09-29 | 2019-02-13 | Intel IP Corporation | Adaptive filter circuits and methods |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7905577A (nl) * | 1979-07-18 | 1981-01-20 | Philips Nv | Inrichting met een niet-recursieffilter. |
| US4791390A (en) * | 1982-07-01 | 1988-12-13 | Sperry Corporation | MSE variable step adaptive filter |
| FR2556530B1 (fr) * | 1983-10-28 | 1986-04-04 | Telediffusion Fse | Dispositif de correction d'echos, notamment pour systeme de diffusion de donnees |
-
1989
- 1989-05-30 US US07/359,022 patent/US5058047A/en not_active Expired - Lifetime
-
1990
- 1990-05-18 EP EP90305400A patent/EP0400850B1/en not_active Expired - Lifetime
- 1990-05-18 DE DE69023697T patent/DE69023697T2/de not_active Expired - Fee Related
- 1990-05-18 AT AT90305400T patent/ATE130708T1/de not_active IP Right Cessation
- 1990-05-30 JP JP14324590A patent/JP3250801B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 谷萩隆嗣著「ディジタル信号処理の理論３ 推定・適応信号処理」（株）コロナ社（昭６１−１２−１０）ｐ．１４２〜１５８ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107659290A (zh) * | 2017-08-09 | 2018-02-02 | 湖南艾科诺维科技有限公司 | 带宽扩展滤波器及其设计方法 |
| CN107659290B (zh) * | 2017-08-09 | 2021-02-09 | 湖南艾科诺维科技有限公司 | 带宽扩展滤波器及其设计方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69023697D1 (de) | 1996-01-04 |
| EP0400850A2 (en) | 1990-12-05 |
| EP0400850A3 (en) | 1991-11-27 |
| US5058047A (en) | 1991-10-15 |
| DE69023697T2 (de) | 1996-07-25 |
| EP0400850B1 (en) | 1995-11-22 |
| ATE130708T1 (de) | 1995-12-15 |
| JPH0322704A (ja) | 1991-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3250801B2 (ja) | ディジタルフィルタに使用するための係数を生成するためのシステム | |
| US4888808A (en) | Digital equalizer apparatus enabling separate phase and amplitude characteristic modification | |
| US4232192A (en) | Moving-average notch filter | |
| US4882668A (en) | Adaptive matched filter | |
| US5475759A (en) | Electronic filters, hearing aids and methods | |
| US5016280A (en) | Electronic filters, hearing aids and methods | |
| US4947133A (en) | Method and apparatus for automatic signal level adustment | |
| US6097823A (en) | Digital hearing aid and method for feedback path modeling | |
| US4879745A (en) | Half-duplex speakerphone | |
| US7102547B2 (en) | Method of near-unity fractional sampling rate alteration for high fidelity digital audio | |
| JPH11355182A (ja) | 帯域分割適応フィルタによる未知システム同定方法及び装置 | |
| JP5068373B2 (ja) | 信号処理回路 | |
| US7072429B1 (en) | Filter coefficient setting technique for variable filtering process and variable sampling frequency conversion | |
| GB2069280A (en) | Process of testing for a sound control system | |
| CN1038732A (zh) | 以处理器为基础的连接的压缩-扩展器电信*** | |
| JPH07235861A (ja) | 加重平均を使用したサンプリング周波数変換方法 | |
| TWI234941B (en) | Echo canceler, article of manufacture, and method and system for canceling echo | |
| EP0288159B1 (en) | Digital equalizer apparatus enabling separate phase and amplitude characteristic modification | |
| EP0422809B1 (en) | Adaptive apparatus | |
| JPH0732343B2 (ja) | 非同期標本化周波数変換方式 | |
| EP0286166B1 (en) | Arrangement for converting a first electric signal into a second electric signal | |
| JP3497813B2 (ja) | デジタル・オーディオ・ダイナミックレンジ圧縮装置 | |
| JPH08265153A (ja) | アナログデイジタル変換方法 | |
| JP2681957B2 (ja) | デジタル信号処理装置 | |
| JP2681956B2 (ja) | デジタル信号処理装置用のエンベロープ検出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071116 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 9 |