JP3248301B2 - Control circuit of PWM control inverter - Google Patents
Control circuit of PWM control inverterInfo
- Publication number
- JP3248301B2 JP3248301B2 JP15421293A JP15421293A JP3248301B2 JP 3248301 B2 JP3248301 B2 JP 3248301B2 JP 15421293 A JP15421293 A JP 15421293A JP 15421293 A JP15421293 A JP 15421293A JP 3248301 B2 JP3248301 B2 JP 3248301B2
- Authority
- JP
- Japan
- Prior art keywords
- compensation amount
- phase
- voltage
- inverter
- polarity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/30—Reactive power compensation
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Inverter Devices (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は２アーム変調制御される
電圧形ＰＷＭ制御インバータの出力電圧の変動や波形の
歪を抑制するようにした制御回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control circuit for suppressing fluctuations in output voltage and waveform distortion of a voltage-type PWM control inverter controlled by two-arm modulation.
【０００２】[0002]
【従来の技術】本出願人は、先に、特願平４−２４３８
４４号としてＰＷＭ制御インバータの制御回路を出願し
た。この制御回路は、インバータを構成する半導体スイ
ッチ素子をオン、オフ制御する際に、上下アームの短絡
を防止するオン遅延時間を設けることに起因してインバ
ータ出力電圧に誤差を生じる点に着目したもので、この
誤差電圧を補償する補償量を演算してもとの電圧指令値
に加算し、加算後の値を新たな電圧指令値としてＰＷＭ
制御を行うことによって出力電圧の誤差を抑制し、電圧
変動や波形歪を解消しようとするものである。ここで、
補償量演算値の極性は、インバータ出力電流の極性また
は電圧指令値の極性に従って決定されている。2. Description of the Related Art The present applicant has previously filed Japanese Patent Application No. 4-2438.
No. 44 filed a control circuit for a PWM control inverter. This control circuit focuses on the point that an error occurs in the inverter output voltage due to the provision of an ON delay time to prevent a short circuit between the upper and lower arms when turning on and off the semiconductor switch elements constituting the inverter. Then, a compensation amount for compensating the error voltage is calculated and added to the original voltage command value, and the value after the addition is used as a new voltage command value in PWM.
By performing the control, an error in the output voltage is suppressed, and voltage fluctuation and waveform distortion are eliminated. here,
The polarity of the compensation amount calculation value is determined according to the polarity of the inverter output current or the polarity of the voltage command value.
【０００３】[0003]
【発明が解決しようとする課題】しかるに、２アーム変
調方式（１周期のうちの特定区間、例えば電気角６０°
の間は、１アームの上下の半導体スイッチ素子をすべて
オンまたはオフさせることにより電圧を固定（飽和）さ
せ、他の２アームのみを変調することにより、各相の電
位をひずませながら線間電圧が所望の波形になるように
制御する方式）のＰＷＭ制御インバータにおいて、全オ
ンまたは全オフしているアームの相電圧は、出力電流の
極性に応じて半導体スイッチ素子の順方向電圧降下分、
変動する。図５はこの様子をＵ相について示したもの
で、図のｅdu′が電圧変動量である。However, a two-arm modulation method (a specific section in one cycle, for example, an electrical angle of 60 °)
During this period, the voltage is fixed (saturated) by turning on or off all the semiconductor switching elements above and below one arm, and only the other two arms are modulated, thereby distorting the potential of each phase. In a PWM control inverter of the type that controls the voltage to have a desired waveform, the phase voltage of the arm that is fully turned on or off is determined by the forward voltage drop of the semiconductor switch element according to the polarity of the output current.
fluctuate. FIG. 5 shows this state for the U phase, and e du ′ in the figure is the voltage fluctuation amount.
【０００４】また、全オンまたは全オフしているアーム
以外のスイッチングを行っている相電圧は、出力電圧指
令値及び出力電流の極性により半導体スイッチ素子の順
方向電圧降下分、変動する。図６はこの様子を示したも
ので、図のハッチング部分が電圧変動量（不足分及び過
剰分）である。[0004] The phase voltage of the switching other than the arm that is all on or all off varies by the forward voltage drop of the semiconductor switch element depending on the output voltage command value and the polarity of the output current. FIG. 6 shows this state. The hatched portions in the figure show the voltage fluctuations (insufficient and excessive).
【０００５】従来の制御回路では、もっぱらオン遅延時
間に起因する出力電圧の誤差を補償するのに留まってお
り、上述したような半導体スイッチ素子の順方向電圧降
下による出力電圧の変動までも補償するものではない。
本発明は上記問題点を解決するためになされたもので、
その目的とするところは、オン遅延時間に起因するもの
ばかりでなく半導体スイッチ素子の順方向電圧降下によ
る出力電圧の変動も補償し、波形の歪を低減するように
したＰＷＭ制御インバータの制御回路を提供することに
ある。In the conventional control circuit, the error of the output voltage caused solely by the ON delay time is merely compensated, and even the fluctuation of the output voltage due to the forward voltage drop of the semiconductor switching element as described above is compensated. Not something.
The present invention has been made to solve the above problems,
The purpose of the present invention is to provide a control circuit for a PWM control inverter that compensates not only for the ON delay time but also for the fluctuation of the output voltage due to the forward voltage drop of the semiconductor switch element so as to reduce the waveform distortion. To provide.
【０００６】[0006]
【課題を解決するための手段】上記目的を達成するた
め、第１の発明は、２アーム変調制御され、かつ、上下
アームの半導体スイッチ素子の同時オンを防止するため
のオン遅延時間を設けたＰＷＭ制御インバータの制御回
路であって、オン遅延時間に起因するインバータ出力電
圧の誤差を補償する電圧補償量を補償量演算器により演
算し、この電圧補償量を各相のもとの出力電圧指令値に
加算して得た新たな電圧指令値をインバータに与えるよ
うにした制御回路において、前記補償量演算器は、ある
相の上下アームの半導体スイッチ素子が全オンまたは全
オフの区間にあれば、当該相の出力電流極性及び出力電
圧指令値極性により求めた半導体スイッチ素子による順
方向電圧降下分を他相の前記電圧補償量に重畳させ、当
該相の電圧補償量をゼロクリアする手段を備えたもので
ある。In order to achieve the above object, a first aspect of the present invention is provided with an ON delay time for controlling two-arm modulation and preventing simultaneous ON of upper and lower semiconductor switch elements. A control circuit of a PWM control inverter, wherein a compensation amount calculator for compensating an error of an inverter output voltage caused by an ON delay time is calculated by a compensation amount calculator, and the voltage compensation amount is calculated based on an output voltage command for each phase. In a control circuit in which a new voltage command value obtained by adding to a value is provided to an inverter, the compensation amount calculator is provided if the semiconductor switch elements of the upper and lower arms of a certain phase are in all ON or all OFF sections. The forward voltage drop by the semiconductor switch element obtained from the output current polarity and output voltage command value polarity of the phase is superimposed on the voltage compensation amount of the other phase, and the voltage compensation amount of the phase is calculated. Those having means for Rokuria.
【０００７】第２の発明は、上記第１の発明に加えて、
補償量演算器は、スイッチングしている相の出力電流極
性及び出力電圧指令値極性により求めた１スイッチング
周期内の半導体スイッチ素子による順方向電圧降下分
を、当該相の電圧補償量に重畳させる手段を備えたもの
である。[0007] A second aspect of the present invention is the above-mentioned first aspect,
The compensation amount calculator superimposes the forward voltage drop by the semiconductor switch element within one switching cycle obtained by the output current polarity and the output voltage command value polarity of the switching phase on the voltage compensation amount of the phase. It is provided with.
【０００８】[0008]
【作用】第１の発明においては、オン遅延時間に起因す
る従来の電圧補償量のほかに、上下アームの半導体スイ
ッチ素子が全オンまたは全オフしている相については出
力電圧指令値の極性や大きさ、出力電流の極性に応じて
半導体スイッチ素子の順方向電圧降下分だけインバータ
出力電圧が変動するので、この値を電圧補償量として、
全オンまたは全オフしている相以外の、スイッチング制
御が可能な他の相の電圧補償量に重畳する。上記第１の
発明よりも一層の補償効果を得たい場合には、更に第２
の発明により、スイッチングしている相の出力電流極性
及び出力電圧指令値極性により求めた１スイッチング周
期内の順方向電圧降下分を、その相の電圧補償量に重畳
する。According to the first aspect of the present invention, in addition to the conventional voltage compensation amount caused by the ON delay time, the polarity of the output voltage command value for the phase in which the semiconductor switch elements of the upper and lower arms are all on or all off is determined. Since the inverter output voltage fluctuates by the forward voltage drop of the semiconductor switch element according to the magnitude and the polarity of the output current, this value is used as a voltage compensation amount.
This is superimposed on the voltage compensation amounts of the other phases that can perform switching control, other than the phases that are all on or all off. If it is desired to obtain a further compensating effect than the first aspect, the second aspect
According to the invention of the first aspect, the forward voltage drop within one switching cycle obtained from the output current polarity and the output voltage command value polarity of the switching phase is superimposed on the voltage compensation amount of the phase.
【０００９】[0009]
【実施例】以下、図に沿って本発明の実施例を説明す
る。図１は、この実施例の構成をインバータの主回路と
共に示したもので、２０は整流回路２１と、直流中間コ
ンデンサ２２と、パワトランジスタやＩＧＢＴ（絶縁ゲ
ートバイポーラトランジスタ）等を半導体スイッチ素子
に用いたインバータ部２３とからなる電圧形ＰＷＭ制御
インバータである。その交流出力側には各相に電流検出
器１u，１v，１wが設けられており、これらは電流極性
・零近傍検出器２u，２v，２wに接続されている。電流
極性・零近傍検出器２u，２v，２wは、各相出力電流
ｉu，ｉv，ｉwの極性と、出力電流ｉu，ｉv，ｉwが零近
傍の所定範囲（＋ΔＩ0〜−ΔＩ0）内にあることを検出
するためのものである。そして、電流極性・零近傍検出
器２u，２v，２wの出力信号は補償量演算器３に入力さ
れている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows a configuration of this embodiment together with a main circuit of an inverter. Reference numeral 20 denotes a rectifier circuit 21, a DC intermediate capacitor 22, and a power transistor or an IGBT (insulated gate bipolar transistor) or the like used as a semiconductor switch element. And a voltage-type PWM control inverter including the inverter unit 23. On the AC output side, current detectors 1 u , 1 v , 1 w are provided for each phase, and these are connected to current polarity / near zero detectors 2 u , 2 v , 2 w . The current polarity / near-zero detectors 2 u , 2 v , 2 w include the polarity of each phase output current i u , i v , i w , and a predetermined range where the output currents i u , i v , i w are near zero ( + ΔI 0 to −ΔI 0 ). The output signals of the current polarity / near-zero detectors 2 u , 2 v , and 2 w are input to the compensation amount calculator 3.
【００１０】一方、４は２アーム変調用信号発生器であ
り、インバータの出力電圧振幅指令値｜Ｖ*｜が入力さ
れている。また、５は周波数積算器であり、外部から入
力された角周波数指令値ω1が電気角θelに変換されて
前記補償量演算器３及び２アーム変調用信号発生器４に
入力される。２アーム変調用信号発生器４においては、
出力電圧振幅指令値｜Ｖ*｜及び電気角θelに基づき２
アーム変調用の各相出力電圧指令値ｅu *，ｅv *，ｅw *が
演算され、これらの指令値ｅu *，ｅv *，ｅw *は加算器７
u，７v，７wと、前記補償量演算器３と、出力電圧指令
値極性検出器６u，６v，６wとに入力される。出力電圧
指令値極性検出器６u，６v，６wは、電圧極性信号とし
て、出力電圧指令値ｅu *，ｅv *，ｅw *が零または正の場
合には１を、負の場合には０を補償量演算器３に出力す
るものである。On the other hand, reference numeral 4 denotes a two-arm modulation signal generator, to which an output voltage amplitude command value | V * | of the inverter is input. Reference numeral 5 denotes a frequency integrator, which converts an externally input angular frequency command value ω 1 into an electrical angle θ el and inputs the electrical angle θ el to the compensation amount calculator 3 and the two-arm modulation signal generator 4. In the two-arm modulation signal generator 4,
2 based on output voltage amplitude command value | V * | and electrical angle θ el
Phase output voltage command value for the arm modulation e u *, e v *, e w * are calculated, these command values e u *, e v *, e w * is the adder 7
and u, 7 v, 7 w, and the compensation amount calculator 3, the output voltage command value polarity detector 6 u, 6 v, is input to the 6 w. The output voltage command value polarity detectors 6 u , 6 v , and 6 w output 1 as the voltage polarity signal when the output voltage command values eu * , ev * , ew * are zero or positive, and negative. In this case, 0 is output to the compensation amount calculator 3.
【００１１】補償量演算器３では、後述する手順によ
り、オン遅延時間と半導体スイッチ素子の順方向電圧降
下とに起因する出力電圧変動を補償するために各相電圧
補償量ｅdu，ｅdv，ｅdwを演算し、加算器７u，７v，７
wにおいて各相出力電圧指令値ｅu *，ｅv *，ｅw *に加算
することにより、最終的な補正電圧指令値ｅu **，
ｅv **，ｅw **を生成してＰＷＭ信号発生回路（図示せ
ず）に出力する。そして、このＰＷＭ信号によりインバ
ータ部２３を駆動する。In the compensation amount calculator 3, in order to compensate for the output voltage fluctuation caused by the ON delay time and the forward voltage drop of the semiconductor switch element, the compensation amounts e du , e dv , e dw , and adders 7 u , 7 v , 7
In w , each phase output voltage command value eu * , ev * , ew * is added to the final correction voltage command value eu ** ,
ev ** and ew ** are generated and output to a PWM signal generation circuit (not shown). Then, the inverter unit 23 is driven by the PWM signal.
【００１２】補償量演算器３における各相の電圧補償量
ｅdu，ｅdv，ｅdwの演算は、次のように行われる。ま
ず、補償量演算器３では、電流極性・零近傍検出器
２u，２v，２wにより検出した出力電流の極性と出力電
流が零近傍の範囲にあるか否か、及び出力電圧指令値極
性検出器６u，６v，６wにより検出した電圧指令値の極
性とに基づき、特願平４−２４３８４４号と同様の方法
により、オン遅延時間を設けたことによって出力電圧に
生じる変動を補償するための電圧補償量ｅdu′，
ｅdv′，ｅdw′を各相ごとに求める。The calculation of the voltage compensation amounts e du , e dv , and e dw of each phase in the compensation amount calculator 3 is performed as follows. First, the compensation amount calculator 3 determines whether the polarity of the output current detected by the current polarity / near-zero detectors 2 u , 2 v , 2 w and whether the output current is in a range near zero, and the output voltage command value. Based on the polarities of the voltage command values detected by the polarity detectors 6 u , 6 v , and 6 w , a variation in the output voltage caused by providing an on-delay time is provided in the same manner as in Japanese Patent Application No. 4-243844. Voltage compensation amount e du ′ for compensation
e dv ′ and ed w ′ are obtained for each phase.
【００１３】すなわち、補償量演算器３は、図２に示す
ように補償量演算部３１と、各相に対応した補償量分配
回路３２u，３２v，３２wと、補償量補正回路３３とを
備えている。ここで、補償量演算部３１は直流電源電
圧、キャリア周波数及びオン遅延時間をすべて乗じるこ
とにより平均誤差電圧を演算し、これに等しい値を補償
量演算値ｅdとして補償量分配回路３２u，３２v，３２w
に出力する。That is, as shown in FIG. 2, the compensation amount calculator 3 includes a compensation amount calculator 31, compensation amount distribution circuits 32 u , 32 v , 32 w corresponding to each phase, and a compensation amount correction circuit 33. It has. Here, the compensation amount calculation unit 31 calculates the average error voltage by multiplying all of the DC power supply voltage, the carrier frequency, and the ON delay time, and sets a value equal to the average error voltage as the compensation amount calculation value ed as the compensation amount distribution circuit 32 u , 32v , 32w
Output to
【００１４】補償量分配回路３２u，３２v，３２wは、
後に詳述するが、各相出力電流ｉu，ｉv，ｉwの値が正
の所定値（＋ΔＩ0）を越えている場合にはそれぞれ正
の補償量ｅdu′，ｅdv′，ｅdw′を出力し、各相出力電
流の値が負の所定値（−ΔＩ0）を下回っている場合に
はそれぞれ負の補償量ｅdu′，ｅdv′，ｅdw′を出力す
ると共に、出力電流ｉu，ｉv，ｉwの値が正，負の所定
値の間（＋ΔＩ0〜−ΔＩ0）にある場合には電圧指令値
ｅu *，ｅv *，ｅw *が零以上であればそれぞれ正の補償量
ｅdu′，ｅdv′，ｅdw′を出力し、電圧指令値ｅu *，ｅ
v *，ｅw *が零未満であればそれぞれ負の補償量ｅdu′，
ｅdv′，ｅdw′を出力する。The compensation amount distribution circuits 32 u , 32 v , and 32 w are:
As will be described in detail later, when the value of each phase output current i u , i v , i w exceeds a positive predetermined value (+ ΔI 0 ), positive compensation amounts e du ′, e dv ′, e dw 'outputs, the value is a predetermined negative value of the respective phase output currents (-.DELTA.I 0) each negative compensation amount e du if below the', e dv ', e dw ' outputs an, When the values of the output currents i u , i v , and i w are between positive and negative predetermined values (+ ΔI 0 to −ΔI 0 ), the voltage command values e u * , e v * , e w * are zero. positive compensation amount e du respectively equal to or greater than ', e dv', and outputs the e dw ', the voltage command value e u *, e
If v * and ew * are less than zero, negative compensation amounts e du ′ and
e dv ′ and ed w ′ are output.
【００１５】補償量分配回路３２u，３２v，３２wの上
記動作は、電流極性・零近傍検出器２u，２v，２wから
の電流極性信号Ｃiu＋，Ｃiu−，Ｃiv＋，Ｃiv−，Ｃiw
＋，Ｃiw−及び出力電圧指令値極性検出器６u，６v，６
wからの電圧極性信号Ｃvu，Ｃvv，Ｃvwに基づくもので
あり、電流極性・零近傍検出器（一例としてＵ相の検出
器２u）の構成を図３に示す。なお、その構成はＵ，
Ｖ，Ｗすべての相について同一である。図３において、
電流極性・零近傍検出器検出器２uは、コンパレータ２
０１，２０３と、設定器２０２，２０４とからなってい
る。コンパレータ２０１は、Ｕ相出力電流ｉuの値が正
の所定値（＋ΔＩ0）を越えた場合に値が１、（＋Δ
Ｉ0）以下の場合に値が０となる電流極性信号Ｃiu＋を
出力する。同様にして、コンパレータ２０３は、Ｕ相出
力電流ｉuの値が負の所定値（−ΔＩ0）を下回った場合
に値が１、（−ΔＩ0）以上の場合に値が０となる電流
極性信号Ｃiu−を出力する。The above operation of the compensation amount distribution circuits 32 u , 32 v , 32 w is based on the current polarity signals C iu +, C iu −, C iv from the current polarity / near zero detectors 2 u , 2 v , 2 w. +, C iv −, C iw
+, C iw − and output voltage command value polarity detectors 6 u , 6 v , 6
FIG. 3 shows the configuration of a current polarity / near zero detector (U-phase detector 2 u as an example) based on the voltage polarity signals C vu , C vv , and C vw from w . The configuration is U,
V and W are the same for all phases. In FIG.
Current polarity / near-zero detector Detector 2 u is a comparator 2
01 and 203, and setting devices 202 and 204. When the value of the U-phase output current i u exceeds a predetermined positive value (+ ΔI 0 ), the comparator 201 sets the value to 1 (+ ΔI 0 ).
I 0 ), and outputs a current polarity signal C iu + whose value becomes 0 in the following cases. Similarly, comparator 203, U-phase output currents i a predetermined value the value is negative u (-.DELTA.I 0) 1 value when below a, (- [Delta] I 0) or more current values when becomes 0 The polarity signal C iu − is output.
【００１６】図４は、例えば出力電流と電圧指令値との
位相差が零以上でπ〔ｒａｄ〕よりも小さい場合の補償
量分配回路（一例としてＵ相の分配回路３２u）の構成
を示している。図４において、３２１は極性反転素子、
３２２，３２３はスイッチ、３２４は電流極性信号Ｃiu
＋，Ｃiu−、電圧極性信号Ｃvuに基づきスイッチ３２
２，３２３をオン、オフ制御する論理回路である。な
お、この構成はＵ，Ｖ，Ｗすべての相について同一であ
る。FIG. 4 shows a configuration of a compensation amount distribution circuit (for example, a U-phase distribution circuit 32 u ) when the phase difference between the output current and the voltage command value is equal to or greater than zero and smaller than π [rad]. ing. In FIG. 4, reference numeral 321 denotes a polarity inversion element,
322 and 323 are switches, and 324 is a current polarity signal C iu.
+, C iu −, switch 32 based on voltage polarity signal C vu.
2, 323 is a logic circuit that controls on and off. This configuration is the same for all phases U, V and W.
【００１７】以上の前提のもとに、補償量演算器３の動
作をＵ相分についてより具体的に説明すると、出力電流
と電圧指令値との位相差が零以上でπ〔ｒａｄ〕よりも
小さい場合、電流極性信号Ｃiu＋が１のときは電流極性
信号Ｃiu−は０であるから、補償量分配回路３２uのス
イッチ３２２がオン、スイッチ３２３がオフとなり、分
配回路３２uは、電圧極性信号Ｃvuとは無関係に、補償
量演算値ｅdの値をそのままにして正極性の電圧補償量
ｅdu′として出力する。また、電流極性信号Ｃiu＋が０
のときは電流極性信号Ｃiu−は１であるから、補償量分
配回路３２uのスイッチ３２２がオフ、スイッチ３２３
がオンとなり、分配回路３２uは、電圧極性信号Ｃvuと
は無関係に、補償量演算値ｅdを極性反転素子３２１を
介して、値をそのままにして負極性の補償量ｅdu′とし
て出力する。Under the above premise, the operation of the compensation amount calculator 3 will be described more specifically for the U phase. If the phase difference between the output current and the voltage command value is equal to or greater than zero, it will be greater than π [rad]. smaller, the current polarity signal C iu + current polarity signal C iu when the 1 - since is 0, the compensation amount distribution circuit 32 u of the switch 322 is turned on, the switch 323 is turned off, the distribution circuit 32 u is regardless of the voltage polarity signal C vu, it outputs the value of the compensation amount calculation value e d as it is to a positive voltage compensation amount e du of '. Also, the current polarity signal C iu + is 0
In this case, since the current polarity signal C iu − is 1, the switch 322 of the compensation amount distribution circuit 32 u is turned off, and the switch 323 is turned off.
There turned on, the distribution circuit 32 u, regardless of the voltage polarity signal C vu, outputs the compensation amount calculation value e d via the polarity inversion element 321, it unchanged as negative compensation amount e du of ' I do.
【００１８】電流極性信号Ｃiu＋，電流極性信号Ｃiu−
が何れも０の場合(出力電流ｉuの値が零近傍の範囲にあ
って極性判別が困難な場合、すなわち出力電流ｉuの値
が＋ΔＩ0〜−ΔＩ0の範囲にある場合)には、電圧極性
信号Ｃvuが１のときに補償量演算値ｅdがスイッチ３２
２を介し、値をそのままにして正極性の補償量ｅdu′と
して出力される。一方、電圧極性信号Ｃvuが０のとき
は、補償量演算値ｅdは極性反転素子３２１及びスイッ
チ３２３を介し、値をそのままにして負極性の補償量ｅ
du′として出力される。以上のようにして、インバータ
のオン遅延時間のみに起因する各相の電圧補償量
ｅdu′，ｅdv′，ｅdw′が演算され、これらの値は補償
量補正回路３３に入力される。The current polarity signal C iu + and the current polarity signal C iu −
Are all 0 (when the value of the output current i u is in the range near zero and it is difficult to determine the polarity, that is, when the value of the output current i u is in the range of + ΔI 0 to −ΔI 0 ). When the voltage polarity signal C vu is 1, the compensation amount operation value ed is
2, the value is output as the positive polarity compensation amount e du 'while keeping the value as it is. On the other hand, the voltage polarity signal C vu when is 0, the compensation amount calculation value e d is the polarity inversion element 321 and through the switch 323, the compensation amount of the negative polarity it unchanged e
output as du '. As described above, the voltage compensation amounts e du ′, ed v ′, and ed w ′ of each phase due to only the ON delay time of the inverter are calculated, and these values are input to the compensation amount correction circuit 33.
【００１９】補償量補正回路３３では、入力された電圧
補償量ｅdu′，ｅdv′，ｅdw′に別途、補償量を重畳す
ること等により、電圧補償量が以下の手順で補正され
る。すなわち、入力されている各相出力電圧指令値
ｅu *，ｅv *，ｅw *から、ある相の電圧指令値が全オンま
たは全オフしている電気角６０°の区間にあるか否かを
判断し、全オンまたは全オフであれば、当該相の電流極
性信号と出力電圧指令値の電圧極性信号とにより求めた
半導体スイッチ素子による順方向電圧降下分（一定量）
を他相の電圧補償量に重畳し、当該相（自相）の電圧補
償量をゼロクリアする。言い換えれば、自相が全オンま
たは全オフ区間でない場合には、他相の全オンまたは全
オフ区間分の電圧補償量を自相の電圧補償量に重畳して
補正する。[0019] In the compensation amount correction circuit 33, voltage compensation amount inputted e du ', e dv', separately to e dw ', such as by superimposing a compensation amount, a voltage compensation amount is corrected by the following steps . That is, each phase is input the output voltage command value e u *, e v *, or from e w *, the voltage command value of a certain phase is in an all-on or full off to have intervals of an electrical angle of 60 ° not And if it is all on or all off, the forward voltage drop (constant amount) by the semiconductor switch element obtained from the current polarity signal of the phase and the voltage polarity signal of the output voltage command value
Is superimposed on the voltage compensation amount of the other phase, and the voltage compensation amount of the phase (own phase) is cleared to zero. In other words, when the own phase is not in the all-on or all-off section, the voltage compensation amount of the other phase in the all-on or all-off section is superimposed and corrected on the own-phase voltage compensation amount.
【００２０】つまり、２アーム変調方式の全オンまたは
全オフしている相電圧は、図５に示したように出力電流
極性に応じて半導体スイッチ素子の順方向電圧降下分、
変動する。そこで、全オンまたは全オフしている相では
自相にて補償できないため、一定の順方向電圧降下分
を、スイッチング制御が可能な他相の電圧補償量に重畳
して電圧補償量を補正し、これを電圧指令値に反映させ
ることとした。That is, the two-arm modulation type fully-on or all-off phase voltage is equal to the forward voltage drop of the semiconductor switch element according to the output current polarity as shown in FIG.
fluctuate. Therefore, since the phase that is all on or all off cannot be compensated by the own phase, the voltage compensation amount is corrected by superimposing a fixed forward voltage drop on the voltage compensation amount of the other phase that can perform switching control. This was reflected in the voltage command value.
【００２１】上述した補償量補正回路３３の機能が第１
の発明の実施例に相当し、これにより、出力電圧誤差を
従来よりも抑制することが可能になる。一方、なお一層
の補償効果を得たい場合には、以下の処理を負荷すれば
よく、これが第２の発明の実施例に相当する。すなわ
ち、スイッチングしている相電圧は、図６に示したよう
に出力電圧指令値の極性や大きさと出力電流の極性によ
り、半導体スイッチ素子の順方向電圧降下分、変動す
る。従って、スイッチングしている相では、出力電圧指
令値の極性や大きさと出力電流極性とに基づき１スイッ
チング周期内の順方向電圧降下分を求め、これを自相の
電圧補償量に重畳して補償量を補正する。The function of the compensation amount correction circuit 33 is first.
Accordingly, the output voltage error can be suppressed as compared with the related art. On the other hand, when it is desired to obtain a further compensation effect, the following processing may be applied, and this corresponds to the embodiment of the second invention. That is, the switching phase voltage fluctuates by the forward voltage drop of the semiconductor switch element depending on the polarity and magnitude of the output voltage command value and the polarity of the output current as shown in FIG. Therefore, in the switching phase, the forward voltage drop within one switching cycle is obtained based on the polarity and magnitude of the output voltage command value and the output current polarity, and this is superimposed on the voltage compensation amount of the own phase to compensate. Correct the amount.
【００２２】こうして補正された各相の電圧補償量
ｅdu，ｅdv，ｅdwが補償量演算器３の最終的な出力とな
り、加算器７u，７v，７wによりもとの電圧指令値
ｅu *，ｅv *，ｅw *と加算されて最終的な各相出力電圧指
令値ｅu **，ｅv **，ｅw **が得られる。[0022] Thus corrected phase voltage compensation amount e du, e dv, e dw is the final output of the compensation amount calculator 3, the original voltage command by the adder 7 u, 7 v, 7 w values e u *, e v *, e w * and is added the final phase output voltage command value e u **, e v **, e w ** is obtained.
【００２３】なお、インバータが駆動モードであるか制
動モードであるかは、出力電流極性及び出力電圧指令値
極性から判別可能であるので、部補償量演算器は、駆動
／制動モードの判別結果に応じて、半導体スイッチ素子
による順方向電圧降下分を駆動時または制動時補償量と
して他相の電圧補償量に重畳させるように構成しても良
い。It is possible to determine whether the inverter is in the drive mode or the braking mode based on the output current polarity and the output voltage command value polarity. Accordingly, the forward voltage drop by the semiconductor switch element may be superimposed on the voltage compensation amount of another phase as a compensation amount at the time of driving or braking.
【００２４】[0024]
【発明の効果】以上のように第１または第２の発明によ
れば、インバータにオン遅延時間を設けたことによる出
力電圧の誤差ばかりでなく、半導体スイッチ素子の順方
向電圧降下による変動分も演算により求めて電圧補償量
に重畳させるため、従来技術に比べてインバータ出力電
圧の変動や誤差を一層抑制することができ、波形の歪も
なくすことができる。As described above, according to the first or second aspect, not only the error of the output voltage due to the provision of the ON delay time in the inverter, but also the fluctuation due to the forward voltage drop of the semiconductor switch element. Since it is calculated and superimposed on the voltage compensation amount, fluctuations and errors in the inverter output voltage can be further suppressed and waveform distortion can be reduced as compared with the related art.
【図１】本発明の実施例の構成を示すブロック図であ
る。FIG. 1 is a block diagram showing a configuration of an embodiment of the present invention.
【図２】実施例における補償量演算器の構成を示すブロ
ック図である。FIG. 2 is a block diagram illustrating a configuration of a compensation amount calculator according to the embodiment.
【図３】実施例における電流極性・零近傍検出器の構成
を示すブロック図である。FIG. 3 is a block diagram illustrating a configuration of a current polarity / near-zero detector in the embodiment.
【図４】実施例における補償量分配回路の構成を示すブ
ロック図である。FIG. 4 is a block diagram illustrating a configuration of a compensation amount distribution circuit according to the embodiment.
【図５】従来技術におけるインバータの出力電圧変動量
の説明図である。FIG. 5 is an explanatory diagram of an output voltage fluctuation amount of an inverter according to the related art.
【図６】従来技術におけるインバータの出力電圧変動量
の説明図である。FIG. 6 is an explanatory diagram of an output voltage fluctuation amount of an inverter according to the related art.
１u，１v，１w 電流検出器 ２u，２v，２w 電流極性・零近傍検出器 ３ 補償量演算器 ４ ２アーム変調用信号発生器 ５ 周波数積算器 ７u，７v，７w 加算器 ６u，６v，６w 出力電圧指令値極性検出器 ２０ 電圧形ＰＷＭ制御インバータ ２１ 整流回路 ２２ 直流中間コンデンサ ２３ インバータ部 ３１ 補償量演算部 ３２u，３２v，３２w 補償量分配回路 ３３ 補償量補正回路1 u , 1 v , 1 w Current detector 2 u , 2 v , 2 w Current polarity / near-zero detector 3 Compensation amount calculator 4 2-arm modulation signal generator 5 Frequency integrator 7 u , 7 v , 7 w Adder 6 u , 6 v , 6 w Output voltage command value polarity detector 20 Voltage source PWM control inverter 21 Rectifier circuit 22 DC intermediate capacitor 23 Inverter unit 31 Compensation amount calculation unit 32 u , 32 v , 32 w Compensation amount distribution Circuit 33 Compensation amount correction circuit
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/48 H02J 3/18 H02M 7/537 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H02M 7/48 H02J 3/18 H02M 7/537
Claims (4)
ムの半導体スイッチ素子の同時オンを防止するためのオ
ン遅延時間を設けた電圧形ＰＷＭ制御インバータの制御
回路であって、オン遅延時間に起因するインバータ出力
電圧の誤差を補償する電圧補償量を補償量演算器により
演算し、この電圧補償量を各相のもとの出力電圧指令値
に加算して得た新たな電圧指令値をインバータに与える
ようにした制御回路において、 前記補償量演算器は、ある相の上下アームの半導体スイ
ッチ素子が全オンまたは全オフの区間にあれば、当該相
の出力電流極性及び出力電圧指令値極性により求めた半
導体スイッチ素子による順方向電圧降下分を他相の前記
電圧補償量に重畳させ、当該相の電圧補償量をゼロクリ
アする手段を備えたことを特徴とするＰＷＭ制御インバ
ータの制御回路。1. A control circuit for a voltage-type PWM control inverter which is controlled by two-arm modulation and provided with an ON delay time for preventing simultaneous ON of upper and lower semiconductor switch elements. The amount of voltage compensation that compensates for the error in the inverter output voltage is calculated by the compensation amount calculator, and this voltage compensation amount is added to the original output voltage command value of each phase, and a new voltage command value obtained by the inverter is applied to the inverter. In the control circuit, when the semiconductor switch elements of the upper and lower arms of a certain phase are in the all-on or all-off section, the compensation amount calculator obtains the output current polarity and the output voltage command value polarity of the phase. PW comprising means for superimposing a forward voltage drop caused by the semiconductor switch element on the voltage compensation amount of another phase and clearing the voltage compensation amount of the phase to zero. Control circuit of the control inverter.
制御回路において、補償量演算器は、スイッチングして
いる相の出力電流極性及び出力電圧指令値極性により求
めた１スイッチング周期内の半導体スイッチ素子による
順方向電圧降下分を、当該相の電圧補償量に重畳させる
手段を備えたことを特徴とするＰＷＭ制御インバータの
制御回路。2. The control circuit for a PWM control inverter according to claim 1, wherein the compensation amount calculator is a semiconductor switch element within one switching cycle obtained from an output current polarity and an output voltage command value polarity of a switching phase. 3. A control circuit for a PWM control inverter, comprising: means for superimposing a forward voltage drop due to the above on a voltage compensation amount of the phase.
半導体スイッチ素子が全オンまたは全オフの区間にあれ
ば、当該相の出力電流極性及び出力電圧指令値極性に基
づき駆動／制動モードを判別し、半導体スイッチ素子に
よる順方向電圧降下分を駆動時または制動時補償量とし
て他相の前記電圧補償量に重畳させる手段を備えた請求
項１または２記載のＰＷＭ制御インバータの制御回路。3. When the semiconductor switch elements of the upper and lower arms of a certain phase are in all ON or all OFF sections, the compensation amount calculator operates in the drive / brake mode based on the output current polarity and the output voltage command value polarity of the phase. 3. The control circuit for a PWM control inverter according to claim 1, further comprising: means for judging the forward voltage drop by the semiconductor switch element and superimposing the forward voltage drop amount as a compensation amount at the time of driving or braking on the voltage compensation amount of another phase.
順方向電圧電圧降下分の算出に、当該相の出力電圧指令
値の大きさも用いるようにした請求項１，２または３記
載のＰＷＭ制御インバータの制御回路。4. The PWM control according to claim 1, wherein the compensation amount calculator uses the magnitude of the output voltage command value of the phase in calculating the forward voltage drop of the semiconductor switch element. Inverter control circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15421293A JP3248301B2 (en) | 1993-06-01 | 1993-06-01 | Control circuit of PWM control inverter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15421293A JP3248301B2 (en) | 1993-06-01 | 1993-06-01 | Control circuit of PWM control inverter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06351255A JPH06351255A (en) | 1994-12-22 |
| JP3248301B2 true JP3248301B2 (en) | 2002-01-21 |
Family
ID=15579298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15421293A Expired - Fee Related JP3248301B2 (en) | 1993-06-01 | 1993-06-01 | Control circuit of PWM control inverter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3248301B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100438978B1 (en) * | 1998-02-17 | 2004-09-13 | 엘지산전 주식회사 | Inverter current control apparatus including speed control unit, current detection unit, current scale compensator, current control unit, and inverter |
| JP4686868B2 (en) * | 2001-02-22 | 2011-05-25 | 富士電機システムズ株式会社 | Control method of voltage source inverter |
| JP2007215278A (en) * | 2006-02-08 | 2007-08-23 | Fuji Electric Fa Components & Systems Co Ltd | Control device of power converter |
| ES2899877T3 (en) * | 2009-12-24 | 2022-03-15 | Mitsubishi Electric Corp | Power conversion apparatus and driving method for power conversion apparatus |
| JP7371346B2 (en) * | 2019-04-16 | 2023-10-31 | 富士電機株式会社 | power converter |
-
1993
- 1993-06-01 JP JP15421293A patent/JP3248301B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06351255A (en) | 1994-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8878477B2 (en) | Electric motor driving apparatus having failure detection circuit, and failure detection method for the electric motor driving apparatus having failure detection circuit | |
| US5099408A (en) | System for controlling a PWM inverter having delay time compensation | |
| JP6521185B2 (en) | Electric power steering device | |
| JPH02299471A (en) | Controlling method for pwm converter | |
| JP3248301B2 (en) | Control circuit of PWM control inverter | |
| JP2005065439A (en) | Control method for voltage-type inverter | |
| JP2000050529A (en) | Method for limiting current of power converter | |
| JPH1127951A (en) | Pwm inverter controller | |
| JPH09261974A (en) | Control equipment of inverter | |
| JP3788346B2 (en) | Voltage type PWM inverter control device | |
| JP2004007929A (en) | Output voltage compensating device of ac/ac direct type power conversion apparatus | |
| JPH07108097B2 (en) | Control device for pulse width modulation inverter | |
| JP2784490B2 (en) | Current limiting method for voltage source pulse width modulation control inverter | |
| JP3287186B2 (en) | PWM control inverter device and PWM control method | |
| JP2000175491A (en) | Ac motor drive | |
| JP7523693B2 (en) | Control unit of power converter and power conversion device | |
| JP3353558B2 (en) | Dead time compensating device, dead time compensating method, motor driving device, and motor driving method | |
| JPH01298959A (en) | Pwm converter | |
| WO2021112108A1 (en) | Pwm inverter control device and control method | |
| JP3261998B2 (en) | Inverter control device | |
| JP2006014532A (en) | Three-level power converting device | |
| JP6636216B2 (en) | AC motor control device | |
| JP2000166252A (en) | Three-level inverter device | |
| JP2006166628A (en) | Method of controlling power converter | |
| JPH03164071A (en) | Control of pulse width modulation inverter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011009 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |