JP3248261B2 - 信号等化方法、信号等化装置およびビデオテープレコーダ - Google Patents
信号等化方法、信号等化装置およびビデオテープレコーダInfo
- Publication number
- JP3248261B2 JP3248261B2 JP24550492A JP24550492A JP3248261B2 JP 3248261 B2 JP3248261 B2 JP 3248261B2 JP 24550492 A JP24550492 A JP 24550492A JP 24550492 A JP24550492 A JP 24550492A JP 3248261 B2 JP3248261 B2 JP 3248261B2
- Authority
- JP
- Japan
- Prior art keywords
- error rate
- value
- input
- predetermined
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、例えばビデオ信号をデ
ジタル的に磁気テープに記録再生する場合に用いて好適
な信号等化方法、信号等化装置およびビデオテープレコ
ーダに関する。
ジタル的に磁気テープに記録再生する場合に用いて好適
な信号等化方法、信号等化装置およびビデオテープレコ
ーダに関する。
【０００２】
【従来の技術】図３は、従来のビデオテープレコーダの
一例の構成を示すブロック図である。磁気テープ１に
は、ビデオ信号がデジタル的に記録されている。磁気ヘ
ッド２は、磁気テープ１に記録されている信号を生成
し、再生増幅器３は、磁気ヘッド２の出力を増幅してＡ
／Ｄ変換器４に出力する。Ａ／Ｄ変換器４は、入力され
た信号をＡ／Ｄ変換して信号等化回路（ＥＱ）５に出力
する。信号等化回路５は、入力された信号の振幅と位相
を補償し、デコーダ６に出力する。デコーダ６は、入力
された信号を論理１または０にデコードし、誤り検出訂
正（ＥＣＣ）回路７に出力する。マイクロコンピュータ
８は、Ａ／Ｄ変換器４よりＩ／Ｏバスを介して入力され
るデータに対応して、信号等化回路５の乗算器の係数を
演算し、その係数を乗算器に出力する。
一例の構成を示すブロック図である。磁気テープ１に
は、ビデオ信号がデジタル的に記録されている。磁気ヘ
ッド２は、磁気テープ１に記録されている信号を生成
し、再生増幅器３は、磁気ヘッド２の出力を増幅してＡ
／Ｄ変換器４に出力する。Ａ／Ｄ変換器４は、入力され
た信号をＡ／Ｄ変換して信号等化回路（ＥＱ）５に出力
する。信号等化回路５は、入力された信号の振幅と位相
を補償し、デコーダ６に出力する。デコーダ６は、入力
された信号を論理１または０にデコードし、誤り検出訂
正（ＥＣＣ）回路７に出力する。マイクロコンピュータ
８は、Ａ／Ｄ変換器４よりＩ／Ｏバスを介して入力され
るデータに対応して、信号等化回路５の乗算器の係数を
演算し、その係数を乗算器に出力する。
【０００３】マイクロコンピュータ８は、図４に示す、
アダプティブコントローラ１１、ＦＩＲ型トランスバー
サルフィルタ１２、デコーダ１３および減算器１４より
なる回路における場合と同様の処理を行うプログラムを
有している（換言すれば、実質的に、図４に示す回路を
内蔵している）。このうち、ＦＩＲ型トランスバーサル
フィルタ１２は、信号等化回路５を構成する、図５に示
すＦＩＲ型トランスバーサルフィルタ３０と同一の構成
とされている。
アダプティブコントローラ１１、ＦＩＲ型トランスバー
サルフィルタ１２、デコーダ１３および減算器１４より
なる回路における場合と同様の処理を行うプログラムを
有している（換言すれば、実質的に、図４に示す回路を
内蔵している）。このうち、ＦＩＲ型トランスバーサル
フィルタ１２は、信号等化回路５を構成する、図５に示
すＦＩＲ型トランスバーサルフィルタ３０と同一の構成
とされている。
【０００４】図４に示すように、マイクロコンピュータ
８のＦＩＲ型トランスバーサルフィルタ１２は、この例
においては、入力信号を１クロック分ずつ順次遅延して
出力する遅延回路２１1乃至２１4と、遅延回路２１1乃
至２１4の入出力に所定の係数Ｗ0乃至Ｗ4を乗算する乗
算器２２0乃至２２4と、乗算器２２0乃至２２4の出力を
加算する加算器２３とにより構成されている。
８のＦＩＲ型トランスバーサルフィルタ１２は、この例
においては、入力信号を１クロック分ずつ順次遅延して
出力する遅延回路２１1乃至２１4と、遅延回路２１1乃
至２１4の入出力に所定の係数Ｗ0乃至Ｗ4を乗算する乗
算器２２0乃至２２4と、乗算器２２0乃至２２4の出力を
加算する加算器２３とにより構成されている。
【０００５】同様に、図５に示すように、信号等化回路
５のＦＩＲ型トランスバーサルフィルタ３０は、この例
においては、入力信号を１クロック分ずつ順次遅延して
出力する遅延回路３１1乃至３１4と、遅延回路３１1乃
至３１4の入出力に所定の係数Ｗ0乃至Ｗ4を乗算する乗
算器３２0乃至３２4と、乗算器３２0乃至３２4の出力を
加算する加算器３３とにより構成されている。
５のＦＩＲ型トランスバーサルフィルタ３０は、この例
においては、入力信号を１クロック分ずつ順次遅延して
出力する遅延回路３１1乃至３１4と、遅延回路３１1乃
至３１4の入出力に所定の係数Ｗ0乃至Ｗ4を乗算する乗
算器３２0乃至３２4と、乗算器３２0乃至３２4の出力を
加算する加算器３３とにより構成されている。
【０００６】次に、その動作について説明する。磁気テ
ープ１に記録されたビデオ信号は、磁気ヘッド２により
再生され、増幅器３により増幅されてＡ／Ｄ変換器４に
入力される。Ａ／Ｄ変換器４は、入力された信号をＡ／
Ｄ変換して、マイクロコンピュータ８に出力する。
ープ１に記録されたビデオ信号は、磁気ヘッド２により
再生され、増幅器３により増幅されてＡ／Ｄ変換器４に
入力される。Ａ／Ｄ変換器４は、入力された信号をＡ／
Ｄ変換して、マイクロコンピュータ８に出力する。
【０００７】マイクロコンピュータ８は、Ａ／Ｄ変換器
４より入力されたデータに対して、図５に示す構成のフ
ィルタ３０が行う処理と同様の処理を、図６のフローチ
ャートに従って、ソフト的に実行する。
４より入力されたデータに対して、図５に示す構成のフ
ィルタ３０が行う処理と同様の処理を、図６のフローチ
ャートに従って、ソフト的に実行する。
【０００８】マイクロコンピュータ８においては、フィ
ルタ１２の遅延回路２１1乃至２１4により、１クロック
分ずつ順次遅延された場合と同様のデータを生成する。
その結果、次式で表わされる入力データ列Ｘ(n)が得ら
れる（ステップＳ１）。 Ｘ(n)＝〔ｘ(n)，ｘ(n-1)，・・・ｘ(n-4)〕・・・
（１）
ルタ１２の遅延回路２１1乃至２１4により、１クロック
分ずつ順次遅延された場合と同様のデータを生成する。
その結果、次式で表わされる入力データ列Ｘ(n)が得ら
れる（ステップＳ１）。 Ｘ(n)＝〔ｘ(n)，ｘ(n-1)，・・・ｘ(n-4)〕・・・
（１）
【０００９】一方、乗算器２２0乃至２２4にロードすべ
きタップ係数Ｗ0(n)，Ｗ1(n)，・・・Ｗ4(n)により構成
される、次式で示されるタップ係数ベクトルＷ(n)を生
成する。 Ｗ(n)＝〔Ｗ0(n)，Ｗ1(n)，・・・Ｗ4(n)〕・・・
（２）
きタップ係数Ｗ0(n)，Ｗ1(n)，・・・Ｗ4(n)により構成
される、次式で示されるタップ係数ベクトルＷ(n)を生
成する。 Ｗ(n)＝〔Ｗ0(n)，Ｗ1(n)，・・・Ｗ4(n)〕・・・
（２）
【００１０】次に、乗算器２２0乃至２２4が、各遅延回
路２１1乃至２１4の入出力に、これらの各タップ係数を
乗算して出力した値を加算器２３により加算した場合に
得られる出力ｙ(n)を、次式に従って演算する（ステッ
プＳ２）。 ｙ(n)＝Ｗ(n)Ｘ’(n)・・・（３） 尚、ここでＸ’(n)は、入力データ列のベクトルＸ(n)の
転置行列を表わしている。
路２１1乃至２１4の入出力に、これらの各タップ係数を
乗算して出力した値を加算器２３により加算した場合に
得られる出力ｙ(n)を、次式に従って演算する（ステッ
プＳ２）。 ｙ(n)＝Ｗ(n)Ｘ’(n)・・・（３） 尚、ここでＸ’(n)は、入力データ列のベクトルＸ(n)の
転置行列を表わしている。
【００１１】次に、ステップＳ２において、加算器２３
で求めた値ｙ(n)と、目標値ｄ(n)とから、誤差ε(n)を
減算器１４で演算する（ステップＳ３）。
で求めた値ｙ(n)と、目標値ｄ(n)とから、誤差ε(n)を
減算器１４で演算する（ステップＳ３）。
【００１２】目標値ｄ(n)は、デコーダ１３により、ｙ
(n)の値を、予め設定した所定の閾値ＴＨを基準として
デコードして、次のように求められる。
(n)の値を、予め設定した所定の閾値ＴＨを基準として
デコードして、次のように求められる。
【００１３】即ち、ｄ(n)は、ｙ(n)＞ＴＨのとき、１と
され、ｙ(n)＜−ＴＨのとき、−１とされ、−ＴＨ＜ｙ
(n)＜ＴＨのとき、０とされる。そして、これらの各場
合において、誤差ε(n)は、次の各式から求められる。 ｙ(n)＞ＴＨの場合 ε(n)＝ｄ(n)−ｙ(n)＝１−ｙ(n)・・・（４） ｙ(n)＜−ＴＨの場合 ε(n)＝ｄ(n)−ｙ(n)＝−１−ｙ(n)・・・（５） −ＴＨ＜ｙ(n)＜ＴＨの場合 ε(n)＝ｄ(n)−ｙ(n)＝０−ｙ(n)＝−ｙ(n)・・・
（６）
され、ｙ(n)＜−ＴＨのとき、−１とされ、−ＴＨ＜ｙ
(n)＜ＴＨのとき、０とされる。そして、これらの各場
合において、誤差ε(n)は、次の各式から求められる。 ｙ(n)＞ＴＨの場合 ε(n)＝ｄ(n)−ｙ(n)＝１−ｙ(n)・・・（４） ｙ(n)＜−ＴＨの場合 ε(n)＝ｄ(n)−ｙ(n)＝−１−ｙ(n)・・・（５） −ＴＨ＜ｙ(n)＜ＴＨの場合 ε(n)＝ｄ(n)−ｙ(n)＝０−ｙ(n)＝−ｙ(n)・・・
（６）
【００１４】次に、グラジエント法としてのＬＭＳ法
（最小平均２乗法）に従って、ある時点における平均２
乗誤差を Ｅ〔｛ε(n)｝2〕 とするとき、次式に従って乗算器２２0乃至２２4の次の
係数Ｗ(n+1)がアダプティブコントローラ１１により演
算される。 Ｗ(n+1)＝Ｗ(n)−（α／２）∇W(n)Ｅ〔｛ε(n)｝2〕 ＝Ｗ(n)−αＥ〔ε(n)∇W(n)｛ε(n)｝〕 ＝Ｗ(n)−αＥ〔ε(n)Ｘ(n)〕・・・（７） ここで、αはステップサイズであり、勾配（グラジエン
ト）を一度に下る大きさを決定する正の数である。
（最小平均２乗法）に従って、ある時点における平均２
乗誤差を Ｅ〔｛ε(n)｝2〕 とするとき、次式に従って乗算器２２0乃至２２4の次の
係数Ｗ(n+1)がアダプティブコントローラ１１により演
算される。 Ｗ(n+1)＝Ｗ(n)−（α／２）∇W(n)Ｅ〔｛ε(n)｝2〕 ＝Ｗ(n)−αＥ〔ε(n)∇W(n)｛ε(n)｝〕 ＝Ｗ(n)−αＥ〔ε(n)Ｘ(n)〕・・・（７） ここで、αはステップサイズであり、勾配（グラジエン
ト）を一度に下る大きさを決定する正の数である。
【００１５】しかしながら、Ａ／Ｄ変換器４より入力さ
れる信号の状態が時間的に変化している場合、信号の期
待値 Ｅ〔ε(n)Ｘ(n)〕 も変化する。そこで、期待値の代りに、不偏分散値 ε(n)Ｘ(n) が用いられる。これにより、上記（７）式は次のように
書き替えられる。 Ｗ(n+1)＝Ｗ(n)−αε(n)Ｘ(n)・・・（８）
れる信号の状態が時間的に変化している場合、信号の期
待値 Ｅ〔ε(n)Ｘ(n)〕 も変化する。そこで、期待値の代りに、不偏分散値 ε(n)Ｘ(n) が用いられる。これにより、上記（７）式は次のように
書き替えられる。 Ｗ(n+1)＝Ｗ(n)−αε(n)Ｘ(n)・・・（８）
【００１６】この式に従って、マイクロコンピュータ８
内におけるソフト的な乗算器２２0乃至２２4の各タップ
係数が、アダプティブコントローラ１１により更新され
る（ステップＳ４）。
内におけるソフト的な乗算器２２0乃至２２4の各タップ
係数が、アダプティブコントローラ１１により更新され
る（ステップＳ４）。
【００１７】そして、次に、このようにして演算された
係数が信号等化回路５の実際の乗算器にロードされる
（ステップＳ５）。
係数が信号等化回路５の実際の乗算器にロードされる
（ステップＳ５）。
【００１８】以上のようにして、マイクロコンピュータ
８により演算された係数が、信号等化回路５のフィルタ
３０の各乗算器にロードされ、Ａ／Ｄ変換器４より出力
されたデータに、その係数が乗算されて、等化が行われ
る。そして、この等化出力がデコーダ６に出力される。
デコーダ６は、フィルタ３０の出力を所定の閾値と比較
し、１または０の論理に判定する（デコードする）。こ
のデコーダ６の出力がＥＣＣ回路７に入力され、誤り検
出および訂正の処理が施され、図示せぬ回路に出力され
る。
８により演算された係数が、信号等化回路５のフィルタ
３０の各乗算器にロードされ、Ａ／Ｄ変換器４より出力
されたデータに、その係数が乗算されて、等化が行われ
る。そして、この等化出力がデコーダ６に出力される。
デコーダ６は、フィルタ３０の出力を所定の閾値と比較
し、１または０の論理に判定する（デコードする）。こ
のデコーダ６の出力がＥＣＣ回路７に入力され、誤り検
出および訂正の処理が施され、図示せぬ回路に出力され
る。
【００１９】以上の動作が繰り返されて、信号等化回路
５を含む磁気記録再生系により、パーシャルレスポンス
クラスIVの記録再生の処理が行なわれる。
５を含む磁気記録再生系により、パーシャルレスポンス
クラスIVの記録再生の処理が行なわれる。
【００２０】
【発明が解決しようとする課題】従来、このように、Ｌ
ＭＳ法により、フィルタ３０、乗算器３２0乃至３２4の
係数を更新するようにしているため、アルゴリズムのパ
ラメータとして、収束の速度を決定するステップサイズ
αや、係数を更新する時間を所定の値に設定する必要が
ある。しかしながら、これらのパラメータを適正な値に
設定することが比較的困難であり、実質的にゼロレベル
の無信号部分が比較的長く再生されると、係数が殆んど
０となり、その後、信号のレベルが回復したとしても、
係数が０のままとなってしまう（所謂、発散状態とな
る）課題があった。
ＭＳ法により、フィルタ３０、乗算器３２0乃至３２4の
係数を更新するようにしているため、アルゴリズムのパ
ラメータとして、収束の速度を決定するステップサイズ
αや、係数を更新する時間を所定の値に設定する必要が
ある。しかしながら、これらのパラメータを適正な値に
設定することが比較的困難であり、実質的にゼロレベル
の無信号部分が比較的長く再生されると、係数が殆んど
０となり、その後、信号のレベルが回復したとしても、
係数が０のままとなってしまう（所謂、発散状態とな
る）課題があった。
【００２１】本発明はこのような状況に鑑みてなされた
ものであり、発散を抑制するものである。
ものであり、発散を抑制するものである。
【００２２】
【課題を解決するための手段】請求項１に記載の信号等
化方法は、入力信号を所定の特性で等化し、等化された
信号をデコードし、デコードされたデータのエラーレー
トを検出し、検出されたエラーレートを所定の時定数で
入力し、入力されたエラーレートが所定の基準値の範囲
内にあるとき、特性を設定する係数を所定の値に固定す
るとともに、入力されるエラーレートの時定数を所定の
第１の値に設定し、エラーレートが所定の基準値の範囲
外になったとき、特性を設定する係数を所定のアルゴリ
ズムに従って更新するとともに、入力されるエラーレー
トの時定数を第１の値より小さい第２の値に設定するこ
とを特徴とする。
化方法は、入力信号を所定の特性で等化し、等化された
信号をデコードし、デコードされたデータのエラーレー
トを検出し、検出されたエラーレートを所定の時定数で
入力し、入力されたエラーレートが所定の基準値の範囲
内にあるとき、特性を設定する係数を所定の値に固定す
るとともに、入力されるエラーレートの時定数を所定の
第１の値に設定し、エラーレートが所定の基準値の範囲
外になったとき、特性を設定する係数を所定のアルゴリ
ズムに従って更新するとともに、入力されるエラーレー
トの時定数を第１の値より小さい第２の値に設定するこ
とを特徴とする。
【００２３】また、請求項２に記載の信号等化装置は、
入力信号を所定の特性で等化するフィルタ手段としての
ＦＩＲ型トランスバーサルフィルタ３０と、フィルタ３
０により等化された信号をデコードするデコード手段と
してのデコーダ６と、デコーダ６によりデコードされた
データのエラーレートを検出する検出手段としての誤り
検出訂正回路７と、誤り検出訂正回路７により検出され
たエラーレートを所定の時定数で入力する入力手段、入
力手段により入力されたエラーレートを所定の基準値と
比較し、エラーレートが所定の基準値の範囲内にあると
き、特性を設定する係数を所定の値に固定し、エラーレ
ートが所定の基準値の範囲外になったとき、特性を設定
する係数を所定のアルゴリズムに従って更新する係数設
定手段、およびエラーレートが所定の基準値の範囲内に
あるとき、入力されるエラーレートの時定数を所定の第
１の値に設定し、エラーレートが所定の基準値の範囲外
になったとき、入力されるエラーレートの時定数を第１
の値より小さい第２の値に設定する時定数設定手段とし
てのマイクロコンピュータ８とを備えることを特徴とす
る。
入力信号を所定の特性で等化するフィルタ手段としての
ＦＩＲ型トランスバーサルフィルタ３０と、フィルタ３
０により等化された信号をデコードするデコード手段と
してのデコーダ６と、デコーダ６によりデコードされた
データのエラーレートを検出する検出手段としての誤り
検出訂正回路７と、誤り検出訂正回路７により検出され
たエラーレートを所定の時定数で入力する入力手段、入
力手段により入力されたエラーレートを所定の基準値と
比較し、エラーレートが所定の基準値の範囲内にあると
き、特性を設定する係数を所定の値に固定し、エラーレ
ートが所定の基準値の範囲外になったとき、特性を設定
する係数を所定のアルゴリズムに従って更新する係数設
定手段、およびエラーレートが所定の基準値の範囲内に
あるとき、入力されるエラーレートの時定数を所定の第
１の値に設定し、エラーレートが所定の基準値の範囲外
になったとき、入力されるエラーレートの時定数を第１
の値より小さい第２の値に設定する時定数設定手段とし
てのマイクロコンピュータ８とを備えることを特徴とす
る。
【００２４】また、請求項３に記載のビデオテープレコ
ーダは、磁気テープ１に記録されている信号を再生する
再生手段としての磁気ヘッド２と、磁気ヘッド２により
再生された信号を所定の特性で等化するフィルタ手段と
してのＦＩＲ型トランスバーサルフィルタ３０と、フィ
ルタ３０により等化された信号をデコードするデコード
手段としてのデコーダ６と、デコーダ６によりデコード
されたデータのエラーレートを検出する検出手段として
の誤り検出訂正回路７と、誤り検出訂正回路７により検
出されたエラーレートを所定の時定数で入力する入力手
段、入力手段により入力されたエラーレートを所定の基
準値と比較し、エラーレートが所定の基準値の範囲内に
あるとき、特性を設定する係数を所定の値に固定し、エ
ラーレートが所定の基準値の範囲外になったとき、特性
を設定する係数を所定のアルゴリズムに従って更新する
係数設定手段、およびエラーレートが所定の基準値の範
囲内にあるとき、入力されるエラーレートの時定数を所
定の第１の値に設定し、エラーレートが所定の基準値の
範囲外になったとき、入力されるエラーレートの時定数
を、第１の値より小さい第２の値に設定する時定数設定
手段としてのマクロコンピュータ８とを備えることを特
徴とする。
ーダは、磁気テープ１に記録されている信号を再生する
再生手段としての磁気ヘッド２と、磁気ヘッド２により
再生された信号を所定の特性で等化するフィルタ手段と
してのＦＩＲ型トランスバーサルフィルタ３０と、フィ
ルタ３０により等化された信号をデコードするデコード
手段としてのデコーダ６と、デコーダ６によりデコード
されたデータのエラーレートを検出する検出手段として
の誤り検出訂正回路７と、誤り検出訂正回路７により検
出されたエラーレートを所定の時定数で入力する入力手
段、入力手段により入力されたエラーレートを所定の基
準値と比較し、エラーレートが所定の基準値の範囲内に
あるとき、特性を設定する係数を所定の値に固定し、エ
ラーレートが所定の基準値の範囲外になったとき、特性
を設定する係数を所定のアルゴリズムに従って更新する
係数設定手段、およびエラーレートが所定の基準値の範
囲内にあるとき、入力されるエラーレートの時定数を所
定の第１の値に設定し、エラーレートが所定の基準値の
範囲外になったとき、入力されるエラーレートの時定数
を、第１の値より小さい第２の値に設定する時定数設定
手段としてのマクロコンピュータ８とを備えることを特
徴とする。
【００２５】
【作用】請求項１乃至３に記載の発明においては、デコ
ードされたデータのエラーレートに対応して、入力信号
を等化する特性を決定する係数が変更される。従って、
発散を確実に抑制することが可能になる。
ードされたデータのエラーレートに対応して、入力信号
を等化する特性を決定する係数が変更される。従って、
発散を確実に抑制することが可能になる。
【００２６】
【実施例】図１は、本発明のビデオテープレコーダの一
実施例の構成を示すブロック図であり、図３における場
合と対応する部分には同一の符号を付してある。本実施
例においては、誤り検出訂正回路７が検出したエラーレ
ートがマイクロコンピュータ８に供給されるようになさ
れている。その他の構成は、図３における場合と同様で
ある。但し、マイクロコンピュータ８における係数の演
算方法は、従来の場合と異なっている。
実施例の構成を示すブロック図であり、図３における場
合と対応する部分には同一の符号を付してある。本実施
例においては、誤り検出訂正回路７が検出したエラーレ
ートがマイクロコンピュータ８に供給されるようになさ
れている。その他の構成は、図３における場合と同様で
ある。但し、マイクロコンピュータ８における係数の演
算方法は、従来の場合と異なっている。
【００２７】次に図２のフローチャートを参照して、そ
の動作について説明する。磁気テープ１に記録されてい
るデジタルビデオ信号が磁気ヘッド２により再生され、
増幅器３により増幅されてＡ／Ｄ変換器４に入力され、
Ａ／Ｄ変換される。そして、Ａ／Ｄ変換器４によりＡ／
Ｄ変換されたデータが、図５に示すようなＦＩＲ型トラ
ンスバーサルフィルタ３０により所定の係数が乗算され
た後、デコーダ６に出力され、論理１または０のデジタ
ルデータにデコードされる。そして、このデジタルデー
タがＥＣＣ回路７において、誤り検出および訂正が施さ
れ、図示せぬ回路に出力される。以上の動作は、図３に
おける場合と同様である。
の動作について説明する。磁気テープ１に記録されてい
るデジタルビデオ信号が磁気ヘッド２により再生され、
増幅器３により増幅されてＡ／Ｄ変換器４に入力され、
Ａ／Ｄ変換される。そして、Ａ／Ｄ変換器４によりＡ／
Ｄ変換されたデータが、図５に示すようなＦＩＲ型トラ
ンスバーサルフィルタ３０により所定の係数が乗算され
た後、デコーダ６に出力され、論理１または０のデジタ
ルデータにデコードされる。そして、このデジタルデー
タがＥＣＣ回路７において、誤り検出および訂正が施さ
れ、図示せぬ回路に出力される。以上の動作は、図３に
おける場合と同様である。
【００２８】本実施例においては、信号等化回路５を構
成するフィルタ３０の乗算器３２0乃至３２4の係数が、
図２のフローチャートに従ってマイクロコンピュータ８
により演算、設定される。
成するフィルタ３０の乗算器３２0乃至３２4の係数が、
図２のフローチャートに従ってマイクロコンピュータ８
により演算、設定される。
【００２９】即ち、最初にステップＳ１１において、マ
イクロコンピュータ８は、予め内蔵するメモリに記憶さ
れている初期係数をフィルタ３０の乗算器３２0乃至３
２4に設定する。その結果、この初期係数に対応する特
性に処理された信号がデコーダ６に供給され、デコード
されることになる。ＥＣＣ回路７は、このデコーダ６よ
り入力されるデジタルデータのエラーを検出する。
イクロコンピュータ８は、予め内蔵するメモリに記憶さ
れている初期係数をフィルタ３０の乗算器３２0乃至３
２4に設定する。その結果、この初期係数に対応する特
性に処理された信号がデコーダ６に供給され、デコード
されることになる。ＥＣＣ回路７は、このデコーダ６よ
り入力されるデジタルデータのエラーを検出する。
【００３０】ステップＳ１２においては、このＥＣＣ回
路７が出力するエラーレートがマイクロコンピュータ８
に取り込まれる。このとき、取り込まれるエラーレート
の時定数は比較的大きな値になるようになされている。
例えば所定の時間のエラーレートの平均値が演算され
て、この平均値がマイクロコンピュータ８によりモニタ
される。
路７が出力するエラーレートがマイクロコンピュータ８
に取り込まれる。このとき、取り込まれるエラーレート
の時定数は比較的大きな値になるようになされている。
例えば所定の時間のエラーレートの平均値が演算され
て、この平均値がマイクロコンピュータ８によりモニタ
される。
【００３１】マイクロコンピュータ８は、次にステップ
Ｓ１３において、この取り込んだエラーレートを、予め
設定されている所定の基準値（例えば１０-4）と比較
し、この基準値より平均エラーレートが大きいか否かを
判定する。平均エラーレートがこの基準値より小さい場
合においては、適正な信号の等化処理が行なわれている
ものと判定され、ステップＳ１２に戻り、次のエラーレ
ートの検出動作が行なわれる。即ち、エラーレートが基
準値を越えない限り、このステップＳ１２とＳ１３によ
り構成されるループ１が繰返し実行される。
Ｓ１３において、この取り込んだエラーレートを、予め
設定されている所定の基準値（例えば１０-4）と比較
し、この基準値より平均エラーレートが大きいか否かを
判定する。平均エラーレートがこの基準値より小さい場
合においては、適正な信号の等化処理が行なわれている
ものと判定され、ステップＳ１２に戻り、次のエラーレ
ートの検出動作が行なわれる。即ち、エラーレートが基
準値を越えない限り、このステップＳ１２とＳ１３によ
り構成されるループ１が繰返し実行される。
【００３２】ステップＳ１３において、エラーレートが
基準値より大きいと判定された場合、ステップＳ１４に
進み、ＬＭＳアルゴリズムの処理が実行される。即ち、
このときマイクロコンピュータ８は、上述した場合と同
様に、減算器１４においてデコーダ１３の出力から加算
器２３の出力を減算し、誤差信号を生成する。そして、
この誤差信号と、Ａ／Ｄ変換器４より入力される信号と
を参照して、ＬＭＳ法（最小平均２乗法）により、新た
な係数を演算する。そして、演算により求めた係数を、
ステップＳ１５に進み、乗算器３２0乃至３２4の係数と
してロード（更新）する。即ち、これにより、いままで
ステップＳ１１において設定した初期係数が、ステップ
Ｓ１４において演算して得られた係数に変更されること
になる。
基準値より大きいと判定された場合、ステップＳ１４に
進み、ＬＭＳアルゴリズムの処理が実行される。即ち、
このときマイクロコンピュータ８は、上述した場合と同
様に、減算器１４においてデコーダ１３の出力から加算
器２３の出力を減算し、誤差信号を生成する。そして、
この誤差信号と、Ａ／Ｄ変換器４より入力される信号と
を参照して、ＬＭＳ法（最小平均２乗法）により、新た
な係数を演算する。そして、演算により求めた係数を、
ステップＳ１５に進み、乗算器３２0乃至３２4の係数と
してロード（更新）する。即ち、これにより、いままで
ステップＳ１１において設定した初期係数が、ステップ
Ｓ１４において演算して得られた係数に変更されること
になる。
【００３３】その後、ステップＳ１６において、マイク
ロコンピュータ８は、再びＥＣＣ回路７の出力するエラ
ーレートの入力を受ける。このとき、入力されるエラー
レートの時定数は、ステップＳ１２において入力される
エラーレートの時定数より小さくなるようになされてい
る。即ち、上記したループ１の処理は、安定状態におい
て実行されるものであるため、できるだけこの安定状態
を保持するように時定数を大きく取るのであるが、ステ
ップＳ１３乃至Ｓ１７により構成されるループ２は不安
定な状態において実行されるものであるため、より迅速
な対応が必要となる。そこで、時定数を小さな値に設定
するのである。
ロコンピュータ８は、再びＥＣＣ回路７の出力するエラ
ーレートの入力を受ける。このとき、入力されるエラー
レートの時定数は、ステップＳ１２において入力される
エラーレートの時定数より小さくなるようになされてい
る。即ち、上記したループ１の処理は、安定状態におい
て実行されるものであるため、できるだけこの安定状態
を保持するように時定数を大きく取るのであるが、ステ
ップＳ１３乃至Ｓ１７により構成されるループ２は不安
定な状態において実行されるものであるため、より迅速
な対応が必要となる。そこで、時定数を小さな値に設定
するのである。
【００３４】次にステップＳ１７に進み、マイクロコン
ピュータ８は、ステップＳ１６において取り込んだエラ
ーから、発散の傾向にあるか否かを判定する。マイクロ
コンピュータ８は、ステップＳ１４において、ＬＭＳア
ルゴリズムが動作し始めてからのエラーレートの履歴を
記憶している。そして、このエラーレートが連続して悪
化する（大きくなる）方向にある場合、これを発散と判
定し、エラーレートが小さくなる方向に変化していると
き、これを非発散状態と判定する。
ピュータ８は、ステップＳ１６において取り込んだエラ
ーから、発散の傾向にあるか否かを判定する。マイクロ
コンピュータ８は、ステップＳ１４において、ＬＭＳア
ルゴリズムが動作し始めてからのエラーレートの履歴を
記憶している。そして、このエラーレートが連続して悪
化する（大きくなる）方向にある場合、これを発散と判
定し、エラーレートが小さくなる方向に変化していると
き、これを非発散状態と判定する。
【００３５】ステップＳ１７において、発散状態の傾向
があると判定された場合、ステップＳ１８に進み、ステ
ップＳ１５で更新した係数が予め記憶されている初期係
数（ステップＳ１１において設定された係数）に書き替
えられる。そして、アルゴリズム内における各種の係数
も所定の初期値にリセットされる。これらの初期値は、
いずれも発散しない状態におけるものであるから、この
ように初期係数をロードすることにより、係数を適正な
値に迅速に収束させることが可能となる。
があると判定された場合、ステップＳ１８に進み、ステ
ップＳ１５で更新した係数が予め記憶されている初期係
数（ステップＳ１１において設定された係数）に書き替
えられる。そして、アルゴリズム内における各種の係数
も所定の初期値にリセットされる。これらの初期値は、
いずれも発散しない状態におけるものであるから、この
ように初期係数をロードすることにより、係数を適正な
値に迅速に収束させることが可能となる。
【００３６】ステップＳ１８において、所定の初期係数
がロードされた後、ステップＳ１４に戻り、それ以降の
処理が繰り返される。即ち、発散しない係数をもとにし
て、ＬＭＳアルゴリズムに対応して新たな係数が演算さ
れる。
がロードされた後、ステップＳ１４に戻り、それ以降の
処理が繰り返される。即ち、発散しない係数をもとにし
て、ＬＭＳアルゴリズムに対応して新たな係数が演算さ
れる。
【００３７】このようにして、係数が適正な値に設定さ
れると、発散が回避される。そしてステップＳ１７にお
いて、発散していないと判定されたとき（エラーが連続
して小さくなる方向に変化しているとき）、ステップＳ
１７からＳ１３に移行し、それ以降の処理が繰り返され
る。即ち、ステップＳ１３において、再びエラーレート
が所定の基準値と比較され、エラーレートが基準値の範
囲内にあるとき、再びステップＳ１４に移行し、ループ
２の処理が繰返し実行される。これに対して、エラーレ
ートが基準値の範囲外になったとき、ループ２から抜け
出し、ループ１に戻って、その時点における係数に乗算
器３２0乃至３２4の係数が固定される。
れると、発散が回避される。そしてステップＳ１７にお
いて、発散していないと判定されたとき（エラーが連続
して小さくなる方向に変化しているとき）、ステップＳ
１７からＳ１３に移行し、それ以降の処理が繰り返され
る。即ち、ステップＳ１３において、再びエラーレート
が所定の基準値と比較され、エラーレートが基準値の範
囲内にあるとき、再びステップＳ１４に移行し、ループ
２の処理が繰返し実行される。これに対して、エラーレ
ートが基準値の範囲外になったとき、ループ２から抜け
出し、ループ１に戻って、その時点における係数に乗算
器３２0乃至３２4の係数が固定される。
【００３８】
【発明の効果】以上の如く請求項１乃至３に記載の発明
によれば、等化された信号をデコードし、このデコード
したデータのエラーレートに対応して、特性を規定する
係数を制御するようにしたので、発散を確実に抑制する
ことが可能になる。
によれば、等化された信号をデコードし、このデコード
したデータのエラーレートに対応して、特性を規定する
係数を制御するようにしたので、発散を確実に抑制する
ことが可能になる。
【図１】本発明のビデオテープレコーダの一実施例の構
成を示すブロック図である。
成を示すブロック図である。
【図２】図１の実施例の動作を説明するフローチャート
である。
である。
【図３】従来のビデオテープレコーダの一例の構成を示
すブロック図である。
すブロック図である。
【図４】図３のマイクロコンピュータ８の機能ブロック
を示すブロック図である。
を示すブロック図である。
【図５】図３の信号等化回路５の構成例を示すブロック
図である。
図である。
【図６】図３の例の動作を説明するフローチャートであ
る。
る。
１ 磁気テープ ２ 磁気ヘッド ４ Ａ／Ｄ変換器 ５ 信号等化回路 ６ デコーダ ７ 誤り検出訂正回路 ８ マイクロコンピュータ １１ アダプティブコントローラ １２ ＦＩＲ型トランスバーサルフィルタ １３ デコーダ １４ 減算器 ２１1乃至２１4 遅延回路 ２２0乃至２２4 乗算器 ２３ 加算器 ３０ ＦＩＲ型トランスバーサルフィルタ ３１1乃至３１4 遅延回路 ３２0乃至３２4 乗算器 ３３ 加算器
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０３Ｈ 17/06 ６３５ Ｈ０３Ｈ 17/06 ６３５Ｂ Ｈ０４Ｂ 3/06 Ｈ０４Ｂ 3/06 Ｃ
Claims (3)
- 【請求項１】入力信号を所定の特性で等化し、 等化された信号をデコードし、 デコードされたデータのエラーレートを検出し、検出された前記エラーレートを、所定の時定数で入力
し、 入力された 前記エラーレートが所定の基準値の範囲内に
あるとき、前記特性を設定する係数を所定の値に固定す
るとともに、入力される前記エラーレートの前記時定数
を所定の第１の値に設定し、 入力された 前記エラーレートが前記所定の基準値の範囲
外になったとき、前記特性を設定する前記係数を所定の
アルゴリズムに従って更新するとともに、入力される前
記エラーレートの前記時定数を前記第１の値より小さい
第２の値に設定することを特徴とする信号等化方法。 - 【請求項２】 入力信号を所定の特性で等化するフィル
タ手段と、 前記フィルタ手段により等化された信号をデコードする
デコード手段と、 前記デコード手段によりデコードされたデータのエラー
レートを検出する検出手段と、前記検出手段により検出された前記エラレートを、所定
の時定数で入力する入力手段と、 前記入力手段により入力された 前記エラーレートを所定
の基準値と比較し、前記エラーレートが前記所定の基準
値の範囲内にあるとき、前記特性を設定する係数を所定
の値に固定し、前記エラーレートが前記所定の基準値の
範囲外になったとき、前記特性を設定する前記係数を所
定のアルゴリズムに従って更新する係数設定手段と、 前記エラーレートが前記所定の基準値の範囲内にあると
き、入力される前記エラーレートの前記時定数を所定の
第１の値に設定し、前記エラーレートが前記所定の基準
値の範囲外になったとき、入力される前記エラーレート
の前記時定数を、前記第１の値より小さい第２の値に設
定する時定数設定手段と を備えることを特徴とする信号
等化装置。 - 【請求項３】 磁気テープに記録されている信号を再生
する再生手段と、 前記再生手段により再生された信号を所定の特性で等化
するフィルタ手段と、 前記フィルタ手段により等化された信号をデコードする
デコード手段と、 前記デコード手段によりデコードされたデータのエラー
レートを検出する検出手段と、前記検出手段により検出された前記エラレートを、所定
の時定数で入力する入力手段と、 前記入力手段により入力された 前記エラーレートを所定
の基準値と比較し、前記エラーレートが前記所定の基準
値の範囲内にあるとき、前記特性を設定する係数を所定
の値に固定し、前記エラーレートが前記所定の基準値の
範囲外になったとき、前記特性を設定する前記係数を所
定のアルゴリズムに従って更新する係数設定手段と、 前記エラーレートが前記所定の基準値の範囲内にあると
き、入力される前記エラーレートの前記時定数を所定の
第１の値に設定し、前記エラーレートが前記所定の基準
値の範囲外になったとき、入力される前記エラーレート
の前記時定数を、前記第１の値より小さい第２の値に設
定する時定数設定手段と を備えることを特徴とするビデ
オテープレコーダ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24550492A JP3248261B2 (ja) | 1992-08-21 | 1992-08-21 | 信号等化方法、信号等化装置およびビデオテープレコーダ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24550492A JP3248261B2 (ja) | 1992-08-21 | 1992-08-21 | 信号等化方法、信号等化装置およびビデオテープレコーダ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0677766A JPH0677766A (ja) | 1994-03-18 |
| JP3248261B2 true JP3248261B2 (ja) | 2002-01-21 |
Family
ID=17134658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24550492A Expired - Fee Related JP3248261B2 (ja) | 1992-08-21 | 1992-08-21 | 信号等化方法、信号等化装置およびビデオテープレコーダ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3248261B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100446304B1 (ko) * | 2002-08-16 | 2004-08-31 | 삼성전자주식회사 | 고화질 텔레비전에 사용되는 등화기 및 등화 방법 |
-
1992
- 1992-08-21 JP JP24550492A patent/JP3248261B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0677766A (ja) | 1994-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7256954B2 (en) | Adaptive equalizer | |
| JP3638093B2 (ja) | 光ディスクの復号装置 | |
| JP2000222824A (ja) | 適応等化回路 | |
| JPH04259111A (ja) | 適応等化器 | |
| JP3248261B2 (ja) | 信号等化方法、信号等化装置およびビデオテープレコーダ | |
| JP2001186027A (ja) | ビタビ復号器及びビタビ復号方法 | |
| JP3852772B2 (ja) | 記録媒体再生用等化器のトレーニング方法、及び記録媒体再生装置 | |
| JPH06243598A (ja) | 光ディスクのデータ検出方式 | |
| JP3104333B2 (ja) | 磁気再生装置 | |
| JPH06124542A (ja) | 信号等化方法、信号等化回路およびビデオテープレコーダ | |
| JPH06162422A (ja) | 係数処理方法 | |
| JP3395555B2 (ja) | 最尤復号器 | |
| JP2003059186A (ja) | 適応型等化回路および該回路を用いた再生装置 | |
| JP3250678B2 (ja) | 係数処理方法、係数処理回路およびビデオテープレコーダ | |
| JP3013536B2 (ja) | 磁気再生装置 | |
| JP3444258B2 (ja) | 適応フィルタ、その制御方法及びプログラムを記憶した記憶媒体 | |
| JP2003045121A (ja) | 適応型等化回路および該回路を用いた再生装置 | |
| JP3428360B2 (ja) | 波形等化回路 | |
| JP2893683B2 (ja) | フィルタの設計方法 | |
| JP4626109B2 (ja) | 伝送信号処理装置およびそれを使用したデジタル再生装置 | |
| JPH05128729A (ja) | 磁気再生装置 | |
| JP3013534B2 (ja) | 磁気再生装置 | |
| JP3152169B2 (ja) | 適応フィルタ及びステップサイズ制御方法及びプログラムを記録した記録媒体 | |
| JP2956858B2 (ja) | 磁気再生装置 | |
| JPH10199146A (ja) | ２値化回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011009 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |