JP3246923B2 - 強誘電体デバイス - Google Patents
強誘電体デバイスInfo
- Publication number
- JP3246923B2 JP3246923B2 JP20587491A JP20587491A JP3246923B2 JP 3246923 B2 JP3246923 B2 JP 3246923B2 JP 20587491 A JP20587491 A JP 20587491A JP 20587491 A JP20587491 A JP 20587491A JP 3246923 B2 JP3246923 B2 JP 3246923B2
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- layer
- polarization
- intermediate layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、強誘電体メモリー等、
強誘電体の分極反転を利用する強誘電体デバイスに関
し、界面での歪みを緩和してその特性を向上せんとする
ものである。
強誘電体の分極反転を利用する強誘電体デバイスに関
し、界面での歪みを緩和してその特性を向上せんとする
ものである。
【０００２】
【従来の技術】従来、この種強誘電体デバイスで導電体
−強誘電体−半導体構造（ＭＦＳ構造）をとるＦＥＴと
しては、図１に示す如く、半導体基板３に直接強誘電体
２を積層するか、又は図２に示す如く、Ｓｉ上にシリコ
ン酸化膜やシリコン窒化膜の中間層５を介して強誘電体
を積層する例が発表されている。
−強誘電体−半導体構造（ＭＦＳ構造）をとるＦＥＴと
しては、図１に示す如く、半導体基板３に直接強誘電体
２を積層するか、又は図２に示す如く、Ｓｉ上にシリコ
ン酸化膜やシリコン窒化膜の中間層５を介して強誘電体
を積層する例が発表されている。
【０００３】後者の中間層５を有するものとしては、Ｓ
ｉ−強誘電体間において、微細亀裂やピンホール等の局
部的漏洩電流を防ぐために、イオンドリフトによる分極
特性を示すシリコン酸化膜を形成する（特開昭５０−５
７３４５号）ものか、又はスパッタリングの際の保護膜
として窒化シリコン，酸化アルミナ等の絶縁体を形成す
る（特開昭５１−２７４号）ものか、さらに又、Ｓｉ−
強誘電体が接触すると、界面準位密度が定りにくく、プ
ロセスにおけるバラツキの影響を受けやすいため、シリ
コン酸化膜又はシリコン窒化膜を形成する（特開昭５７
−１７２７７２号）ものがある。
ｉ−強誘電体間において、微細亀裂やピンホール等の局
部的漏洩電流を防ぐために、イオンドリフトによる分極
特性を示すシリコン酸化膜を形成する（特開昭５０−５
７３４５号）ものか、又はスパッタリングの際の保護膜
として窒化シリコン，酸化アルミナ等の絶縁体を形成す
る（特開昭５１−２７４号）ものか、さらに又、Ｓｉ−
強誘電体が接触すると、界面準位密度が定りにくく、プ
ロセスにおけるバラツキの影響を受けやすいため、シリ
コン酸化膜又はシリコン窒化膜を形成する（特開昭５７
−１７２７７２号）ものがある。
【０００４】
【発明が解決しようとする課題】しかし、上記従来のも
のでは、界面に生じる膜疲労に関して考慮されておら
ず、又、シリコン窒化膜，シリコン酸化膜等では誘電率
が低く反転電圧がかなり高くなってしまう欠点があり、
さらに又、シリコン窒化膜，シリコン酸化膜等ではその
上に結晶性の良い強誘電体膜が得られ難い問題があっ
た。
のでは、界面に生じる膜疲労に関して考慮されておら
ず、又、シリコン窒化膜，シリコン酸化膜等では誘電率
が低く反転電圧がかなり高くなってしまう欠点があり、
さらに又、シリコン窒化膜，シリコン酸化膜等ではその
上に結晶性の良い強誘電体膜が得られ難い問題があっ
た。
【０００５】すなわち、従来技術の強誘電デバイスにお
いて分極反転による膜疲労は、主に膜の配向性が原因で
あると考えられてきたが、最近配向性を良くしても膜疲
労の解決にはならないという発表もある。
いて分極反転による膜疲労は、主に膜の配向性が原因で
あると考えられてきたが、最近配向性を良くしても膜疲
労の解決にはならないという発表もある。
【０００６】又、ペロブスカイト型の強誘電体（ＰＺＴ
等）は変位分極を起こすために、Ｐｔ，Ｓｉ，ＳｉＯ２
等、変位分極を起こさないものとの界面で歪みが生じ
て、その歪みが原因となってそれらの界面に格子破壊等
が発生して膜疲労に繋がるものと考えられている。
等）は変位分極を起こすために、Ｐｔ，Ｓｉ，ＳｉＯ２
等、変位分極を起こさないものとの界面で歪みが生じ
て、その歪みが原因となってそれらの界面に格子破壊等
が発生して膜疲労に繋がるものと考えられている。
【０００７】本発明は、上記従来の問題点を解決すべ
く、この種強誘電体デバイスにおいて、その界面の歪み
を緩和し膜疲労を減少させることを目的とするものであ
る。
く、この種強誘電体デバイスにおいて、その界面の歪み
を緩和し膜疲労を減少させることを目的とするものであ
る。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明の強誘電体デバイスは、変位分極による自発
分極を持つ強誘電体層を、ソース・ドレイン間に位置す
る半導体基板または半導体薄膜の上に積層し、さらにそ
の上に導電体を積層するＭＦＳＦＥＴ構造の強誘電体デ
バイスにおいて、ぺロブスカイト構造をもつ前記強誘電
体層と半導体および前記強誘電体層と導電体のそれぞれ
の間に、前記強誘電体層と同じ方向に変位分極を生じて
常温で残留分極が大略０になるぺロブスカイト構造を持
ち、反転分極による、前記強誘電体層と半導体および前
記強誘電体層と導電体界面での応力を緩和するように形
成された応力緩和用の中間層を介在させてなることを特
徴とする。
め、本発明の強誘電体デバイスは、変位分極による自発
分極を持つ強誘電体層を、ソース・ドレイン間に位置す
る半導体基板または半導体薄膜の上に積層し、さらにそ
の上に導電体を積層するＭＦＳＦＥＴ構造の強誘電体デ
バイスにおいて、ぺロブスカイト構造をもつ前記強誘電
体層と半導体および前記強誘電体層と導電体のそれぞれ
の間に、前記強誘電体層と同じ方向に変位分極を生じて
常温で残留分極が大略０になるぺロブスカイト構造を持
ち、反転分極による、前記強誘電体層と半導体および前
記強誘電体層と導電体界面での応力を緩和するように形
成された応力緩和用の中間層を介在させてなることを特
徴とする。
【０００９】上記中間層の材質として好ましい条件は、
電界により変位分極を発生するものであり、かつ常誘電
体・反強誘電体のように変位による自発分極が０又はそ
れに近いものであり、さらに弾性が弱く、又、強誘電体
と分子構造が類似するペロブスカイト構造をもつもので
あり、さらに、誘電率が高いものが必要である。
電界により変位分極を発生するものであり、かつ常誘電
体・反強誘電体のように変位による自発分極が０又はそ
れに近いものであり、さらに弾性が弱く、又、強誘電体
と分子構造が類似するペロブスカイト構造をもつもので
あり、さらに、誘電率が高いものが必要である。
【００１０】例えば、強誘電体層にＰＺＴ（ＰｂＺｒｘ
Ｔｉ１−ｘＯ３）を用いたときに上記の条件にあてはま
るものとしては、ＳｒＴｉＯ３（常誘電性）や反強誘電
体であるＰｂＺｒＯ３のようにペロブスカイト構造やそ
れに類似の構造を有するもので、常誘電体，反強誘電体
のような残留分極が０かそれに近いもの（動作温度にお
いて）が挙げられる。
Ｔｉ１−ｘＯ３）を用いたときに上記の条件にあてはま
るものとしては、ＳｒＴｉＯ３（常誘電性）や反強誘電
体であるＰｂＺｒＯ３のようにペロブスカイト構造やそ
れに類似の構造を有するもので、常誘電体，反強誘電体
のような残留分極が０かそれに近いもの（動作温度にお
いて）が挙げられる。
【００１１】本発明の第２では、請求項1に記載の強誘
電体デバイスにおいて、前記中間層は、ＳｒＴｉＯ3で
あることを特徴とする。本発明の第３では、請求項1に
記載の強誘電体デバイスにおいて、前記強誘電体層は、
ＰＺＴであることを特徴とする。
電体デバイスにおいて、前記中間層は、ＳｒＴｉＯ3で
あることを特徴とする。本発明の第３では、請求項1に
記載の強誘電体デバイスにおいて、前記強誘電体層は、
ＰＺＴであることを特徴とする。
【作用】本発明の請求項１によれば、I．前記強誘電体
と半導体および強誘電体と導電体のそれぞれの間に、中
間層として、ペロブスカイト構造の膜であって常温での
残留分極が０すなわち、外部電界を０にしたときに変位
による分極が０となるような膜を用いているため、電界
が０のときは、強誘電体とともに変位分極を起こすこと
がなく、強誘電体と半導体および導電体との界面に大き
なストレスがかかることもなくなる。II．ペロブスカイ
ト構造の膜であり、誘電率を高くでき、中間層自身によ
る電圧降下に起因する強誘電体層への印加電圧の低下は
防止されるため、反転電圧の増大を招くことなく、十分
に膜厚を大きくとることができ、十分な応力緩和を達成
するように、応力吸収力の増大をはかることができる。
すなわち、本願発明では、強誘電体の両側に中間層を配
し、 “半導体−中間層−強誘電体−中間層−導電体”
構造をとるようにしているため、半導体および導電体そ
れぞれとの界面でのストレスを緩和し、歪が発生するの
を防ぐようにしたことを特徴とするものである。したが
って、データ保持時間を長くすることが可能となる。ま
た、繰り返し分極を引き起こす場合にも、電界によって
強誘電体に追随して中間層が変位分極を引き起こすた
め、分極反転に伴う膜疲労のない良好なデバイスを得る
ことが可能となる。という顕著な効果を奏する。また請
求項２にかかる発明は、また、本発明の強誘電体デバイ
スの中間層としてＳｒＴｉＯ3を用いると、ＳｒＴｉＯ3
は比誘電率が２００程度のものであるために、シリコン
酸化膜の約５０倍シリコン窒化膜の約30倍の膜厚であっ
ても同程度のＶＦを得ることができるものであり、又こ
のために微細化による面積の低減にも有利になる。この
ように請求項２、３にかかる発明は、上記請求項１によ
る効果に加え、III．誘電率の高い材料で構成されてい
るため、中間層自身による電圧降下に起因する、強誘電
体層への印加電圧の低下は防止され、反転電圧の上昇を
防止することができ、反転電圧の増大を招くことなく、
膜疲労の少ない強誘電体メモリを提供することが可能と
なる。
と半導体および強誘電体と導電体のそれぞれの間に、中
間層として、ペロブスカイト構造の膜であって常温での
残留分極が０すなわち、外部電界を０にしたときに変位
による分極が０となるような膜を用いているため、電界
が０のときは、強誘電体とともに変位分極を起こすこと
がなく、強誘電体と半導体および導電体との界面に大き
なストレスがかかることもなくなる。II．ペロブスカイ
ト構造の膜であり、誘電率を高くでき、中間層自身によ
る電圧降下に起因する強誘電体層への印加電圧の低下は
防止されるため、反転電圧の増大を招くことなく、十分
に膜厚を大きくとることができ、十分な応力緩和を達成
するように、応力吸収力の増大をはかることができる。
すなわち、本願発明では、強誘電体の両側に中間層を配
し、 “半導体−中間層−強誘電体−中間層−導電体”
構造をとるようにしているため、半導体および導電体そ
れぞれとの界面でのストレスを緩和し、歪が発生するの
を防ぐようにしたことを特徴とするものである。したが
って、データ保持時間を長くすることが可能となる。ま
た、繰り返し分極を引き起こす場合にも、電界によって
強誘電体に追随して中間層が変位分極を引き起こすた
め、分極反転に伴う膜疲労のない良好なデバイスを得る
ことが可能となる。という顕著な効果を奏する。また請
求項２にかかる発明は、また、本発明の強誘電体デバイ
スの中間層としてＳｒＴｉＯ3を用いると、ＳｒＴｉＯ3
は比誘電率が２００程度のものであるために、シリコン
酸化膜の約５０倍シリコン窒化膜の約30倍の膜厚であっ
ても同程度のＶＦを得ることができるものであり、又こ
のために微細化による面積の低減にも有利になる。この
ように請求項２、３にかかる発明は、上記請求項１によ
る効果に加え、III．誘電率の高い材料で構成されてい
るため、中間層自身による電圧降下に起因する、強誘電
体層への印加電圧の低下は防止され、反転電圧の上昇を
防止することができ、反転電圧の増大を招くことなく、
膜疲労の少ない強誘電体メモリを提供することが可能と
なる。
【００１２】
【実施例】以下、本発明にかかる強誘電体デバイスの実
施例を第３図及び第４図を参照して説明する。第３図に
おいて、３は半導体基板、４は不純物注入層、２は半導
体基板３上に設けた強誘電体層、１は該強誘電体層２の
上に設けたゲート電極にして、前記半導体基板３と強誘
電体層２の間、及び該強誘電体層２とゲート電極１の間
に夫々中間層６として、ペロブスカイト構造を持つ常誘
電性のＳｒＴｉＯ３よりなるものを介在させている。な
お、Ｇはゲート、Ｓはソース、Ｄはドレインである。
施例を第３図及び第４図を参照して説明する。第３図に
おいて、３は半導体基板、４は不純物注入層、２は半導
体基板３上に設けた強誘電体層、１は該強誘電体層２の
上に設けたゲート電極にして、前記半導体基板３と強誘
電体層２の間、及び該強誘電体層２とゲート電極１の間
に夫々中間層６として、ペロブスカイト構造を持つ常誘
電性のＳｒＴｉＯ３よりなるものを介在させている。な
お、Ｇはゲート、Ｓはソース、Ｄはドレインである。
【００１３】上記の如き構成で、導電体電極１と強誘電
体層２、又は半導体基板３と強誘電体層２の間に緩和を
目的として形成する中間層に用いる物質の条件として
は、電界によって変位分極を発生し、かつ誘電率が高
く、さらに常温等の動作温度において常誘電性、反強誘
電性、又はそれに近い性質をもち、かつ強誘電体層と構
造が類似し、さらに弾性が強いものが好ましい。このよ
うな条件を備える中間層を介在させることによって、導
電体電極と、強誘電体層又は半導体基板と強誘電体層間
に一種の緩和層を形成することができて、界面に生じる
膜疲労を減少させることができる。
体層２、又は半導体基板３と強誘電体層２の間に緩和を
目的として形成する中間層に用いる物質の条件として
は、電界によって変位分極を発生し、かつ誘電率が高
く、さらに常温等の動作温度において常誘電性、反強誘
電性、又はそれに近い性質をもち、かつ強誘電体層と構
造が類似し、さらに弾性が強いものが好ましい。このよ
うな条件を備える中間層を介在させることによって、導
電体電極と、強誘電体層又は半導体基板と強誘電体層間
に一種の緩和層を形成することができて、界面に生じる
膜疲労を減少させることができる。
【００１４】上記の如き構造の強誘電体デバイスで、分
極による導電体電極，強誘電体層，半導体基板，中間層
の変位をそれぞれ、ＸＭ，ＸＦ，ＸＳ，ＸＢとすると、
歪みはそれぞれの界面で 導電体−緩和層 ｜ＸＭ−ＸＢ｜≒ＸＢ……（ｉ） 緩和層−強誘電体 ｜ＸＢ−ＸＦ｜……………（ｉｉ） 緩和層−半導体 ｜ＸＢ−ＸＳ｜≒ＸＢ……（ｉｉ
ｉ） に相当する歪みが生じる。（ｉｉ）よりＸＢがＸＦに近
い程、強誘電体膜にかかる歪みが緩和されることがわか
る。逆に、（ｉ），（ｉｉｉ）はＸＢが大きい程歪みが
大きくなるが、（ｉ），（ｉｉｉ）では強誘電体層の面
で分極する分極反転に直接関与しない界面である。ＭＦ
Ｓ構造でＦを反転させると、反転させない時より膜疲労
がだんぜん大きくなる事を考え合せると、ＸＢは少々大
きくなっても（ｉ），（ｉｉｉ）の界面では膜疲労に大
きな影響はないと考えられる。
極による導電体電極，強誘電体層，半導体基板，中間層
の変位をそれぞれ、ＸＭ，ＸＦ，ＸＳ，ＸＢとすると、
歪みはそれぞれの界面で 導電体−緩和層 ｜ＸＭ−ＸＢ｜≒ＸＢ……（ｉ） 緩和層−強誘電体 ｜ＸＢ−ＸＦ｜……………（ｉｉ） 緩和層−半導体 ｜ＸＢ−ＸＳ｜≒ＸＢ……（ｉｉ
ｉ） に相当する歪みが生じる。（ｉｉ）よりＸＢがＸＦに近
い程、強誘電体膜にかかる歪みが緩和されることがわか
る。逆に、（ｉ），（ｉｉｉ）はＸＢが大きい程歪みが
大きくなるが、（ｉ），（ｉｉｉ）では強誘電体層の面
で分極する分極反転に直接関与しない界面である。ＭＦ
Ｓ構造でＦを反転させると、反転させない時より膜疲労
がだんぜん大きくなる事を考え合せると、ＸＢは少々大
きくなっても（ｉ），（ｉｉｉ）の界面では膜疲労に大
きな影響はないと考えられる。
【００１５】又、外部電界を０にしたときに変位による
分極が０でないということは中間層も分極反転すること
になり、中間層−導電体電極，中間層−半導体基板間の
界面にＭＦＳ構造と同様な歪みが発生するために効果が
なくなる。さらに、外部電界０においてＸＢ＝０とする
と（ｉ），（ｉｉ），（ｉｉｉ）において（ｉｉ）の界
面にのみＸＦに相当する歪みが残る。この歪みは応力に
よるものであるので、当然膜の弾性に依存している。中
間層の弾性が小さい程強誘電体層の分極変位に対する応
力が小さくなり、分極の保持特性が改善されることにな
る。
分極が０でないということは中間層も分極反転すること
になり、中間層−導電体電極，中間層−半導体基板間の
界面にＭＦＳ構造と同様な歪みが発生するために効果が
なくなる。さらに、外部電界０においてＸＢ＝０とする
と（ｉ），（ｉｉ），（ｉｉｉ）において（ｉｉ）の界
面にのみＸＦに相当する歪みが残る。この歪みは応力に
よるものであるので、当然膜の弾性に依存している。中
間層の弾性が小さい程強誘電体層の分極変位に対する応
力が小さくなり、分極の保持特性が改善されることにな
る。
【００１６】従来のＭＦＳ構造ではＭ，Ｓにダイヤモン
ド構造や閃亜鉛構造、Ｆにペロブスカイト構造を用いる
例が多く、結晶構造が異なるため面配位や格子間距離に
不整合が生じ、強誘電体の結晶性、界面状態等が悪化し
膜疲労の大きな原因になると考えられていた。そこで、
本発明は中間層に強誘電体と同じ又は類似したペロブス
カイト構造を選択することにより上記の問題を改善でき
た。
ド構造や閃亜鉛構造、Ｆにペロブスカイト構造を用いる
例が多く、結晶構造が異なるため面配位や格子間距離に
不整合が生じ、強誘電体の結晶性、界面状態等が悪化し
膜疲労の大きな原因になると考えられていた。そこで、
本発明は中間層に強誘電体と同じ又は類似したペロブス
カイト構造を選択することにより上記の問題を改善でき
た。
【００１７】第３図の様な構造は、第４図の様にコンデ
ンサーを直列に配置したものと等価になる。ＣＢ，ＣＦ
はそれぞれ中間層と強誘電体層の容量である。Ｇに電圧
ＶＧをかけたときＣＢ，ＣＦにかかる電圧を夫々ＶＢ，
ＶＦとし、蓄積電荷量をＱとすると ＶＦ＝ＶＧ−２ＶＢ＝ＶＧ−２Ｑ／ＣＢ＝ＶＧ−２ＱｄＢ／εＢεＯＡＢ … （ｉｖ） εＯ：真空の誘電率 εＢ：中間層の比誘電率 ｄＢ：中間層の電極間離（膜厚） ＡＢ：中間層の（電極）面積 となりεＢが大きくなる程ＶＦは大きくなることがわか
る。強誘電体が分極反転するためにはある程度のＶＦが
必要となり、又、ＶＦが大きい程分極反転速度が速くな
るという利点もある。従来技術におけるシリコン酸化膜
（εｒ≒３．８）、シリコン窒化膜（εｒ≒７）のよう
に誘電率が低いものであれば極薄膜にしてもＶＦはかな
り小さくなってしまうが、本発明の例えばＳｒＴｉＯ３
のように比誘電率が２００程度のものでは、シリコン酸
化膜の約５０倍、シリコン窒化膜の約３０倍の膜厚であ
っても同程度のＶＦを得ることができる。又本発明は、
微細化による面積の低減にも有利である。このことよ
り、中間層と材料としては誘電率の大きい物質が好まし
い。
ンサーを直列に配置したものと等価になる。ＣＢ，ＣＦ
はそれぞれ中間層と強誘電体層の容量である。Ｇに電圧
ＶＧをかけたときＣＢ，ＣＦにかかる電圧を夫々ＶＢ，
ＶＦとし、蓄積電荷量をＱとすると ＶＦ＝ＶＧ−２ＶＢ＝ＶＧ−２Ｑ／ＣＢ＝ＶＧ−２ＱｄＢ／εＢεＯＡＢ … （ｉｖ） εＯ：真空の誘電率 εＢ：中間層の比誘電率 ｄＢ：中間層の電極間離（膜厚） ＡＢ：中間層の（電極）面積 となりεＢが大きくなる程ＶＦは大きくなることがわか
る。強誘電体が分極反転するためにはある程度のＶＦが
必要となり、又、ＶＦが大きい程分極反転速度が速くな
るという利点もある。従来技術におけるシリコン酸化膜
（εｒ≒３．８）、シリコン窒化膜（εｒ≒７）のよう
に誘電率が低いものであれば極薄膜にしてもＶＦはかな
り小さくなってしまうが、本発明の例えばＳｒＴｉＯ３
のように比誘電率が２００程度のものでは、シリコン酸
化膜の約５０倍、シリコン窒化膜の約３０倍の膜厚であ
っても同程度のＶＦを得ることができる。又本発明は、
微細化による面積の低減にも有利である。このことよ
り、中間層と材料としては誘電率の大きい物質が好まし
い。
【００１８】上記の如く、本発明に用いる中間層として
は、例えば、強誘電体層にＰＺＴ（ＰｂＴｉＯ３）を用
いたときに上記の如きの条件にあてはまるものとして
は、先に挙げたＳｒＴｉＯ３（常誘電性）や反強誘電体
であるＰｂＺｒＯ３のようにペロブスカイト構造やそれ
に類似の構造を有するもので、常誘電体，反強誘電体の
ような残留分極が０かそれに近いもの（動作温度におい
て）が挙げられる。
は、例えば、強誘電体層にＰＺＴ（ＰｂＴｉＯ３）を用
いたときに上記の如きの条件にあてはまるものとして
は、先に挙げたＳｒＴｉＯ３（常誘電性）や反強誘電体
であるＰｂＺｒＯ３のようにペロブスカイト構造やそれ
に類似の構造を有するもので、常誘電体，反強誘電体の
ような残留分極が０かそれに近いもの（動作温度におい
て）が挙げられる。
【００１９】
【発明の効果】上記実施例に詳記した如く、本発明は、
変位分極による自発分極を持つ強誘電体を半導体基板又
は半導体薄膜の上に積層し、さらにその上に導電体を積
層する構造において、強誘電体−半導体基板、又は強誘
電体−導電体間に応力緩和を目的とする中間層を介在さ
せた構造を持つ強誘電体デバイスを創作したものであ
り、分極反転にともなう膜疲労を減少させることができ
ることにより、例えばそれを利用するメモリー素子の書
き換え可能回数が増加でき、又、外部電界が０のときの
界面での応力が緩和されるためデータ保持時間が長くな
るような利点を有するものである。
変位分極による自発分極を持つ強誘電体を半導体基板又
は半導体薄膜の上に積層し、さらにその上に導電体を積
層する構造において、強誘電体−半導体基板、又は強誘
電体−導電体間に応力緩和を目的とする中間層を介在さ
せた構造を持つ強誘電体デバイスを創作したものであ
り、分極反転にともなう膜疲労を減少させることができ
ることにより、例えばそれを利用するメモリー素子の書
き換え可能回数が増加でき、又、外部電界が０のときの
界面での応力が緩和されるためデータ保持時間が長くな
るような利点を有するものである。
【図１】 従来用いられている強誘電体デバイスの構造
の一例を示す説明図である。
の一例を示す説明図である。
【図２】 従来用いられている強誘電体デバイスの構造
の今１つの例を示す説明図である。
の今１つの例を示す説明図である。
【図３】 本発明にかかる強誘電体デバイスの一実施例
を示す説明図である。
を示す説明図である。
【図４】 図３に示す強誘電体デバイスの等価回路図で
ある。
ある。
１ ゲート電極 ２ 強誘電体層 ３ 半導体基板 ４ 不純物注入層 ５ シリコン酸化膜 ６ 緩和層 Ｇ ゲート Ｓ ソース Ｄ ドレイン
Claims (3)
- 【請求項１】変位分極による自発分極を持つ強誘電体層
を、ソース・ドレイン間に位置する半導体基板または半
導体薄膜の上に積層し、さらにその上に導電体を積層す
るＭＦＳＦＥＴ構造の強誘電体デバイスにおいて、ぺロ
ブスカイト構造をもつ前記強誘電体層と半導体および前
記強誘電体層と導電体のそれぞれの間に、前記強誘電体
層と同じ方向に変位分極を生じて常温で残留分極が大略
０になるぺロブスカイト構造を持ち、反転分極による、
前記強誘電体層と半導体および前記強誘電体層と導電体
界面での応力を緩和するように形成された応力緩和用の
中間層を介在させてなることを特徴とする強誘電体デバ
イス。 - 【請求項２】前記中間層は、ＳｒＴｉＯ3であることを
特徴とする請求項1に記載の強誘電体デバイス。 - 【請求項３】前記強誘電体層は、ＰＺＴであることを特
徴とする請求項２に記載の強誘電体デバイス。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20587491A JP3246923B2 (ja) | 1991-08-16 | 1991-08-16 | 強誘電体デバイス |
| US07/929,363 US5218512A (en) | 1991-08-16 | 1992-08-14 | Ferroelectric device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20587491A JP3246923B2 (ja) | 1991-08-16 | 1991-08-16 | 強誘電体デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0590599A JPH0590599A (ja) | 1993-04-09 |
| JP3246923B2 true JP3246923B2 (ja) | 2002-01-15 |
Family
ID=16514163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20587491A Expired - Fee Related JP3246923B2 (ja) | 1991-08-16 | 1991-08-16 | 強誘電体デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3246923B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4810052A (en) * | 1986-01-07 | 1989-03-07 | Litton Systems, Inc | Fiber optic bidirectional data bus tap |
| KR100355379B1 (ko) * | 1995-06-07 | 2002-12-16 | 삼성전자 주식회사 | 강유전성메모리소자및그구동방법 |
| JP3887977B2 (ja) * | 1998-11-30 | 2007-02-28 | セイコーエプソン株式会社 | 圧電体薄膜素子、インクジェット式記録ヘッド及びインクジェットプリンタ並びに圧電体薄膜素子の製造方法 |
| JP2002043538A (ja) * | 2000-07-27 | 2002-02-08 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
| JP3627640B2 (ja) | 2000-09-22 | 2005-03-09 | 松下電器産業株式会社 | 半導体メモリ素子 |
| JP4831562B2 (ja) * | 2005-06-23 | 2011-12-07 | 富士通株式会社 | 強誘電体メモリ装置 |
| WO2009128133A1 (ja) * | 2008-04-14 | 2009-10-22 | 富士通株式会社 | 反強誘電体ゲートトランジスタおよびその製造方法、不揮発性メモリ素子 |
| US10702940B2 (en) * | 2018-08-20 | 2020-07-07 | Samsung Electronics Co., Ltd. | Logic switching device and method of manufacturing the same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0249471A (ja) * | 1988-05-27 | 1990-02-19 | Toshiba Corp | 半導体装置とその製造方法 |
| JPH02248089A (ja) * | 1989-03-22 | 1990-10-03 | Toshiba Corp | 電子部品 |
-
1991
- 1991-08-16 JP JP20587491A patent/JP3246923B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0590599A (ja) | 1993-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3264506B2 (ja) | 強誘電体不揮発性記憶装置 | |
| EP0671765B1 (en) | Passivation method for a ferroelectric integrated circuit using hard ceramic materials | |
| US5218512A (en) | Ferroelectric device | |
| EP0540993A1 (en) | Structure and fabrication of high transconductance MOS field effect transistor using a buffer layer/ferroelectric/buffer layer stack as the gate dielectric | |
| WO2001024265A1 (fr) | Memoire non volatile | |
| JPH09205181A (ja) | 半導体装置 | |
| JP3246923B2 (ja) | 強誘電体デバイス | |
| KR20210138997A (ko) | 커패시터, 커패시터 제어 방법, 및 이를 포함하는 트랜지스터 | |
| JP2000068466A (ja) | 半導体記憶装置 | |
| JP3627640B2 (ja) | 半導体メモリ素子 | |
| JP3106255B2 (ja) | 強誘電体デバイス | |
| JP3159561B2 (ja) | 結晶性薄膜用電極 | |
| US7528429B2 (en) | Ferroelectric capacitor and semiconductor device | |
| KR19990084635A (ko) | 강유전체 트랜지스터 메모리 소자 | |
| KR0155866B1 (ko) | 강유전체 메모리 장치 및 그 제조 방법 | |
| US20200152747A1 (en) | Field plate semiconductor device | |
| JP3232661B2 (ja) | 半導体記憶装置 | |
| US7332760B2 (en) | Ferroelectric material for ferroelectric devices | |
| KR100389894B1 (ko) | 씨.비.엔을 이용한 금속-강유전체-반도체 트랜지스터 | |
| JP3105378B2 (ja) | 結晶性薄膜の成形法 | |
| KR19990016997A (ko) | 강유전체 에프이티(ｆｅｔ) | |
| JPH0624222B2 (ja) | 薄膜コンデンサの製造方法 | |
| JP2000243923A (ja) | 強誘電体素子 | |
| JPH0629549A (ja) | 電界効果トランジスタ | |
| JP3168706B2 (ja) | 半導体記憶装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |