JP3246242B2 - ゲートターンオフサイリスタのゲート駆動装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ゲートターンオフサ
イリスタのオン制御を、より小型化し、より確実に行う
ためのゲートターンオフサイリスタのゲート駆動装置に
関するものである。

【０００２】

【従来の技術】従来のゲートターンオフサイリスタの駆
動回路について説明する前にゲートターンオフサイリス
タのオンオフ制御について説明する。図５は、従来のゲ
ートターンオフサイリスタ１とゲートターンオフサイリ
スタ１の駆動装置２（以下単に駆動装置という場合もあ
る）を使用した回路の１例であり、３は、ゲートターン
オフサイリスタ１と逆並列に接続されたフリーホイール
ダイオードである。ダイオード４、コンデンサ５、抵抗
６でスナバ回路が構成され、７は負荷、８は配線に含ま
れる浮遊インダクタンスを示しているものである。

【０００３】図６は、ゲートターンオフサイリスタ１の
大容量のものの内部回路の等価模式図であり、２０ａの
ようなサイリスタモデルが２０ｂ、２０ｃ、…２０ｎの
ように多数並列に接続されていると表すことができる。
また、ゲート端子Ｇから各サイリスタモデルまでは配置
構成上の寸法距離に応じてＺ１、Ｚ２，Ｚ３…Ｚｎのよ
うなパターン配線によるインピーダンスが存在する。ゲ
ートターンオフサイリスタの駆動回路については、例え
ば特開平５−２４４７７７号公報に示されたものがあ
る。図７に上記特開平５−２４４７７７号公報の第１１
図に示されたものを、説明の都合上実際の電子回路に構
成しなおした駆動装置２に相当するゲート駆動電流回路
の接続の一例を示す。

【０００４】同図において、９はハイゲート及びオンゲ
ート電流の直流電源、１０はハイゲート電流検出用のシ
ャント抵抗、１１はハイゲート電流制御ＭＯＳＦＥＴ、
１３はＭＯＳＦＥＴ１１の制御用抵抗、１４はハイゲー
ト電流のオン・オフを制御する信号回路、１５はオンゲ
ート電流検出用のシャント抵抗、１６はオンゲート電流
制御用ＭＯＳＦＥＴ、１８はＭＯＳＦＥＴ１６の制御用
抵抗、１９はオンゲート電流のオン・オフを制御する信
号回路である。

【０００５】図８に負荷７を接続した図５のゲートター
ンオフサイリスタ１のオン時の各部の波形を示す。同図
において、（Ａ）はゲートターンオフサイリスタ１のア
ノード〜カソード間電圧、（Ｂ）はゲートターンオフサ
イリスタ１のアノード電流、（Ｃ）はスナバコンデンサ
５の電流、（Ｄ）はゲートターンオフサイリスタ１のゲ
ート電流、（Ｅ）はゲートターンオフサイリスタ１のゲ
ート電圧である。

【０００６】次に図８のＸ区間、即ちゲートターンオフ
サイリスタ１にハイゲート信号が与えられてから安定す
るまでの区間の動作について説明する。同図に示すｔ１
のタイミングにてゲートターンオフサイリスタ１内部に
見かけ上多数存在するサイリスタを同じタイミングでオ
フ状態から早くオン状態へ移行させるため、同図（Ｄ）
ゲート電流波形に示す大電流パルスのハイゲート電流Ｉ
GMを流し、オン動作となると、続いてスナバコンデンサ
５の放電電流がゲートターンオフサイリスタ１のアノー
ドからカソードへ流れゲートターンオフサイリスタ１は
オン状態で一担安定する。

【０００７】その後、ｔにおいて浮遊インダクタンス８
の影響でスナバコンデンサ５の放電電流の逆方向電流が
図５に点線で示す電流ルートでゲートターンオフサイリ
スタ１のカソードからゲートまたはアノードへ逆流する
ため、オンゲート電流とは逆の作用即ちオフ状態へもど
る作用が働く。よって、ゲートターンオフサイリスタ１
内部に多数存在するサイリスタの一部がオン、一部がオ
フ状態といった不完全なオン状態となりゲートターンオ
フサイリスタ１の能力が低下したり、故障したりする。

【０００８】次に図８のＹ区間の動作について説明す
る。ｔ２におけるアノード電流ＩA が、ゲートターンオ
フサイリスタ１のラッチング電流（オン状態を維持する
のに必要な電流）以下である場合、オン状態を維持する
ためにはオンゲート電流ＩG （図８（Ｄ）に記載）を必
要とする。しかし、必要なＩG を流していても図６のよ
うにゲートターンオフサイリスタ１の内部に多数存在す
る各サイリスタの各ゲートには、ゲート端子Ｇからの距
離により異なった値のインピーダンスＺG が存在するた
め、オンゲート電流ＩG の分流は平等に分配されず、ゲ
ート端子Ｇからの距離が遠いほど少なくなり、なかには
オン状態が保てないサイリスタが生じる。

【０００９】このような状態にあるとき、ｔ３に示すよ
うにたまたま負荷が変動してパルス状のアノード電流が
流れた場合に、このアノード電流はゲートターンオフサ
イリスタ１内部のオン状態にあるサイリスタに集中し、
アノード〜カソード間電圧が上昇してしまう（図８の
（Ｂ））。アノード〜カソード間電圧とアノード電流と
の積がサイリスタの損失となるためアノード〜カソード
間電圧が上昇すると、損失の増加となりゲートターンオ
フサイリスタ１の破損に至る。このためゲートターンオ
フサイリスタ内部に生じるオフ状態のサイリスタの数を
減少させるためオンゲート電流ＩG を必要なレベルより
も大巾に増加させて使用しなければならない。

【００１０】以上述べたようにゲートターンオフサイリ
スタ１をオン状態とし、これを保持するためのゲート電
流は、パルス状のハイゲート電流ＩGMと連続的なオンゲ
ート電流ＩG が必要となる。図７において、ハイゲート
またはオンゲートの信号回路１４、又は１９がオン信号
を出すと、ＭＯＳＦＥＴ１１、１６のゲート〜ソース間
に電圧が印加されオンし、電源９よりシャント抵抗１
０、又は１５を通りゲートターンオフサイリスタ１にゲ
ート電流が流れる。このシャント抵抗１０、１５には、
電圧（Ｖ＝Ｉ×Ｒ）が発生し、この電圧を直流電源９か
ら引いた電圧がＭＯＳＦＥＴ１１、１６のゲート〜ソー
ス間電圧となり、このゲート〜ソース間電圧にて制御さ
れた電流が最終的なハイゲート電流ＩGMとオンゲート電
流ＩG になる。

【００１１】このような動作であるため、それぞれのハ
イゲート電流ＩGMとオンゲート電流ＩG は、シャント抵
抗１０、１５の値によって決められる。そして、その値
は前記したとおり使用しているゲートターンオフサイリ
スタ内の見かけ上複数のサイリスタの内の、最も大電流
を要するものを基準として決定するので、全電流はおの
ずと大きい値となってしまう。更に、オンゲート電流は
パルスでなく連続電流なので平均電力としても大きいも
のとなり、その結果図７に示すように、ハイゲート電流
制御用のＭＯＳＦＥＴ１１とシャント抵抗１０、および
オンゲート電流制御用のＭＯＳＦＥＴ１６とシャント抵
抗１５とは、それぞれ分けて別個に設ける必要があっ
た。なお、以下ゲート電流をゲート電流、または、ゲー
トドライブ電流と呼ぶことがあるが同じ意味である。

【００１２】

【発明が解決しようとする課題】以上のように従来はゲ
ートターンオフサイリスタのオン状態において、破損や
不安定状態をなくすため、オンゲート電流を素子の必要
レベル以上に増加させることを行っている。その結果オ
ンゲート電流値は大きくなり駆動装置の容量も増加しＭ
ＯＳＦＥＴやシャント抵抗をハイゲート、オンゲートそ
れぞれに設ける必要が生じ、大型化するなどの問題点が
あった。

【００１３】ＭＯＳＦＥＴとシャント抵抗は、特に寸法
が大きい回路素子であるが、これを複数組必要とするこ
とも、回路が大型化する原因となっている。

【００１４】この発明は上記のような問題点を解消する
ためになされたもので、ゲートターンオフサイリスタを
安定したオン状態に保つための、駆動装置の小型化に適
したゲート信号の与え方とその回路を提供することを目
的とする。

【００１５】

【課題を解決するための手段】第１の発明によるゲート
ターンオフサイリスタのゲート駆動装置は、ハイゲート
ドライブ電流に続いて、パルス状のゲートドライブ電流
を出力する第１のミドルゲートドライブ電流発生回路を
有するものである。

【００１６】第２の発明によるゲートターンオフサイリ
スタのゲート駆動装置は第１の発明の手段に加えて、ハ
イゲートドライブ電流制御素子が、第１のミドルゲート
ドライブ電流発生手段の電流制御素子を兼ねている。

【００１７】第３の発明によるゲートターンオフサイリ
スタのゲート駆動装置は、タイマー回路と、第２のミド
ルゲートドライブ電流発生手段と、出力電流がゲートタ
ーンオフサイリスタをオン状態に維持するレベルである
オンゲート電流発生回路とを有するものである。

【００１８】第４の発明は第３の発明の手段に加えて、
ハイゲートドライブ電流制御素子が、オンゲート電流制
御と、第２のミドルゲート電流制御とを兼ねているもの
である。

【００１９】第５の発明は第３の発明の手段に加えてタ
イマー回路が、同期手段を有するものである。

【００２０】第６の発明はハイゲートドライブ電流発生
回路と、第１のミドルゲートドライブ電流発生手段と、
第２のミドルゲートドライブ電流発生手段と、出力電流
がゲートターンオフサイリスタをオン状態に維持するレ
ベルであるオンゲート電流発生回路とを有するものであ
る。

【００２１】第７の発明は第６の発明の手段に加えて、
ハイゲート電流制御素子が、オンゲート電流制御と第１
のミドルゲートドライブ電流制御と、第２のミドルゲー
トドライブ電流制御とを兼ねているものである。

【００２２】第８の発明は第７の発明の手段に加えて、
電流制御素子としてドレインがゲートターンオフサイリ
スタのゲートに接続されたＭＯＳＦＥＴと、このＭＯＳ
ＦＥＴのゲートにコレクタが、電源にエミッタが、ＭＯ
ＳＦＥＴのソースにベースが接続されたトランジスタを
含む回路とを有するものである。

【００２３】

【作用】第１、又は第６の発明による第１のミドルゲー
トドライブ電流発生手段は、スナバコンデンサの電流が
逆転して、ゲートターンオフサイリスタがオフしやすく
なるタイミングに合せて、その時だけ、パルス状のゲー
ト信号を与えるのでゲートターンオフサイリスタのオン
状態を確実に維持する作用がある。

【００２４】第３、又は第５及び第６の発明による第２
のミドルゲートドライブ電流発生手段は、負荷の電流が
増加したその時だけ、パルス状のゲート信号を与えるの
でゲートターンオフサイリスタのオン状態を確実に維持
する作用があり、その分だけ、オンゲート電流レベルを
低減させ得る作用がある。

【００２５】第２、又は第４又は第７の発明による、ハ
イゲートドライブ電流の制御素子は、オンゲート電流、
第１、第２のミドルゲートドライブ電流の制御をも兼ね
るのでゲート駆動装置を小型化する。

【００２６】第８の発明によるハイゲートドライブ電流
発生回路の制御素子に用いられるＭＯＳＦＥＴは、ゲー
ト入力信号を用いて電流制御を行うトランジスタを備え
ているので回路が簡単に構成され、ゲート駆動装置を小
型化する。

【００２７】

【実施例】

実施例１．以下、この発明の一実施例について説明す
る。図１のゲートターンオフサイリスタ１のオン時の各
部の波形は、この発明によるミドルゲート電流をゲート
ターンオフサイリスタ１に加えた場合を説明するための
ものである。同図ｔ１のタイミングにて、ハイゲート電
流ＩGMを流し、ゲートターンオフサイリスタ１がオフ状
態からオン状態へ動作すると、スナバコンデンサ５の放
電電流が流れゲートターンオフサイリスタ１はオン状態
で一時的には安定する。

【００２８】しかし、その後ｔにおいてスナバコンデン
サ５の逆方向電流がゲートターンオフサイリスタのカソ
ードからアノード方向へと流れるためゲートターンオフ
サイリスタ１内部にあるサイリスタの一部がオフ状態と
なることは従来例で説明したとおりである。そのため、
この逆方向電流を打ち消すＩM1のような第１のミドルゲ
ートドライブ電流をゲートターンオフサイリスタ１のゲ
ート電流に追加することによりオフ状態となることを防
ぐことができる。即ち、第１のミドルゲートドライブ電
流ＩM1は、スナバコンデンサの電流が逆転するようなタ
イミングで加えられ、かつ、その大きさは、ハイゲート
電流ＩGMほど大きくはない。

【００２９】実施例２．図１のｔ２のタイミングで、ゲ
ートターンオフサイリスタ１のラッチング電流以下のア
ノード電流が流れている状態では、サイリスタのオン状
態を続けさせるためオンゲート電流は必要ではあるが、
アノード電流は小さいためゲートターンオフサイリスタ
１内部に多数存在するオン状態のサイリスタを増加させ
るほど大きなオンゲート電流ＩG は必要ではない。しか
し、前述のとおり負荷が変動して、たまたまｔ３のタイ
ミングに示すようなパルス状のアノード電流が流れた場
合には、ゲートターンオフサイリスタ１内部に多数存在
するオン状態のサイリスタの数を増加させ、アノード・
カソード電圧の上昇を抑制する必要がある。

【００３０】このため、同図（Ｄ）のゲート電流波形に
示すＩM2のような第２のミドルゲートドライブ電流をパ
ルス状のアノード電流にタイミングを合わせて出力する
と、ゲートターンオフサイリスタ１内部に多数存在する
オン状態のサイリスタの数が増加しアノード・カソード
電圧の上昇を抑制できる。実際の使用での（Ｂ）に示す
ようなパルス状のアノード電流は、インバータ回路など
では直列に２個以上接続された他のゲートターンオフサ
イリスタのオフ動作の際に発生するため、ほぼ固定され
た周期にて周期的に発生する。このため、この周期と同
じ周期にてＩM2ゲートドライブ電流を流すと効率が良
い。

【００３１】実施例３．図２に本発明のゲートターンオ
フサイリスタの駆動回路の構成の一例を示す。図２にお
いて２はゲート駆動装置を示す。この構成及び動作につ
いて説明する。図において、２４はハイゲート信号回路
１４からハイゲート信号を受けて前述のスナバコンデン
サ５の逆方向電流が生じるタイミングに合わせた信号、
及び他のゲートターンオフサイリスタ１のオフタイミン
グにほぼ同期した周期的なタイミング信号を発生するタ
イマー回路である。２３は第１のミドルゲート信号ＩM1
を発生する回路で、タイマー回路２４からスナバコンデ
ンサ５が逆電流を生じるタイミングの信号を受けて、第
１のミドルゲート信号ＩM1を発生させる。

【００３２】２５は第２のミドルゲート信号ＩM2を発生
する回路であり、タイマー回路２４から、他のゲートタ
ーンオフサイリスタ１のオフタイミングにほぼ同期した
タイミング信号を周期的に受けとって、第２のミドルゲ
ート信号ＩM2を発生する。

【００３３】抵抗２１、２６は、それぞれ第１のミドル
ゲート信号ＩM1の強さ（大きさ）と第２のミドルゲート
信号ＩM2の強さ（大きさ）とを調整するものである。

【００３４】１６はＭＯＳＦＥＴであり、ゲート信号を
受けてゲートドライブ電流を発生するが、この１コのＭ
ＯＳＦＥＴ１６が、ハイゲート信号、オンゲート信号、
第１のミドルゲート信号ＩM1、第２のＩM2の４つの信号
のゲート電流を発生させるものである。

【００３５】ハイゲート信号回路１４がオン信号を出す
と、ＭＯＳＦＥＴ１６のゲート〜ソース間に電圧が印加
されて、ＭＯＳＦＥＴ１６がオンし、電源９よりシャン
ト抵抗１５を通りゲートターンオフサイリスタ１に電流
が流れる。このシャント抵抗１５には、電圧（Ｖ＝Ｉ×
Ｒ）が発生し、電源９の電圧からこの電圧Ｖを引いた電
圧がＭＯＳＦＥＴ１６のゲート〜ソース間電圧となり、
このゲート〜ソース間電圧にて制御された電流がハイゲ
ートドライブ電流ＩGMとなる。

【００３６】次にオンゲート信号回路１９がオン信号を
出しても、ハイゲートドライブ電流ＩGMと同じ動作モー
ドとなるが、抵抗１８の値が抵抗１３より大きいとオン
ゲートドライブ電流ＩGはハイゲートドライブ電流ＩGM
よりも減少する。そして、オンゲートドライブ電流ＩGM
のレベルは従来（図８のＤ）に比べて、小さくしてあ
る。

【００３７】ハイゲート信号回路１４のオン信号はタイ
マー回路２４に送られ、タイマー回路は、あらかじめ設
定したあるタイミングで第１のミドルゲート信号ＩM1の
オン信号を１つのハイゲートオン信号に対して１回だけ
発生する。このあらかじめ設定してあるタイミングと
は、図４のスナバコンデンサ５の電流が逆転する（ある
いは、逆転よりやや早くてもよい）タイミングである。

【００３８】タイマー回路２４は、更につづけて第２の
ミドルゲート信号ＩM2のオン信号を発生する。第２のミ
ドルゲート信号ＩM2のオン信号は、くり返し周期的に発
生される。

【００３９】上記第１及び第２のミドルゲート信号ＩM
1，ＩM2のオン信号に対しても、ハイゲート信号ＩGMと
同様にＭＯＳＦＥＴ１６によってゲート電流が制御され
る。

【００４０】第１のミドルゲート信号発生回路２３と抵
抗２１は第１のミドルゲート信号発生手段である。第２
のミドルゲート信号発生回路２５と抵抗２６は第２のミ
ドルゲート信号発生手段である。

【００４１】図１（Ｄ）ゲート電流波形に示す第２のミ
ドルゲートドライブ電流ＩM2は、オンゲートドライブ電
流ＩG に一定の電流を足し合わせた電流であるので、上
記に示したようなパルス状のアノード電流が周期的に発
生しない場合でも、ある一定周期に出力することでゲー
トターンオフサイリスタ１内部に存在するオン状態のサ
イリスタの数を増加させる効果はある。このことは、オ
ンゲートドライブ電流ＩG を増加させたと同じ効果であ
るが、図２の回路によればオンゲートドライブ電流ＩG
と第２のミドルゲートドライブ電流ＩM2の電流値設定が
個々に可能なことから、負荷の違いによるアノード電流
変化やゲートターンオフサイリスタの特性違いなどに対
して、適切なゲート電流値を決めれば、より効果的なゲ
ート電流を供給することができ駆動装置の容量を少なく
できる。

【００４２】実施例４．アノード電流の突発的な変動増
加は、実施例１において説明したような、一定の周期の
もののみであるとはかぎらない。即ち電源又は負荷の電
圧変動等に応じて制御位相角を変化する過渡時には、周
期が一時的に変動することはあり得ることである。

【００４３】あるいは、同一周期の２つの変動が、異な
るタイミングで表れる場合もある。上記のような場合に
第２のミドルゲート信号ＩM2を異なるタイミング又は異
なる周期で複数組発生させることは有効である。

【００４４】図３は第３のミドルゲート信号ＩM3を発生
する回路２８と調整抵抗２７を設けたものを示す。この
回路は必要に応じて、更に第４、第５の回路を設けるこ
とも可能である。図３ではタイマー回路２４を各ミドル
ゲート信号回路に対して共用しているが、別々に設け得
ることは当然である。

【００４５】実施例５．各ミドルゲート信号回路の信号
レベルをより確実にゲート電流に反映させるための具体
的なＭＯＳＦＥＴ１６部分の回路の詳細を図４に示す。

【００４６】この動作について説明する。ミドルゲート
信号回路２３がオン信号を出すと、ＭＯＳＦＥＴ１６の
ゲート〜ソース間に電圧が印加されオンし、電源９より
シャント抵抗１５を通りゲートターンオフサイリスタ１
に電流が流れる。このシャント抵抗１５には、電圧（Ｖ
＝Ｉ×Ｒ）が発生し、この電圧がトランジスタ１７のＶ
BEに達するとトランジスタ１７にベース電流が抵抗２２
を通って流れ、抵抗２１によって決るトランジスタ１７
のコレクタ電流が流れ、トランジスタ１７のコレクタ〜
エミッタ間に電圧が発生する。

【００４７】このコレクタ〜エミッタ間電圧から（トラ
ンジスタＶBE＋抵抗２２電圧）（＝シャント抵抗１５の
電圧）を引いた電圧がＭＯＳＦＥＴ１６のゲート〜ソー
ス間電圧となり、このゲート〜ソース間電圧にて制御さ
れた電流がミドルゲート電流ＩM1となる。

【００４８】次にオンゲート信号１９（図４には記載省
略）がオン信号を出しても、ミドルゲート電流ＩM2と同
じ動作モードとなるが、抵抗１８の値が抵抗２１より大
きいとトランジスタ１７のコレクタ電流は減少し、ベー
ス電流も減少する。ベース電流が減少すると抵抗２２の
電圧も減少するためトランジスタ１７のコレクタ〜エミ
ッタ間電圧からトランジスタＶBE＋抵抗２２電圧を引い
た電圧も（ＭＯＳＦＥＴ１６のゲート〜ソース間電圧）
減少し、最終的にはミドルゲート電流ＩM1よりも減少す
る。

【００４９】このように抵抗２１などのような小容量の
抵抗の値の変化で、ゲート電流を制御することができ
る。

【００５０】

【発明の効果】第１の発明によれば、ハイゲート信号が
出た後、スナバ回路のコンデンサに逆電流が生じるタイ
ミングで、第１のミドルゲート信号を発生する第１のミ
ドルゲートドライブ電流発生手段を用いているのでゲー
トターンオフサイリスタのオン状態の維持がより確実と
なる。

【００５１】第３及び第６の発明によれば、第２のミド
ルゲートドライブ電流発生手段と、タイマー回路が、ハ
イゲート電流の発生の後、所定の周期で第２のミドルゲ
ートドライブ電流を発生し、これに応じて、オンゲート
電流のレベルを低くしているのでゲート信号の所要電力
を低減することができる。

【００５２】第２、第４、第７の発明によれば、ハイゲ
ートドライブ電流を制御する制御素子がオンゲート電
流、第１、第２のミドルゲートドライブ電流の制御をも
兼ねているのでゲート駆動装置を小型化する効果があ
る。

【００５３】第５の発明によれば、タイマー回路が、ゲ
ートターンオフサイリスタの周期的な負荷電流の増加に
同期して第２のミドルゲートドライブ電流発生タイミン
グ信号を出力するので、第２のミドルゲートドライブ電
流の時間巾を短くすることができ、その分、ゲート電流
容量を低減しゲート駆動装置を小型化することができ
る。

【００５４】第８の発明によれば、ハイゲートドライブ
電流とオンゲートドライブ電流、第１、第２のミドルゲ
ートドライブ電流を発生する回路を簡単に構成すること
ができ、ゲート駆動装置を小型化することができる。

【図面の簡単な説明】

【図１】 この発明の実施例１によるゲートターンオフ
サイリスタのオン状態の各部動作波形である。

【図２】 図１のゲートターンオフサイリスタの駆動装
置の回路構成図である。

【図３】 この発明の他の実施例によるゲートターンオ
フサイリスタの駆動装置の回路構成図である。

【図４】 図２の駆動装置の詳細回路説明図である。

【図５】 ゲートターンオフサイリスタ使用回路と負荷
との接続説明図である。

【図６】 ゲートターンオフサイリスタの内部模式説明
図である。

【図７】 従来のゲートターンオフサイリスタの駆動回
路図を示す。

【図８】 従来のゲートターンオフサイリスタのオン状
態の各部動作波形である。

【符号の説明】

１ ゲートターンオフサイリスタ ２ 駆動装置 ５ スナバコンデンサ ７ 負荷 ８ 配線インダクタンス ９ 電源 １０ シャント抵抗 １１ ＭＯＳＦ
ＥＴ １３ 抵抗 １４ ハイゲー
ト信号回路 １５ シャント抵抗 １６ ＭＯＳＦ
ＥＴ １８ 抵抗 １９ オンゲー
ト信号回路 ２１ 抵抗 ２３ ミドルゲ
ートＩM1信号回路 ２４ タイマー回路 ２５ ミドルゲ
ートＩM2信号回路 ２６ 抵抗 ２７ 抵抗

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】 コンデンサを含むスナバ回路を有するゲ
   ートターンオフサイリスタのゲート駆動装置であって、 前記ゲートターンオフサイリスタをオフ状態からオン状
   態に移行させるハイゲートドライブ電流を発生するとと
   もに、オン状態に移行したゲートターンオフサイリスタ
   のオン状態を維持するためのオンゲート信号を出力する
   ハイゲートドライブ電流発生回路を有するものにおい
   て、 前記ハイゲートドライブ電流の発生タイミングに続い
   て、前記スナバ回路のコンデンサに逆電流が生じるタイ
   ミングで、前記ハイゲートドライブ電流より低いレベル
   のパルス状ゲートドライブ電流を与える第１のミドルゲ
   ートドライブ電流発生手段を有することを特徴とするゲ
   ートターンオフサイリスタのゲート駆動装置。
2. 【請求項２】 ハイゲートドライブ電流発生回路のハイ
   ゲートドライブ電流制御素子は、第１のミドルゲートド
   ライブ電流発生手段の電流制御素子を兼ねていることを
   特徴とする請求項１記載のゲートターンオフサイリスタ
   のゲート駆動装置。
3. 【請求項３】 ゲートターンオフサイリスタのゲート駆
   動装置であって、 前記ゲートターンオフサイリスタをオフ状態からオン状
   態に移行させるハイゲートドライブ電流を発生するハイ
   ゲートドライブ電流発生回路と、 前記ゲートターンオフサイリスタがオン状態にある間前
   記ゲートターンオフサイリスタにオンゲートドライブ電
   流を連続的に与えるオンゲート電流発生回路とを有する
   ものにおいて、 前記オンゲート電流発生回路はその出力電流が前記ゲー
   トターンオフサイリスタをオン状態に維持するレベルの
   ものであり、 又、前記ハイゲートドライブ電流の発生タイミングを基
   に、ほぼ一定の周期で信号を発生するタイマー回路と、 このタイマー回路の前記発生信号にもとづき、ほぼ一定
   の周期で、前記ゲートターンオフサイリスタにパルス状
   のゲートドライブ電流を与える第２のミドルゲートドラ
   イブ電流発生手段とを有することを特徴とするゲートタ
   ーンオフサイリスタのゲート駆動装置。
4. 【請求項４】 ハイゲートドライブ電流発生回路のハイ
   ゲートドライブ電流制御素子はオンゲート電流発生回路
   のオンゲート電流制御素子と第２のミドルゲートドライ
   ブ電流発生手段の第２のミドルゲートドライブ電流制御
   素子を兼ねていることを特徴とする請求項３記載のゲー
   トターンオフサイリスタのゲート駆動装置。
5. 【請求項５】 タイマー回路は、このタイマー回路が出
   力する第２のミドルゲートドライブ電流の発生タイミン
   グが前記ゲートターンオフサイリスタに直列に接続され
   た他のゲートターンオフサイリスタがオフするタイミン
   グに一致するよう制御する同期手段を有することを特徴
   とする請求項３記載のゲートターンオフサイリスタのゲ
   ート駆動装置。
6. 【請求項６】 コンデンサを含むスナバ回路を有するゲ
   ートターンオフサイリスタのゲート駆動装置であって、 前記ゲートターンオフサイリスタをオフ状態からオン状
   態に移行させるハイゲートドライブ電流を発生するハイ
   ゲートドライブ電流発生回路と、 前記ゲートターンオフサイリスタがオン状態にある間前
   記ゲートターンオフサイリスタにオンゲートドライブ電
   流を連続的に与えるオンゲート電流発生回路とを有する
   ものにおいて、 前記ハイゲートドライブ電流の発生タイミングに続い
   て、前記スナバ回路のコンデンサに逆電流が生じるタイ
   ミングで、前記ハイゲートドライブ電流より低いレベル
   のパルス状ゲートドライブ電流を与える第１のミドルゲ
   ートドライブ電流発生手段と、 前記ハイゲートドライブ電流の発生タイミングを基に、
   ほぼ一定の周期で信号を発生するタイマー回路と、 このタイマー回路の前記発生信号にもとづき、ほぼ一定
   の周期で、前記ゲートターンオフサイリスタにパルス状
   のゲートドライブ電流を与える第２のミドルゲートドラ
   イブ電流発生手段とを有するとともに、 前記オンゲート電流発生回路は、その出力電流が前記ゲ
   ートターンオフサイリスタをオン状態に維持するレベル
   のものであることを特徴とするゲートターンオフサイリ
   スタのゲート駆動装置。
7. 【請求項７】 ハイゲートドライブ電流発生回路のハイ
   ゲートドライブ電流制御素子は、 オンゲート電流発生回路のオンゲート電流制御素子と 第１のミドルゲートドライブ電流発生手段の第１のミド
   ルゲートドライブ電流制御素子と、 第２のミドルゲートドライブ電流発生手段のミドルゲー
   ト電流制御素子とを兼ねていることを特徴とする請求項
   ６記載のゲートターンオフサイリスタのゲート駆動装
   置。
8. 【請求項８】 ハイゲートドライブ電流発生回路のゲー
   ト電流制御素子が電源よりシャント抵抗を経由して１コ
   のＭＯＳＦＥＴのソースに接続される回路と、 このＭＯＳＦＥＴのゲートに接続された複数個の抵抗の
   おのおのを経由してハイゲート信号、オンゲート信号、
   第１のミドルゲート信号、第２のミドルゲート信号が供
   給される回路と、 このＭＯＳＦＥＴのドレインをゲートターンオフサイリ
   スタのゲートに接続する回路と、 前記ＭＯＳＦＥＴのゲートにコレクタが、 前記電源にエミッタが、 前記ＭＯＳＦＥＴのソースにベースが接続されたトラン
   ジスタを含む回路とにより構成されていることを特徴と
   する請求項７に記載のゲートターンオフサイリスタのゲ
   ート駆動装置。