JPH08293849A - 速度整合多重化装置 - Google Patents

Abstract

(57)【要約】 【目的】 構成を簡単にする。送信処理時間を短縮す
る。多重化効率を高める。 【構成】 伝送パスへの多重化データに含めるデータの
チャンネル情報を、所定ビット長ｘ内のビット位置毎に
規定したビット配列情報であって、各チャンネルの低速
速度に関係なく各チャンネルのビット位置を規定したビ
ット配列情報を設定、格納するビット配列設定手段１２
を有する。ビット配列情報のｘ個の内容を伝送路パス速
度で巡回的に取り出し、取り出した内容が第ｉチャンネ
ルを指示していると、第ｉチャンネルのバッファ手段か
らのデータを伝送路パスに送出し、取り出した内容が空
きを指示していると、ダミービットを伝送路パスに送出
する速度整合／多重化手段１３を有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は速度整合多重化装置に関
し、特に、ＩＳＤＮ回線に接続しているターミナルアダ
プタに適用して好適なものである。

【０００２】

【従来の技術】ＩＳＤＮ回線に接続しているターミナル
アダプタにおいては、任意のユーザ速度を最終的にＢチ
ャンネル速度（６４Ｋｂｐｓ）に整合させることが行な
われる。ここで、ユーザ速度によっては、Ｂチャンネル
速度の整数分の１である、８Ｋｂｐｓ、１６Ｋｂｐｓ、
３２Ｋｂｐｓ等の中間速度に一旦速度整合させた後、さ
らに、中間速度をＢチャンネル速度に速度整合させて、
最終的に、ユーザ速度をＢチャンネル速度に速度整合さ
せることが行なわれる。逆方向での速度整合も対称的に
実行される。

【０００３】ＩＴＵ（国際電気通信連合）によるＶ．１
１０勧告では、このような中間速度をＢチャンネル速度
に速度整合させる方法が規定されており、図２に示す通
りである。すなわち、中間速度が８Ｋｂｐｓの場合に
は、図２（Ａ）に示すように、Ｂチャンネル速度に従う
８ビット単位（オクテット）の先頭ビットにその中間速
度のデータＤ１１を挿入し、残り７ビットにダミービッ
トである「１」を挿入し、中間速度が１６Ｋｂｐｓの場
合には、図２（Ｂ）に示すように、Ｂチャンネル速度に
従う８ビット単位の先頭２ビットにその中間速度のデー
タＤ２１、Ｄ２２を挿入し、残り６ビットにダミービッ
トである「１」を挿入し、中間速度が３２Ｋｂｐｓの場
合には、図２（Ｃ）に示すように、Ｂチャンネル速度に
従う８ビット単位の先頭４ビットにその中間速度のデー
タＤ３１〜Ｄ３４を挿入し、残り４ビットにダミービッ
トである「１」を挿入することにより、速度整合させる
ことが規定されている。

【０００４】以上のように、低速のユーザ速度を中間速
度を介して最終的にＢチャンネル速度に整合させた場合
には、ダミービットが多く、ＩＳＤＮ回線を用いた伝送
効率が悪い。そのため、Ｖ．１１０勧告においては、中
間速度からＢチャンネル速度に整合された複数チャンネ
ルを多重化することも規定されている。

【０００５】図３は、かかる規定の説明図である。中間
速度８ＫｂｐｓをＢチャンネル速度に整合させた図２
（Ａ）に示す８ビットデータが入力された場合には、そ
の先頭ビットに位置する有効ビットデータＤ１１は、他
チャンネルデータと衝突しないならば、図３（Ａ）に示
すように、出力多重化データにおけるどのビット位置Ｐ
１１〜Ｐ１８に配置しても良いように規定されている。
また、中間速度１６ＫｂｐｓをＢチャンネル速度に整合
させた図２（Ｂ）に示す８ビットデータが入力された場
合には、その先頭２ビットに位置する有効ビットデータ
Ｄ２１、Ｄ２２は、他チャンネルデータと衝突しないな
らば、図３（Ｂ）に示すように、出力多重化データにお
ける２ビットずつに分割された４個の領域Ｐ２１〜Ｐ２
４のどの２ビット位置に配置しても良いように規定され
ている。さらに、中間速度３２ＫｂｐｓをＢチャンネル
速度に整合させた図２（Ｃ）に示す８ビットデータが入
力された場合には、その先頭４ビットに位置する有効ビ
ットデータＤ３１〜Ｄ３４は、他チャンネルデータと衝
突しないならば、図３（Ｃ）に示すように、出力多重化
データにおける４ビットずつに分割された２個の領域Ｐ
３１、Ｐ３２のいずれの４ビット位置に配置しても良い
ように規定されている。

【０００６】図４は、このような中間速度の速度整合と
多重化とを行なう従来の構成を示しており、入力チャン
ネル数がｎチャンネルの場合を示している。

【０００７】各チャンネルの中間速度データはそれぞれ
対応するバッファ部１−１、…、１−ｎにバッファリン
グされる。各チャンネルの速度整合部（ＲＡ２）２−
１、…、２−ｎはそれぞれ、自チャンネルの中間速度に
応じて定まる図２（Ａ）〜（Ｃ）のいずれかに示した有
効データのビット位置に応じて、対応するバッファ部１
−１、…、１−ｎからデータを出力させると共に、他の
ビット位置においてダミービット（「１」）を出力させ
て、図２（Ａ）〜（Ｃ）のいずれかに従う６４Ｋｂｐｓ
のデータを多重化回路３に出力する。多重化制御部４に
は、各チャンネルのデータをどのように多重化するかの
図３に示す規定を満足する情報が設定されており、多重
化制御部４は、この情報によって多重化回路３を制御し
て、複数チャンネルのデータが多重化されたＢチャンネ
ルのデータを多重化回路３からＩＳＤＮ回線に出力させ
る。

【０００８】

【発明が解決しようとする課題】しかしながら、従来に
おいては、速度整合部２−１〜２−ｎが図２に示すよう
な固定的な速度整合を行なっているため、多重化回路３
に入力される各チャンネルのデータには先頭側に有効な
データが挿入されているため、多重化のためには、多重
化回路３内にもバッファ３ａを設けなければならず、同
種の機能を担うバッファが重複して構成に無駄があると
いうことができ、また、そのため、データ送信のための
処理時間も長期化していた。

【０００９】また、従来回路においては、各中間速度の
総和がＢチャンネル速度より小さくても多重化できない
場合があるという課題も有する。例えば、第１〜第３チ
ャンネルが共に１６Ｋｂｐｓの中間速度であって、第１
チャンネルの有効な２ビットを出力多重化データの第１
及び第２ビットに挿入し、第２チャンネルの有効な２ビ
ットを出力多重化データの第３及び第４ビットに挿入
し、第３チャンネルの有効な２ビットを出力多重化デー
タの第５及び第６ビットに挿入していた状況において、
第２チャンネルの通信が一旦終了したとする。その後、
第４チャンネルが中間速度３２Ｋｂｐｓのデータを出力
しようとしても、出力多重化データの空きビット位置が
第３、第４、第７及び第８ビットであるため、図３
（Ｃ）に示す規定に違反し、中間速度３２Ｋｂｐｓに係
る有効な４ビットを、空きビットが４ビットあっても多
重化データに含めることができない。

【００１０】なお、Ｖ．１１０勧告には、可変フォーマ
ット多重化も規定されており、この場合には、上述した
後者の課題は生じないが、前者の課題は存在する。

【００１１】

【課題を解決するための手段】かかる課題を解決するた
め、本発明においては、伝送パス速度の整数分の１であ
る低速速度を有するその低速速度が同一又は異なる複数
チャンネルのデータを、伝送パス速度に整合させると共
に多重化して伝送パスに送出する速度整合多重化装置に
おいて、以下の手段を有している。

【００１２】すなわち、(1) 低速速度データをバッファ
リングする各チャンネル毎のバッファ手段と、(2) 伝送
パスへの多重化データに含めるデータのチャンネル情報
を、所定ビット長Ｘ内のビット位置毎に規定したビット
配列情報であって、各チャンネルの低速速度に関係なく
各チャンネルのビット位置を規定したビット配列情報を
設定、格納するビット配列設定手段と、(3) ビット配列
情報のＸ個の内容を伝送路パス速度で巡回的に取り出
し、取り出した内容が第ｉチャンネルを指示している
と、第ｉチャンネルのバッファ手段からのデータを伝送
路パスに送出し、取り出した内容が空きを指示している
と、ダミービットを伝送路パスに送出する速度整合／多
重化手段とを有している。

【００１３】

【作用】本発明においては、ビット配列設定手段は、伝
送パスへの多重化データに含めるデータのチャンネル情
報を、所定ビット長Ｘ内のビット位置毎に規定したビッ
ト配列情報であって、各チャンネルの低速速度に関係な
く各チャンネルのビット位置を規定したビット配列情報
を予め設定して格納している。そして、速度整合／多重
化手段は、ビット配列情報のＸ個の内容を伝送路パス速
度で巡回的に取り出し、取り出した内容が第ｉチャンネ
ルを指示していると、第ｉチャンネルのバッファ手段か
らのデータを伝送路パスに送出し、取り出した内容が空
きを指示していると、ダミービットを伝送路パスに送出
する。

【００１４】

【実施例】以下、本発明による速度整合多重化装置を、
ＩＳＤＮ回線に接続されているターミナルアダプタに適
用した第１実施例を図面を参照しながら詳述する。ここ
で、図１がこの第１実施例の全体構成を示すものであ
る。

【００１５】図１において、この速度整合多重化装置
は、バッファ部１１−１〜１１−ｎ、ビット配列設定部
１２及び速度整合／多重化部１３から構成されている。

【００１６】各バッファ部１１−１、…、１１−ｎは、
ユーザ速度を中間速度（８Ｋｂｐｓ、１６Ｋｂｐｓ又は
３２Ｋｂｐｓ）に整合させる図示しない対応する速度変
換部から与えられた中間速度データをバッファリングす
るものである。

【００１７】ビット配列設定部１２は、ビット配列格納
部２０及びビット配列決定部２１からなるものであり、
出力する多重化データにおけるオクテット単位の各ビッ
トにどのチャンネルの有効データを配列するかのビット
配列情報を決定し、格納するものである。

【００１８】図５は、ビット配列の一例を示したもので
あり、この例は、多重化データの第１ビットに第４チャ
ンネルの有効データを配置し、第２及び第３ビットに第
１チャンネルの有効データを配置し、第４〜第７ビット
に第３チャンネルの有効データを配置し、第８ビットに
第５チャンネルの有効データを配置するように決定され
た例である。

【００１９】このようなビット配列情報の決定機能を担
うビット配列決定部２１は、例えば、ソフトウェアによ
って構成されている。

【００２０】ビット配列決定部２１は、図示しないある
データ端末からユーザ速度（従って、中間速度も一義に
定まる）を伴う送信要求があると、図６に示す処理ルー
チンを開始し、まず、そのユーザ速度（従って、中間速
度）において、多重化データに割り当てが求められるビ
ット数ｘを認識する（ステップ１００）。図２について
説明したように、中間速度が８Ｋｂｐｓであれば１ビッ
トであり、１６Ｋｂｐｓであれば２ビットであり、３２
Ｋｂｐｓであれば４ビットである。次に、多重化データ
において割り当てられていない空きビット数と、認識し
たビット数ｘとを比較して割り当てが可能か否かを判定
する（ステップ１０１）。割り当て不可能であれば、デ
ータ端末に送信不可を返信して処理を終了する（ステッ
プ１０２）。割り当て可能であれば、例えば先頭側の空
きビット位置から必要ビット数ｘ分だけそのチャンネル
を割り当てることに決定し（ステップ１０３）、決定し
たビット位置とチャンネルの組み合わせをＩＳＤＮ回線
のＤチャンネルを用いて対向するターミナルアダプタに
通知すると共に、ビット配列格納部２０の格納内容をそ
の決定内容に応じて更新させて一連の処理を終了する
（ステップ１０４）。

【００２１】なお、従来においては、空きビット数と必
要ビット数との比較だけで割り当てが可能かを決定でき
ず、空きビットの位置をも問題となる。そのため、この
実施例の処理の方が簡単になっており、ビット配列決定
部２１を、仮にハードウェアで構成した場合でもその構
成は従来より簡単のなる。

【００２２】フローチャートの図示は省略するが、ビッ
ト配列決定部２１は、あるチャンネルの通信が終了した
場合には、ビット配列格納部２０に格納されているビッ
ト配列におけるそのチャンネルの割り当てビット位置を
空きビットに更新させる。

【００２３】このようにしてビット配列格納部２０に
は、その時点の通信状況に応じたビット配列の情報が格
納されている。

【００２４】速度整合／多重化部１３は、ビット配列格
納部２０に格納されているこのようなビット配列情報に
基いて、通信に供しているチャンネルの中間速度をＢチ
ャンネル速度に整合させると共に、複数チャンネルのデ
ータを多重化するものであり、速度整合処理と多重化処
理とを融合した形で実行するものである。速度整合／多
重化部１３は、速度整合／多重制御部３０と、「１」発
生部３１と、出力選択部３２とから構成されている。

【００２５】速度整合／多重制御部３０には、ＩＳＤＮ
回線からの図示しない送信クロック信号や、オクテット
の先頭を規定するタイミング信号が与えられ、内蔵する
８ビットカウンタを６４Ｋｂｐｓでカウントアップさせ
る。速度整合／多重制御部３０は、このカウント値が規
定するビット位置のチャンネル情報を、ビット配列格納
部２０を取り出す。

【００２６】取り出したチャンネル情報が第ｉチャンネ
ル（ｉは１〜ｎ）を示していると、速度整合／多重制御
部３０は、バッファ部１１−ｉからデータを出力させる
と共に、出力選択部３２をそのチャンネルデータを選択
するように制御する。取り出したチャンネル情報が空き
ビットを示していると、速度整合／多重制御部３０は、
「１」発生部３１からデータを出力させると共に、出力
選択部３２をそのダミービットを選択するように制御す
る。

【００２７】従って、上記第１実施例によれば、中間速
度をＢチャンネル速度に整合させる構成と多重化構成と
を融合させたので、言い換えると、速度整合構成と多重
化構成との２段構成ではないので、全体構成を従来より
簡単なものとできる。また、バッファリング構成を従来
より少なくできて、データ送信のための処理遅延を短縮
することができる。

【００２８】さらに、上記第１実施例によれば、多重化
データに有効データを挿入する位置は中間速度によって
いないので、言い換えると、必要ビット数の空きビット
が多重化データのビット配列にあればそのチャンネルを
割り当てられるので、多重化しようとするチャンネルの
中間速度の総和が６４Ｋｂｐｓ以下であれば常に割り当
てを行なうことができ、効率的にデータ伝送を行なうこ
とができる。

【００２９】図７は、本発明の第２実施例を示すもので
あり、図１との同一、対応部分には同一、対応符号を付
して示している。

【００３０】この第２実施例においては、各チャンネル
の速度整合部１４−１〜１４−ｎと、多重化部１３Ａと
が別個に設けられている。

【００３１】各チャンネルの速度整合部１４−１、…、
１４−ｎは、Ｖ．１１０勧告とは異なり、出力する速度
整合データにおける有効データのビット位置を任意にで
きるものになっている。各チャンネルの速度整合部１４
−１、…、１４−ｎは、ビット配列設定部１２Ａ内の有
効データ出力制御部２２によって、対応するバッファ部
１１−１、…、１１−ｎからの読出しタイミングが指示
されるようになっている。有効データ出力制御部２２
は、ビット配列格納部２０に格納されているビット配列
情報に基いて、各チャンネルの速度整合部１４−１、
…、１４−ｎに、出力する速度整合データの８ビット単
位における有効データを挿入するビット位置を通知す
る。各チャンネルの速度整合部１４−１、…、１４−ｎ
は、その通知に基いて、有効データを出力するタイミン
グでは対応するバッファ部１１−１、…、１１−ｎをア
クセスして有効データを出力し、他のビット位置ではダ
ミービットを出力する。

【００３２】従って、各速度整合データにおいて、８ビ
ットの先頭側に有効データが挿入されているとは限ら
ず、また、あるビット位置のタイミングでは１個のチャ
ンネルの速度整合データにのみ有効データが挿入されて
いるか、又は、全ての速度整合データにダミービットが
挿入されている。

【００３３】各速度整合部１４−１、…、１４−ｎから
の速度整合データは、多重化部１３Ａの出力選択部３２
に与えられる。

【００３４】多重制御部３０Ａは、内蔵する８ビットカ
ウンタのカウント値が規定するビット位置のチャンネル
情報を、ビット配列格納部２０から取り出す。そして、
取り出したチャンネル情報が第ｉチャンネル（ｉは１〜
ｎ）を示していると、多重制御部３０Ａは、速度整合部
１４−ｉからのデータを出力選択部３２に選択させ、取
り出したチャンネル情報が空きビットを示していると、
「１」発生部３１からのダミービットを出力選択部３２
に選択させる。

【００３５】上記第２実施例によれば、速度整合部と多
重化部とが別個に設けられているので第１実施例より構
成が複雑になり、データ送信のための処理時間も長くな
るが、多重化部１３Ａの構成が従来より簡単になり、そ
の結果、従来に比較すると、全体構成が簡単にできると
共に、データ送信のための処理時間も短くすることがで
きる。また、第２実施例によっても、多重化しようとす
るチャンネルの中間速度の総和が６４Ｋｂｐｓ以下であ
れば割り当てを行なうことができ、効率的にデータ伝送
を行なうことができる。

【００３６】図８は、図１又は図７に示した速度整合多
重化装置に対応する多重分離速度整合装置の構成を、参
考のために示したものである。

【００３７】送信側からのＩＳＤＮ回線のＤチャンネル
を介して送信されてきたビット配列情報は、分離用ビッ
ト配列設定部４２内のビット配列受信部５１が受信して
ビット配列格納部５０に格納させる。

【００３８】速度整合／多重分離部４３内の速度整合／
多重分離制御部６０は、内蔵する８ビットカウンタのカ
ウント値が規定するビット位置のチャンネル情報を、ビ
ット配列格納部５０から取り出す。そして、速度整合／
多重分離制御部６０は、取り出したチャンネル情報が第
ｉチャンネル（ｉは１〜ｎ）を示していると、出力選択
部６２をバッファ部４１−ｉに選択接続させてＩＳＤＮ
回線からのそのタイミングでのＢチャンネルデータをバ
ッファ部４１−ｉに与えて格納させ、また、取り出した
チャンネル情報が空きビットを示していると、出力選択
部６２を廃棄処理部６１に選択接続させてＩＳＤＮ回線
からのそのタイミングでのＢチャンネルデータ（ダミー
ビット）を廃棄処理部６１に与えさせて廃棄させる。

【００３９】そして、各バッファ部４１−１、…、４１
−ｎから所定の中間速度でデータが読み出されて速度整
合が完了する。

【００４０】従来の多重分離側の構成と比較した場合、
最も大きな相違点は、送信側から与えられるビット配列
情報がＶ．１１０勧告に従っているもの（図３参照）か
否かの点である。

【００４１】なお、上記実施例においては、回線がＩＳ
ＤＮ回線であるものを示したが、デジタル専用回線であ
っても良い。従って、最終的なデータ速度や中間速度
は、上記実施例のものに限定されない。

【００４２】また、上記実施例においては、ユーザデー
タを中間速度データに変換したものが多重化に供される
ものを示したが、データ端末から中間速度のユーザデー
タが与えられる場合にはそのまま多重化に供するように
しても良い。ユーザデータの全てがターミナルアダプタ
で中間速度に変換することが不要なものであっても良
い。

【００４３】

【発明の効果】以上のように、本発明によれば、伝送パ
スへの多重化データに含めるデータのチャンネル情報
を、所定ビット長ｘ内のビット位置毎に規定したビット
配列情報であって、各チャンネルの低速速度に関係なく
各チャンネルのビット位置を規定したビット配列情報を
設定、格納するビット配列設定手段と、ビット配列情報
のｘ個の内容を伝送路パス速度で巡回的に取り出し、取
り出した内容が第ｉチャンネルを指示していると、第ｉ
チャンネルのバッファ手段からのデータを伝送路パスに
送出し、取り出した内容が空きを指示していると、ダミ
ービットを伝送路パスに送出する速度整合／多重化手段
とを有して、速度整合及び多重化を行なうようにしたの
で、従来に比較して構成を簡単にでき、データ送信のた
めの処理時間を短縮でき、しかも、多重化効率を高める
ことができる。

【図面の簡単な説明】

【図１】第１実施例の構成を示すブロック図である。

【図２】Ｖ．１１０勧告による中間速度のＢチャンネル
速度への整合説明図である。

【図３】Ｖ．１１０勧告による多重化のビット配列決定
方法の説明図である。

【図４】従来の構成を示すブロック図である。

【図５】第１実施例のビット配列情報の一例を示す説明
図である。

【図６】第１実施例のビット配列情報の決定方法例を示
すフローチャートである。

【図７】第２実施例の構成を示すブロック図である。

【図８】第１及び第２実施例に対応した多重分離側構成
例を示すブロック図である。

【符号の説明】

１１−１〜１１−ｎ…バッファ部、１２、１２Ａ…ビッ
ト配列設定部、１３…速度整合／多重化部、１３Ａ…多
重化部、１４−１〜１４−ｎ…速度整合部、２０…ビッ
ト配列格納部、２１…ビット配列決定部、２２…有効デ
ータ出力制御部、３０…速度整合／多重制御部、３０Ａ
…多重制御部、３１…「１」発生部、３２…出力選択
部。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 伝送パス速度の整数分の１である低速速
   度を有するその低速速度が同一又は異なる複数チャンネ
   ルのデータを、伝送パス速度に整合させると共に多重化
   して伝送パスに送出する速度整合多重化装置において、 低速速度データをバッファリングする各チャンネル毎の
   バッファ手段と、 伝送パスへの多重化データに含めるデータのチャンネル
   情報を、所定ビット長Ｘ内のビット位置毎に規定したビ
   ット配列情報であって、各チャンネルの低速速度に関係
   なく各チャンネルのビット位置を規定したビット配列情
   報を設定、格納するビット配列設定手段と、 ビット配列情報のＸ個の内容を伝送路パス速度で巡回的
   に取り出し、取り出した内容が第ｉチャンネルを指示し
   ていると、第ｉチャンネルの上記バッファ手段からのデ
   ータを伝送路パスに送出し、取り出した内容が空きを指
   示していると、ダミービットを伝送路パスに送出する速
   度整合／多重化手段とを有することを特徴とする速度整
   合多重化装置。
2. 【請求項２】 上記速度整合／多重化手段が、 対応する上記バッファ手段から読出したデータとダミー
   ビットとを混在させて低速速度データを伝送パス速度に
   整合させると共に、上記バッファ手段から読出したデー
   タの混在位置をビット配列情報におけるそのチャンネル
   の割当位置にする、各チャンネル毎の速度整合部と、 ビット配列情報に基いて、出力タイミングにおいて有効
   データが挿入されているチャンネルの上記速度整合部か
   らの速度整合データを選択して伝送パスに送出させる多
   重化部とでなることを特徴とする請求項１に記載の速度
   整合多重化装置。
3. 【請求項３】 上記伝送パスがＩＳＤＮ回線のＢチャン
   ネルであり、低速速度が８Ｋｂｐｓ、１６Ｋｂｐｓ又は
   ３２Ｋｂｐｓであることを特徴とする請求項１又は２に
   記載の速度整合多重化装置。