JP3243926B2 - ディレイ・ロック初期捕捉方法及びディレイ・ロック・ループ回路 - Google Patents
ディレイ・ロック初期捕捉方法及びディレイ・ロック・ループ回路Info
- Publication number
- JP3243926B2 JP3243926B2 JP7567494A JP7567494A JP3243926B2 JP 3243926 B2 JP3243926 B2 JP 3243926B2 JP 7567494 A JP7567494 A JP 7567494A JP 7567494 A JP7567494 A JP 7567494A JP 3243926 B2 JP3243926 B2 JP 3243926B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- delay
- attenuation
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、直接拡散スペクトラム
拡散通信方式の受信装置における、ディレイ・ロック初
期捕捉方法及び拡散信号のクロックを再生するディレイ
・ロック・ループ回路に係り、特に、誤同期を防止する
ことが可能なディレイ・ロック初期捕捉方法及びディレ
イ・ロック・ループ回路に関する。
拡散通信方式の受信装置における、ディレイ・ロック初
期捕捉方法及び拡散信号のクロックを再生するディレイ
・ロック・ループ回路に係り、特に、誤同期を防止する
ことが可能なディレイ・ロック初期捕捉方法及びディレ
イ・ロック・ループ回路に関する。
【０００２】無線通信では、搬送波をベースバンド信号
で変調して送信するが、搬送波対雑音比が著しく低い通
信路で通信をする場合や、他の通信との干渉を防ぐ目的
がある場合や、秘匿を目的とする場合には、図１１
（イ）に示すように周期ｔb のベースバンド信号に対し
て、数百分の１から数千分の１の周期となる周期ｔc の
拡散符号（周期ｔC の擬似ランダム信号）を掛け合わせ
て、図１１（ロ）に示すように帯域を広げて、単位周波
数当たりの電力密度を低く抑える直接拡散スペクトラム
拡散通信方式が採用される。
で変調して送信するが、搬送波対雑音比が著しく低い通
信路で通信をする場合や、他の通信との干渉を防ぐ目的
がある場合や、秘匿を目的とする場合には、図１１
（イ）に示すように周期ｔb のベースバンド信号に対し
て、数百分の１から数千分の１の周期となる周期ｔc の
拡散符号（周期ｔC の擬似ランダム信号）を掛け合わせ
て、図１１（ロ）に示すように帯域を広げて、単位周波
数当たりの電力密度を低く抑える直接拡散スペクトラム
拡散通信方式が採用される。
【０００３】スペクトラム拡散通信方式においては、受
信側で拡散されている信号からベースバンド信号を再生
するために、送信側で用いた拡散符号と同一パターンの
符号を受信信号に掛け合わせる逆拡散を行なう。従っ
て、逆拡散を行なう符号の位相、即ち、逆拡散のための
ベースバンドクロックの位相は送信側のベースバンド信
号の位相と一致していなければならない。この、送信側
のベースバンド信号の位相に同期したベースバンドクロ
ックを再生するのがディレイ・ロック・ループ回路であ
る。従って、ディレイ・ロック・ループ回路は直接拡散
スペクトラム拡散通信方式の受信装置において重要な役
割を持っている。
信側で拡散されている信号からベースバンド信号を再生
するために、送信側で用いた拡散符号と同一パターンの
符号を受信信号に掛け合わせる逆拡散を行なう。従っ
て、逆拡散を行なう符号の位相、即ち、逆拡散のための
ベースバンドクロックの位相は送信側のベースバンド信
号の位相と一致していなければならない。この、送信側
のベースバンド信号の位相に同期したベースバンドクロ
ックを再生するのがディレイ・ロック・ループ回路であ
る。従って、ディレイ・ロック・ループ回路は直接拡散
スペクトラム拡散通信方式の受信装置において重要な役
割を持っている。
【０００４】
【従来の技術】図８は、従来のディレイ・ロック・ルー
プ回路を示す図である。図８において、１０は受信回
路、１１は第一の相関器、１１ａは第二の相関器、１３
は減算回路、１４は発振器制御回路、１５は発振器、１
６ａは位相監視回路、１８は符号発生回路、１９は遅延
符号発生回路である。
プ回路を示す図である。図８において、１０は受信回
路、１１は第一の相関器、１１ａは第二の相関器、１３
は減算回路、１４は発振器制御回路、１５は発振器、１
６ａは位相監視回路、１８は符号発生回路、１９は遅延
符号発生回路である。
【０００５】受信信号は受信回路で検波され、拡散を受
けたベースバンド信号に変換される。以降の処理をデジ
タルで行なう場合には、受信回路で該拡散を受けたベー
スバンド信号をアナログ・デジタル変換して出力する。
受信回路の出力は、第一、第二の相関器に導かれ、拡散
符号との相関をとられる。この時、第二の相関器に供給
される拡散符号は、第一の相関器に供給される拡散符号
に対して所定の遅延を与えられている。相関をデジタル
処理で求める場合、相関器にはマッチドフィルタを用い
るのが通常である。
けたベースバンド信号に変換される。以降の処理をデジ
タルで行なう場合には、受信回路で該拡散を受けたベー
スバンド信号をアナログ・デジタル変換して出力する。
受信回路の出力は、第一、第二の相関器に導かれ、拡散
符号との相関をとられる。この時、第二の相関器に供給
される拡散符号は、第一の相関器に供給される拡散符号
に対して所定の遅延を与えられている。相関をデジタル
処理で求める場合、相関器にはマッチドフィルタを用い
るのが通常である。
【０００６】相関器の出力は、拡散符号と拡散を受けた
ベースバンド信号の位相が一致する時に最高値となるの
で、図９（イ）に示す如く、拡散符号の長さに等しい周
期でピーク値を持つ。尚、図９における縦の破線の周期
は拡散符号のピッチに等しく、チップ周期と呼ばれ、
又、チップ周期の逆数はチップ周波数と呼ばれる。
ベースバンド信号の位相が一致する時に最高値となるの
で、図９（イ）に示す如く、拡散符号の長さに等しい周
期でピーク値を持つ。尚、図９における縦の破線の周期
は拡散符号のピッチに等しく、チップ周期と呼ばれ、
又、チップ周期の逆数はチップ周波数と呼ばれる。
【０００７】第二の相関器に供給される拡散符号を、第
一の相関器に供給される拡散符号より２チップ周期遅ら
せれば、相関値は２チップ周波数遅れた位相でピーク値
となる。後で減算することを考慮して、第二の相関器の
出力の符号を変えて図示したのが図９（ロ）である。図
９（イ）と図９（ロ）を加算（即ち、二つの相関値を減
算）すると、図９（ハ）に示す波形が得られる。図９
（ハ）において、正負のピークを持つ単独の波形をＳ−
曲線と呼ぶ。
一の相関器に供給される拡散符号より２チップ周期遅ら
せれば、相関値は２チップ周波数遅れた位相でピーク値
となる。後で減算することを考慮して、第二の相関器の
出力の符号を変えて図示したのが図９（ロ）である。図
９（イ）と図９（ロ）を加算（即ち、二つの相関値を減
算）すると、図９（ハ）に示す波形が得られる。図９
（ハ）において、正負のピークを持つ単独の波形をＳ−
曲線と呼ぶ。
【０００８】Ｓ−曲線の周期は、当然拡散符号の長さ、
即ち、送信側ベースバンドクロックの周期に同期してい
るので、図９（ハ）の波形を利用してディレイ・ロック
・ループ回路において位相弁別を行なう。即ち、図９
（ハ）の波形をサンプルホールドして得た電圧で発振器
の周波数を制御して、該発振器の出力を第一、第二の相
関器と符号発生回路、遅延符号発生回路に供給すること
で帰還をかけ、最終的にはＳ曲線の中心をサンプルホー
ルドするように制御して、送信側のベースバンドクロッ
クに同期したベースバンドクロックを得る。
即ち、送信側ベースバンドクロックの周期に同期してい
るので、図９（ハ）の波形を利用してディレイ・ロック
・ループ回路において位相弁別を行なう。即ち、図９
（ハ）の波形をサンプルホールドして得た電圧で発振器
の周波数を制御して、該発振器の出力を第一、第二の相
関器と符号発生回路、遅延符号発生回路に供給すること
で帰還をかけ、最終的にはＳ曲線の中心をサンプルホー
ルドするように制御して、送信側のベースバンドクロッ
クに同期したベースバンドクロックを得る。
【０００９】しかし、実際の直接拡散スペクトラム拡散
通信においては、所定の周波数帯を単一の通信が占有し
ているのではなく、拡散符号として互いに直交関係にあ
る拡散符号を用いて、多重通信が行われる。このため、
相関器で相関をとると、拡散符号の周期の間に複数のＳ
−曲線が現れる。この様子を模式的に表現したのが図１
０の現実に得られる減算回路の出力（模式図）である。
図１０では、簡略にそれを表現するために、当該通信の
Ｓ−曲線Ｓ1 のほかに、他で行っている通信のＳ−曲線
Ｓ2 が一つ現れる例を示している。
通信においては、所定の周波数帯を単一の通信が占有し
ているのではなく、拡散符号として互いに直交関係にあ
る拡散符号を用いて、多重通信が行われる。このため、
相関器で相関をとると、拡散符号の周期の間に複数のＳ
−曲線が現れる。この様子を模式的に表現したのが図１
０の現実に得られる減算回路の出力（模式図）である。
図１０では、簡略にそれを表現するために、当該通信の
Ｓ−曲線Ｓ1 のほかに、他で行っている通信のＳ−曲線
Ｓ2 が一つ現れる例を示している。
【００１０】ディレイ・ロック・ループ回路は複数のＳ
−曲線の中から、最初に捕捉したＳ−曲線に同期するた
め、必ずしも当該通信の送信側のベースバンドクロック
に同期するとは限らないという問題が生ずる。
−曲線の中から、最初に捕捉したＳ−曲線に同期するた
め、必ずしも当該通信の送信側のベースバンドクロック
に同期するとは限らないという問題が生ずる。
【００１１】
【発明が解決しようとする課題】本発明は、かかる問題
に対処して、当該通信の送信側のベースバンドクロック
に必ず同期するディレイ・ロック初期捕捉方法及びディ
レイ・ロック・ループ回路を提供することを目的とす
る。
に対処して、当該通信の送信側のベースバンドクロック
に必ず同期するディレイ・ロック初期捕捉方法及びディ
レイ・ロック・ループ回路を提供することを目的とす
る。
【００１２】
【課題を解決するための手段】図１は、本発明の原理を
示す図である。図１において、１０は受信回路、１１は
第一の相関器、１１ａは第二の相関器、１２は第一の減
衰回路、１２ａは第二の減衰回路、１３は減算回路、１
４は発振器制御回路、１５は発振器、１６は位相監視回
路、１７は減衰率制御回路、１８は符号発生回路、１９
は遅延符号発生回路である。
示す図である。図１において、１０は受信回路、１１は
第一の相関器、１１ａは第二の相関器、１２は第一の減
衰回路、１２ａは第二の減衰回路、１３は減算回路、１
４は発振器制御回路、１５は発振器、１６は位相監視回
路、１７は減衰率制御回路、１８は符号発生回路、１９
は遅延符号発生回路である。
【００１３】図１の構成の特徴は、第一、第二の相関器
の出力側にそれぞれ第一、第二の減衰回路を設け、更
に、位相監視回路の出力で動作を開始して第一、第二の
減衰回路の減衰率を制御する減衰率制御回路を設けたこ
とである。
の出力側にそれぞれ第一、第二の減衰回路を設け、更
に、位相監視回路の出力で動作を開始して第一、第二の
減衰回路の減衰率を制御する減衰率制御回路を設けたこ
とである。
【００１４】図２は、本発明の第二の原理を示す図であ
る。図２において、１０は受信回路、１１は第一の相関
器、１１ａは第二の相関器、１２は減衰回路、１３は減
算回路、１４は発振器制御回路、１５は発振器、１６は
位相監視回路、１７は減衰率制御回路、１８は符号発生
回路、１９は遅延符号発生回路である。
る。図２において、１０は受信回路、１１は第一の相関
器、１１ａは第二の相関器、１２は減衰回路、１３は減
算回路、１４は発振器制御回路、１５は発振器、１６は
位相監視回路、１７は減衰率制御回路、１８は符号発生
回路、１９は遅延符号発生回路である。
【００１５】図２の構成の特徴は、図１の構成において
は二つ設けていた減衰回路を一つに減らした点にある。
は二つ設けていた減衰回路を一つに減らした点にある。
【００１６】
【作用】図１の構成において、減衰率制御回路は位相監
視回路が非同期と判定して出力するパルスで動作を開始
し、減衰回路が所定の減衰率になるように制御信号を出
力する。これによって、第一、第二の減衰回路はそれぞ
れ第一、第二の相関器の出力に減衰を与える。
視回路が非同期と判定して出力するパルスで動作を開始
し、減衰回路が所定の減衰率になるように制御信号を出
力する。これによって、第一、第二の減衰回路はそれぞ
れ第一、第二の相関器の出力に減衰を与える。
【００１７】ところで、当該通信の受信信号から得られ
るＳ−曲線のピーク値は、拡散符号が同一であるので当
然高くなり（この相対振幅を１とする）、異なる通信の
受信信号から得られるＳ−曲線のピークは、元々拡散符
号が直交関係にあることから、通常１／１０から１／２
０程度である。
るＳ−曲線のピーク値は、拡散符号が同一であるので当
然高くなり（この相対振幅を１とする）、異なる通信の
受信信号から得られるＳ−曲線のピークは、元々拡散符
号が直交関係にあることから、通常１／１０から１／２
０程度である。
【００１８】又、発振器制御回路の出力に対して発振器
が感応できる最低の電圧が存在する。該感応限界の電圧
は当該通信のＳ−曲線のピーク電圧に換算して、例えば
１／５０であるとすれば、第一、第二の相関器の出力を
１／８に減衰させれば、異なる通信の受信信号から得ら
れるＳ−曲線のピークは１／８０以下になり、発振器は
異なる通信の受信信号から得られるＳ−曲線には感応で
きなくなる。
が感応できる最低の電圧が存在する。該感応限界の電圧
は当該通信のＳ−曲線のピーク電圧に換算して、例えば
１／５０であるとすれば、第一、第二の相関器の出力を
１／８に減衰させれば、異なる通信の受信信号から得ら
れるＳ−曲線のピークは１／８０以下になり、発振器は
異なる通信の受信信号から得られるＳ−曲線には感応で
きなくなる。
【００１９】一方、当該通信の受信信号から得られたＳ
−曲線は１／８の減衰を受けるだけで、最低感応電圧１
／５０に対して十分に余裕がある。従って、異なる通信
の受信信号から得られるＳ−曲線には同期せず、当該通
信の受信信号から得られるＳ−曲線に必ず同期するディ
レイ・ロック・ループ回路を得ることができる。
−曲線は１／８の減衰を受けるだけで、最低感応電圧１
／５０に対して十分に余裕がある。従って、異なる通信
の受信信号から得られるＳ−曲線には同期せず、当該通
信の受信信号から得られるＳ−曲線に必ず同期するディ
レイ・ロック・ループ回路を得ることができる。
【００２０】図２の構成も、全く同様に作用する。図２
の構成が図１の構成に対して有利なのは、減衰回路を減
算回路の出力側に設けたために、一つの減衰回路で全く
同じ作用を実現できる点にある。
の構成が図１の構成に対して有利なのは、減衰回路を減
算回路の出力側に設けたために、一つの減衰回路で全く
同じ作用を実現できる点にある。
【００２１】
【実施例】本発明の原理、本発明の第二の原理を示す図
１、図２においては、相関器を二個備え、一方の相関器
に供給する拡散符号をもう一方の拡散符号に所定の遅延
を与えて相関値を求め、該双方の相関値の差をとること
によって遅延弁別信号を得る例を図示しているが、遅延
弁別信号を得る方法は上記には限らない。即ち、相関器
は一つを備え、該相関器の出力と、該相関器の出力に所
定の遅延を与えた出力との差をとっても、全く同じ遅延
弁別信号を得ることが可能である。
１、図２においては、相関器を二個備え、一方の相関器
に供給する拡散符号をもう一方の拡散符号に所定の遅延
を与えて相関値を求め、該双方の相関値の差をとること
によって遅延弁別信号を得る例を図示しているが、遅延
弁別信号を得る方法は上記には限らない。即ち、相関器
は一つを備え、該相関器の出力と、該相関器の出力に所
定の遅延を与えた出力との差をとっても、全く同じ遅延
弁別信号を得ることが可能である。
【００２２】図３は、減衰率制御回路の実施例である。
図３において、１７０はカウンタ、１７１はデジタル・
アナログ変換回路、１７２はデコーダである。
図３において、１７０はカウンタ、１７１はデジタル・
アナログ変換回路、１７２はデコーダである。
【００２３】 図４は、図３の構成のタイムチャ
ートである。図１の構成中の、位相監視回路は、受信信
号に含まれるベースバンドクロックと発振器出力の位相
同期状態を監視しており、受信信号に含まれるベースバ
ンドクロックと発振器出力が非同期と判定した初期捕捉
段階にはパルスを出力する。該パルスをカウンタのロー
ド端子に供給して、カウンタを動作させる。カウンタは
データ端子に供給されている初期値からカウントを開始
し、カウントアップしてゆく。その出力はアナログ・デ
ジタル変換回路でアナログ電圧値に変換されて、減衰回
路に供給される。そして、カウント値が所定の値になっ
た捕捉終了段階にデコーダがその旨検出して“１”から
“０”に変化する信号を出力する。この信号はカウンタ
のイネーブル端子に供給されて、カウントを停止させ
る。従って、以降は減衰回路には一定電圧が供給され続
ける。
ートである。図１の構成中の、位相監視回路は、受信信
号に含まれるベースバンドクロックと発振器出力の位相
同期状態を監視しており、受信信号に含まれるベースバ
ンドクロックと発振器出力が非同期と判定した初期捕捉
段階にはパルスを出力する。該パルスをカウンタのロー
ド端子に供給して、カウンタを動作させる。カウンタは
データ端子に供給されている初期値からカウントを開始
し、カウントアップしてゆく。その出力はアナログ・デ
ジタル変換回路でアナログ電圧値に変換されて、減衰回
路に供給される。そして、カウント値が所定の値になっ
た捕捉終了段階にデコーダがその旨検出して“１”から
“０”に変化する信号を出力する。この信号はカウンタ
のイネーブル端子に供給されて、カウントを停止させ
る。従って、以降は減衰回路には一定電圧が供給され続
ける。
【００２４】この時、減衰回路はカウント値９に対応す
る出力電圧に対して大きな減衰率を与え、カウント値１
５に対応する出力電圧に対して減衰率を０にすれば、初
期には異なる通信の受信信号から得られるＳ−曲線に同
期することはなく、一旦同期した後には、当該通信の受
信信号から得られるＳ−曲線を減衰させないので、同期
確保が確実になる。
る出力電圧に対して大きな減衰率を与え、カウント値１
５に対応する出力電圧に対して減衰率を０にすれば、初
期には異なる通信の受信信号から得られるＳ−曲線に同
期することはなく、一旦同期した後には、当該通信の受
信信号から得られるＳ−曲線を減衰させないので、同期
確保が確実になる。
【００２５】上記のような減衰を与えるアナログの減衰
回路は公用されているので図示は省略するが、概要を説
明すれば、Ｔ型減衰器の並列枝の抵抗に、コンデンサを
介してダイオードを直列に接続し、該ダイオードの一端
にデジタル・アナログ変換回路の出力電圧を供給し、も
う一端に定電圧を供給する構成にして、カウント値９に
対応する電圧の時にはダイオードをオンさせ、カウント
値１５に対応する電圧の時にダイオードをオフさせるよ
うにしておけばよい。
回路は公用されているので図示は省略するが、概要を説
明すれば、Ｔ型減衰器の並列枝の抵抗に、コンデンサを
介してダイオードを直列に接続し、該ダイオードの一端
にデジタル・アナログ変換回路の出力電圧を供給し、も
う一端に定電圧を供給する構成にして、カウント値９に
対応する電圧の時にはダイオードをオンさせ、カウント
値１５に対応する電圧の時にダイオードをオフさせるよ
うにしておけばよい。
【００２６】尚、減衰回路をデジタル回路で実現する場
合には、減衰率制御回路にデジタル・アナログ変換回路
は必要はない。この場合の減衰回路の実施例については
後述する。
合には、減衰率制御回路にデジタル・アナログ変換回路
は必要はない。この場合の減衰回路の実施例については
後述する。
【００２７】また、所定のカウント値に到達した時にカ
ウントを停止するのは、カウンタのキャリー出力をイネ
ーブル端子に供給しても可能である。図５は、減衰率制
御回路の第二の実施例である。
ウントを停止するのは、カウンタのキャリー出力をイネ
ーブル端子に供給しても可能である。図５は、減衰率制
御回路の第二の実施例である。
【００２８】図５において、１７１はデジタル・アナロ
グ変換回路、１７２はデコーダ、１７３は加算回路、１
７４は遅延回路、１７５は論理積回路である。図５の構
成においては、位相監視回路の出力を遅延回路のリセッ
ト信号として供給し、ディレイ・ロック・ループ回路が
再生したベースバンドクロックに従って加算回路に供給
されている初期値に加算を開始する。加算回路の出力は
デジタル・アナログ変換回路に供給されると同時に遅延
回路に供給され、１クロック遅延を受けて加算回路に供
給される。従って、デジタル・アナログ変換回路の出力
は１クロック毎に大きくなってゆく。そして、加算結果
が所定の値に到達すると、デコーダが“１”から“０”
に変化する信号を出力し、論理積回路においてクロック
を停止するので、以降は一定の電圧がデジタル・アナロ
グ変換回路から出力される。この動作を表現するタイム
チャートは図４と同様であるので、図示を省略する。
グ変換回路、１７２はデコーダ、１７３は加算回路、１
７４は遅延回路、１７５は論理積回路である。図５の構
成においては、位相監視回路の出力を遅延回路のリセッ
ト信号として供給し、ディレイ・ロック・ループ回路が
再生したベースバンドクロックに従って加算回路に供給
されている初期値に加算を開始する。加算回路の出力は
デジタル・アナログ変換回路に供給されると同時に遅延
回路に供給され、１クロック遅延を受けて加算回路に供
給される。従って、デジタル・アナログ変換回路の出力
は１クロック毎に大きくなってゆく。そして、加算結果
が所定の値に到達すると、デコーダが“１”から“０”
に変化する信号を出力し、論理積回路においてクロック
を停止するので、以降は一定の電圧がデジタル・アナロ
グ変換回路から出力される。この動作を表現するタイム
チャートは図４と同様であるので、図示を省略する。
【００２９】図５の減衰率制御回路に対応するアナログ
減衰回路は、図３の減衰率制御回路に対応する減衰回路
として説明した構成と同じでよい。尚、減衰回路をデジ
タル回路で実現する場合には、デジタル・アナログ変換
回路は必要ではなくなる。この場合の減衰回路について
は後述する。
減衰回路は、図３の減衰率制御回路に対応する減衰回路
として説明した構成と同じでよい。尚、減衰回路をデジ
タル回路で実現する場合には、デジタル・アナログ変換
回路は必要ではなくなる。この場合の減衰回路について
は後述する。
【００３０】又、加算結果が所定の値に到達した時にク
ロックを停止するには、加算回路のキャリー出力を利用
してもよい。更に、遅延回路のイネーブル端子に加算結
果が所定値に達したことを検出した信号を供給してもよ
い。
ロックを停止するには、加算回路のキャリー出力を利用
してもよい。更に、遅延回路のイネーブル端子に加算結
果が所定値に達したことを検出した信号を供給してもよ
い。
【００３１】図６は、減衰率制御回路の第三の実施例で
ある。図６において、１７１はデジタル・アナログ変換
回路、１７２はデコーダ、１７３は加算回路、１７４は
遅延回路、１７５は論理積回路である。
ある。図６において、１７１はデジタル・アナログ変換
回路、１７２はデコーダ、１７３は加算回路、１７４は
遅延回路、１７５は論理積回路である。
【００３２】図６の構成は、図５の構成を変更して、遅
延回路の出力をデジタル・アナログ変換回路に供給する
ようにしたものである。従って、出力電圧の最終到達値
が１クロック分異なることを除けば、動作は図５の構成
と同じである。よって、詳述することは避ける。
延回路の出力をデジタル・アナログ変換回路に供給する
ようにしたものである。従って、出力電圧の最終到達値
が１クロック分異なることを除けば、動作は図５の構成
と同じである。よって、詳述することは避ける。
【００３３】図７は、減衰回路の実施例で、デジタル処
理をする場合の実施例である。図７において、１２０は
選択回路、１２１は乗算回路である。図７に示した例に
おいては、選択回路の第一の入力端子群には１が固定小
数点表示で１０００として与えられており、第二の入力
端子群には１／２が固定小数点表示で０１００として与
えられており、第三の入力端子群には１／４が００１０
として与えられている。一方、選択信号には減衰率制御
回路のデジタル出力信号が与えられている。そして、捕
捉動作開始時に減衰率制御回路が出力する信号で第三の
入力端子群の００１０を選択して出力し、最終的に第一
の端子群の１０００を選択する。上記のように選択され
た係数を乗算回路に供給し、図１の構成の場合には、相
関器が出力するデジタル信号と固定小数点形式で乗算す
る。従って、１／４に減衰された減算回路の出力を利用
して捕捉動作を開始し、減衰率制御回路の出力に応じて
順次１／２に減衰された減算回路の出力、減衰を受けな
い減算回路の出力を利用して捕捉動作を継続する。
理をする場合の実施例である。図７において、１２０は
選択回路、１２１は乗算回路である。図７に示した例に
おいては、選択回路の第一の入力端子群には１が固定小
数点表示で１０００として与えられており、第二の入力
端子群には１／２が固定小数点表示で０１００として与
えられており、第三の入力端子群には１／４が００１０
として与えられている。一方、選択信号には減衰率制御
回路のデジタル出力信号が与えられている。そして、捕
捉動作開始時に減衰率制御回路が出力する信号で第三の
入力端子群の００１０を選択して出力し、最終的に第一
の端子群の１０００を選択する。上記のように選択され
た係数を乗算回路に供給し、図１の構成の場合には、相
関器が出力するデジタル信号と固定小数点形式で乗算す
る。従って、１／４に減衰された減算回路の出力を利用
して捕捉動作を開始し、減衰率制御回路の出力に応じて
順次１／２に減衰された減算回路の出力、減衰を受けな
い減算回路の出力を利用して捕捉動作を継続する。
【００３４】上記においては、選択回路の入力端子に供
給する係数の数を３とした例で説明したが、係数の数は
３に限定されるものではなく、更に、係数の比も１／２
に限定されるものではなく、任意の１以下の数でよい。
給する係数の数を３とした例で説明したが、係数の数は
３に限定されるものではなく、更に、係数の比も１／２
に限定されるものではなく、任意の１以下の数でよい。
【００３５】
【発明の効果】以上述べたように、本発明により、捕捉
動作の初期に異なる通信の受信信号によるＳ−曲線には
同期せず、正しく同期した後には同期の保持が確実なデ
ィレイ・ロック・ループ回路を実現することができる。
動作の初期に異なる通信の受信信号によるＳ−曲線には
同期せず、正しく同期した後には同期の保持が確実なデ
ィレイ・ロック・ループ回路を実現することができる。
【図１】 本発明の原理。
【図２】 本発明の第二の原理。
【図３】 減衰率制御回路の実施例。
【図４】 図３の構成のタイムチャート。
【図５】 減衰率制御回路の第二の実施例。
【図６】 減衰率制御回路の第三の実施例。
【図７】 減衰回路の実施例。
【図８】 従来のディレイ・ロック・ループ回路。
【図９】 相関値とＳ−曲線。
【図１０】 現実に得られる減算回路の出力波形（模式
図）。
図）。
【図１１】 スペクトラム拡散通信の原理。
１０ 受信回路 １１ 第一の相関器 １１ａ 第二の相関器 １２ 第一の減衰回路 １２ａ 第二の減衰回路 １３ 減算回路 １４ 発振器制御回路 １５ 発振器 １６ 位相監視回路 １７ 減衰率制御回路 １８ 符号発生回路 １９ 遅延符号発生回路
フロントページの続き (56)参考文献 特開 平３−186028（ＪＰ，Ａ) 特開 昭63−97033（ＪＰ，Ａ) 特開 平７−154298（ＪＰ，Ａ) 特開 平２−235453（ＪＰ，Ａ) 特開 平４−322527（ＪＰ，Ａ) 特開 平２−117230（ＪＰ，Ａ) 特開 平２−75238（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04J 13/00 - 13/06 H04B 1/69 - 1/713 H03L 7/081
Claims (9)
- 【請求項１】 直接拡散スペクトラム拡散通信の受信
装置のディレイ・ロック・ループ回路におけるディレイ
・ロック初期捕捉方法であって、受信した拡散を受けたベースバンド信号と 拡散符号との
相関値から求めた遅延弁別出力に対し、該ベースバンド信号と電圧制御発振器の出力信号とが非
同期と判定した 初期捕捉段階においては大きな減衰を与
えて、該電圧制御発信器の周波数を制御し、非同期と判定した時から所定時間後の 捕捉終了段階にお
いては減衰を小さくして、該電圧制御発信器の周波数を
制御することを特徴とするディレイ・ロック初期捕捉方
法。 - 【請求項２】 直接拡散スペクトラム拡散通信の受信
信号を検波する受信回路と、 該受信回路の出力と拡散符号との相関値を求める少なく
とも一の相関器と、 該相関器に拡散符号を供給するふくなくとも一の符号発
生回路と、 該相関器の出力から遅延弁別信号を生成する減算機能を
有する回路と、 該減算機能を有する回路の出力によって電圧制御発振器
の周波数を制御する発振器制御回路と、 電圧制御発振器とを有するディレイ・ロック・ループ回
路において、 該相関器から該発振器制御回路に至る信号に減衰を慕え
る好くなとも一の減衰回路と、 該受信回路の出力に含まれる送信側のベースバンドクロ
ックと該発振器の出力との同期を監視する位相監視回路
と、 該位相監視回路が該ベースバンド信号と電圧制御発振器
の出力信号とが非同期と判定した初期捕捉段階に動作を
開始し、該初期捕捉段階では該減衰回路の減衰を大きく
設定し、非同期と判定した時から所定時間後の捕捉終了
段階では該減衰を最低にする減衰率制御回路とを備える
ことを特徴とするディレイ・ロック・ループ回路。 - 【請求項３】 請求項２記載のディレイ・ロック・ル
ープ回路であって、 前記減衰率制御回路は、 ロード端子には前記位相監視回路の出力が供給され、デ
ータ端子にはカウント初期値が供給され、クロック端子
には前記電圧制御発振器の出力が供給されるカウンタ
と、該カウンタの計数結果が所定数に到達したことを検
出する手段とを備え、 該カウンタの出力を前記 減衰回路に供給し、 該カウンタの計数結果が所定数に達したことを検出した
信号を該カウンタのイネーブル端子に供給する構成を有
する減衰率制御回路であることを特徴とするディレイ・
ロック・ループ回路。 - 【請求項４】 請求項２記載のディレイ・ロック・ル
ープ回路であって、 前記減衰率制御回路は、 加算回路と、遅延回路と、該加算回路の加算結果が所定
数に到達したことを検出する手段と、論理積回路とを備
え、 該加算回路の第一の入力端子群には初期値を与え、該加
算回路の出力を前記遅延回路に供給すると同時に、前記
減衰率制御回路の出力となし、 該遅延回路の出力を該加算回路の第二の入力端子群に供
給し、 前記電圧制御発振器の出力を該論理積回路の一方の入力
端子に供給し、 該論理積回路のもう一方の入力端子には該加算結果が所
定数に達したことを検出する手段の出力を供給し、 該遅延回路のクロック端子には、該論理積回路の出力を
供給すると共に、該遅延回路のリセット端子には、前記
位相監視回路の出力を供給する構成を有する減衰率制御
回路であることを特徴とするディレイ・ロック・ループ
回路。 - 【請求項５】 請求項２記載のディレイ・ロック・ル
ープ回路であって、 前記減衰率制御回路は、 加算回路と、遅延回路と、該加算回路の加算結果が所定
数に到達したことを検出する手段とを備え、 該加算回路の第一の入力端子群には初期値を与え、該加
算回路の出力を該遅延回路に供給し、 該遅延回路の出力を該加算回路の第二の入力端子群に供
給し、 該遅延回路のクロック端子には、前記電圧制御発振器の
出力を供給すると共に、該遅延回路のリセット端子に
は、前記位相監視回路の出力を供給し、 該加算回路の加算結果が所定数に到達したことを検出し
た信号を該遅延回路のイネーブル端子に供給する構成を
有する減衰率制御回路であることを特徴とするディレイ
・ロック・ループ回路。 - 【請求項６】 請求項２記載のディレイ・ロック・ル
ープ回路であって、 前記減衰率制御回路は、 加算回路と、遅延回路と、該加算回路の加算結果が所定
数に到達したことを検出する手段と、論理積回路とを備
え、 該加算回路の第一の入力端子群には初期値を与え、該加
算回路の出力を該遅延回路に供給し、 該遅延回路の出力を該加算回路の第二の入力端子に供給
すると共に、減衰率制御回路の出力となし、 該論理積回路の一方の入力端子には前記電圧制御発振器
の出力を供給し、該論理積回路のもう一方の入力端子に
は該加算結果が所定数に到達したことを検出する手段の
出力を供給し、 該遅延回路のクロック端子には、該あいどの出力を供給
すると共に、該遅延回路のリセット端子には、前記位相
監視回路の出力を供給する構成を有する減衰率制御回路
であることを特徴とするディレイ・ロック・ループ回
路。 - 【請求項７】 請求項２記載のディレイ・ロック・ル
ープ回路であって、 前記減衰率制御回路は、 加算回路と、遅延回路と、該加算回路の加算結果が所定
数に到達したことを検出する手段とを備え、 該加算回路の第一の入力端子群には初期値を与え、該加
算回路の出力を該遅延回路に供給し、 該遅延回路の出力を該加算回路の第二の入力端子群に供
給すると共に、減衰率制御回路の出力となし、 該遅延回路のクロック端子には、前記電圧制御発振器の
出力を供給すると共に、該遅延回路のリセット端子に
は、前記位相監視回路の出力を供給し、 該加算回路の加算結果が所定数に到達したことを検出し
た信号を該遅延回路のイネーブル端子に供給する構成を
有する減衰率制御回路であることを特徴とするディレイ
・ロック・ループ回路。 - 【請求項８】 請求項２記載のディレイ・ロック・ル
ープ回路であって、 前記減衰率制御回路は、 請求項３乃至請求項７のいずれかに記載の減衰率制御回
路の出力側に、デジタル・アナログ変換回路を備えてな
る減衰率制御回路であることを特徴とするディレイ・ロ
ック・ループ回路。 - 【請求項９】 請求項２記載のディレイ・ロック・ル
ープ回路であって、 前記減衰回路は、 選択回路と固定小数点乗算回路とを備え、 該選択回路の入力端子群には、最高値が１で、その他は
１以下の任意の数を与え、 該選択回路の選択信号端子群には、請求項３乃至請求項
７のいずれかに記載の減衰率制御回路の出力を供給し、 該選択回路の出力を該固定小数点乗算回路の第一の入力
端子群に供給し、 前記相関器から前記発振器制御回路に至る信号を該固定
小数点乗算回路の第二の入力端子群に供給し、 該固定小数点乗算回路の出力を出力となす減衰回路であ
ることを特徴とするディレイ・ロック・ループ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7567494A JP3243926B2 (ja) | 1994-04-14 | 1994-04-14 | ディレイ・ロック初期捕捉方法及びディレイ・ロック・ループ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7567494A JP3243926B2 (ja) | 1994-04-14 | 1994-04-14 | ディレイ・ロック初期捕捉方法及びディレイ・ロック・ループ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07288511A JPH07288511A (ja) | 1995-10-31 |
| JP3243926B2 true JP3243926B2 (ja) | 2002-01-07 |
Family
ID=13582991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7567494A Expired - Fee Related JP3243926B2 (ja) | 1994-04-14 | 1994-04-14 | ディレイ・ロック初期捕捉方法及びディレイ・ロック・ループ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3243926B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6160838A (en) * | 1996-12-13 | 2000-12-12 | Uniden Corporation | Spread spectrum transmitter, spread spectrum receiver and spread spectrum communication method and automatic gain control circuit for spread spectrum receiver |
| JP2006230657A (ja) * | 2005-02-24 | 2006-09-07 | Spectratech Inc | 可視化装置 |
-
1994
- 1994-04-14 JP JP7567494A patent/JP3243926B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07288511A (ja) | 1995-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1075089B1 (en) | Correlation detector and communication apparatus | |
| US5062122A (en) | Delay-locked loop circuit in spread spectrum receiver | |
| EP0622920B1 (en) | Spread spectrum receiving apparatus and method | |
| EP0813313A2 (en) | Mobile communication receiving apparatus | |
| EP0748075A2 (en) | Multiple communicating apparatus and method | |
| JP3272496B2 (ja) | スペクトラム拡散通信装置 | |
| US5629639A (en) | Correlation peak detector | |
| JP3243926B2 (ja) | ディレイ・ロック初期捕捉方法及びディレイ・ロック・ループ回路 | |
| JPS59169244A (ja) | 同期判定装置 | |
| KR950007434B1 (ko) | 디지탈 얼리-레이트 트래킹 루프회로 | |
| KR950004645B1 (ko) | 병렬 부분상관기를 이용한 초기동기 장치 | |
| JPH024181B2 (ja) | ||
| JPH05219011A (ja) | スライディング相関器 | |
| JP2793011B2 (ja) | 遅延ロックループ回路 | |
| GB2298110A (en) | Apparatus for providing code tracking in a direct sequence spread spectrum receiver | |
| JPH07297757A (ja) | スペクトル拡散受信装置 | |
| JP3144025B2 (ja) | スペクトラム拡散通信受信装置 | |
| JP3183493B2 (ja) | スペクトル拡散受信装置 | |
| JP3183492B2 (ja) | スペクトル拡散受信装置 | |
| JP2775038B2 (ja) | スペクトラム拡散通信装置 | |
| RU2093963C1 (ru) | Устройство поиска сигнала синхронизации спутниковой системы связи | |
| RU2166232C2 (ru) | Устройство подавления структурных помех для приемников широкополосных сигналов | |
| JPH0681078B2 (ja) | スペクトラム拡散信号自動利得制御方式及び装置 | |
| JP3304340B2 (ja) | スペクトル拡散による受信装置 | |
| JP3320234B2 (ja) | スペクトラム拡散受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010925 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071026 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081026 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081026 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091026 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091026 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |