JP3236506B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP3236506B2 JP3236506B2 JP13130596A JP13130596A JP3236506B2 JP 3236506 B2 JP3236506 B2 JP 3236506B2 JP 13130596 A JP13130596 A JP 13130596A JP 13130596 A JP13130596 A JP 13130596A JP 3236506 B2 JP3236506 B2 JP 3236506B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- switching
- triangular wave
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
力変換するスイッチング電源装置に関し、詳しくは、電
力変換された直流電圧に応じてスイッチング信号の周波
数およびデューティ比のいずれか一方を変化させること
により出力直流電圧を安定化するスイッチング電源装置
に関するものである。
図5に示すフライバック型のDC/DCコンバータが従
来から知られている。このスイッチング電源装置61
(以下、「電源装置61」という)は、交流電源2から
入力した交流を脈流に整流するダイオードブリッジ11
と、脈流をスイッチングするためのスイッチング用のト
ランス12およびFET13と、スイッチング信号を生
成する信号生成部62とを備えている。また、電源装置
61は、整流用のダイオード15およびコンデンサ16
と、整流された直流の電圧を所定電圧に安定化するため
に信号生成部62のスイッチング信号のデューティ比を
制御する第1の信号制御部17とを備えている。
振する三角波発振回路21と、三角波の周波数と等し
く、かつ後述する制御電流IC の電流値に応じたデュー
ティ比のパルス信号であるスイッチング信号を生成する
スイッチング信号生成回路22とを備えている。また、
第1の信号制御部17は、整流された直流の電圧値に応
じた電流値の制御電流を流し込むシャントレギュレータ
31と、シャントレギュレータ31に流れるゲート電流
で導通するフォトダイオード32a、およびフォトダイ
オード32aに流れる電流に応じた電流値の制御電流I
C を信号生成部62に出力するフォトトランジスタ32
bを有するフォトカップラ32とを備えている。
力された交流がダイオードブリッジ11によって整流さ
れることにより脈流が生成される。この脈流は、スイッ
チング信号に基づいてFET13によってスイッチング
されることにより交流に変換され、トランス12の一次
巻線12aを介して二次巻線12b側に出力される。そ
して、ダイオード15およびコンデンサ16が、二次巻
線12bから出力された交流を整流および平滑すること
によって、所定電圧に安定化した直流を外部に出力す
る。
側の直流電圧VS は、以下のようにして、所定電圧に安
定化される。すなわち、直流電圧VS は、抵抗33およ
び抵抗34によって抵抗分割され、シャントレギュレー
タ31の制御入力部に入力する。シャントレギュレータ
31は、直流電圧VS に応じたゲート電流を、抵抗35
およびフォトダイオード32aを介して内部に流し込
む。これにより、フォトトランジスタ32bが制御電流
IC をスイッチング信号生成回路22に出力する。この
結果、スイッチング信号生成回路22が、内部に備えて
いる電流−電圧変換器によって制御電流IC の電流値に
比例した第1のしきい値電圧Vt1(図4参照)を生成す
る。
三角波は、その立ち上がり傾斜(図4の立ち上がり信号
波形71参照)が抵抗24の抵抗値とコンデンサ25の
容量値との時定数に応じて決定され、立ち下がり傾斜
(同図の立ち下がり信号波形72参照)が抵抗23の抵
抗値とコンデンサ25の容量値との時定数に応じて決定
されている。この三角波がスイッチング信号生成回路2
2に出力されると、同図に示すように、スイッチング信
号生成回路22は、三角波の立ち上がりに同期して立ち
上がり、かつ三角波の信号電圧と第1のしきい値電圧V
t1とが交差する交差時に同期して立ち下がるスイッチン
グ信号SC を生成する。この場合、第1のしきい値電圧
Vt1は、直流電圧VS が高くなると低下し、直流電圧V
S が低くなると上昇する。このため、第1のしきい値電
圧Vt1の変化に応じて、FET13をオンさせるオン信
号のパルス幅であるオン時間TONとオフさせるためのオ
フ時間TOFF とを加算した1周期におけるオン時間TON
のデューティ比が変化することにより、トランス12の
二次巻線12b側に伝達される電力量も変化する結果、
直流電圧VS が所定値になるように制御されている。
電源装置61には、以下の問題点がある。すなわち、こ
の電源装置61では、スイッチング信号SC のオン時間
TONとオフ時間TOFF によって、直流電圧VS を所定電
圧に安定化することができる入力直流の許容入力電圧幅
が決定されている。つまり、入力交流電圧にほぼ比例す
る電圧値である入力直流電圧が最大のときに、オン時間
TONおよびオフ時間TOFF をそれぞれ最小および最大に
設定し、入力直流電圧が最小のときにオン時間TONおよ
びオフ時間TOFF をそれぞれ最大および最小に設定する
必要がある。したがって、理論的には、オン時間TONお
よびオフ時間TOFF を任意に設定することによって、い
かなる電圧の直流であってもスイッチングによって所定
電圧の直流に変換することが可能である。しかし、実際
には、オン時間TONの最小幅は、FET13のターンオ
ン時間(約0.1μS)により決定されてしまう。ま
た、オフ時間TOFF も、スイッチング信号SC の周波数
およびオン時間TONに基づいて、一義的に決定される。
このため、従来の電源装置61では、例えば、入力直流
電圧の上限値を高くすれば、下限値、つまりいわゆるA
VR限界値が自動的に高くなってしまう。この結果、一
般的には、世界中の商用電源を直流電力に変換可能に構
成するためには、安定化が可能な許容入力電圧幅は、直
流に換算した場合、約100V〜350V程度の範囲が
限界であり、AVR限界値を100Vよりも低くするこ
とができないという問題点がある。
えば、自動車のバッテリ電圧から、商用電源を整流した
直流電圧までをカバーすることができなかったり、モー
タなどの発電機を駆動することによって商用電源の電圧
値が一時的にドロップすることにより入力される直流電
圧がAVR限界値よりも低くなると、安定化すべき電圧
以下の直流を出力してしまうことがある。特に、後者の
場合には、OA機器を負荷としているときには、メモリ
の記憶内容が消去されてしまったりして種々の不都合が
生じるという問題点がある。なお、直流電圧の低下を防
止するために出力側にコンデンサを並列接続する方法も
考えられるが、数万μFという大容量コンデンサを必要
とするために、電源装置の大型化およびコストアップを
招いてしまうという問題点がある。
ィ比制御によって安定化する例を説明したが、オン時間
TONを一定に維持した状態でスイッチング信号SC の周
波数を変化させることによって安定化するスイッチング
電源装置の場合であっても、同様な問題点を有してい
る。つまり、かかるスイッチング電源装置においては、
スイッチング信号を低周波から高周波まで広い範囲で発
振させることは非常に困難であり、このため、AVR限
界値を低くできないと共に許容入力電圧幅を大きくでき
ないという問題点を有している。
れたものであり、安定化が可能な許容入力電圧幅を大き
くすることができるスイッチング電源装置を提供するこ
とを目的とする。
求項1記載のスイッチング電源装置は、スイッチング信
号を生成する信号生成部と、入力された入力直流をスイ
ッチング信号に基づいてスイッチングすることにより直
流に変換する電力変換部と、変換された直流の電圧を所
定電圧に安定化するために信号生成部によって生成され
るスイッチング信号のデューティ比を制御する第1の信
号制御部と、スイッチング信号の周波数を制御する第2
の信号制御部とを備えているスイッチング電源装置おい
て、第1の信号制御部は、変換された直流の電圧値が高
くなると低下し電圧値が低くなると上昇する第1のしき
い値電圧を設定し、第2の信号制御部は、入力直流の電
圧値が上昇すると低下し電圧値が低下すると上昇する第
2のしきい値電圧を設定し、信号生成部は、三角波状信
号を生成する三角波発振回路と、三角波状信号の立ち上
がりに同期して立ち上がり、かつ三角波状信号の信号電
圧と第1のしきい値電圧とが交差する交差時または第1
のしきい値電圧が三角波状信号の信号電圧よりも高いと
きには三角波状信号の信号波形の立ち下がり時に同期し
て立ち下がるスイッチング信号を生成するスイッチング
信号生成回路とを備えて構成され、三角波発振回路は、
その立ち下がり信号波形の信号電圧が第2のしきい値電
圧以下となるときに、その立ち下がり信号波形の傾斜
が、第2のしきい値電圧を超える立ち下がり信号波形の
傾斜よりも急峻となるように三角波状信号を生成するこ
とを特徴とする。
スイッチング信号を生成する信号生成部と、入力された
入力直流をスイッチング信号に基づいてスイッチングす
ることにより直流に変換する電力変換部と、変換された
直流の電圧を所定電圧に安定化するために信号生成部に
よって生成されるスイッチング信号の周波数を制御す る
第1の信号制御部と、スイッチング信号のデューティ比
を制御する第2の信号制御部とを備えているスイッチン
グ電源装置おいて、第2の信号制御部は、入力直流の電
圧値が上昇すると低下し電圧値が低下すると上昇する第
1のしきい値電圧を設定し、第1の信号制御部は、変換
された直流の電圧値が高くなると低下し電圧値が低くな
ると上昇する第2のしきい値電圧を設定し、信号生成部
は、三角波状信号を生成する三角波発振回路と、三角波
状信号の立ち上がりに同期して立ち上がり、かつ三角波
状信号の信号電圧と第1のしきい値電圧とが交差する交
差時または第1のしきい値電圧が三角波状信号の信号電
圧よりも高いときには三角波状信号の信号波形の立ち下
がり時に同期して立ち下がるスイッチング信号を生成す
るスイッチング信号生成回路とを備えて構成され、三角
波発振回路は、その立ち下がり信号波形の信号電圧が第
2のしきい値電圧以下となるときに、その立ち下がり信
号波形の傾斜が、第2のしきい値電圧を超える立ち下が
り信号波形の傾斜よりも急峻となるように三角波状信号
を生成することを特徴とする。
では、信号生成部が、第2のしきい値電圧の高低に応じ
て、スイッチング信号のオン時間を一定にした状態でオ
フ時間を短縮または伸張させることによってスイッチン
グの周波数を変化させると共に、第1のしきい値電圧の
高低に応じて、スイッチングの周波数を一定に維持した
状態でオン時間TONのデューティ比を小さくまたは大き
くする。これにより、単にスイッチング信号のデューテ
ィ比を変化させたり、スイッチング信号のオン時間TON
を一定に維持した状態でその周波数を変化させる方式と
比較して、スイッチング信号のオン時間TONとオフ時間
TOFF のデューティ比の変化幅を極めて大きくすること
ができる。この結果、AVR限界値を低下させることが
できると共に安定化が可能な許容入力電圧幅を、より大
きくすることができる。また、スイッチング信号の周波
数およびデューティ比を、1つの三角波発振回路の三角
波状信号に基づいて同時に制御することができるため、
簡易に構成することができる。
請求項1または2記載のスイッチング電源装置におい
て、蓄積したエネルギーに基づく直流を入力直流の電圧
値が低下したときに電力変換部に供給するコンデンサ
と、コンデンサを充電する充電手段とを備えていること
を特徴とする。
装置は、AVR限界値をある程度低下させることはでき
るが、例えば、脈流のように周期的に完全に0Vになる
時には電力を変換することはできない。このスイッチン
グ電源装置では、このような場合であっても、コンデン
サが、脈流によって充電されると共に、脈流電圧が低下
したときに電力変換部に直流を供給する。このため、A
VR限界値を極めて低下させることが可能となる。
明に係るスイッチング電源装置(以下、「電源装置」と
いう)の好適な実施の形態について説明する。なお、従
来の電源装置61と同一の構成については、同一の符号
を付して重複した説明を省略する。
バック型のDC/DCコンバータを構成しており、従来
の電源装置61の各構成要素とほぼ同一に構成された、
ダイオードブリッジ11、トランス12、FET13、
ダイオード15、コンデンサ16および第1の信号制御
部17を備えるほか、信号生成部14、第2の信号制御
部18、充電部(充電手段)45およびコンデンサ46
を備えている。以下、各構成について、従来の電源装置
61と異なる点を重点的に説明する。
ギーを蓄積させるための補助巻線12cを備えている。
補助巻線12cは、FET13によるスイッチングがオ
ンのときにエネルギーを蓄積し、スイッチングがオフに
なったときに、蓄積されているエネルギーに基づく電流
でコンデンサ46を充電するという機能を有している。
1、抵抗42,43および基準電圧源44を備えてい
る。
ドブリッジ11から出力された脈流の電圧が抵抗42お
よび43で抵抗分割され、分割された脈流電圧がオペア
ンプ41のマイナス入力部に入力される。オペアンプ4
1は、基準電源44の基準電圧と入力された脈流電圧と
を所定の利得で差動増幅することによって、脈流電圧に
反比例する第2のしきい値電圧Vt2を出力する。つま
り、オペアンプ41は、脈流電圧が上昇するにつれてそ
の電圧値が低下する特性を有する第2のしきい値電圧V
t2を出力する。なお、第2のしきい値電圧Vt2の最低値
は、後述する三角波状信号Stの最低信号電圧値よりも
高くなるように設定されている。
振する三角波発振回路21と、三角波状信号Stの周波
数と等しく、かつ制御電流IC の電流値に応じたデュー
ティ比のパルス信号であるスイッチング信号SC を生成
するスイッチング信号生成回路22と、三角波発振回路
21の発振周波数を高くするためのコンパレータ26お
よび抵抗27を備えている。この場合、三角波発振回路
21は、従来の電源装置61における三角波発振回路2
1が一定周波数の三角波のみを発振していたのに対し
て、周波数が可変可能な三角波状信号Stを発振する
点、および三角波状信号Stの立ち下がり信号波形の信
号電圧が第2のしきい値電圧Vt2以下となるときに、そ
の立ち下がり信号波形の傾斜が、第2のしきい値電圧V
t2を超える立ち下がり信号波形の傾斜よりも急峻となる
ように三角波状信号Stを生成する点が異なるだけでほ
ぼ同一に構成されている。
に、第2の信号制御部18から符号51で示す第2のし
きい値電圧Vt2が出力されると、コンパレータ26が、
三角波発振回路21からモニタ出力されてプラス入力部
に入力する三角波状信号Stの立ち下がり信号波形52
の信号電圧と第2のしきい値電圧Vt2とを比較し、第2
のしきい値電圧Vt2よりも立ち下がり信号波形52の信
号電圧が低下したときに、抵抗27を介して三角波発振
回路21にロウレベル信号を出力する。ロウレベル信号
を入力すると、三角波発振回路21は、三角波状信号S
tの立ち下がり信号波形52の傾斜を抵抗27および抵
抗23の並列抵抗並びにコンデンサ25の容量値に基づ
く時定数で決定する。つまり、三角波状信号Stの決定
された新たな立ち下がり信号波形53の傾斜は、本来の
立ち下がり信号波形52,54の傾斜よりも急峻にな
る。この結果、第2のしきい値電圧Vt2が上昇するほど
三角波状信号Stの周波数が高くなる。三角波状信号S
tの信号電圧が最低値になると、三角波発振回路21
は、抵抗24の抵抗値とコンデンサ25の容量値に基づ
く時定数で決定される立ち上がり信号波形、および抵抗
23の抵抗値およびコンデンサ25の容量値に基づく時
定数で決定される立ち下がり信号波形での発振を再び開
始する。このように、この信号生成部14では、脈流電
圧が低下するにつれて、第2のしきい値電圧Vt2を上昇
させることによって、オン時間TONを一定に維持した状
態で三角波状信号Stの周波数が高くなるように制御
し、かつ、脈流電圧が上昇するにつれて、第2のしきい
値電圧Vt2を低下させることによって、オン時間TONを
一定に維持した状態で三角波状信号Stの周波数が低く
なるように制御する。
発振回路21から三角波状信号Stを入力し、三角波状
信号Stの立ち上がりに同期して立ち上がり、かつ三角
波状信号Stの信号電圧と第1のしきい値電圧Vt1とが
交差する交差時または第1のしきい値電圧Vt1が三角波
状信号Stの信号電圧よりも高いときには、三角波状信
号Stの信号波形の立ち下がり時に同期して立ち下がる
スイッチング信号SCを生成する。つまり、スイッチン
グ信号生成回路22は、スイッチング信号SCの周波数
を、第2のしきい値電圧Vt2の電圧値の高低にほぼ反比
例するように(正確には、第2のしきい値電圧Vt2が三
角波状信号Stの最大信号電圧値よりも低いときに、ほ
ぼ反比例するように)制御し、かつ、スイッチング信号
SC のデューティ比を、第1のしきい値電圧Vt1の高低
にほぼ比例するように(正確には、第1のしきい値電圧
Vt1が三角波状信号Stの最大信号電圧値よりも低いと
きに、ほぼ比例するように)制御する。
2cおよびダイオード47,48を含んで構成されてい
る。充電部45では、補助巻線12cが、FET13が
オンしているときにエネルギーを蓄積し、FET13が
オフしたときに、そのエネルギーに基づく電流を、図1
の電流経路I1 で放出することによってコンデンサ46
を充電する。これにより、コンデンサ46の端子間電圧
VC は、図3に示すように、脈流電圧VD が所定の電圧
Vaよりも上昇しているときに、充電によって上昇し、
脈流電圧VD が最大値Vpに達したときに電圧V1 まで
充電される。一方、コンデンサ46は、脈流電圧VD が
電圧V1 からVaまでの間においては、蓄積したエネル
ギーを図1の電流経路I2 でトランス12の一次巻線に
供給する。
装置61と異なる動作であるスイッチング信号SC の周
波数およびデューティ比制御並びにコンデンサ46の充
放電制御について説明する。
流電圧VD に応じた第2のしきい値電圧Vt2を生成し、
コンパレータ26に出力する。コンパレータ26は、三
角波発振回路21から出力される三角波状信号Stの立
ち下がり信号電圧と第2のしきい値電圧Vt2とを比較
し、立ち下がり信号電圧が第2のしきい値電圧Vt2より
も低下したときに、立ち下がり傾斜を急峻にさせる。こ
れにより、三角波発振回路21の三角波状信号Stの周
波数が高くなるため、スイッチング信号SC は、オン時
間TONが一定の状態でオフ時間TOFF が短縮されること
により、その周波数が高くなる。この結果、脈流電圧V
D の電圧値が低いときには、スイッチング周波数が高く
なることにより変換電力量が増加し、脈流電圧VD の電
圧値が高いときには、スイッチング周波数が低くなるこ
とにより、変換電力量が低下する。
よりも高いときには、コンデンサ46が充電され、脈流
電圧VD の電圧値が電圧V1 よりも低いときには、コン
デンサ46がトランス12の一次巻線12aにエネルギ
ーを供給する。したがって、コンデンサ46がないとし
た場合のAVR限界値を電圧V1 とすれば、脈流のよう
に周期的に0Vの電圧値になるような場合であっても正
常にスイッチングを行うことができる。また、交流電源
2からの交流電流が平均して流れることにより、入力力
率を実質的に上げることができる。
直流電圧VS が上昇したときには、シャントレギュレー
タ31およびフォトカップラ32を介してスイッチング
信号生成回路22に制御電流IC が入力され、スイッチ
ング信号生成回路22は、制御電流IC を第1のしきい
値電圧Vt1に変換し、三角波状信号Stの信号電圧と第
1のしきい値電圧Vt1に基づいて、スイッチング信号S
C のオン時間TONを短く制御する。この結果、直流電圧
VS は、低下するように制御されることによって、所定
電圧値に安定化される。逆に、トランス12の二次巻線
12b側の直流電圧VS が低下したときには、制御電流
IC が流れないことにより、第1のしきい値電圧Vt1が
上昇するため、スイッチング信号SC のオン時間TONが
最長になる結果、直流電圧Vs は、上昇するように制御
されることによって、所定電圧値に安定化される。
チング信号SC は、脈流電圧VD に応じて、オン時間T
ONを一定にした状態でオフ時間TOFF が短縮または伸張
されることによって周波数が変化する共に、直流電圧V
S に基づく第1のしきい値電圧Vt1の高低に応じてその
周波数を一定に維持した状態でオン時間TONのデューテ
ィ比が変化する。この結果、スイッチング信号SC のオ
ン時間TONとオフ時間TOFF のデューティ比の変化幅を
極めて大きくすることができるため、AVR限界値を低
下させることができると共に、安定化が可能な許容入力
電圧幅をより大きくすることができる。なお、発明者の
実験値によれば、従来の電源装置61と同一の条件の下
でAVR限界値を比較した場合、従来の電源装置61の
AVR限界値がDC100Vであったのに対し、電源装
置1では、コンデンサ46がない場合であってもDC約
35Vと大幅に低下させることが確認されている。
返すことによって、脈流のように電圧値が周期的に0V
になるような入力直流を安定化する場合であっても、コ
ンデンサ46の端子間電圧VC を、コンデンサ46がな
いとした場合のAVR限界値以上に維持させておくこと
によって、電力変換部に入力される直流電圧値をAVR
限界値よりも低下させることがないため、入力直流のA
VR限界値をより低下させることができる。
の電圧値に応じてスイッチング信号SC の周波数を変化
させると共に、直流電圧Vsの電圧値に応じてスイッチ
ング信号SC のデューティ比を変化させているが、本発
明は、これに限定されず、第2の信号制御部18が脈流
電圧VD の電圧値に応じてスイッチング信号SC のデュ
ーティ比を変化させると共に、第1の信号制御部17が
直流電圧Vsの電圧値に応じてスイッチング信号SC の
周波数を変化させるように構成することができる。
1に三角波状信号Stを発振させているが、これに限定
されず、正弦波など周期的に電圧値が変化する信号波形
であればよいのは勿論である。さらに、この場合、コン
パレータ26のコンパレータ信号に基づいて、発振波形
を直ちに立ち上げると共にその直後から再度立ち上がる
ように発振制御してもよい。
ことができる。例えば、上記実施例ではフライバック型
のスイッチング電源装置の構成を説明したが、これに限
らず、フォワード形スイッチング電源装置にも適用可能
であり、スイッチング素子としてトランジスタを使用す
るように構成することもできる。
イッチング電源装置によれば、信号生 成部が、第2のし
きい値電圧の高低に応じて、スイッチング信号のオン時
間TONを一定にした状態でオフ時間TOFF を短縮または
伸張させることによってスイッチングの周波数を変化さ
せると共に、第1のしきい値電圧の高低に応じて、スイ
ッチングの周波数を一定に維持した状態でオン時間TON
のデューティ比を小さくまたは大きくすることにより、
スイッチング信号のオン時間TONとオフ時間TOFF のデ
ューティ比の変化幅を極めて大きくすることができる結
果、AVR限界値を低下させることができると共に安定
化が可能な許容入力電圧幅をより大きくすることができ
る。また、スイッチング信号の周波数およびデューティ
比を、1つの三角波発振回路の三角波状信号に基づいて
同時に制御することができるため、簡易に構成すること
ができる。
装置によれば、コンデンサ46が、充放電を繰り返すこ
とによって、脈流のように電圧値が周期的に0Vになる
ような入力直流を安定化する場合であっても、電力変換
部に入力される直流電圧値をAVR限界値よりも低下さ
せることがないため、入力直流のAVR限界値をより低
下させることができると共に、安定化可能な許容入力電
圧幅を大きくすることができる。
置のブロック図である。
置におけるスイッチング信号生成回路がスイッチング信
号波形を生成する過程を説明するための信号波形図であ
る。
置のコンデンサの端子間電圧波形を示す信号波形図であ
る。
ング信号生成回路がスイッチング信号を生成する過程を
説明するための信号波形図である。
る。
Claims (3)
- 【請求項1】 スイッチング信号を生成する信号生成部
と、入力された入力直流を前記スイッチング信号に基づ
いてスイッチングすることにより直流に変換する電力変
換部と、前記変換された直流の電圧を所定電圧に安定化
するために前記信号生成部によって生成される前記スイ
ッチング信号のデューティ比を制御する第1の信号制御
部と、前記スイッチング信号の周波数を制御する第2の
信号制御部とを備えているスイッチング電源装置おい
て、前記第1の信号制御部は、前記変換された直流の電圧値
が高くなると低下し当該電圧値が低くなると上昇する第
1のしきい値電圧を設定し、前記第2の信号制御部は、
前記入力直流の電圧値が上昇すると低下し当該電圧値が
低下すると上昇する第2のしきい値電圧を設定し、前記
信号生成部は、三角波状信号を生成する三角波発振回路
と、前記三角波状信号の立ち上がりに同期して立ち上が
り、かつ当該三角波状信号の信号電圧と前記第1のしき
い値電圧とが交差する交差時または当該第1のしきい値
電圧が前記三角波状信号の前記信号電圧よりも高いとき
には当該三角波状信号の信号波形の立ち下がり時に同期
して立ち下がるスイッチング信号を生成するスイッチン
グ信号生成回路とを備えて構成され、前記三角波発振回
路は、その立ち下がり信号波形の信号電圧が前記第2の
しきい値電圧以下となるときに、その立ち下がり信号波
形の傾斜が、当該第2のしきい値電圧を超える当該立ち
下がり信号波形の傾斜よりも急峻となるように前記三角
波状信号を生成す ることを特徴とするスイッチング電源
回路。 - 【請求項2】 スイッチング信号を生成する信号生成部
と、入力された入力直流を前記スイッチング信号に基づ
いてスイッチングすることにより直流に変換する電力変
換部と、前記変換された直流の電圧を所定電圧に安定化
するために前記信号生成部によって生成される前記スイ
ッチング信号の周波数を制御する第1の信号制御部と、
前記スイッチング信号のデューティ比を制御する第2の
信号制御部とを備えているスイッチング電源装置おい
て、 前記第2の信号制御部は、前記入力直流の電圧値が上昇
すると低下し当該電圧 値が低下すると上昇する第1のし
きい値電圧を設定し、前記第1の信号制御部は、前記変
換された直流の電圧値が高くなると低下し当該電圧値が
低くなると上昇する第2のしきい値電圧を設定し、前記
信号生成部は、三角波状信号を生成する三角波発振回路
と、前記三角波状信号の立ち上がりに同期して立ち上が
り、かつ当該三角波状信号の信号電圧と前記第1のしき
い値電圧とが交差する交差時または当該第1のしきい値
電圧が前記三角波状信号の前記信号電圧よりも高いとき
には当該三角波状信号の信号波形の立ち下がり時に同期
して立ち下がるスイッチング信号を生成するスイッチン
グ信号生成回路とを備えて構成され、前記三角波発振回
路は、その立ち下がり信号波形の信号電圧が前記第2の
しきい値電圧以下となるときに、その立ち下がり信号波
形の傾斜が、当該第2のしきい値電圧を超える当該立ち
下がり信号波形の傾斜よりも急峻となるように前記三角
波状信号を生成す ることを特徴とするスイッチング電源
回路。 - 【請求項3】 蓄積したエネルギーに基づく直流を前記
入力直流の電圧値が低下したときに前記電力変換部に供
給するコンデンサと、当該コンデンサを充電する充電手
段とを備えていることを特徴とする請求項1または2記
載のスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13130596A JP3236506B2 (ja) | 1996-04-26 | 1996-04-26 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13130596A JP3236506B2 (ja) | 1996-04-26 | 1996-04-26 | スイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09298874A JPH09298874A (ja) | 1997-11-18 |
JP3236506B2 true JP3236506B2 (ja) | 2001-12-10 |
Family
ID=15054860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13130596A Expired - Fee Related JP3236506B2 (ja) | 1996-04-26 | 1996-04-26 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3236506B2 (ja) |
-
1996
- 1996-04-26 JP JP13130596A patent/JP3236506B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09298874A (ja) | 1997-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7729137B2 (en) | Switching power supply and regulation circuit | |
US5436550A (en) | AC-DC converter having saw-tooth wave generating circuit in active filter | |
US7492615B2 (en) | Switching power supply | |
KR100261613B1 (ko) | 인버터회로를 이루는 전자부품으로부터 생기는 열을 감소시킬수 있는 압전 변압기를 구동하는 구동회로 | |
JP4210868B2 (ja) | スイッチング電源装置 | |
US7550957B2 (en) | DC-DC converter and control circuit thereof | |
US4742535A (en) | Inverter type X-ray apparatus | |
JP3839737B2 (ja) | 直流電圧変換回路 | |
JPH06335241A (ja) | トランス結合型2次直流電源生成装置 | |
KR20030044831A (ko) | 스위칭 전원장치 | |
US7019992B1 (en) | Capacitively coupled power supply | |
JP2011087394A (ja) | スイッチング素子駆動用制御回路およびスイッチング電源装置 | |
JPH11122926A (ja) | 自励発振型スイッチング電源装置 | |
JPH10323028A (ja) | Dc−dcコンバータ | |
US6909618B2 (en) | Switching power supply | |
JPH08130871A (ja) | Dc−dcコンバータ | |
JPH09131058A (ja) | 同調スイッチ・モード電源装置 | |
JP2001128445A (ja) | スイッチング電源回路 | |
JP3236506B2 (ja) | スイッチング電源装置 | |
JP2001292571A (ja) | 同期整流回路 | |
JP6682930B2 (ja) | 電源装置 | |
JP3499744B2 (ja) | 電子機器の充電回路 | |
JP3121378B2 (ja) | 電力変換装置 | |
JP3800114B2 (ja) | パルス発生器 | |
JP2776152B2 (ja) | スイッチングレギュレ−タ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080928 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080928 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090928 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130928 Year of fee payment: 12 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |