JP3235596B2 - 強誘電体素子及び半導体装置 - Google Patents
強誘電体素子及び半導体装置Info
- Publication number
- JP3235596B2 JP3235596B2 JP16268199A JP16268199A JP3235596B2 JP 3235596 B2 JP3235596 B2 JP 3235596B2 JP 16268199 A JP16268199 A JP 16268199A JP 16268199 A JP16268199 A JP 16268199A JP 3235596 B2 JP3235596 B2 JP 3235596B2
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- electrode
- ferroelectric element
- film
- denotes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【０００１】
【産業上の利用分野】本発明は強誘電体を基質とする薄
膜を用いた強誘電体素子あるいは強誘電体素子の構造に
関する。
膜を用いた強誘電体素子あるいは強誘電体素子の構造に
関する。
【０００２】
【従来の技術】強誘電体が２つの電極によって挟まれた
構造を有する誘電体素子において、小面積の大容量誘電
素子、あるいは強誘電性容量素子を得るために、従来は
例えばジャーナル・オブ・アプライド・フィジックス
（Ｊ．Ａｐｐｌ．Ｐｈｙｓ）、１９９１年、第７０巻、
第１号、３８２頁〜３８８頁に記載されていたように、
前記電極材料として白金（Pt）、強誘電体材料としては
ＰＺＴ（Pb(ZrxTi1-x)O3）を用いていた。
構造を有する誘電体素子において、小面積の大容量誘電
素子、あるいは強誘電性容量素子を得るために、従来は
例えばジャーナル・オブ・アプライド・フィジックス
（Ｊ．Ａｐｐｌ．Ｐｈｙｓ）、１９９１年、第７０巻、
第１号、３８２頁〜３８８頁に記載されていたように、
前記電極材料として白金（Pt）、強誘電体材料としては
ＰＺＴ（Pb(ZrxTi1-x)O3）を用いていた。
【０００３】図３にシリコン基板上に強誘電体を積層し
た構造の、強誘電体素子の一例を示す。図３において、
３０１はシリコン基板であり、３０２は二酸化シリコン
（SiO2）の絶縁層である。３０４がＰＺＴを用いた強誘
電体膜であり、下部電極３０３と上部電極３０５により
挟まれ、容量素子を構成している。３０６は素子保護膜
である。
た構造の、強誘電体素子の一例を示す。図３において、
３０１はシリコン基板であり、３０２は二酸化シリコン
（SiO2）の絶縁層である。３０４がＰＺＴを用いた強誘
電体膜であり、下部電極３０３と上部電極３０５により
挟まれ、容量素子を構成している。３０６は素子保護膜
である。
【０００４】
【発明が解決しようとする課題】このように下部電極３
０３、強誘電体膜３０４、上部電極３０５を積層した構
造においては、電極に電圧を印加した場合、特に小さい
方の電極、この場合は上部電極３０５の周辺部に電界が
集中する。したがって、正負の電圧を交互に繰り返しか
けた場合、特に電界の集中した部分で強誘電体膜３０５
の膜疲労（fatigue）が進み、自発分極などの素子特性
が劣化する。また、高い電圧が印加されると上部電極３
０５の周辺部の電界の集中した領域で強誘電体膜３０４
の絶縁破壊を起こす。
０３、強誘電体膜３０４、上部電極３０５を積層した構
造においては、電極に電圧を印加した場合、特に小さい
方の電極、この場合は上部電極３０５の周辺部に電界が
集中する。したがって、正負の電圧を交互に繰り返しか
けた場合、特に電界の集中した部分で強誘電体膜３０５
の膜疲労（fatigue）が進み、自発分極などの素子特性
が劣化する。また、高い電圧が印加されると上部電極３
０５の周辺部の電界の集中した領域で強誘電体膜３０４
の絶縁破壊を起こす。
【０００５】本発明は、このような課題を解決するもの
で、電極周辺部の電界集中を防ぎ、強誘電体素子の疲労
特性や絶縁耐圧を向上させるものである。
で、電極周辺部の電界集中を防ぎ、強誘電体素子の疲労
特性や絶縁耐圧を向上させるものである。
【０００６】
【課題を解決するための手段】本発明の強誘電体素子
は、強誘電体膜が２つの電極によって挟まれた構造を有
する強誘電体素子であって、前記２つの電極間に強誘電
体薄膜が挟まれた第一の領域と、前記２つの電極間に強
誘電体薄膜及び常誘電体層が挟まれた第二の領域とを有
し、該第二の領域が、強誘電体薄膜の外周側に形成さ
れ、前記常誘電体層が、強誘電体薄膜の外周端面に延在
し、該端面を覆ってなることを特徴とする。また、本発
明の半導体装置は、上記の強誘電体素子を備えたことを
特徴とする。
は、強誘電体膜が２つの電極によって挟まれた構造を有
する強誘電体素子であって、前記２つの電極間に強誘電
体薄膜が挟まれた第一の領域と、前記２つの電極間に強
誘電体薄膜及び常誘電体層が挟まれた第二の領域とを有
し、該第二の領域が、強誘電体薄膜の外周側に形成さ
れ、前記常誘電体層が、強誘電体薄膜の外周端面に延在
し、該端面を覆ってなることを特徴とする。また、本発
明の半導体装置は、上記の強誘電体素子を備えたことを
特徴とする。
【０００７】
【実施例】図１は本発明の強誘電体素子の、第１の実施
例を示す主要断面図である。図２は本発明の強誘電体素
子の、第２の実施例を示す主要断面図である。
例を示す主要断面図である。図２は本発明の強誘電体素
子の、第２の実施例を示す主要断面図である。
【０００８】以下、まず図１にしたがい、第１の実施例
として、上部電極の周辺部と強誘電体膜との間に、常誘
電体層をはさんだ構造について、本発明の強誘電体素子
を説明する。
として、上部電極の周辺部と強誘電体膜との間に、常誘
電体層をはさんだ構造について、本発明の強誘電体素子
を説明する。
【０００９】図１において、１０１はシリコン基板であ
る。１０２は強誘電体素子の下地となる絶縁層であり、
例えば、シリコン基板１０１を熱酸化して１μｍの二酸
化シリコン（SiO2）を形成する。１０３は強誘電体素子
の一方の電極（以下、下部電極とする）であり、例えば
白金を０．５μｍ、スパッタ法により形成する。１０４
は強誘電体膜であり、例えばＰＺＴ（Pb(Zr0.4Ti0.6)
O3）をゾル−ゲル法により０．５μｍ形成し、６００℃
で焼結する。
る。１０２は強誘電体素子の下地となる絶縁層であり、
例えば、シリコン基板１０１を熱酸化して１μｍの二酸
化シリコン（SiO2）を形成する。１０３は強誘電体素子
の一方の電極（以下、下部電極とする）であり、例えば
白金を０．５μｍ、スパッタ法により形成する。１０４
は強誘電体膜であり、例えばＰＺＴ（Pb(Zr0.4Ti0.6)
O3）をゾル−ゲル法により０．５μｍ形成し、６００℃
で焼結する。
【００１０】１０５は本発明の趣旨による常誘電体層で
あり、例えば二酸化シリコンを０．３μｍ、化学気相成
長法（以下、ＣＶＤとする）により形成し、所定の大き
さに開孔する。１０６は強誘電体素子のもう一方の電極
（以下、上部電極とする）であり、例えば白金を０．５
μｍ、スパッタ法により形成し、常誘電体層１０５の開
孔部より大きなパターンに形成する。
あり、例えば二酸化シリコンを０．３μｍ、化学気相成
長法（以下、ＣＶＤとする）により形成し、所定の大き
さに開孔する。１０６は強誘電体素子のもう一方の電極
（以下、上部電極とする）であり、例えば白金を０．５
μｍ、スパッタ法により形成し、常誘電体層１０５の開
孔部より大きなパターンに形成する。
【００１１】以上をもって、本発明の第１の実施例とす
る。
る。
【００１２】図３に示した従来の技術による構造の強誘
電体素子では、初期の自発分極が１８μＣ／ｃｍ2であ
り、下部電極３０３と上部電極３０５との間に、±３０
０ｋＶ／ｃｍ2の電界を交互に１０5回印加する電圧サイ
クルを行った後では、６μＣ／ｃｍ2となったが、本実
施例のように、上部電極１０６の周辺部と強誘電体膜１
０４との間に、常誘電体層１０５をはさんだ構造にした
場合、初期の自発分極が１８μＣ／ｃｍ2、同様な電界
サイクルを印加した後でも、１３μＣ／ｃｍ2であっ
た。
電体素子では、初期の自発分極が１８μＣ／ｃｍ2であ
り、下部電極３０３と上部電極３０５との間に、±３０
０ｋＶ／ｃｍ2の電界を交互に１０5回印加する電圧サイ
クルを行った後では、６μＣ／ｃｍ2となったが、本実
施例のように、上部電極１０６の周辺部と強誘電体膜１
０４との間に、常誘電体層１０５をはさんだ構造にした
場合、初期の自発分極が１８μＣ／ｃｍ2、同様な電界
サイクルを印加した後でも、１３μＣ／ｃｍ2であっ
た。
【００１３】また、図３に示した従来の技術による構造
の強誘電体素子では、下部電極３０３と上部電極３０５
との間の初期の絶縁耐圧は、約３ＭＶ／ｃｍであった
が、本実施例の構造においては、上部電極１０６周辺部
の電界は緩和され、下部電極１０３と上部電極１０６と
の間の絶縁耐圧は、約３．５ＭＶ／ｃｍであった。
の強誘電体素子では、下部電極３０３と上部電極３０５
との間の初期の絶縁耐圧は、約３ＭＶ／ｃｍであった
が、本実施例の構造においては、上部電極１０６周辺部
の電界は緩和され、下部電極１０３と上部電極１０６と
の間の絶縁耐圧は、約３．５ＭＶ／ｃｍであった。
【００１４】次に、図２にしたがい、第２の実施例とし
て、下部電極の周辺部と強誘電体膜との間に、下部電極
の周辺部から中心部に向かって、厚みの小さくなるよう
にした常誘電体層をはさんだ構造について、本発明の強
誘電体素子を説明する。
て、下部電極の周辺部と強誘電体膜との間に、下部電極
の周辺部から中心部に向かって、厚みの小さくなるよう
にした常誘電体層をはさんだ構造について、本発明の強
誘電体素子を説明する。
【００１５】図２において、２０１はシリコン基板であ
る。２０２は強誘電体素子の下地となる絶縁層であり、
例えば、シリコン基板２０１を熱酸化して１μｍの二酸
化シリコン（SiO2）を形成する。２０３は強誘電体素子
の一方の電極（以下、下部電極とする）であり、例えば
白金を０．５μｍ、スパッタ法により形成する。
る。２０２は強誘電体素子の下地となる絶縁層であり、
例えば、シリコン基板２０１を熱酸化して１μｍの二酸
化シリコン（SiO2）を形成する。２０３は強誘電体素子
の一方の電極（以下、下部電極とする）であり、例えば
白金を０．５μｍ、スパッタ法により形成する。
【００１６】２０４は本発明の趣旨による常誘電体層で
あり、例えば二酸化シリコンを０．５μｍ、化学気相成
長法（以下、ＣＶＤとする）により形成し、所定の大き
さに開孔する。この時、等方性のエッチング、例えば純
水で１：１０に希釈したふっ酸を用いてエッチングすれ
ば、前記開孔部中心に向かって、常誘電体層２０４の厚
みを連続的に小さくすることができる。
あり、例えば二酸化シリコンを０．５μｍ、化学気相成
長法（以下、ＣＶＤとする）により形成し、所定の大き
さに開孔する。この時、等方性のエッチング、例えば純
水で１：１０に希釈したふっ酸を用いてエッチングすれ
ば、前記開孔部中心に向かって、常誘電体層２０４の厚
みを連続的に小さくすることができる。
【００１７】２０５は強誘電体膜であり、例えばＰＺＴ
（Pb(Zr0.4Ti0.6)O3）をゾル−ゲル法により０．５μｍ
形成し、６００℃で焼結する。２０６は強誘電体素子の
もう一方の電極（以下、上部電極とする）であり、例え
ば白金を０．５μｍ、スパッタ法により形成する。
（Pb(Zr0.4Ti0.6)O3）をゾル−ゲル法により０．５μｍ
形成し、６００℃で焼結する。２０６は強誘電体素子の
もう一方の電極（以下、上部電極とする）であり、例え
ば白金を０．５μｍ、スパッタ法により形成する。
【００１８】以上をもって、本発明の第２の実施例とす
る。
る。
【００１９】このように、常誘電体層２０４の開孔部の
厚みを、開孔部中心に向かって小さくなるようにしたこ
とにより、開孔部周辺での電界も緩和され、初期の自発
分極が１８μＣ／ｃｍ2であったものが、前記電圧サイ
クル印加後でも１６μＣ／ｃｍ2にしか減少しなかっ
た。また、下部電極２０３と上部電極２０６との間の絶
縁耐圧は、約５ＭＶ／ｃｍであった。
厚みを、開孔部中心に向かって小さくなるようにしたこ
とにより、開孔部周辺での電界も緩和され、初期の自発
分極が１８μＣ／ｃｍ2であったものが、前記電圧サイ
クル印加後でも１６μＣ／ｃｍ2にしか減少しなかっ
た。また、下部電極２０３と上部電極２０６との間の絶
縁耐圧は、約５ＭＶ／ｃｍであった。
【００２０】
【発明の効果】以上述べたように、本発明の強誘電体素
子の構成によれば、少なくとも一個の電極の周辺部と強
誘電体膜との間に、常誘電体層をはさみ、また、前記常
誘電体層を前記電極の周辺部から中心部方向に向かって
連続的に薄くしたことにより、電極周辺部での電界集中
が緩和され、前記強誘電体素子の疲労特性や、前記強誘
電体素子の二つの電極間の絶縁耐圧を向上せしめること
ができる。
子の構成によれば、少なくとも一個の電極の周辺部と強
誘電体膜との間に、常誘電体層をはさみ、また、前記常
誘電体層を前記電極の周辺部から中心部方向に向かって
連続的に薄くしたことにより、電極周辺部での電界集中
が緩和され、前記強誘電体素子の疲労特性や、前記強誘
電体素子の二つの電極間の絶縁耐圧を向上せしめること
ができる。
【図１】 本発明の第１の実施例の主要断面図。
【図２】 本発明の第２の実施例の主要断面図。
【図３】 従来の技術による、強誘電体素子の主要断面
図。
図。
１０１ シリコン基板 １０２ 絶縁層 １０３ 下部電極 １０４ 強誘電体膜 １０５ 常誘電体層 １０６ 上部電極 ２０１ シリコン基板 ２０２ 絶縁層 ２０３ 下部電極 ２０４ 常誘電体層 ２０５ 強誘電体膜 ２０６ 上部電極 ３０１ シリコン基板 ３０２ 絶縁層 ３０３ 下部電極 ３０４ 強誘電体膜 ３０５ 上部電極 ３０６ 素子保護膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 27/108 29/788 29/792 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/10 451 H01L 21/822 H01L 21/8242 H01L 21/8247 H01L 27/04 H01L 27/108 H01L 29/788 H01L 29/792
Claims (2)
- 【請求項１】 強誘電体膜が２つの電極によって挟まれ
た構造を有する強誘電体素子であって、 前記２つの電極間に強誘電体薄膜が挟まれた第一の領域
と、 前記２つの電極間に強誘電体薄膜及び常誘電体層が挟ま
れた第二の領域とを有し、 該第二の領域が、強誘電体薄膜の外周側に形成され、 前記常誘電体層が、強誘電体薄膜の外周端面に延在し、
該端面を覆ってなることを特徴とする強誘電体素子。 - 【請求項２】 請求項１記載の強誘電体素子を備えたこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16268199A JP3235596B2 (ja) | 1999-06-09 | 1999-06-09 | 強誘電体素子及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16268199A JP3235596B2 (ja) | 1999-06-09 | 1999-06-09 | 強誘電体素子及び半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14952092A Division JP3203767B2 (ja) | 1992-06-09 | 1992-06-09 | 強誘電体素子及び半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000004005A JP2000004005A (ja) | 2000-01-07 |
| JP3235596B2 true JP3235596B2 (ja) | 2001-12-04 |
Family
ID=15759283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16268199A Expired - Fee Related JP3235596B2 (ja) | 1999-06-09 | 1999-06-09 | 強誘電体素子及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3235596B2 (ja) |
-
1999
- 1999-06-09 JP JP16268199A patent/JP3235596B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000004005A (ja) | 2000-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002353416A (ja) | 半導体記憶装置およびその製造方法 | |
| JPH0736437B2 (ja) | 半導体メモリの製造方法 | |
| US5920453A (en) | Completely encapsulated top electrode of a ferroelectric capacitor | |
| JPH11297942A (ja) | 強誘電体メモリ装置およびその製造方法 | |
| JPH1022470A (ja) | 半導体記憶装置及びその製造方法 | |
| JPH05343616A (ja) | 誘電体素子及びその製造方法 | |
| JP3139491B2 (ja) | 強誘電体素子及び半導体記憶装置 | |
| JP3235596B2 (ja) | 強誘電体素子及び半導体装置 | |
| JP4433200B2 (ja) | 強誘電体キャパシタおよび半導体装置 | |
| JP3204250B2 (ja) | 強誘電体素子及び半導体記憶装置 | |
| JP3203767B2 (ja) | 強誘電体素子及び半導体記憶装置 | |
| JP2002100740A (ja) | 半導体記憶素子及びその製造方法 | |
| JP2002313966A (ja) | トランジスタ型強誘電体不揮発性記憶素子とその製造方法 | |
| JP4375561B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JP3170254B2 (ja) | キャパシタ | |
| JPH08264719A (ja) | 誘電体素子 | |
| JP2001223338A (ja) | 強誘電体素子及び半導体記憶装置 | |
| JP2000004002A (ja) | 強誘電体素子及び半導体記憶装置 | |
| JP3045413B2 (ja) | 半導体装置およびその製法 | |
| JP3045414B2 (ja) | 半導体装置およびその製法 | |
| KR100189987B1 (ko) | 에프램 셀 및 그 제조 방법 | |
| JP2006128274A (ja) | 強誘電体キャパシタおよび強誘電体メモリの製造方法 | |
| JP3476845B2 (ja) | 誘電体素子及び半導体記憶装置 | |
| JPH0621064A (ja) | 半導体装置の製造方法 | |
| JP3045416B2 (ja) | 半導体装置およびその製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010424 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010828 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080928 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080928 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090928 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090928 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |