JP3233113B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3233113B2 JP3233113B2 JP32112298A JP32112298A JP3233113B2 JP 3233113 B2 JP3233113 B2 JP 3233113B2 JP 32112298 A JP32112298 A JP 32112298A JP 32112298 A JP32112298 A JP 32112298A JP 3233113 B2 JP3233113 B2 JP 3233113B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- gas
- phosphorus
- film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 50
- 238000004519 manufacturing process Methods 0.000 title claims description 48
- 239000004065 semiconductor Substances 0.000 title claims description 40
- 239000007789 gas Substances 0.000 claims description 122
- 229910052698 phosphorus Inorganic materials 0.000 claims description 111
- 239000011574 phosphorus Substances 0.000 claims description 111
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 110
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 70
- 229910052710 silicon Inorganic materials 0.000 claims description 62
- 239000010703 silicon Substances 0.000 claims description 62
- 238000009792 diffusion process Methods 0.000 claims description 58
- 239000003990 capacitor Substances 0.000 claims description 33
- 238000010438 heat treatment Methods 0.000 claims description 31
- 150000003376 silicon Chemical class 0.000 claims description 28
- 230000003628 erosive effect Effects 0.000 claims description 27
- 229910052736 halogen Inorganic materials 0.000 claims description 19
- 150000002367 halogens Chemical class 0.000 claims description 18
- 239000000470 constituent Substances 0.000 claims description 13
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 11
- 229910001882 dioxygen Inorganic materials 0.000 claims description 11
- 230000002265 prevention Effects 0.000 claims description 8
- 230000006870 function Effects 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 claims 1
- 239000012466 permeate Substances 0.000 claims 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 41
- 238000007254 oxidation reaction Methods 0.000 description 18
- 230000009467 reduction Effects 0.000 description 17
- 230000003647 oxidation Effects 0.000 description 16
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 229920005591 polysilicon Polymers 0.000 description 13
- 230000000694 effects Effects 0.000 description 12
- 239000000758 substrate Substances 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 239000000460 chlorine Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 7
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 239000007790 solid phase Substances 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 241000212978 Amorpha <angiosperm> Species 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- -1 Phospho Chemical class 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005587 bubbling Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 150000003017 phosphorus Chemical class 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、半球状のシリコン核（以下、ＨＳＧ
−Ｓｉと略記する：Hemi-Spherical Grained Si）に対
して不純物を高濃度でドーピングする工程を含む半導体
装置の製造方法に関するものである。
方法に関し、特に、半球状のシリコン核（以下、ＨＳＧ
−Ｓｉと略記する：Hemi-Spherical Grained Si）に対
して不純物を高濃度でドーピングする工程を含む半導体
装置の製造方法に関するものである。
【０００２】
【従来の技術】近年、ＤＲＡＭ（Dynamic Random Acces
s Memory）等の半導体装置では、高集積化の実現のため
に、各メモリセルを構成するキャパシタの占有面積当た
りの静電容量を増大させることが要求されている。そこ
で、この要求に応え、各キャパシタを構成する上部電極
または下部電極のいずれか一方、例えば下部電極をシリ
ンダ状に形成することで静電容量を増大させる手段が採
られている。さらに、キャパシタの電極材料にはポリシ
リコンがよく用いられるが、上記ポリシリコン電極表面
にＨＳＧ−Ｓｉを形成し、表面を凹凸状にすることによ
り電極の表面積を増大させ、静電容量を増大させる試み
もなされている。ところが、この場合、ＨＳＧ−Ｓｉが
空乏化すると、ＨＳＧ−Ｓｉの電気抵抗が増大し、キャ
パシタの容量を充分に増加させることができない。この
ため、通常は、拡散法またはイオン注入法を用いてＨＳ
Ｇ−Ｓｉ中にリン等の不純物をドーピングしてＨＳＧ−
Ｓｉの抵抗値を低下させる処置を施している。
s Memory）等の半導体装置では、高集積化の実現のため
に、各メモリセルを構成するキャパシタの占有面積当た
りの静電容量を増大させることが要求されている。そこ
で、この要求に応え、各キャパシタを構成する上部電極
または下部電極のいずれか一方、例えば下部電極をシリ
ンダ状に形成することで静電容量を増大させる手段が採
られている。さらに、キャパシタの電極材料にはポリシ
リコンがよく用いられるが、上記ポリシリコン電極表面
にＨＳＧ−Ｓｉを形成し、表面を凹凸状にすることによ
り電極の表面積を増大させ、静電容量を増大させる試み
もなされている。ところが、この場合、ＨＳＧ−Ｓｉが
空乏化すると、ＨＳＧ−Ｓｉの電気抵抗が増大し、キャ
パシタの容量を充分に増加させることができない。この
ため、通常は、拡散法またはイオン注入法を用いてＨＳ
Ｇ−Ｓｉ中にリン等の不純物をドーピングしてＨＳＧ−
Ｓｉの抵抗値を低下させる処置を施している。
【０００３】拡散法によりＨＳＧ−Ｓｉ中に不純物をド
ーピングする技術が、特開平９−２８９２９２号公報に
記載されている。この公報に記載の半導体装置の製造方
法は、半導体基板上に層間絶縁膜を形成する工程と、セ
ルコンタクトを形成する工程と、表面に凹凸を有するポ
リシリコン膜を形成する工程と、リンがドーピングされ
たシリコン酸化膜（以下、ＰＳＧと記す：Phospho Sili
cated Glass）を上記ポリシリコン膜上に形成する工程
と、このＰＳＧ膜から表面凹凸状のポリシリコン膜に不
純物を拡散させる工程と、ＰＳＧ膜を除去する工程とを
この順に有している。この製造方法では、ＰＳＧ膜に対
して約８００〜９５０℃の温度で約１０〜６０分間の熱
処理を行い、ＰＳＧ膜中のリンを表面凹凸状のポリシリ
コン膜に拡散させる。
ーピングする技術が、特開平９−２８９２９２号公報に
記載されている。この公報に記載の半導体装置の製造方
法は、半導体基板上に層間絶縁膜を形成する工程と、セ
ルコンタクトを形成する工程と、表面に凹凸を有するポ
リシリコン膜を形成する工程と、リンがドーピングされ
たシリコン酸化膜（以下、ＰＳＧと記す：Phospho Sili
cated Glass）を上記ポリシリコン膜上に形成する工程
と、このＰＳＧ膜から表面凹凸状のポリシリコン膜に不
純物を拡散させる工程と、ＰＳＧ膜を除去する工程とを
この順に有している。この製造方法では、ＰＳＧ膜に対
して約８００〜９５０℃の温度で約１０〜６０分間の熱
処理を行い、ＰＳＧ膜中のリンを表面凹凸状のポリシリ
コン膜に拡散させる。
【０００４】
【発明が解決しようとする課題】ところで、ＤＲＡＭ単
体の製品の場合、製造プロセス中の熱処理の温度にはそ
れ程制約がないが、同一チップ内にＤＲＡＭとロジック
ＬＳＩとを搭載したロジック混載メモリの場合、しきい
値電圧の変動等、特性変動の恐れがあるゲート長の小さ
いロジック部のトランジスタを保護するために、熱処理
温度を低く設定したり、熱処理時間を短く設定する必要
がある。例えば、図８に示すように、ゲート長０．２５
μｍのトランジスタに対して熱処理を加えた場合、熱処
理温度が７８０℃程度まではトランジスタはほぼ一定の
しきい値（Ｖth）を示すが、熱処理温度が７８０℃を超
えるとしきい値が急激に低下する傾向を示す。しかしな
がら、上記公報に記載の従来の製造方法では、約８００
〜９５０℃といった高温での数十分間の熱処理によって
リンのドーピングを行っているため、ロジック部のトラ
ンジスタのしきい値が変化してしまい、この方法を上記
ロジック混載メモリに適用することはできない。
体の製品の場合、製造プロセス中の熱処理の温度にはそ
れ程制約がないが、同一チップ内にＤＲＡＭとロジック
ＬＳＩとを搭載したロジック混載メモリの場合、しきい
値電圧の変動等、特性変動の恐れがあるゲート長の小さ
いロジック部のトランジスタを保護するために、熱処理
温度を低く設定したり、熱処理時間を短く設定する必要
がある。例えば、図８に示すように、ゲート長０．２５
μｍのトランジスタに対して熱処理を加えた場合、熱処
理温度が７８０℃程度まではトランジスタはほぼ一定の
しきい値（Ｖth）を示すが、熱処理温度が７８０℃を超
えるとしきい値が急激に低下する傾向を示す。しかしな
がら、上記公報に記載の従来の製造方法では、約８００
〜９５０℃といった高温での数十分間の熱処理によって
リンのドーピングを行っているため、ロジック部のトラ
ンジスタのしきい値が変化してしまい、この方法を上記
ロジック混載メモリに適用することはできない。
【０００５】一方、上記公報に記載の方法のようにＨＳ
Ｇ−Ｓｉ表面にＰＳＧ膜を成膜することなく、従来から
通常に用いられている条件でリン拡散を行った場合で
も、ＨＳＧ−Ｓｉ表面にＰＳＧ膜が形成されるが、その
場合には、ＰＳＧ膜の成長に際してＨＳＧ−Ｓｉ側から
シリコン原子が多く消費されるため、ＰＳＧ膜の成長に
伴ってＨＳＧ−Ｓｉの食われ量が多くなり、最終的に表
面のＰＳＧ膜を除去した際にＨＳＧ−Ｓｉが小さくなっ
てしまう。そのため、せっかくＨＳＧ−Ｓｉを形成して
も、電極表面の凹凸が小さくなってしまい、電極表面積
の増加による容量増大の効果が充分に得られなくなると
いう問題が生じる。
Ｇ−Ｓｉ表面にＰＳＧ膜を成膜することなく、従来から
通常に用いられている条件でリン拡散を行った場合で
も、ＨＳＧ−Ｓｉ表面にＰＳＧ膜が形成されるが、その
場合には、ＰＳＧ膜の成長に際してＨＳＧ−Ｓｉ側から
シリコン原子が多く消費されるため、ＰＳＧ膜の成長に
伴ってＨＳＧ−Ｓｉの食われ量が多くなり、最終的に表
面のＰＳＧ膜を除去した際にＨＳＧ−Ｓｉが小さくなっ
てしまう。そのため、せっかくＨＳＧ−Ｓｉを形成して
も、電極表面の凹凸が小さくなってしまい、電極表面積
の増加による容量増大の効果が充分に得られなくなると
いう問題が生じる。
【０００６】具体的に、上記従来の方法により形成した
キャパシタの容量（Ｃ−Ｖ）特性をまとめたものが図９
である。電極表面にＨＳＧ−Ｓｉを形成せずに表面を平
坦面としたキャパシタの特性曲線が（Ａ）である。この
場合、全体的に容量値のレベルが低いことがわかる。こ
れに対して、電極表面に不純物を含まないＨＳＧ−Ｓｉ
を形成したキャパシタの特性曲線が（Ｂ）である。
（Ｂ）の場合、ＨＳＧ−Ｓｉを形成したことで（Ａ）に
比べて容量値は全体的に増加しているが、ＨＳＧ−Ｓｉ
中に不純物を導入していないため、ＨＳＧ−Ｓｉのグレ
イン内で空乏化が起こり、電極に負の電圧を印加した場
合に容量が大きく低下する。
キャパシタの容量（Ｃ−Ｖ）特性をまとめたものが図９
である。電極表面にＨＳＧ−Ｓｉを形成せずに表面を平
坦面としたキャパシタの特性曲線が（Ａ）である。この
場合、全体的に容量値のレベルが低いことがわかる。こ
れに対して、電極表面に不純物を含まないＨＳＧ−Ｓｉ
を形成したキャパシタの特性曲線が（Ｂ）である。
（Ｂ）の場合、ＨＳＧ−Ｓｉを形成したことで（Ａ）に
比べて容量値は全体的に増加しているが、ＨＳＧ−Ｓｉ
中に不純物を導入していないため、ＨＳＧ−Ｓｉのグレ
イン内で空乏化が起こり、電極に負の電圧を印加した場
合に容量が大きく低下する。
【０００７】そこで、ＨＳＧ−Ｓｉ中にリンを導入した
キャパシタの特性曲線が（Ｃ）である。リン拡散の処理
条件の一例を挙げると、温度：７５０℃、雰囲気ガスと
してＮ2とＰＯＣｌ3とＯ2の混合ガスを用い、各流量は
Ｎ2流量：２０ｓｌｍ、ＰＯＣｌ3流量：３００ｍｇ／
分、Ｏ2流量：４００ｓｃｃｍ、拡散時間：３０分、で
ある。また、この時のＯ2／ＰＯＣｌ3のモル比は約８で
ある。（Ｃ）の場合、ＨＳＧ−Ｓｉ中にリンが導入され
たことにより負電圧側での空乏化が抑制され、特性は平
坦化されるが、（Ｂ）の曲線に比べて正電圧側での容量
の絶対値が低下してしまう。この理由は、リンの導入に
よって空乏化は抑制されたものの、リン拡散時に処理ガ
ス中のＰＯＣｌ3から発生するＣｌラジカルによるシリ
コンのエッチング作用によってＨＳＧ−Ｓｉグレインが
縮小する効果と、Ｏ2分圧が大きいことによるグレイン
の酸化量（食われ量）の増加およびハロゲンの増速酸化
効果による酸化量（食われ量）の増加等、グレインを縮
小しようとする複数の効果が相乗的に作用してキャパシ
タ表面積の低下が生じたからと考えられる。容量の減少
率は１５ないし４０％程度であった。
キャパシタの特性曲線が（Ｃ）である。リン拡散の処理
条件の一例を挙げると、温度：７５０℃、雰囲気ガスと
してＮ2とＰＯＣｌ3とＯ2の混合ガスを用い、各流量は
Ｎ2流量：２０ｓｌｍ、ＰＯＣｌ3流量：３００ｍｇ／
分、Ｏ2流量：４００ｓｃｃｍ、拡散時間：３０分、で
ある。また、この時のＯ2／ＰＯＣｌ3のモル比は約８で
ある。（Ｃ）の場合、ＨＳＧ−Ｓｉ中にリンが導入され
たことにより負電圧側での空乏化が抑制され、特性は平
坦化されるが、（Ｂ）の曲線に比べて正電圧側での容量
の絶対値が低下してしまう。この理由は、リンの導入に
よって空乏化は抑制されたものの、リン拡散時に処理ガ
ス中のＰＯＣｌ3から発生するＣｌラジカルによるシリ
コンのエッチング作用によってＨＳＧ−Ｓｉグレインが
縮小する効果と、Ｏ2分圧が大きいことによるグレイン
の酸化量（食われ量）の増加およびハロゲンの増速酸化
効果による酸化量（食われ量）の増加等、グレインを縮
小しようとする複数の効果が相乗的に作用してキャパシ
タ表面積の低下が生じたからと考えられる。容量の減少
率は１５ないし４０％程度であった。
【０００８】このように、従来の方法では、ＨＳＧ−Ｓ
ｉに適正な不純物ドーピングを行ってＨＳＧ−Ｓｉの空
乏化を抑制することと、ＨＳＧ−Ｓｉの縮小化を抑止す
ることの双方を両立させるのは困難であった。
ｉに適正な不純物ドーピングを行ってＨＳＧ−Ｓｉの空
乏化を抑制することと、ＨＳＧ−Ｓｉの縮小化を抑止す
ることの双方を両立させるのは困難であった。
【０００９】本発明は、上記の課題を解決するためにな
されたものであって、比較的低い温度の熱処理であって
もＨＳＧ−Ｓｉに対して効率良くドーピングを行うこと
ができるとともに、その後のＨＳＧ−Ｓｉの縮小化を抑
えることができ、ＨＳＧ−Ｓｉを有するキャパシタの容
量の向上が図れる半導体装置の製造方法を提供すること
を目的とする。
されたものであって、比較的低い温度の熱処理であって
もＨＳＧ−Ｓｉに対して効率良くドーピングを行うこと
ができるとともに、その後のＨＳＧ−Ｓｉの縮小化を抑
えることができ、ＨＳＧ−Ｓｉを有するキャパシタの容
量の向上が図れる半導体装置の製造方法を提供すること
を目的とする。
【００１０】
【課題を解決するための手段】本願発明者は、上記の目
的を達成するために、キャパシタ下部電極の表面にＨＳ
Ｇ−Ｓｉを形成した後、ＨＳＧ−Ｓｉの表面に薄いＣＶ
Ｄ酸化膜を形成し、このＣＶＤ酸化膜を介してＨＳＧ−
Ｓｉ中にリンを固相拡散させる「半導体装置の製造方
法」を既に出願している。この方法によれば、リンを含
有するガス雰囲気からＣＶＤ酸化膜中にリンが絶えず供
給されるので、時間の経過に伴ってリン濃度が低下する
ことはなく、ＨＳＧ−Ｓｉ中にリンを安定してドーピン
グすることができる。またこの際、ＣＶＤ酸化膜がリン
拡散処理に伴う酸化に対するバッファー層として機能し
酸化量が低減されるので、ＨＳＧ−Ｓｉからのシリコン
原子の消費が抑制され、ＨＳＧ−Ｓｉの縮小化を防止す
ることができる。
的を達成するために、キャパシタ下部電極の表面にＨＳ
Ｇ−Ｓｉを形成した後、ＨＳＧ−Ｓｉの表面に薄いＣＶ
Ｄ酸化膜を形成し、このＣＶＤ酸化膜を介してＨＳＧ−
Ｓｉ中にリンを固相拡散させる「半導体装置の製造方
法」を既に出願している。この方法によれば、リンを含
有するガス雰囲気からＣＶＤ酸化膜中にリンが絶えず供
給されるので、時間の経過に伴ってリン濃度が低下する
ことはなく、ＨＳＧ−Ｓｉ中にリンを安定してドーピン
グすることができる。またこの際、ＣＶＤ酸化膜がリン
拡散処理に伴う酸化に対するバッファー層として機能し
酸化量が低減されるので、ＨＳＧ−Ｓｉからのシリコン
原子の消費が抑制され、ＨＳＧ−Ｓｉの縮小化を防止す
ることができる。
【００１１】しかしながら、この方法では、上記の目的
は達成できるものの、酸化に対するバッファー層（ＨＳ
Ｇ−Ｓｉの食われ防止膜とも言うことができる）として
機能するＣＶＤ酸化膜をＨＳＧ−Ｓｉ表面に形成する工
程が必要になるため、工程数が増えるという欠点を有し
ている。また、このＣＶＤ酸化膜は、リンの固相拡散の
介在膜として機能し、上記バッファー層として機能した
後は不要になるため、リン拡散を行った後でＣＶＤ酸化
膜の除去工程が必要となり、さらに工程数が増えること
になる。そこで、本発明は、先に出願済の半導体装置の
製造方法が持つ欠点を克服し、特に工程数を増やすこと
なく、上記目的を達成し得る半導体装置の製造方法を提
供するものである。
は達成できるものの、酸化に対するバッファー層（ＨＳ
Ｇ−Ｓｉの食われ防止膜とも言うことができる）として
機能するＣＶＤ酸化膜をＨＳＧ−Ｓｉ表面に形成する工
程が必要になるため、工程数が増えるという欠点を有し
ている。また、このＣＶＤ酸化膜は、リンの固相拡散の
介在膜として機能し、上記バッファー層として機能した
後は不要になるため、リン拡散を行った後でＣＶＤ酸化
膜の除去工程が必要となり、さらに工程数が増えること
になる。そこで、本発明は、先に出願済の半導体装置の
製造方法が持つ欠点を克服し、特に工程数を増やすこと
なく、上記目的を達成し得る半導体装置の製造方法を提
供するものである。
【００１２】本発明の第１の半導体装置の製造方法は、
シリコン膜を形成する工程と、構成元素としてシリコン
を含むガスの雰囲気下で前記シリコン膜を熱処理するこ
とにより該シリコン膜の表面にシリコン核を付与する工
程と、リン拡散装置において構成元素としてハロゲンお
よびリンを含むガスと酸素ガスとを含む混合ガスの雰囲
気下で前記ハロゲンおよびリンを含むガスに対する前記
酸素ガスの混合比を前記ハロゲンによるシリコンの浸蝕
が抑制される領域であって、かつ、前記ハロゲンによる
シリコンの増速酸化が生じない領域に調整した状態で所
定の温度にて熱処理を行うことにより前記シリコン核中
にリンを拡散する工程とを有することを特徴とするもの
である。
シリコン膜を形成する工程と、構成元素としてシリコン
を含むガスの雰囲気下で前記シリコン膜を熱処理するこ
とにより該シリコン膜の表面にシリコン核を付与する工
程と、リン拡散装置において構成元素としてハロゲンお
よびリンを含むガスと酸素ガスとを含む混合ガスの雰囲
気下で前記ハロゲンおよびリンを含むガスに対する前記
酸素ガスの混合比を前記ハロゲンによるシリコンの浸蝕
が抑制される領域であって、かつ、前記ハロゲンによる
シリコンの増速酸化が生じない領域に調整した状態で所
定の温度にて熱処理を行うことにより前記シリコン核中
にリンを拡散する工程とを有することを特徴とするもの
である。
【００１３】一般に、構成元素としてハロゲンおよびリ
ンを含むガスと酸素ガスとを含む混合ガス系でリン拡散
を行う場合、ハロゲンおよびリンを含むガスの混合比が
大きい領域ではこのガスから生じるハロゲンラジカルに
よるシリコンの浸蝕作用が大きくなる。一方、酸素ガス
の混合比がある範囲より大きい領域では、酸素ガス分圧
が大きいことによる酸化量の増加作用に加えて、ハロゲ
ンの増速酸化による酸化量増加作用が生じ、シリコンの
酸化作用が急激に大きくなる傾向を示す。
ンを含むガスと酸素ガスとを含む混合ガス系でリン拡散
を行う場合、ハロゲンおよびリンを含むガスの混合比が
大きい領域ではこのガスから生じるハロゲンラジカルに
よるシリコンの浸蝕作用が大きくなる。一方、酸素ガス
の混合比がある範囲より大きい領域では、酸素ガス分圧
が大きいことによる酸化量の増加作用に加えて、ハロゲ
ンの増速酸化による酸化量増加作用が生じ、シリコンの
酸化作用が急激に大きくなる傾向を示す。
【００１４】ところが、本発明の第１の半導体装置の製
造方法によれば、リン拡散装置において、ハロゲンおよ
びリンを含むガスに対する酸素ガスの混合比を上記シリ
コンの浸蝕作用が抑制されると同時に増速酸化が生じな
い領域に調整しているため、シリコン核が削られること
もなく、また、シリコン核中のシリコン原子が酸化膜に
食われることもなく、結果としてシリコン核の縮小化を
抑制することが可能になる。
造方法によれば、リン拡散装置において、ハロゲンおよ
びリンを含むガスに対する酸素ガスの混合比を上記シリ
コンの浸蝕作用が抑制されると同時に増速酸化が生じな
い領域に調整しているため、シリコン核が削られること
もなく、また、シリコン核中のシリコン原子が酸化膜に
食われることもなく、結果としてシリコン核の縮小化を
抑制することが可能になる。
【００１５】上記第１の半導体装置の製造方法におい
て、前記構成元素としてハロゲンおよびリンを含むガス
として塩化ホスホリル（ＰＯＣｌ3）ガスを用いること
が可能である。また、塩化ホスホリルガスに対する酸素
ガスの混合比をモル比で２以下とすることが望ましい。
さらに、この混合比をモル比で０．２ないし１．５の範
囲とすることが望ましい。
て、前記構成元素としてハロゲンおよびリンを含むガス
として塩化ホスホリル（ＰＯＣｌ3）ガスを用いること
が可能である。また、塩化ホスホリルガスに対する酸素
ガスの混合比をモル比で２以下とすることが望ましい。
さらに、この混合比をモル比で０．２ないし１．５の範
囲とすることが望ましい。
【００１６】すなわち、上記構成元素としてハロゲンお
よびリンを含むガスと酸素ガスとを含む系が具体的にＰ
ＯＣｌ3とＯ2との混合ガスである場合、Ｏ2／ＰＯＣｌ3
モル比が０．２未満であると塩素ラジカルによるシリコ
ンの浸蝕作用が顕著になり、また、Ｏ2／ＰＯＣｌ3モル
比が１．５を越えると塩素ラジカルによるシリコンの増
速酸化効果が現れ始め、２以上で大きくなる。したがっ
て、Ｏ2／ＰＯＣｌ3モル比を２以下、さらには０．２な
いし１．５の範囲とすることが望ましいのである。
よびリンを含むガスと酸素ガスとを含む系が具体的にＰ
ＯＣｌ3とＯ2との混合ガスである場合、Ｏ2／ＰＯＣｌ3
モル比が０．２未満であると塩素ラジカルによるシリコ
ンの浸蝕作用が顕著になり、また、Ｏ2／ＰＯＣｌ3モル
比が１．５を越えると塩素ラジカルによるシリコンの増
速酸化効果が現れ始め、２以上で大きくなる。したがっ
て、Ｏ2／ＰＯＣｌ3モル比を２以下、さらには０．２な
いし１．５の範囲とすることが望ましいのである。
【００１７】本発明の第２の半導体装置の製造方法は、
シリコン膜を形成する工程と、構成元素としてシリコン
を含むガスの雰囲気下で前記シリコン膜を熱処理するこ
とにより該シリコン膜の表面にシリコン核を付与する工
程と、リン拡散装置で用いる複数のガスの処理室内への
導入時期を調整し、ハロゲンによるシリコンの浸蝕を防
止するとともにリンを透過させる機能を有する膜を形成
するためのガスを先に導入して前記シリコン核の表面に
浸蝕防止膜を形成した後に、構成元素としてハロゲンお
よびリンを含むガスを導入して所定の温度で熱処理を行
うことにより前記浸蝕防止膜を通して前記シリコン核中
にリンを拡散する工程とを有することを特徴とするもの
である。
シリコン膜を形成する工程と、構成元素としてシリコン
を含むガスの雰囲気下で前記シリコン膜を熱処理するこ
とにより該シリコン膜の表面にシリコン核を付与する工
程と、リン拡散装置で用いる複数のガスの処理室内への
導入時期を調整し、ハロゲンによるシリコンの浸蝕を防
止するとともにリンを透過させる機能を有する膜を形成
するためのガスを先に導入して前記シリコン核の表面に
浸蝕防止膜を形成した後に、構成元素としてハロゲンお
よびリンを含むガスを導入して所定の温度で熱処理を行
うことにより前記浸蝕防止膜を通して前記シリコン核中
にリンを拡散する工程とを有することを特徴とするもの
である。
【００１８】上述したように、本願発明者が先に出願し
た発明は、シリコン核の表面にＣＶＤ酸化膜を形成し、
このＣＶＤ酸化膜を介してシリコン核中にリンを固相拡
散させるものであるが、リン拡散工程の前にこのＣＶＤ
酸化膜の形成工程が必要であった。これに対して、本発
明の第２の半導体装置の製造方法の場合、シリコン核表
面に形成した膜を通してリンを固相拡散させる点では同
じであっても、リン拡散装置で用いる複数のガスの処理
室内への導入タイミングを調整するのみでリン拡散の前
にリンを透過し得る膜を形成する方法であるから、先の
出願のように膜形成工程を別に設ける必要はない。
た発明は、シリコン核の表面にＣＶＤ酸化膜を形成し、
このＣＶＤ酸化膜を介してシリコン核中にリンを固相拡
散させるものであるが、リン拡散工程の前にこのＣＶＤ
酸化膜の形成工程が必要であった。これに対して、本発
明の第２の半導体装置の製造方法の場合、シリコン核表
面に形成した膜を通してリンを固相拡散させる点では同
じであっても、リン拡散装置で用いる複数のガスの処理
室内への導入タイミングを調整するのみでリン拡散の前
にリンを透過し得る膜を形成する方法であるから、先の
出願のように膜形成工程を別に設ける必要はない。
【００１９】上記方法において、前記浸蝕防止膜を形成
するためのガスの例としては、酸素ガスが挙げられる。
また、その膜厚を２ないし５ｎｍとすることが望まし
い。そして、前記ハロゲンおよびリンを構成元素として
含むガスの例としては、塩化ホスホリルガスが挙げられ
る。したがって、具体的には、リン拡散装置に使用する
ガスを酸素ガスと塩化ホスホリルガスとを含む混合ガス
とし、これらのガスを処理室に導入するタイミングは酸
素ガスをわずかに（例えば数分程度）早く導入し、続い
て、塩化ホスホリルガスを導入するようにすれば、シリ
コン核表面に薄いシリコン酸化膜が形成された後、この
酸化膜を介してシリコン核中にリンが拡散される。した
がって、シリコン酸化膜の存在によってリン拡散時のシ
リコン核中のシリコンの消費が抑制され、シリコン核の
縮小化を防止することができる。
するためのガスの例としては、酸素ガスが挙げられる。
また、その膜厚を２ないし５ｎｍとすることが望まし
い。そして、前記ハロゲンおよびリンを構成元素として
含むガスの例としては、塩化ホスホリルガスが挙げられ
る。したがって、具体的には、リン拡散装置に使用する
ガスを酸素ガスと塩化ホスホリルガスとを含む混合ガス
とし、これらのガスを処理室に導入するタイミングは酸
素ガスをわずかに（例えば数分程度）早く導入し、続い
て、塩化ホスホリルガスを導入するようにすれば、シリ
コン核表面に薄いシリコン酸化膜が形成された後、この
酸化膜を介してシリコン核中にリンが拡散される。した
がって、シリコン酸化膜の存在によってリン拡散時のシ
リコン核中のシリコンの消費が抑制され、シリコン核の
縮小化を防止することができる。
【００２０】本発明の第３の半導体装置の製造方法は、
シリコン膜を形成する工程と、構成元素としてシリコン
を含むガスの雰囲気下で前記シリコン膜を熱処理するこ
とにより該シリコン膜の表面にシリコン核を付与する工
程と、リン拡散装置において構成元素としてハロゲンお
よびリンを含むガスの処理室内への導入と同時、もしく
は構成元素としてハロゲンおよびリンを含むガスの処理
室内への導入に先だって構成元素としてシリコンを含む
ガスを処理室内に導入して所定の温度にて熱処理を行う
ことにより、前記構成元素としてシリコンを含むガスか
らのシリコンの補給によってハロゲンによるシリコンの
浸蝕に起因するシリコン核の縮小化を防止しつつ前記シ
リコン核中にリンを拡散する工程とを有することを特徴
とするものである。
シリコン膜を形成する工程と、構成元素としてシリコン
を含むガスの雰囲気下で前記シリコン膜を熱処理するこ
とにより該シリコン膜の表面にシリコン核を付与する工
程と、リン拡散装置において構成元素としてハロゲンお
よびリンを含むガスの処理室内への導入と同時、もしく
は構成元素としてハロゲンおよびリンを含むガスの処理
室内への導入に先だって構成元素としてシリコンを含む
ガスを処理室内に導入して所定の温度にて熱処理を行う
ことにより、前記構成元素としてシリコンを含むガスか
らのシリコンの補給によってハロゲンによるシリコンの
浸蝕に起因するシリコン核の縮小化を防止しつつ前記シ
リコン核中にリンを拡散する工程とを有することを特徴
とするものである。
【００２１】上記２つの方法が、シリコン核の浸蝕を抑
制したり、シリコン原子の酸化膜への食われを抑制する
ことによってシリコン核の縮小化そのものを抑えようと
する方法であるのに対して、本第３の方法は、シリコン
核へのシリコン原子の供給によりシリコン核の食われ分
を補いながらリン拡散を行う方法である。すなわち、リ
ン拡散装置においてハロゲンおよびリンを含むガスの導
入と同時、もしくはそれに先だってシリコンを含むガス
を導入すると、シリコンを含むガスからシリコン核に対
してシリコン原子が補給されてシリコン核が成長すると
同時に、ハロゲンおよびリンを含むガスの浸蝕作用によ
りシリコン核が縮小化しようとする。これらの作用が相
殺された結果、シリコン核はそれ程縮小化することな
く、シリコン核中にリンが拡散される。
制したり、シリコン原子の酸化膜への食われを抑制する
ことによってシリコン核の縮小化そのものを抑えようと
する方法であるのに対して、本第３の方法は、シリコン
核へのシリコン原子の供給によりシリコン核の食われ分
を補いながらリン拡散を行う方法である。すなわち、リ
ン拡散装置においてハロゲンおよびリンを含むガスの導
入と同時、もしくはそれに先だってシリコンを含むガス
を導入すると、シリコンを含むガスからシリコン核に対
してシリコン原子が補給されてシリコン核が成長すると
同時に、ハロゲンおよびリンを含むガスの浸蝕作用によ
りシリコン核が縮小化しようとする。これらの作用が相
殺された結果、シリコン核はそれ程縮小化することな
く、シリコン核中にリンが拡散される。
【００２２】上記第３の方法においては、前記ハロゲン
およびリンを含むガスとして塩化ホスホリルガスを用い
ることが可能である。また、前記シリコンを含むガスと
してモノシランまたはジシランを含むガスを用いること
が可能である。
およびリンを含むガスとして塩化ホスホリルガスを用い
ることが可能である。また、前記シリコンを含むガスと
してモノシランまたはジシランを含むガスを用いること
が可能である。
【００２３】上記本発明の第１ないし第３の半導体装置
の製造方法の全てにわたって、前記リン拡散工程におけ
る熱処理の温度を７００ないし７８０℃とすることが望
ましい。本発明の方法によれば、この熱処理温度でリン
拡散が充分に可能であるし、熱処理温度をこの範囲にす
れば、ゲート長が小さいトランジスタであってもしきい
値の変動が生じることがない。
の製造方法の全てにわたって、前記リン拡散工程におけ
る熱処理の温度を７００ないし７８０℃とすることが望
ましい。本発明の方法によれば、この熱処理温度でリン
拡散が充分に可能であるし、熱処理温度をこの範囲にす
れば、ゲート長が小さいトランジスタであってもしきい
値の変動が生じることがない。
【００２４】また、シリコン膜形成工程とシリコン核形
成工程との間にシリコン膜を所定の形状にパターニング
する工程を設け、パターニング後のシリコン膜に対して
シリコン核を付与することとし、これらの工程とリン拡
散工程とによってキャパシタの下部電極を形成すること
ができる。これにより、前記キャパシタを有するロジッ
ク混載メモリを製造することが可能になる。つまり、本
発明の半導体装置の製造方法は、トランジスタのゲート
長が小さく電気的特性が処理温度等の製造条件に微妙に
左右されるロジック部と、容量の増大が求められるキャ
パシタを含むＤＲＡＭとが混載されたロジック混載メモ
リに好適なものである。
成工程との間にシリコン膜を所定の形状にパターニング
する工程を設け、パターニング後のシリコン膜に対して
シリコン核を付与することとし、これらの工程とリン拡
散工程とによってキャパシタの下部電極を形成すること
ができる。これにより、前記キャパシタを有するロジッ
ク混載メモリを製造することが可能になる。つまり、本
発明の半導体装置の製造方法は、トランジスタのゲート
長が小さく電気的特性が処理温度等の製造条件に微妙に
左右されるロジック部と、容量の増大が求められるキャ
パシタを含むＤＲＡＭとが混載されたロジック混載メモ
リに好適なものである。
【００２５】
【発明の実施の形態】［第１の実施の形態］以下、本発
明の第１の実施の形態を図１ないし図５を参照して説明
する。図１は、本実施の形態の半導体装置の製造方法を
説明するための模式的な断面図であり、図２は、本製造
方法を工程順を追って示すフローチャートである。な
お、本明細書では、シリコン核の略称として、”ＨＳＧ
−Ｓｉ”という用語を用いる。ＨＳＧには本来、"Hemi-
Spherical（半球状の）"という意味が含まれるが、実際
のシリコン核は半球状に限らず、任意の形状のものが含
まれる。ただし、図示の都合上、図面では球状に描くこ
とにする。
明の第１の実施の形態を図１ないし図５を参照して説明
する。図１は、本実施の形態の半導体装置の製造方法を
説明するための模式的な断面図であり、図２は、本製造
方法を工程順を追って示すフローチャートである。な
お、本明細書では、シリコン核の略称として、”ＨＳＧ
−Ｓｉ”という用語を用いる。ＨＳＧには本来、"Hemi-
Spherical（半球状の）"という意味が含まれるが、実際
のシリコン核は半球状に限らず、任意の形状のものが含
まれる。ただし、図示の都合上、図面では球状に描くこ
とにする。
【００２６】ここで、図１および図２を参照しつつ製造
方法の一具体例について説明する。なお、半導体装置全
体の製造方法としては、トランジスタ形成工程、配線層
形成工程等が含まれるが、ここでは本発明の特徴点であ
るキャパシタ形成工程の部分のみを取り上げて説明す
る。まず、図１（ａ）に示すように、半導体基板１１上
にＣＶＤ法を用いてＳｉＯ 2からなる層間絶縁膜１２を
形成した後、フォトリソグラフィー技術を用いて層間絶
縁膜１２にコンタクトホール１２ａを形成し、半導体基
板１１の所定の領域を露出させる。次いで、リンをドー
ピングしたポリシリコン膜１４を基板全面に成膜してコ
ンタクトホール１２ａを埋め込み、これをエッチバック
してコンタクトホール１２ａ内にのみポリシリコン膜１
４を残し、セルコンタクト１３とする（図２中のステッ
プＳ１）。なお、上記ポリシリコン膜１４に代えて、ア
モルファスシリコン膜を用いることもできる。
方法の一具体例について説明する。なお、半導体装置全
体の製造方法としては、トランジスタ形成工程、配線層
形成工程等が含まれるが、ここでは本発明の特徴点であ
るキャパシタ形成工程の部分のみを取り上げて説明す
る。まず、図１（ａ）に示すように、半導体基板１１上
にＣＶＤ法を用いてＳｉＯ 2からなる層間絶縁膜１２を
形成した後、フォトリソグラフィー技術を用いて層間絶
縁膜１２にコンタクトホール１２ａを形成し、半導体基
板１１の所定の領域を露出させる。次いで、リンをドー
ピングしたポリシリコン膜１４を基板全面に成膜してコ
ンタクトホール１２ａを埋め込み、これをエッチバック
してコンタクトホール１２ａ内にのみポリシリコン膜１
４を残し、セルコンタクト１３とする（図２中のステッ
プＳ１）。なお、上記ポリシリコン膜１４に代えて、ア
モルファスシリコン膜を用いることもできる。
【００２７】次いで、ＣＶＤ法によりモノシラン（Ｓｉ
Ｈ4）ガスまたはジシラン（Ｓｉ2Ｈ6）ガス、およびホ
スフィン（ＰＨ3）ガスの雰囲気下で、半導体基板１１
に対する熱処理を所定の温度で行う。これにより、図１
（ｂ）に示すように、セルコンタクト１３上を含む層間
絶縁膜１２上に、メモリセルにおけるスタック型キャパ
シタの下部電極となるアモルファスシリコン膜１５を例
えば５００ｎｍの膜厚に堆積させる（図２中のステップ
Ｓ２）。アモルファスシリコン膜１５としては、リンを
ドープしたもの、あるいはリンをドープしないもの、い
ずれを用いてもよい。
Ｈ4）ガスまたはジシラン（Ｓｉ2Ｈ6）ガス、およびホ
スフィン（ＰＨ3）ガスの雰囲気下で、半導体基板１１
に対する熱処理を所定の温度で行う。これにより、図１
（ｂ）に示すように、セルコンタクト１３上を含む層間
絶縁膜１２上に、メモリセルにおけるスタック型キャパ
シタの下部電極となるアモルファスシリコン膜１５を例
えば５００ｎｍの膜厚に堆積させる（図２中のステップ
Ｓ２）。アモルファスシリコン膜１５としては、リンを
ドープしたもの、あるいはリンをドープしないもの、い
ずれを用いてもよい。
【００２８】次いで、フォトリソグラフィー技術により
前記アモルファスシリコン膜１５を下部電極とすべき形
状、例えばシリンダ状にパターニングする（図２中のス
テップＳ３）。次いで、アモルファスシリコン膜１５表
面の汚染層と自然酸化膜とを除去した後、モノシランガ
スまたはジシランガスを含む雰囲気下で５４０ないし６
３０℃程度の温度で熱処理する。次いで、アモルファス
シリコン膜１５を真空雰囲気下で同様に５４０ないし６
３０℃程度の温度で熱処理する。これにより、図１
（ｃ）に示すように、下部電極としてのアモルファスシ
リコン膜１５の表面にＨＳＧ−Ｓｉ１５ａ（シリコン
核）を形成する（図２中のステップＳ４）。このＨＳＧ
化のための熱処理は、真空雰囲気中のみならず、アルゴ
ン（Ａｒ）等の不活性ガス雰囲気下、つまりアモルファ
スシリコン膜１５にＨＳＧ−Ｓｉ１５ａを形成すること
を妨げない雰囲気下で行うことが可能である。
前記アモルファスシリコン膜１５を下部電極とすべき形
状、例えばシリンダ状にパターニングする（図２中のス
テップＳ３）。次いで、アモルファスシリコン膜１５表
面の汚染層と自然酸化膜とを除去した後、モノシランガ
スまたはジシランガスを含む雰囲気下で５４０ないし６
３０℃程度の温度で熱処理する。次いで、アモルファス
シリコン膜１５を真空雰囲気下で同様に５４０ないし６
３０℃程度の温度で熱処理する。これにより、図１
（ｃ）に示すように、下部電極としてのアモルファスシ
リコン膜１５の表面にＨＳＧ−Ｓｉ１５ａ（シリコン
核）を形成する（図２中のステップＳ４）。このＨＳＧ
化のための熱処理は、真空雰囲気中のみならず、アルゴ
ン（Ａｒ）等の不活性ガス雰囲気下、つまりアモルファ
スシリコン膜１５にＨＳＧ−Ｓｉ１５ａを形成すること
を妨げない雰囲気下で行うことが可能である。
【００２９】次いで、リン拡散装置を用い、塩化ホスホ
リル（ＰＯＣｌ3）ガスと酸素（Ｏ2）ガスと窒素
（Ｎ2）ガスの混合ガス雰囲気下でアモルファスシリコ
ン膜のリン処理を行う（図２中のステップＳ５）。図３
はリン拡散装置１９の概略構成を示す図であって、本装
置は複数枚の基板を一括して処理し得るバッチ式の縦型
拡散炉である。処理ガスの供給源としてＰＯＣｌ3ガス
とＯ2ガスとＮ2ガスの３系統の供給配管２０、２１、２
２が備えられており、各供給配管２０、２１、２２の途
中には各ガスの流量を制御するためのバルブ２３および
マスフローコントローラ２４、２５、２６が備えられて
いる。ＰＯＣｌ3ガスについては、デュアー瓶２７中に
収容した液体状のＰＯＣｌ3２８中にＮ2ガスを吹き込む
ことによりＰＯＣｌ3２８を気化させた後、配管２０を
通じて炉体２９内に導入する構成となっている。炉体２
９の頂部から導入された混合ガスは複数の基板３０の側
方から炉体２９内全体にわたって拡散し、炉底の排気口
３１から排気される。また、複数の基板３０を保持する
ボート３２が炉体２９に対して昇降可能に構成されてお
り、炉体２９の周囲にはヒータ３３が備えられている。
このリン拡散装置１９を用いて、基板３０をＰＯＣｌ3
ガスとＯ2ガスとＮ2ガスの混合ガス雰囲気下で熱処理
し、リン拡散処理を行うことができる。
リル（ＰＯＣｌ3）ガスと酸素（Ｏ2）ガスと窒素
（Ｎ2）ガスの混合ガス雰囲気下でアモルファスシリコ
ン膜のリン処理を行う（図２中のステップＳ５）。図３
はリン拡散装置１９の概略構成を示す図であって、本装
置は複数枚の基板を一括して処理し得るバッチ式の縦型
拡散炉である。処理ガスの供給源としてＰＯＣｌ3ガス
とＯ2ガスとＮ2ガスの３系統の供給配管２０、２１、２
２が備えられており、各供給配管２０、２１、２２の途
中には各ガスの流量を制御するためのバルブ２３および
マスフローコントローラ２４、２５、２６が備えられて
いる。ＰＯＣｌ3ガスについては、デュアー瓶２７中に
収容した液体状のＰＯＣｌ3２８中にＮ2ガスを吹き込む
ことによりＰＯＣｌ3２８を気化させた後、配管２０を
通じて炉体２９内に導入する構成となっている。炉体２
９の頂部から導入された混合ガスは複数の基板３０の側
方から炉体２９内全体にわたって拡散し、炉底の排気口
３１から排気される。また、複数の基板３０を保持する
ボート３２が炉体２９に対して昇降可能に構成されてお
り、炉体２９の周囲にはヒータ３３が備えられている。
このリン拡散装置１９を用いて、基板３０をＰＯＣｌ3
ガスとＯ2ガスとＮ2ガスの混合ガス雰囲気下で熱処理
し、リン拡散処理を行うことができる。
【００３０】そして、図示しない制御部により各マスフ
ローコントローラ２４、２５、２６を制御し、リン拡散
時のＰＯＣｌ3ガスに対するＯ2ガスの混合比をモル比で
０．２ないし１．５の範囲に設定する。なお、Ｎ2ガス
の流量は任意でよい。また、リン拡散の温度は例えば７
５０℃とし、時間は３０分とする。これにより、極めて
薄い酸化膜を成長させながら、その酸化膜を通してＨＳ
Ｇ−Ｓｉ中にリンを固相拡散することができる。なお、
熱処理温度は約７００ないし７８０℃程度が望ましく、
熱処理時間は約１０ないし１２０分程度が望ましい。
ローコントローラ２４、２５、２６を制御し、リン拡散
時のＰＯＣｌ3ガスに対するＯ2ガスの混合比をモル比で
０．２ないし１．５の範囲に設定する。なお、Ｎ2ガス
の流量は任意でよい。また、リン拡散の温度は例えば７
５０℃とし、時間は３０分とする。これにより、極めて
薄い酸化膜を成長させながら、その酸化膜を通してＨＳ
Ｇ−Ｓｉ中にリンを固相拡散することができる。なお、
熱処理温度は約７００ないし７８０℃程度が望ましく、
熱処理時間は約１０ないし１２０分程度が望ましい。
【００３１】次いで、図１（ｄ）に示すように、ＣＶＤ
法により所定のガスの雰囲気下で、例えば約７５０℃、
約１時間の熱処理を行うことにより、表面にＨＳＧ−Ｓ
ｉ１５ａが形成されたポリシリコン膜１５上に例えばシ
リコン窒化膜（Ｓｉ3Ｎ4）からなる容量絶縁膜１７を形
成する（図２中のステップＳ６）。その後、ＣＶＤ法等
により容量絶縁膜１７上にリンをドーピングしたポリシ
リコン膜を堆積させ、これをパターニングして上部電極
１８とする（図２中のステップＳ７）。さらに、上部電
極１８をなすポリシリコン膜を窒素（Ｎ2）ガス雰囲気
下で熱処理し、活性化処理する。以上の工程により、キ
ャパシタの形成工程が終了する。
法により所定のガスの雰囲気下で、例えば約７５０℃、
約１時間の熱処理を行うことにより、表面にＨＳＧ−Ｓ
ｉ１５ａが形成されたポリシリコン膜１５上に例えばシ
リコン窒化膜（Ｓｉ3Ｎ4）からなる容量絶縁膜１７を形
成する（図２中のステップＳ６）。その後、ＣＶＤ法等
により容量絶縁膜１７上にリンをドーピングしたポリシ
リコン膜を堆積させ、これをパターニングして上部電極
１８とする（図２中のステップＳ７）。さらに、上部電
極１８をなすポリシリコン膜を窒素（Ｎ2）ガス雰囲気
下で熱処理し、活性化処理する。以上の工程により、キ
ャパシタの形成工程が終了する。
【００３２】本実施の形態の半導体装置の製造方法によ
れば、リン拡散工程におけるＯ2／ＰＯＣｌ3モル比を調
整することによって、ＨＳＧ−Ｓｉ１５ａの縮小化を抑
制しつつＨＳＧ−Ｓｉ１５ａ中に確実にリンを導入する
ことができ、キャパシタ容量の増大を図ることができ
る。ここで、図４は、リン拡散処理においてＯ2／ＰＯ
Ｃｌ3モル比を変化させた際のＯ2／ＰＯＣｌ3モル比と
シリコンのエッチング量との関係、およびシリコン上に
成長する酸化膜（ＰＳＧ膜）の膜厚との関係をグラフ化
したものである。図中、右側の縦軸はエッチング量
（Å）（「●」で表す）を、左側の縦軸は成長膜厚
（Å）（「■」で表す）を示し、横軸はＯ2／ＰＯＣｌ3
モル比を示している。なお、図４のデータを取得した際
の実験条件は、温度：７５０℃、Ｎ2流量：２０ＳＬ
Ｍ、ＰＯＣｌ3流量：３００ｍｇ／分、時間：３０分、
である。Ｏ2流量については、ＰＯＣｌ3とのモル比がＸ
軸となるように流量を制御した。
れば、リン拡散工程におけるＯ2／ＰＯＣｌ3モル比を調
整することによって、ＨＳＧ−Ｓｉ１５ａの縮小化を抑
制しつつＨＳＧ−Ｓｉ１５ａ中に確実にリンを導入する
ことができ、キャパシタ容量の増大を図ることができ
る。ここで、図４は、リン拡散処理においてＯ2／ＰＯ
Ｃｌ3モル比を変化させた際のＯ2／ＰＯＣｌ3モル比と
シリコンのエッチング量との関係、およびシリコン上に
成長する酸化膜（ＰＳＧ膜）の膜厚との関係をグラフ化
したものである。図中、右側の縦軸はエッチング量
（Å）（「●」で表す）を、左側の縦軸は成長膜厚
（Å）（「■」で表す）を示し、横軸はＯ2／ＰＯＣｌ3
モル比を示している。なお、図４のデータを取得した際
の実験条件は、温度：７５０℃、Ｎ2流量：２０ＳＬ
Ｍ、ＰＯＣｌ3流量：３００ｍｇ／分、時間：３０分、
である。Ｏ2流量については、ＰＯＣｌ3とのモル比がＸ
軸となるように流量を制御した。
【００３３】図４から明らかなように、エッチング量に
関しては、Ｏ2／ＰＯＣｌ3モル比が０ないし０．２の領
域でＣｌラジカルによるシリコンの浸蝕作用によってエ
ッチング量が極めて大きくなり、０．２を越えるとエッ
チング量が徐々に低下する傾向を示す。一方、成長膜厚
に関しては、Ｏ2／ＰＯＣｌ3モル比が０ないし１．５の
領域では成長膜厚が小さい値を示すが、１．５を越える
とＯ2分圧が大きいことによる酸化量の増加作用に加え
て、Ｃｌの増速酸化による酸化量増加作用が生じ始め、
成長膜厚が急激に大きくなる傾向を示すことがわかっ
た。
関しては、Ｏ2／ＰＯＣｌ3モル比が０ないし０．２の領
域でＣｌラジカルによるシリコンの浸蝕作用によってエ
ッチング量が極めて大きくなり、０．２を越えるとエッ
チング量が徐々に低下する傾向を示す。一方、成長膜厚
に関しては、Ｏ2／ＰＯＣｌ3モル比が０ないし１．５の
領域では成長膜厚が小さい値を示すが、１．５を越える
とＯ2分圧が大きいことによる酸化量の増加作用に加え
て、Ｃｌの増速酸化による酸化量増加作用が生じ始め、
成長膜厚が急激に大きくなる傾向を示すことがわかっ
た。
【００３４】そこで、上記本実施の形態の方法におい
て、Ｏ2／ＰＯＣｌ3モル比を変えて製作したキャパシタ
の容量を実際に測定した。図５はその結果を示すグラフ
であり、縦軸は、ＨＳＧ−Ｓｉ１５ａに対してＯ2／Ｐ
ＯＣｌ3モル比を０ないし２０の範囲で変化させてリン
拡散を行ったキャパシタのＣmaxをリン拡散を行ってい
ないキャパシタのＣmax（Initial Ｃmax）で割って標準
化した値を示し、横軸はＯ 2／ＰＯＣｌ3モル比を示す。
なお、図５のデータを取得した際の実験条件は、温度：
７５０℃、Ｎ2流量：２０ＳＬＭ、ＰＯＣｌ3流量：３０
０ｍｇ／分、時間：３０分、である。Ｏ2流量について
は、ＰＯＣｌ3とのモル比がＸ軸となるように流量を制
御した。
て、Ｏ2／ＰＯＣｌ3モル比を変えて製作したキャパシタ
の容量を実際に測定した。図５はその結果を示すグラフ
であり、縦軸は、ＨＳＧ−Ｓｉ１５ａに対してＯ2／Ｐ
ＯＣｌ3モル比を０ないし２０の範囲で変化させてリン
拡散を行ったキャパシタのＣmaxをリン拡散を行ってい
ないキャパシタのＣmax（Initial Ｃmax）で割って標準
化した値を示し、横軸はＯ 2／ＰＯＣｌ3モル比を示す。
なお、図５のデータを取得した際の実験条件は、温度：
７５０℃、Ｎ2流量：２０ＳＬＭ、ＰＯＣｌ3流量：３０
０ｍｇ／分、時間：３０分、である。Ｏ2流量について
は、ＰＯＣｌ3とのモル比がＸ軸となるように流量を制
御した。
【００３５】図５からわかるように、標準化したＣmax
の値は、Ｏ2／ＰＯＣｌ3モル比が１前後の時に１００％
付近で極大値を示し、Ｏ2／ＰＯＣｌ3モル比が２前後の
時に７５％付近で極小値を示した後、Ｏ2／ＰＯＣｌ3モ
ル比の増大に伴ってわずかに上昇している。Ｏ2／ＰＯ
Ｃｌ3モル比が０．２ないし１．５の範囲では標準化し
たＣmaxの値が９５％以上を示しており、言い換える
と、Ｏ2／ＰＯＣｌ3モル比を０．２ないし１．５の領域
に調整してリン拡散を行えば、Ｃmaxの減少率が５％以
下に抑制できることがわかった。このモル比が０．２な
いし１．５の領域は、上記図４におけるシリコンの浸蝕
作用が抑制されかつ増速酸化が生じない領域に対応して
いる。このように、本方法によれば、Ｏ2／ＰＯＣｌ3モ
ル比の調整のみによりＨＳＧ−Ｓｉ１５ａの縮小化を抑
えることができ、ＨＳＧ−Ｓｉ１５ａの空乏化による負
電圧印加側のキャパシタ容量の低下を防止し、キャパシ
タ容量全体のレベルの低下を防止することができる。
の値は、Ｏ2／ＰＯＣｌ3モル比が１前後の時に１００％
付近で極大値を示し、Ｏ2／ＰＯＣｌ3モル比が２前後の
時に７５％付近で極小値を示した後、Ｏ2／ＰＯＣｌ3モ
ル比の増大に伴ってわずかに上昇している。Ｏ2／ＰＯ
Ｃｌ3モル比が０．２ないし１．５の範囲では標準化し
たＣmaxの値が９５％以上を示しており、言い換える
と、Ｏ2／ＰＯＣｌ3モル比を０．２ないし１．５の領域
に調整してリン拡散を行えば、Ｃmaxの減少率が５％以
下に抑制できることがわかった。このモル比が０．２な
いし１．５の領域は、上記図４におけるシリコンの浸蝕
作用が抑制されかつ増速酸化が生じない領域に対応して
いる。このように、本方法によれば、Ｏ2／ＰＯＣｌ3モ
ル比の調整のみによりＨＳＧ−Ｓｉ１５ａの縮小化を抑
えることができ、ＨＳＧ−Ｓｉ１５ａの空乏化による負
電圧印加側のキャパシタ容量の低下を防止し、キャパシ
タ容量全体のレベルの低下を防止することができる。
【００３６】また、本実施の形態の方法によれば、リン
拡散時に酸化のバッファー膜として機能するＣＶＤ酸化
膜を形成する等、ＨＳＧ−Ｓｉ１５ａの縮小化防止対策
としての工程を新たに設ける必要がなく、従来法と比べ
て製造プロセス全体の工程数が増えることがない。ま
た、本実施の形態の方法ではリンの供給源としてＰＯＣ
ｌ3ガスを用いているが、ＰＯＣｌ3ガスを処理ガスとし
て用いるリン拡散炉はごく一般的な装置であるため、こ
の装置における使用ガスの制御のみで対応できる本方法
は非常に汎用性の高い方法であるということができる。
拡散時に酸化のバッファー膜として機能するＣＶＤ酸化
膜を形成する等、ＨＳＧ−Ｓｉ１５ａの縮小化防止対策
としての工程を新たに設ける必要がなく、従来法と比べ
て製造プロセス全体の工程数が増えることがない。ま
た、本実施の形態の方法ではリンの供給源としてＰＯＣ
ｌ3ガスを用いているが、ＰＯＣｌ3ガスを処理ガスとし
て用いるリン拡散炉はごく一般的な装置であるため、こ
の装置における使用ガスの制御のみで対応できる本方法
は非常に汎用性の高い方法であるということができる。
【００３７】さらに、本実施の形態では、リン拡散工程
における熱処理温度を７００ないし７８０℃としている
ため、ゲート長が小さいトランジスタであってもしきい
値の変動が生じることがない。したがって、トランジス
タのゲート長が小さく電気的特性が変動する恐れが高い
ロジック部と、容量の増大が求められるキャパシタを有
するＤＲＡＭとが混載されたロジック混載メモリに用い
て好適な製造方法である。
における熱処理温度を７００ないし７８０℃としている
ため、ゲート長が小さいトランジスタであってもしきい
値の変動が生じることがない。したがって、トランジス
タのゲート長が小さく電気的特性が変動する恐れが高い
ロジック部と、容量の増大が求められるキャパシタを有
するＤＲＡＭとが混載されたロジック混載メモリに用い
て好適な製造方法である。
【００３８】［第２の実施の形態］以下、本発明の第２
の実施の形態について図６を用いて説明する。本実施の
形態の半導体装置の製造方法の基本的な工程の流れは第
１の実施の形態と同様であり、図１の断面図および図２
のフローチャートは共通である。そして、本実施の形態
の半導体装置の製造方法が第１の実施の形態と異なる点
は、リン拡散の方法（リン拡散装置のガス導入のシーケ
ンス）のみであるため、この部分について以下説明す
る。
の実施の形態について図６を用いて説明する。本実施の
形態の半導体装置の製造方法の基本的な工程の流れは第
１の実施の形態と同様であり、図１の断面図および図２
のフローチャートは共通である。そして、本実施の形態
の半導体装置の製造方法が第１の実施の形態と異なる点
は、リン拡散の方法（リン拡散装置のガス導入のシーケ
ンス）のみであるため、この部分について以下説明す
る。
【００３９】本実施の形態の場合、図１（ｃ）に示した
ように、アモルファスシリコン膜１５表面にＨＳＧ−Ｓ
ｉ１５ａを形成した後、リン拡散装置１９を用いてリン
拡散を行う際にＰＯＣｌ3ガスとＯ2ガスを炉体２９内に
同時に導入するのではなく、導入時期をずらし、Ｏ2ガ
スのみを導入して数分後、例えば５分後にＰＯＣｌ3ガ
スとＮ2ガスとを導入する。これは、図３に示したリン
拡散装置１９のバルブ系を制御することで容易に実現す
ることができる。なお、本実施の形態の場合は５分後か
らのＰＯＣｌ3ガスとＯ2ガスの混合比は任意でよく、リ
ン拡散の温度や時間は第１の実施の形態と同程度でよ
い。
ように、アモルファスシリコン膜１５表面にＨＳＧ−Ｓ
ｉ１５ａを形成した後、リン拡散装置１９を用いてリン
拡散を行う際にＰＯＣｌ3ガスとＯ2ガスを炉体２９内に
同時に導入するのではなく、導入時期をずらし、Ｏ2ガ
スのみを導入して数分後、例えば５分後にＰＯＣｌ3ガ
スとＮ2ガスとを導入する。これは、図３に示したリン
拡散装置１９のバルブ系を制御することで容易に実現す
ることができる。なお、本実施の形態の場合は５分後か
らのＰＯＣｌ3ガスとＯ2ガスの混合比は任意でよく、リ
ン拡散の温度や時間は第１の実施の形態と同程度でよ
い。
【００４０】以下、第１の実施の形態と同様、Ｏ2ガス
とＰＯＣｌ3ガスとＮ2ガスとの混合ガスを用いたＨＳＧ
−Ｓｉ１５ａ内へのリン拡散、容量絶縁膜１７形成、上
部電極１８形成、の各工程を経て、図１（ｄ）に示した
ようなキャパシタを形成することができる。
とＰＯＣｌ3ガスとＮ2ガスとの混合ガスを用いたＨＳＧ
−Ｓｉ１５ａ内へのリン拡散、容量絶縁膜１７形成、上
部電極１８形成、の各工程を経て、図１（ｄ）に示した
ようなキャパシタを形成することができる。
【００４１】本実施の形態の方法においては、ＰＯＣｌ
3ガスの導入に５分程度先だってＯ2ガスを導入している
ことで、図６に示すように、実際にリン拡散が始まる前
にＨＳＧ−Ｓｉ１５ａ表面に２ないし５ｎｍ程度の薄い
シリコン酸化膜１６（浸蝕防止膜）が形成され、この酸
化膜１６を介してＨＳＧ−Ｓｉ１５ａ中にリンが拡散さ
れる。したがって、このシリコン酸化膜１６の存在によ
ってリン拡散時のＨＳＧ−Ｓｉ１５ａ中のシリコン原子
の消費が抑制され、ＨＳＧ−Ｓｉ１５ａの縮小化を防止
することができる。そして、本実施の形態の方法の場
合、ＣＶＤ技術等を用いて浸蝕防止膜を形成するわけで
はなく、リン拡散装置で用いるガスの炉内への導入タイ
ミングを調整するのみで薄い浸蝕防止膜を形成する方法
であるから、膜形成工程を別に設ける必要はなく、工程
数が増えることもない。
3ガスの導入に５分程度先だってＯ2ガスを導入している
ことで、図６に示すように、実際にリン拡散が始まる前
にＨＳＧ−Ｓｉ１５ａ表面に２ないし５ｎｍ程度の薄い
シリコン酸化膜１６（浸蝕防止膜）が形成され、この酸
化膜１６を介してＨＳＧ−Ｓｉ１５ａ中にリンが拡散さ
れる。したがって、このシリコン酸化膜１６の存在によ
ってリン拡散時のＨＳＧ−Ｓｉ１５ａ中のシリコン原子
の消費が抑制され、ＨＳＧ−Ｓｉ１５ａの縮小化を防止
することができる。そして、本実施の形態の方法の場
合、ＣＶＤ技術等を用いて浸蝕防止膜を形成するわけで
はなく、リン拡散装置で用いるガスの炉内への導入タイ
ミングを調整するのみで薄い浸蝕防止膜を形成する方法
であるから、膜形成工程を別に設ける必要はなく、工程
数が増えることもない。
【００４２】［第３の実施の形態］以下、本発明の第３
の実施の形態について説明する。本実施の形態の半導体
装置の製造方法についても、基本的な工程の流れは第１
の実施の形態と同様であり、図１の断面図および図２の
フローチャートは共通である。そして、本実施の形態の
半導体装置の製造方法が第１および第２の実施の形態と
異なる点は、リン拡散の方法（リン拡散装置で用いる処
理ガス）のみであるため、この部分について以下説明す
る。
の実施の形態について説明する。本実施の形態の半導体
装置の製造方法についても、基本的な工程の流れは第１
の実施の形態と同様であり、図１の断面図および図２の
フローチャートは共通である。そして、本実施の形態の
半導体装置の製造方法が第１および第２の実施の形態と
異なる点は、リン拡散の方法（リン拡散装置で用いる処
理ガス）のみであるため、この部分について以下説明す
る。
【００４３】本実施の形態の場合、図１（ｃ）に示した
ように、アモルファスシリコン膜１５表面にＨＳＧ−Ｓ
ｉ１５ａを形成した後、リン拡散装置１９を用いてリン
拡散を行う際にＰＯＣｌ3ガスとＯ2ガスとＮ2ガスとの
混合ガスの導入と同時、もしくは前記混合ガスの導入に
先だってモノシランガスまたはジシランガスを導入して
所定の温度にて熱処理を行う。この場合、図３に示した
リン拡散装置１９にモノシランガスまたはジシランガス
を供給するための配管を追加する必要がある。本実施の
形態の場合、ＰＯＣｌ3ガスとＯ2ガスの混合比、また、
Ｎ2ガス流量等は任意でよく、リン拡散の温度や時間は
第１および第２の実施の形態と同程度でよい。
ように、アモルファスシリコン膜１５表面にＨＳＧ−Ｓ
ｉ１５ａを形成した後、リン拡散装置１９を用いてリン
拡散を行う際にＰＯＣｌ3ガスとＯ2ガスとＮ2ガスとの
混合ガスの導入と同時、もしくは前記混合ガスの導入に
先だってモノシランガスまたはジシランガスを導入して
所定の温度にて熱処理を行う。この場合、図３に示した
リン拡散装置１９にモノシランガスまたはジシランガス
を供給するための配管を追加する必要がある。本実施の
形態の場合、ＰＯＣｌ3ガスとＯ2ガスの混合比、また、
Ｎ2ガス流量等は任意でよく、リン拡散の温度や時間は
第１および第２の実施の形態と同程度でよい。
【００４４】以下、第１の実施の形態と同様、前記混合
ガスを用いたＨＳＧ−Ｓｉ１５ａ内へのリン拡散、容量
絶縁膜１７形成、上部電極１８形成、の各工程を経て、
図１（ｄ）に示したようなキャパシタを形成することが
できる。
ガスを用いたＨＳＧ−Ｓｉ１５ａ内へのリン拡散、容量
絶縁膜１７形成、上部電極１８形成、の各工程を経て、
図１（ｄ）に示したようなキャパシタを形成することが
できる。
【００４５】第１、第２の実施の形態の方法がＨＳＧ−
Ｓｉ１５ａの浸蝕を抑制したり、ＨＳＧ−Ｓｉ１５ａ中
のＳｉ原子の酸化膜への食われを抑制することによって
ＨＳＧ−Ｓｉ１５ａの縮小化そのものを抑えようとする
方法であるのに対して、本実施の形態の方法は、モノシ
ランガスまたはジシランガスからのＳｉ原子の供給によ
りＨＳＧ−Ｓｉ１５ａの食われ分を補いながらリン拡散
を行う方法である。すなわち、モノシランガスまたはジ
シランガスからＨＳＧ−Ｓｉ１５ａに対してＳｉ原子が
補給されてＨＳＧ−Ｓｉ１５ａが成長すると同時に、Ｐ
ＯＣｌ3ガスからのＣｌラジカルのエッチング作用によ
りＨＳＧ−Ｓｉ１５ａが縮小化しようとする。これらの
作用が相殺された結果、ＨＳＧ−Ｓｉ１５ａはそれ程縮
小化することなく、ＨＳＧ−Ｓｉ１５ａ中にリンを充分
に拡散することができる。
Ｓｉ１５ａの浸蝕を抑制したり、ＨＳＧ−Ｓｉ１５ａ中
のＳｉ原子の酸化膜への食われを抑制することによって
ＨＳＧ−Ｓｉ１５ａの縮小化そのものを抑えようとする
方法であるのに対して、本実施の形態の方法は、モノシ
ランガスまたはジシランガスからのＳｉ原子の供給によ
りＨＳＧ−Ｓｉ１５ａの食われ分を補いながらリン拡散
を行う方法である。すなわち、モノシランガスまたはジ
シランガスからＨＳＧ−Ｓｉ１５ａに対してＳｉ原子が
補給されてＨＳＧ−Ｓｉ１５ａが成長すると同時に、Ｐ
ＯＣｌ3ガスからのＣｌラジカルのエッチング作用によ
りＨＳＧ−Ｓｉ１５ａが縮小化しようとする。これらの
作用が相殺された結果、ＨＳＧ−Ｓｉ１５ａはそれ程縮
小化することなく、ＨＳＧ−Ｓｉ１５ａ中にリンを充分
に拡散することができる。
【００４６】なお、本発明の技術範囲は上記実施の形態
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば上記実施の形態ではリン拡散装置１９としてバッチ
式の縦型拡散炉を用いたが、この装置に代えて、図７に
示すような枚葉式のリン処理装置を用いることもでき
る。図７のリン処理装置３５は、処理ガスの供給源とし
てＰＯＣｌ3ガスとＯ2ガスとＮ2ガスの３系統の供給配
管３６、３７、３８が備えられており、各配管３６、３
７、３８にバルブ３９およびマスフローコントローラ４
０、４１、４２が備えられている。ＰＯＣｌ3ガスにつ
いてはデュアー瓶４３中のＰＯＣｌ3４４中にＮ2ガスを
吹き込んでＰＯＣｌ3４４を気化させた後、供給配管３
６を通じて処理室４５内に導入する。処理室４５内に導
入された混合ガスは室内に拡散し、排気口４６から排気
される。また、処理室４５内の下部には基板４７を保持
するヒータ４８が備えられている。
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば上記実施の形態ではリン拡散装置１９としてバッチ
式の縦型拡散炉を用いたが、この装置に代えて、図７に
示すような枚葉式のリン処理装置を用いることもでき
る。図７のリン処理装置３５は、処理ガスの供給源とし
てＰＯＣｌ3ガスとＯ2ガスとＮ2ガスの３系統の供給配
管３６、３７、３８が備えられており、各配管３６、３
７、３８にバルブ３９およびマスフローコントローラ４
０、４１、４２が備えられている。ＰＯＣｌ3ガスにつ
いてはデュアー瓶４３中のＰＯＣｌ3４４中にＮ2ガスを
吹き込んでＰＯＣｌ3４４を気化させた後、供給配管３
６を通じて処理室４５内に導入する。処理室４５内に導
入された混合ガスは室内に拡散し、排気口４６から排気
される。また、処理室４５内の下部には基板４７を保持
するヒータ４８が備えられている。
【００４７】また、上記実施の形態で用いた処理ガスの
種類、熱処理の温度や時間、膜厚等の具体的な処理条件
はほんの一例にすぎず、適宜変更が可能なことは勿論で
ある。さらに、本発明の半導体装置の製造方法は、キャ
パシタの形状や半導体装置の種類を問わず、容量の増大
が要求されるキャパシタを備えた任意の半導体装置に適
用が可能である。
種類、熱処理の温度や時間、膜厚等の具体的な処理条件
はほんの一例にすぎず、適宜変更が可能なことは勿論で
ある。さらに、本発明の半導体装置の製造方法は、キャ
パシタの形状や半導体装置の種類を問わず、容量の増大
が要求されるキャパシタを備えた任意の半導体装置に適
用が可能である。
【００４８】
【発明の効果】以上、詳細に説明したように、本発明の
半導体装置の製造方法によれば、リン拡散の処理方法を
工夫するだけでＨＳＧ−Ｓｉの縮小化を抑えつつＨＳＧ
−Ｓｉ中にリンをドーピングすることができ、ＨＳＧ−
Ｓｉの空乏化を防止することでキャパシタ容量の低下を
防止することができる。また、本発明の方法によれば、
ＨＳＧ−Ｓｉの縮小化防止対策としての工程を新たに設
ける必要がなく、従来法と比べて製造プロセス全体の工
程数が増えることがない。さらに、本発明の方法では、
リン拡散の熱処理温度を比較的低い温度にすることがで
きるため、ゲート長が小さいトランジスタであっても特
性変動が生じることがなく、小さいゲート長のトランジ
スタを持つロジック部とＤＲＡＭとが混載されたロジッ
ク混載メモリに用いて好適な製造方法となる。
半導体装置の製造方法によれば、リン拡散の処理方法を
工夫するだけでＨＳＧ−Ｓｉの縮小化を抑えつつＨＳＧ
−Ｓｉ中にリンをドーピングすることができ、ＨＳＧ−
Ｓｉの空乏化を防止することでキャパシタ容量の低下を
防止することができる。また、本発明の方法によれば、
ＨＳＧ−Ｓｉの縮小化防止対策としての工程を新たに設
ける必要がなく、従来法と比べて製造プロセス全体の工
程数が増えることがない。さらに、本発明の方法では、
リン拡散の熱処理温度を比較的低い温度にすることがで
きるため、ゲート長が小さいトランジスタであっても特
性変動が生じることがなく、小さいゲート長のトランジ
スタを持つロジック部とＤＲＡＭとが混載されたロジッ
ク混載メモリに用いて好適な製造方法となる。
【図１】 本発明の第１の実施の形態の半導体装置の製
造方法を工程順を追って示す模式的な断面図である。
造方法を工程順を追って示す模式的な断面図である。
【図２】 同、製造方法を示すフローチャートである。
【図３】 同、製造方法に用いるリン拡散装置の概略構
成図である。
成図である。
【図４】 リン拡散処理においてＯ2／ＰＯＣｌ3モル比
を変化させた際の同モル比とシリコンのエッチング量と
の関係、およびシリコン上に成長する酸化膜厚との関係
を示す図である。
を変化させた際の同モル比とシリコンのエッチング量と
の関係、およびシリコン上に成長する酸化膜厚との関係
を示す図である。
【図５】 同、製造方法において、Ｏ2／ＰＯＣｌ3モル
比を変えて製作したキャパシタの容量を測定した結果を
示す図である。
比を変えて製作したキャパシタの容量を測定した結果を
示す図である。
【図６】 本発明の第２の実施の形態の半導体装置の製
造方法におけるＨＳＧ−Ｓｉの様子を示す断面図であ
る。
造方法におけるＨＳＧ−Ｓｉの様子を示す断面図であ
る。
【図７】 上記実施の形態の製造方法に用いるリン拡散
装置の他の例を示す概略構成図である。
装置の他の例を示す概略構成図である。
【図８】 トランジスタの熱処理温度としきい値電圧と
の関係を示すグラフである。
の関係を示すグラフである。
【図９】 各種キャパシタの印加電圧と容量との関係を
示すグラフである。
示すグラフである。
１１ 半導体基板 １２ 層間絶縁膜 １３ セルコンタクト １４，１５ ポリシリコン膜 １５ａ ＨＳＧ−Ｓｉ（シリコン核） １６ シリコン酸化膜（浸蝕防止膜） １７ 容量絶縁膜 １８ 上部電極 １９，３５ リン拡散装置
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/108 H01L 21/22 H01L 21/223 H01L 21/8242
Claims (7)
- 【請求項１】 シリコン膜を形成する工程と、構成元素
としてシリコンを含むガスの雰囲気下で前記シリコン膜
を熱処理し、次いで、前記シリコン膜を真空雰囲気下で
熱処理することにより該シリコン膜の表面にシリコン核
を付与する工程と、リン拡散装置で用いる複数のガスの
処理室内への導入時期を調整し、ハロゲンによるシリコ
ンの浸蝕を防止するとともにリンを透過させる機能を有
する膜を形成するためのガスを先に導入して前記シリコ
ン核の表面に浸蝕防止膜を形成する工程と、構成元素と
してハロゲンおよびリンを含むガスを導入して所定の温
度で熱処理を行うことにより前記浸蝕防止膜を通して前
記シリコン核中にリンを拡散する工程とを有することを
特徴とする半導体装置の製造方法。 - 【請求項２】 前記浸蝕防止膜を形成するためのガスと
して、酸素ガスを用いることを特徴とする請求項１に記
載の半導体装置の製造方法。 - 【請求項３】 前記浸蝕防止膜の膜厚を２ないし５ｎｍ
とすることを特徴とする請求項１または２に記載の半導
体装置の製造方法。 - 【請求項４】 前記ハロゲンおよびリンを構成元素とし
て含むガスとして、塩化ホスホリルガスを用いることを
特徴とする請求項１ないし３のいずれかに記載の半導体
装置の製造方法。 - 【請求項５】 前記リン拡散工程における熱処理の温度
を７００ないし７８０℃とすることを特徴とする請求項
１ないし４のいずれかに記載の半導体装置の製造方法。 - 【請求項６】 前記シリコン膜を形成する工程と前記シ
リコン膜の表面にシリコン核を付与する工程との間に前
記シリコン膜を所定の形状にパターニングする工程を設
け、パターニング後のシリコン膜に対してシリコン核を
付与することとし、これらの工程と前記シリコン核中に
リンを拡散する工程とによってキャパシタの下部電極を
形成することを特徴とする請求項１ないし５のいずれか
に記載の半導体装置の製造方法。 - 【請求項７】 前記キャパシタを有するロジック混載メ
モリを製造することを特徴とする請求項６に記載の半導
体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32112298A JP3233113B2 (ja) | 1998-11-11 | 1998-11-11 | 半導体装置の製造方法 |
| KR1019990049648A KR100347556B1 (ko) | 1998-11-11 | 1999-11-10 | 반도체장치 제조방법 |
| US09/438,949 US6313004B1 (en) | 1998-11-11 | 1999-11-12 | Method for manufacturing semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32112298A JP3233113B2 (ja) | 1998-11-11 | 1998-11-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000150822A JP2000150822A (ja) | 2000-05-30 |
| JP3233113B2 true JP3233113B2 (ja) | 2001-11-26 |
Family
ID=18129067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32112298A Expired - Fee Related JP3233113B2 (ja) | 1998-11-11 | 1998-11-11 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6313004B1 (ja) |
| JP (1) | JP3233113B2 (ja) |
| KR (1) | KR100347556B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020058295A (ko) * | 2000-12-29 | 2002-07-12 | 박종섭 | 반도체소자의 제조방법 |
| KR100861356B1 (ko) * | 2002-02-25 | 2008-10-01 | 주식회사 하이닉스반도체 | 반도체 장치의 캐패시터 제조 방법 |
| US8163587B2 (en) * | 2009-07-02 | 2012-04-24 | Innovalight, Inc. | Methods of using a silicon nanoparticle fluid to control in situ a set of dopant diffusion profiles |
| US8420517B2 (en) * | 2009-07-02 | 2013-04-16 | Innovalight, Inc. | Methods of forming a multi-doped junction with silicon-containing particles |
| CN102719894A (zh) * | 2012-05-22 | 2012-10-10 | 江苏顺风光电科技有限公司 | 太阳能电池硅片的磷扩散工艺 |
| CN104143502A (zh) * | 2014-07-31 | 2014-11-12 | 无锡赛晶太阳能有限公司 | 一种低浓度磷掺杂工艺 |
| CN114709288B (zh) * | 2022-04-06 | 2023-08-22 | 通威太阳能(眉山)有限公司 | 一种太阳能电池及其扩散方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0793278B2 (ja) | 1989-07-24 | 1995-10-09 | 川崎製鉄株式会社 | 多結晶シリコン膜へのリンの拡散方法 |
| JP3472932B2 (ja) | 1992-01-30 | 2003-12-02 | 株式会社日立製作所 | 半導体集積回路 |
| JPH09289292A (ja) | 1996-04-23 | 1997-11-04 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2795313B2 (ja) | 1996-05-08 | 1998-09-10 | 日本電気株式会社 | 容量素子及びその製造方法 |
| JPH09309256A (ja) * | 1996-05-21 | 1997-12-02 | Brother Ind Ltd | 回転式スタンプ装置 |
| US5798280A (en) * | 1996-12-02 | 1998-08-25 | Micron Technology, Inc. | Process for doping hemispherical grain silicon |
| KR100259039B1 (ko) | 1997-02-17 | 2000-06-15 | 윤종용 | 반도체장치의커패시터제조방법 |
| US6218260B1 (en) * | 1997-04-22 | 2001-04-17 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby |
-
1998
- 1998-11-11 JP JP32112298A patent/JP3233113B2/ja not_active Expired - Fee Related
-
1999
- 1999-11-10 KR KR1019990049648A patent/KR100347556B1/ko not_active IP Right Cessation
- 1999-11-12 US US09/438,949 patent/US6313004B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000150822A (ja) | 2000-05-30 |
| KR100347556B1 (ko) | 2002-08-07 |
| KR20000035372A (ko) | 2000-06-26 |
| US6313004B1 (en) | 2001-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100234228B1 (ko) | 초대규모 집적회로용의, 비소로 도핑된 매끄러운 다결정 실리콘층의 제조방법 | |
| US5858852A (en) | Fabrication process of a stack type semiconductor capacitive element | |
| US7351654B2 (en) | Semiconductor device and method for producing the same | |
| JP3246476B2 (ja) | 容量素子の製造方法、及び、容量素子 | |
| KR0131743B1 (ko) | 디램셀의 저장전극 형성방법 | |
| KR100338848B1 (ko) | Ｈｓｇ 형상을 가진 반도체 장치의 제조방법 | |
| JP3233113B2 (ja) | 半導体装置の製造方法 | |
| JPH05315543A (ja) | 半導体装置およびその製造方法 | |
| JPH08204145A (ja) | 半導体装置の製造方法 | |
| US5858853A (en) | Method for forming capacitor electrode having jagged surface | |
| US20070042574A1 (en) | Method for manufacturing a semiconductor device | |
| KR19990006654A (ko) | 반도체 장치 제조 방법 | |
| KR20010029868A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
| JP3269531B2 (ja) | 半導体装置の製造方法 | |
| JPH10275901A (ja) | コンデンサおよびメモリ構造体とその製造法 | |
| JPH0645521A (ja) | 半導体素子の製造方法 | |
| JPH09232529A (ja) | 半導体記憶装置およびその製造方法 | |
| JPH01187847A (ja) | キヤパシタの形成方法 | |
| JP2004165533A (ja) | 半導体装置の製造方法 | |
| KR960016220B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH08250507A (ja) | 半導体膜の堆積方法 | |
| JP3019803B2 (ja) | 半導体装置の製造方法 | |
| JP3233217B2 (ja) | 半導体装置の製造方法 | |
| JP3439381B2 (ja) | 半導体装置の製造方法 | |
| JP3231757B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010821 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |