JP3233037B2 - 絶縁抵抗測定装置 - Google Patents
絶縁抵抗測定装置Info
- Publication number
- JP3233037B2 JP3233037B2 JP22389496A JP22389496A JP3233037B2 JP 3233037 B2 JP3233037 B2 JP 3233037B2 JP 22389496 A JP22389496 A JP 22389496A JP 22389496 A JP22389496 A JP 22389496A JP 3233037 B2 JP3233037 B2 JP 3233037B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- source
- fet
- constant current
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
- Control Of Electrical Variables (AREA)
Description
を測定するための絶縁抵抗測定装置に関し、特に被検体
に流れる電流を一定化するための定電流回路に関する。
ンデンサなどの被検体の絶縁抵抗を測定する場合、被検
体がショートした不良品であると、絶縁抵抗測定装置の
測定回路が破壊されてしまう場合がある。
続された電流制限回路を備えた絶縁抵抗測定装置が用い
られていた。この絶縁抵抗測定装置であれば、抵抗によ
る電流制限回路を備えているので、被検体がショートし
た不良品であったとしても、測定回路が破壊されること
を防止することができる。
抵抗による電流制限回路を使用しているため、測定電源
の電圧を変えると、充電電流が変化してしまうことにな
る。そのため、測定する電圧値に応じて制限抵抗を何種
類か用意して切り換える必要があり、回路が複雑化する
とともに、切換えに手間がかかるという問題があった。
expカーブとなるため、充電時間がかかり、測定効率
が悪いという問題があった。
の発明者の一人は、特開平4−131770号に示す絶
縁抵抗測定装置を提案している。
Tとバイアス電源(DC/DC変換器)とを組み合わせ
た定電流回路を備えた絶縁抵抗測定装置である。この絶
縁抵抗測定装置であれば、FETの定電流特性を利用し
て被検体に流れる電流を一定化するので、測定電源の電
圧を変えても常に一定の電流が得られ、多数の部品を必
要とせず、かつ切換えの手間も必要としない。また、F
ETを使用しているので、充電時間を短縮でき、測定効
率が良い。
131770号に示す絶縁抵抗測定装置の場合、定電流
回路にバイアス電源(DC/DC変換器)を備えている
ため、定電流回路が大型化し、またコストアップの要因
となった。
を変えても常に一定の電流が得られ、被検体の充電時間
を短縮でき測定効率が良いとともに、小型で安価な絶縁
抵抗測定装置を提供することにある。
置は、定電流回路と、該定電流回路の入力端に接続さ
れ、前記定電流回路に電流を供給する測定電源と、該定
電流回路の出力端に接続される被検体の漏れ電流を電圧
に変換するI/V変換器とを備え、該I/V変換器の出
力電圧により被検体の絶縁抵抗を測定する絶縁抵抗測定
装置であって、前記定電流回路は、FETと、該FET
のゲート−ソース間のゲート側に接続された定電圧ダイ
オードと、前記FETのゲート−ソース間のソース側に
接続されたゲート−ソース間抵抗と、前記FETのゲー
ト−ドレイン間に接続されたゲート−ドレイン間抵抗
と、前記FETのドレイン−ソース間に接続されたバイ
パス抵抗と、を備えていることを特徴とするものであ
る。
電源の電流は、FET、ゲート−ソース間抵抗の順に流
れる。FETのドレイン−ソース間を流れる電流値はF
ETのゲート−ソース間の電位差により決まる。FET
のゲート−ソース間には、ゲート−ドレイン間抵抗が電
圧を印加するが、この電圧は、FETのゲート−ソース
間に接続された定電圧ダイオードにより一定にされる。
また、FETのドレイン−ソース間を流れる電流が増加
した場合には、ゲート−ソース間抵抗の両端の電位差が
上昇し、FETのゲート−ソース間に加わる電圧を下
げ、FETのドレイン−ソース間を流れる電流を制限す
る。逆に、FETのドレイン−ソース間を流れる電流が
減少した場合には、ゲート−ソース間抵抗の両端の電位
差が低下し、FETのゲート−ソース間に加わる電圧を
上げ、FETのドレイン−ソース間を流れる電流を増加
させる。このように、測定電源の電圧を変えても、FE
Tの定電流特性を利用して常に一定の電流を被検体に流
すことができる。
ットオフし、電流がFETのドレイン−ソース間を流れ
なくなった場合にも、前記FETのドレイン−ソース間
に接続されたバイパス抵抗から被検体に電流を流し続け
ることができる。
流回路と、切換器を介して該定電流回路の入力端に接続
され、前記定電流回路に電流を供給する正の測定電源お
よび負の測定電源と、該定電流回路の出力端に接続され
る被検体の漏れ電流を電圧に変換するI/V変換器とを
備え、該I/V変換器の出力電圧により被検体の絶縁抵
抗を測定する絶縁抵抗測定装置であって、前記定電流回
路は、ドレイン側どうしが正逆直列に接続された2つの
FETと、該2つのFETそれぞれのゲート−ソース間
のゲート側に接続された定電圧ダイオードと、前記2つ
のFETそれぞれのゲート−ソース間のソース側に接続
されたゲート−ソース間抵抗と、前記2つのFETのゲ
ート間に接続されたゲート間抵抗と、前記2つのFET
のソース間に接続されたバイパス抵抗と、前記2つのF
ETそれぞれのソース−ドレイン間に接続されたダイオ
ードと、を備えていることを特徴とするものである。
T、定電圧ダイオード、ゲート−ドレイン間抵抗、ゲー
ト−ソース間抵抗、およびバイパス抵抗は、上記の場合
と同様の作用を及ぼす。但し、正電圧充電時および負電
圧放電時には、一方のFETのドレインからソースへと
電流が流れ、定電流作用を及ぼす。このとき、他方のF
ETのソース−ドレイン間に接続されたダイオードが、
他方のFETのソースからドレイン方向への電流の流れ
を許容する。また、負電圧充電時および正電圧放電時に
は、他方のFETのドレインからソースへと電流が流
れ、定電流作用を及ぼす。このとき、一方のFETのソ
ース−ドレイン間に接続されたダイオードが、一方のF
ETのソースからドレイン方向への電流の流れを許容す
る。
流回路と、該定電流回路の入力端に接続され、前記定電
流回路に電流を供給する測定電源と、該定電流回路の出
力端に接続される被検体の漏れ電流を電圧に変換するI
/V変換器とを備え、該I/V変換器の出力電圧により
被検体の絶縁抵抗を測定する絶縁抵抗測定装置であっ
て、前記定電流回路は、FETと、該FETのゲート−
ソース間のゲート側に接続された定電圧ダイオードと、
前記FETのゲート−ソース間のソース側に接続された
ゲート−ソース間抵抗と、前記FETのゲート−ドレイ
ン間のゲート側に接続されたゲート−ドレイン間抵抗
と、前記FETのゲート−ドレイン間のドレイン側に接
続されたダイオードと、前記ゲート−ドレイン間抵抗と
前記ダイオードとの間に位置する第1の接続点と、前記
定電圧ダイオードと前記ゲート−ソース間抵抗との間に
位置する第2の接続点との間に接続されたコンデンサ
と、前記第1の接続点と、前記コンデンサとの間に接続
された抵抗と、一端が前記第2の接続点に接続され、他
端がアースされている切換器と、を備えていることを特
徴とするものである。
に、第1の接続点と第2の接続点との間に接続されたコ
ンデンサに予め電荷を蓄積しておくことにより、被検体
の絶縁抵抗を測定する際に、被検体への充電が進み、被
検体の充電電圧が上昇しても、FETがカットオフする
ことなく、FETを通じて被検体に電流を流し続けるこ
とができる。
に接続されたコンデンサと、FETのゲート−ドレイン
間のドレイン側に接続されたダイオードとの間に接続さ
れた抵抗は、コンデンサに電荷を蓄積する際に、コンデ
ンサに過電流が流れることを防止する。
イン側に接続されたダイオードは、被検体の絶縁抵抗を
測定する際に、被検体への充電が進み、被検体の充電電
圧が上昇したときに、被検体が測定電源に放電すること
を防止する。
の実施例につき、添付図面を参照して説明する。
路図である。
て説明する。
と、直流測定電源1から供給される電流を一定化する定
電流回路2と、定電流回路2の出力端子Bに接続される
コンデンサ3などの被検体の漏れ電流を電圧に変換する
I/V変換器であるOPアンプ4と、OPアンプ4の出
力電圧をデジタル化するA/D変換器5とを備えてい
る。
り、この直流測定電源1の一端はアースされ、この直流
測定電源1の他端は定電流回路2の入力端子Aに接続さ
れている。
体であるコンデンサ3の一端に接続され、コンデンサ3
の他端は、接点Cを介してOPアンプ4の負入力に接続
されている。なお、OPアンプ4の正入力はアースされ
ている。
換器5に接続されている。なお、この絶縁抵抗測定装置
では、回路を簡素化するためOPアンプ4の入力保護回
路等は省略している。
体であるコンデンサ3の絶縁抵抗の測定方法について説
明する。
直流測定電源1の出力電圧を設定する。正の直流測定電
源1から供給される電流は定電流回路2により一定化さ
れ、一定化された電流は、被検体であるコンデンサ3に
充電される。
ンプ4でI/V変換し、この出力電圧をA/D変換器5
でデジタル化したものを解析し、電圧換算でコンデンサ
3の絶縁抵抗を計算する。
定電流回路2について説明する。
6のゲート(G)−ソース(S)間に印加される電圧を
一定にする定電圧ダイオード7と、定電圧ダイオード7
を過電流から保護し、FET6のゲート(G)−ソース
(S)間に電圧を印加するゲート−ドレイン間抵抗8
と、FET6のドレイン(D)−ソース(S)間を流れ
る電流の増減に応じて、前記FET6のゲート(G)−
ソース(S)間に印加される電圧を調整するゲート−ソ
ース間抵抗9と、バイパス抵抗10とを備えている。
定電源1側に接続され、出力端子Bは、被検体であるコ
ンデンサ3側に接続されている。
FETであり、デプレション型FETよりも高耐圧性に
優れており、数百ボルトを印加するコンデンサ3の耐圧
測定に適している。FET6のドレイン(D)側は、入
力端子Aに接続され、FET6のソース(S)側は、ゲ
ート−ソース間抵抗9を介して、出力端子Bに接続され
ている。FET6のソース(S)−ドレイン(D)間に
はソース(S)からドレイン(D)方向への流れを許容
するダイオード11が接続されている。
(G)−ソース(S)間に接続されている。
と、FET6のゲート(G)との間に接続されている。
ース(S)と出力端子Bとの間に接続されている。
(D)−ソース(S)間に接続されている。
被検体であるコンデンサ3の絶縁抵抗を測定する場合に
は、電流が入力端子Aから出力端子Bへと流れる。この
とき、FET6は定電流作用を及ぼす。
いて説明する。
間を流れる電流値はFET6のゲート(G)−ソース
(S)間の電位差により決まる。FET6のゲート
(G)−ソース(S)間には、ゲート−ドレイン間抵抗
8が電圧を印加するが、この電圧は、FET6のゲート
(G)−ソース(S)間に接続された定電圧ダイオード
により一定にされる。
(S)間を流れる電流が増加した場合には、ゲート−ソ
ース間抵抗9の両端の電位差が上昇し、FET6のゲー
ト(G)−ソース(S)間に加わる電圧を下げ、FET
6のドレイン(D)−ソース(S)間を流れる電流を制
限する。
(S)間を流れる電流が減少した場合には、ゲート−ソ
ース間抵抗9の両端の電位差が低下し、FET6のゲー
ト(G)−ソース(S)間に加わる電圧を上げ、FET
6のドレイン(D)−ソース(S)間を流れる電流を増
加させる。
ても、FET6の定電流特性を利用して常に一定の電流
を被検体であるコンデンサ3に流すことができる。
をVz、FET6のドレイン(D)−ソース(S)間を
流れる電流をIds、バイパス抵抗10を流れる電流を
I10、ゲート−ソース間抵抗9の抵抗をR9とする
と、FET6のゲート(G)−ソース(S)間に加わる
電圧Vgsは、以下の式により決定される。Vgs=V
z−(Ids+I10)×R9また、被検体であるコン
デンサ3への充電が進み、FET6がカットオフし、電
流がFET6のドレイン(D)−ソース(S)間を流れ
なくなった場合にも、前記FET6のドレイン(D)−
ソース(S)間に接続されたバイパス抵抗10からコン
デンサ3に電流を流し続けることができる。
電圧−時間特性を示す説明図であり、図3は、被検体で
あるコンデンサ3の充電電流−時間特性を示す説明図で
ある。
FET6により電流が充電される時間領域であり、t1
〜t2は、バイパス抵抗10から電流が充電される時間
領域である。また、図2におけるVcは、FET6のカ
ットオフ電圧である。ここで、FET6のカットオフ電
圧Vcは、定電圧ダイオード7のツェナー電圧Vzより
も小さくなるように設定されている。
おいては、FET6により一定化された電流が、コンデ
ンサ3に充電され、このときコンデンサ3の電圧は充電
時間に比例して上昇していることが分かる。また、t1
〜t2の時間領域においてもコンデンサ3への充電が行
なわれ、FET6がカットオフした後も、バイパス抵抗
10から電流が流し続けられ、コンデンサ3の電圧が上
昇していることが分かる。
路図である。
て説明する。
1、21と、アース側端子12と、切換器13と、直流
測定電源1、21から供給される電流を一定化する定電
流回路22と、定電流回路22の出力端子Bに接続され
るコンデンサ3などの被検体の漏れ電流を電圧に変換す
るI/V変換器であるOPアンプ4と、OPアンプ4の
出力電圧をデジタル化するA/D変換器5とを備えてい
る。
電源1と負の直流測定電源21とがあり、これらの直流
測定電源1、21の一端はアースされ、これらの直流測
定電源1、21の他端は切換器13を介して定電流回路
22の入力端子Aに接続されている。
れ、アース側端子12の他端は切換器13を介して定電
流回路22の入力端子Aに接続されている。
測定電源1、負の直流測定電源21、アース側端子12
を択一的に切換えることができる。
およびA/D変換器5については、実施例1で説明した
ものと実質的に同一であるので、同一符号を付すること
で、ここでの説明を省略する。
体であるコンデンサ3の絶縁抵抗の測定方法について説
明する。
の直流測定電源1、21の出力電圧を設定する。
切り換える。これにより、正の直流測定電源1から供給
される電流は定電流回路22により一定化され、一定化
された電流は、コンデンサ3に充電される。
ンプ4でI/V変換し、この出力電圧をA/D変換器5
でデジタル化したものを解析し、電圧換算でコンデンサ
3の絶縁抵抗を計算する。
充電電圧を一旦放電する必要があるため、切換器13を
まずアース側端子12へ切り換え、ついで切換器13を
負の直流測定電源21に切り換える。その後、上記の正
電圧による絶縁抵抗測定と同様にして、負電圧による絶
縁抵抗測定が行なわれる。
デンサ3の場合、正電圧を印加した場合と、負電圧を印
加した場合とで漏れ電流が異なることがあるためであ
る。
定電流回路22について説明する。なお、実施例1と実
質的に同一な部分については、同一符号を付して、ここ
での説明を省略する。
と、各FET6、26のゲート(G)−ソース(S)間
に印加される電圧を一定にする2つの定電圧ダイオード
7、27と、各定電圧ダイオード7、27を過電流から
保護し、各FET6、26のゲート(G)−ソース
(S)間に電圧を印加するゲート−ドレイン間抵抗8
と、各FET6、26のドレイン(D)−ソース(S)
間を流れる電流の増減に応じて、各FET6、26のゲ
ート(G)−ソース(S)間に印加される電圧を調整す
る2つのゲート−ソース間抵抗9、29と、バイパス抵
抗10とを備えている。
測定電源1、21側に接続され、出力端子Bは、被検体
であるコンデンサ3側に接続されている。
に、正逆直列に接続されている。すなわち、FET26
のソース(S)側は、入力端子Aに接続され、FET2
6のドレイン(D)側は、FET6のドレイン(D)側
に接続されている。FET26のソース(S)−ドレイ
ン(D)間にはソース(S)からドレイン(D)方向へ
の流れを許容するダイオード31が接続されている。
ート(G)−ソース(S)間に接続されている。
(G)と、FET26のゲート(G)との間に接続され
ている。
とFET29のソース(S)との間に接続されている。
レイン(D)−ソース(S)間に接続されている。
て、被検体であるコンデンサ3の正電圧による絶縁抵抗
を測定する場合には、電流が入力端子Aから出力端子B
へと流れる。このとき、FET26側は、ダイオード3
1を流れ、定電流作用はFET6で行なう。
による絶縁抵抗を測定する場合には、電流が出力端子B
から入力端子Aへと流れる。このとき、FET6側は、
ダイオード11を流れ、定電流作用はFET26で行な
うことになる。
路図である。
て説明する。
と、直流測定電源1から供給される電流を一定化する定
電流回路32と、定電流回路32の出力端子に接続され
るコンデンサ3などの被検体の漏れ電流を電圧に変換す
るI/V変換器であるOPアンプ4と、OPアンプ4の
出力電圧をデジタル化するA/D変換器5とを備えてい
る。
と、A/D変換器5については、実施例1で説明したも
のと実質的に同一であるので、同一符号を付すること
で、ここでの説明は省略する。
定電流回路32について説明する。
説明した定電流回路2に、コンデンサ14と、ダイオー
ド15と、抵抗16と、切換器17とを組み合わせたも
のである。したがって、FET6と、定電圧ダイオード
7と、ゲート−ドレイン間抵抗8と、ゲート−ソース間
抵抗9と、バイパス抵抗10については、実施例1にお
いて説明したものと実質的に同一であるので、同一符号
を付することで、ここでの説明を省略する。
−ドレイン(D)間のドレイン(D)側に接続され、コ
ンデンサ14は、ゲート−ドレイン間抵抗8とダイオー
ド15との間に位置する第1の接続点Pと、定電圧ダイ
オード7とゲート−ソース間抵抗9との間に位置する第
2の接続点Qとの間に接続されている。
14との間に接続されている。
され、切換器17の他端はアースされている。
検体であるコンデンサ3の絶縁抵抗を測定するには、絶
縁抵抗を測定する前に、切換器17の他端をコンデンサ
14側に接続し、ダイオード15および抵抗16を通じ
て、コンデンサ14に、電荷を蓄積する。このとき、抵
抗16は、コンデンサ14に過電流が流れることを防止
する。したがって、コンデンサ14への充電時間を短縮
するため、抵抗16の抵抗値は可能な限り小さい方が望
ましい。
4側から離し、実施例1の場合と同様に、被検体である
コンデンサ3の絶縁抵抗を測定する。このとき、ダイオ
ード15は、コンデンサ14が直流測定電源1側に放電
することを防止する。
置によれば、FETの定電流特性を利用して被検体に流
れる電流を一定化するので、測定電源の電圧を変えても
常に一定の電流が得られる。
ば、FETを使用しているので、充電時間を短縮でき、
測定効率が良い。
ば、定電流回路が、FET、定電圧ダイオード、抵抗等
の小型部品で構成されているので、省スペース化、およ
びコストダウンが可能である。
ば、低電圧から高電圧までの幅広い電圧で定電流が得ら
れる。すなわち、FETのカットオフ電圧または定電圧
ダイオードのツェナ電圧からFETの耐電圧付近までの
電圧で定電流が得られる。
ば、切換器等の消耗部品の部品点数を抑えることがで
き、またノイズ発生源であるバイアス電源(DC/DC
変換器)が不要である。したがって、簡単なメンテナン
スで、上記の効果を長期間安定して持続させることがで
きる。
ば、定電流回路と、切換器を介して該定電流回路の入力
端に接続され、前記定電流回路に電流を供給する正の測
定電源および負の測定電源と、該定電流回路の出力端に
接続される被検体の漏れ電流を電圧に変換するI/V変
換器とを備え、該I/V変換器の出力電圧により被検体
の絶縁抵抗を測定する絶縁抵抗測定装置であって、前記
定電流回路は、ドレイン側どうしが正逆直列に接続され
た2つのFETと、該2つのFETそれぞれのゲート−
ソース間のゲート側に接続された定電圧ダイオードと、
前記2つのFET それぞれのゲート−ソース間のソース
側に接続されたゲート−ソース間抵抗と、前記2つのF
ETのゲート間に接続されたゲート間抵抗と、前記2つ
のFETのソース間に接続されたバイパス抵抗と、前記
2つのFETそれぞれのソース−ドレイン間に接続され
たダイオードとを備えているため、正/負電圧充電時、
正/負電圧放電時の両方の電流の向きに対して定電流効
果を得ることができる。
ば、定電流回路と、該定電流回路の入力端に接続され、
前記定電流回路に電流を供給する測定電源と、該定電流
回路の出力端に接続される被検体の漏れ電流を電圧に変
換するI/V変換器とを備え、該I/V変換器の出力電
圧により被検体の絶縁抵抗を測定する絶縁抵抗測定装置
であって、前記定電流回路は、FETと、該FETのゲ
ート−ソース間のゲート側に接続された定電圧ダイオー
ドと、前記FETのゲート−ソース間のソース側に接続
されたゲート−ソース間抵抗と、前記FETのゲート−
ドレイン間のゲート側に接続されたゲート−ドレイン間
抵抗と、前記FETのゲート−ドレイン間のドレイン側
に接続されたダイオードと、前記ゲート−ドレイン間抵
抗と前記ダイオードとの間に位置する第1の接続点と、
前記定電圧ダイオードと前記ゲート−ソース間抵抗との
間に位置する第2の接続点との間に接続されたコンデン
サと、前記第1の接続点と、前記コンデンサとの間に接
続された抵抗と、一端が前記第2の接続点に接続され、
他端がアースされている切換器と、を備えているため、
被検体の絶縁抵抗を測定する際に、被検体への充電が進
み、被検体の充電電圧が上昇しても、FETがカットオ
フすることなく、FETを通じて被検体に電流を流し続
けることができるので、充電時間の短縮を一層図ること
ができる。
路図である。
場合における、被検体であるコンデンサの充電電圧−時
間特性を示す説明図である。
場合における、被検体であるコンデンサの充電電流−時
間特性を示す説明図である。
路図である。
路図である。
源) 2、22、32 定電流回路 3 コンデンサ(被検体) 4 OPアンプ(I/V変換
器) 6、26 FET 7、27 定電圧ダイオード 8 ゲート−ドレイン間抵抗 9、29 ゲート−ソース間抵抗 10 バイパス抵抗 11、31 ダイオード 14 コンデンサ 15 ダイオード 16 抵抗
Claims (3)
- 【請求項1】 定電流回路と、 該定電流回路の入力端に接続され、前記定電流回路に電
流を供給する測定電源と、 該定電流回路の出力端に接続される被検体の漏れ電流を
電圧に変換するI/V変換器とを備え、 該I/V変換器の出力電圧により被検体の絶縁抵抗を測
定する絶縁抵抗測定装置であって、 前記定電流回路は、FETと、 該FETのゲート−ソース間のゲート側に接続された定
電圧ダイオードと、前記FETのゲート−ソース間のソース側に接続された
ゲート−ソース間 抵抗と、前記FETのゲート−ドレイン間に接続されたゲート−
ドレイン間 抵抗と、 前記FETのドレイン−ソース間に接続されたバイパス
抵抗と、 を備えていることを特徴とする絶縁抵抗測定装置。 - 【請求項2】 定電流回路と、 切換器を介して該定電流回路の入力端に接続され、前記
定電流回路に電流を供給する正の測定電源および負の測
定電源と、 該定電流回路の出力端に接続される被検体の漏れ電流を
電圧に変換するI/V変換器とを備え、 該I/V変換器の出力電圧により被検体の絶縁抵抗を測
定する絶縁抵抗測定装置であって、 前記定電流回路は、ドレイン側どうしが正逆直列に接続
された2つのFETと、 該2つのFETそれぞれのゲート−ソース間のゲート側
に接続された定電圧ダイオードと、 前記2つのFETそれぞれのゲート−ソース間のソース
側に接続されたゲート −ソース間抵抗と、 前記2つのFETのゲート間に接続されたゲート間抵抗
と、 前記2つのFETのソース間に接続されたバイパス抵抗
と、 前記2つのFETそれぞれのソース−ドレイン間に接続
されたダイオードと、を備えていることを特徴とする 絶
縁抵抗測定装置。 - 【請求項3】 定電流回路と、 該定電流回路の入力端に接続され、前記定電流回路に電
流を供給する測定電源と、 該定電流回路の出力端に接続される被検体の漏れ電流を
電圧に変換するI/V変換器とを備え、 該I/V変換器の出力電圧により被検体の絶縁抵抗を測
定する絶縁抵抗測定装置であって、 前記定電流回路は、FETと、 該FETのゲート−ソース間のゲート側に接続された定
電圧ダイオードと、 前記FETのゲート−ソース間のソース側に接続された
ゲート−ソース間抵抗と、 前記FETのゲート−ドレイン間のゲート側に接続され
たゲート−ドレイン間抵抗と、 前記FETのゲート−ドレイン間のドレイン側に接続さ
れたダイオードと、 前記ゲート−ドレイン間抵抗と前記ダイオードとの間に
位置する第1の接続点と、前記定電圧ダイオードと前記
ゲート−ソース間抵抗との間に位置する第2の接続点と
の間に接続されたコンデンサと、 前記第1の接続点と、前記コンデンサとの間に接続され
た抵抗と、 一端が前記第2の接続点に接続され、他端がアースされ
ている切換器と、 を備えていることを特徴とする 絶縁抵抗測定装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22389496A JP3233037B2 (ja) | 1996-08-26 | 1996-08-26 | 絶縁抵抗測定装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22389496A JP3233037B2 (ja) | 1996-08-26 | 1996-08-26 | 絶縁抵抗測定装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1062462A JPH1062462A (ja) | 1998-03-06 |
JP3233037B2 true JP3233037B2 (ja) | 2001-11-26 |
Family
ID=16805381
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22389496A Expired - Lifetime JP3233037B2 (ja) | 1996-08-26 | 1996-08-26 | 絶縁抵抗測定装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3233037B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4959315B2 (ja) * | 2006-12-18 | 2012-06-20 | オンセミコンダクター・トレーディング・リミテッド | 静電容量変化検出回路及びコンデンサマイクロホン装置 |
JP5109061B2 (ja) * | 2007-02-07 | 2012-12-26 | 株式会社ワイディー・メカトロソリューションズ | 電流制限回路 |
US7940058B2 (en) * | 2007-05-24 | 2011-05-10 | Electro Scientific Industries, Inc. | Capacitive measurements with fast recovery current return |
US8054085B2 (en) | 2008-03-31 | 2011-11-08 | Electro Scientific Industries, Inc. | Programmable gain trans-impedance amplifier overload recovery circuit |
JP5215040B2 (ja) * | 2008-05-27 | 2013-06-19 | 株式会社ケーヒン | 漏電検出回路 |
KR101354583B1 (ko) | 2010-09-17 | 2014-01-22 | 에스케이이노베이션 주식회사 | 누설전류를 발생시키지 않고 셀프 테스트 기능을 가진 절연저항 측정회로 |
JP6038529B2 (ja) * | 2012-08-03 | 2016-12-07 | 日置電機株式会社 | 測定装置 |
-
1996
- 1996-08-26 JP JP22389496A patent/JP3233037B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH1062462A (ja) | 1998-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5977751A (en) | Battery monitoring unit having a sense FET circuit arrangement | |
KR0128731B1 (ko) | 차동 증폭기와 전류 감지 회로 및 직접 회로 | |
JP2572697B2 (ja) | 低インピーダンス過大電圧保護回路 | |
EP0704072B1 (en) | Apparatus and method for adjusting the threshold voltage of mos transistors | |
US4820968A (en) | Compensated current sensing circuit | |
EP0274995A1 (en) | A circuit for the linear measurement of a current flowing through a load | |
US5148064A (en) | Medium voltage static switch | |
US5004970A (en) | Device and a process for detecting current flow in a MOS transistor | |
KR920004653B1 (ko) | 반도체장치 | |
EP0570148A2 (en) | Electrostatic voltmeter employing high voltage integrated circuit devices | |
US5086364A (en) | Circuitry for detecting a short circuit of a load in series with an fet | |
US20040227539A1 (en) | Current sensing for power MOSFET operable in linear and saturated regions | |
KR20060066659A (ko) | 전류측정 회로구조 | |
JP3233037B2 (ja) | 絶縁抵抗測定装置 | |
WO2007049597A1 (ja) | 電流検出回路 | |
US5206553A (en) | Clamping circuit | |
US7477089B2 (en) | Protected power devices | |
US4313067A (en) | Sensor-integrator system | |
JP2949242B2 (ja) | コンデンサの絶縁抵抗測定装置 | |
US10892617B2 (en) | High speed wide dynamic range input structure | |
CA1196953A (en) | Full wave rectifier having an operational amplifier | |
CN112114257B (zh) | 电压电流转换电路及充放电控制装置 | |
JP4062979B2 (ja) | 絶縁抵抗測定装置 | |
JPH0754336B2 (ja) | 電流センス回路 | |
US20240213982A1 (en) | Multiplexing channel switch selection circuit and control circuit and control method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term |