JP3233037B2 - 絶縁抵抗測定装置 - Google Patents
絶縁抵抗測定装置Info
- Publication number
- JP3233037B2 JP3233037B2 JP22389496A JP22389496A JP3233037B2 JP 3233037 B2 JP3233037 B2 JP 3233037B2 JP 22389496 A JP22389496 A JP 22389496A JP 22389496 A JP22389496 A JP 22389496A JP 3233037 B2 JP3233037 B2 JP 3233037B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- source
- fet
- constant current
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
- Control Of Electrical Variables (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、被検体の絶縁抵抗
を測定するための絶縁抵抗測定装置に関し、特に被検体
に流れる電流を一定化するための定電流回路に関する。
を測定するための絶縁抵抗測定装置に関し、特に被検体
に流れる電流を一定化するための定電流回路に関する。
【０００２】
【従来の技術】一般に、絶縁抵抗測定装置を用いて、コ
ンデンサなどの被検体の絶縁抵抗を測定する場合、被検
体がショートした不良品であると、絶縁抵抗測定装置の
測定回路が破壊されてしまう場合がある。
ンデンサなどの被検体の絶縁抵抗を測定する場合、被検
体がショートした不良品であると、絶縁抵抗測定装置の
測定回路が破壊されてしまう場合がある。
【０００３】そこで、従来は、複数の制限抵抗が並列接
続された電流制限回路を備えた絶縁抵抗測定装置が用い
られていた。この絶縁抵抗測定装置であれば、抵抗によ
る電流制限回路を備えているので、被検体がショートし
た不良品であったとしても、測定回路が破壊されること
を防止することができる。
続された電流制限回路を備えた絶縁抵抗測定装置が用い
られていた。この絶縁抵抗測定装置であれば、抵抗によ
る電流制限回路を備えているので、被検体がショートし
た不良品であったとしても、測定回路が破壊されること
を防止することができる。
【０００４】ところが、この絶縁抵抗測定装置の場合、
抵抗による電流制限回路を使用しているため、測定電源
の電圧を変えると、充電電流が変化してしまうことにな
る。そのため、測定する電圧値に応じて制限抵抗を何種
類か用意して切り換える必要があり、回路が複雑化する
とともに、切換えに手間がかかるという問題があった。
抵抗による電流制限回路を使用しているため、測定電源
の電圧を変えると、充電電流が変化してしまうことにな
る。そのため、測定する電圧値に応じて制限抵抗を何種
類か用意して切り換える必要があり、回路が複雑化する
とともに、切換えに手間がかかるという問題があった。
【０００５】また、被検体の充電がＣＲの時定数による
ｅｘｐカーブとなるため、充電時間がかかり、測定効率
が悪いという問題があった。
ｅｘｐカーブとなるため、充電時間がかかり、測定効率
が悪いという問題があった。
【０００６】このような問題を解決するため、本願発明
の発明者の一人は、特開平４−１３１７７０号に示す絶
縁抵抗測定装置を提案している。
の発明者の一人は、特開平４−１３１７７０号に示す絶
縁抵抗測定装置を提案している。
【０００７】すなわち、この絶縁抵抗測定装置は、ＦＥ
Ｔとバイアス電源（ＤＣ／ＤＣ変換器）とを組み合わせ
た定電流回路を備えた絶縁抵抗測定装置である。この絶
縁抵抗測定装置であれば、ＦＥＴの定電流特性を利用し
て被検体に流れる電流を一定化するので、測定電源の電
圧を変えても常に一定の電流が得られ、多数の部品を必
要とせず、かつ切換えの手間も必要としない。また、Ｆ
ＥＴを使用しているので、充電時間を短縮でき、測定効
率が良い。
Ｔとバイアス電源（ＤＣ／ＤＣ変換器）とを組み合わせ
た定電流回路を備えた絶縁抵抗測定装置である。この絶
縁抵抗測定装置であれば、ＦＥＴの定電流特性を利用し
て被検体に流れる電流を一定化するので、測定電源の電
圧を変えても常に一定の電流が得られ、多数の部品を必
要とせず、かつ切換えの手間も必要としない。また、Ｆ
ＥＴを使用しているので、充電時間を短縮でき、測定効
率が良い。
【０００８】
【発明が解決しようとする課題】ところが、特開平４−
１３１７７０号に示す絶縁抵抗測定装置の場合、定電流
回路にバイアス電源（ＤＣ／ＤＣ変換器）を備えている
ため、定電流回路が大型化し、またコストアップの要因
となった。
１３１７７０号に示す絶縁抵抗測定装置の場合、定電流
回路にバイアス電源（ＤＣ／ＤＣ変換器）を備えている
ため、定電流回路が大型化し、またコストアップの要因
となった。
【０００９】よって、本発明の目的は、測定電源の電圧
を変えても常に一定の電流が得られ、被検体の充電時間
を短縮でき測定効率が良いとともに、小型で安価な絶縁
抵抗測定装置を提供することにある。
を変えても常に一定の電流が得られ、被検体の充電時間
を短縮でき測定効率が良いとともに、小型で安価な絶縁
抵抗測定装置を提供することにある。
【００１０】
【課題を解決するための手段】本発明の絶縁抵抗測定装
置は、定電流回路と、該定電流回路の入力端に接続さ
れ、前記定電流回路に電流を供給する測定電源と、該定
電流回路の出力端に接続される被検体の漏れ電流を電圧
に変換するＩ／Ｖ変換器とを備え、該Ｉ／Ｖ変換器の出
力電圧により被検体の絶縁抵抗を測定する絶縁抵抗測定
装置であって、前記定電流回路は、ＦＥＴと、該ＦＥＴ
のゲート−ソース間のゲート側に接続された定電圧ダイ
オードと、前記ＦＥＴのゲート−ソース間のソース側に
接続されたゲート−ソース間抵抗と、前記ＦＥＴのゲー
ト−ドレイン間に接続されたゲート−ドレイン間抵抗
と、前記ＦＥＴのドレイン−ソース間に接続されたバイ
パス抵抗と、を備えていることを特徴とするものであ
る。
置は、定電流回路と、該定電流回路の入力端に接続さ
れ、前記定電流回路に電流を供給する測定電源と、該定
電流回路の出力端に接続される被検体の漏れ電流を電圧
に変換するＩ／Ｖ変換器とを備え、該Ｉ／Ｖ変換器の出
力電圧により被検体の絶縁抵抗を測定する絶縁抵抗測定
装置であって、前記定電流回路は、ＦＥＴと、該ＦＥＴ
のゲート−ソース間のゲート側に接続された定電圧ダイ
オードと、前記ＦＥＴのゲート−ソース間のソース側に
接続されたゲート−ソース間抵抗と、前記ＦＥＴのゲー
ト−ドレイン間に接続されたゲート−ドレイン間抵抗
と、前記ＦＥＴのドレイン−ソース間に接続されたバイ
パス抵抗と、を備えていることを特徴とするものであ
る。
【００１１】本発明の絶縁抵抗測定装置によれば、測定
電源の電流は、ＦＥＴ、ゲート−ソース間抵抗の順に流
れる。ＦＥＴのドレイン−ソース間を流れる電流値はＦ
ＥＴのゲート−ソース間の電位差により決まる。ＦＥＴ
のゲート−ソース間には、ゲート−ドレイン間抵抗が電
圧を印加するが、この電圧は、ＦＥＴのゲート−ソース
間に接続された定電圧ダイオードにより一定にされる。
また、ＦＥＴのドレイン−ソース間を流れる電流が増加
した場合には、ゲート−ソース間抵抗の両端の電位差が
上昇し、ＦＥＴのゲート−ソース間に加わる電圧を下
げ、ＦＥＴのドレイン−ソース間を流れる電流を制限す
る。逆に、ＦＥＴのドレイン−ソース間を流れる電流が
減少した場合には、ゲート−ソース間抵抗の両端の電位
差が低下し、ＦＥＴのゲート−ソース間に加わる電圧を
上げ、ＦＥＴのドレイン−ソース間を流れる電流を増加
させる。このように、測定電源の電圧を変えても、ＦＥ
Ｔの定電流特性を利用して常に一定の電流を被検体に流
すことができる。
電源の電流は、ＦＥＴ、ゲート−ソース間抵抗の順に流
れる。ＦＥＴのドレイン−ソース間を流れる電流値はＦ
ＥＴのゲート−ソース間の電位差により決まる。ＦＥＴ
のゲート−ソース間には、ゲート−ドレイン間抵抗が電
圧を印加するが、この電圧は、ＦＥＴのゲート−ソース
間に接続された定電圧ダイオードにより一定にされる。
また、ＦＥＴのドレイン−ソース間を流れる電流が増加
した場合には、ゲート−ソース間抵抗の両端の電位差が
上昇し、ＦＥＴのゲート−ソース間に加わる電圧を下
げ、ＦＥＴのドレイン−ソース間を流れる電流を制限す
る。逆に、ＦＥＴのドレイン−ソース間を流れる電流が
減少した場合には、ゲート−ソース間抵抗の両端の電位
差が低下し、ＦＥＴのゲート−ソース間に加わる電圧を
上げ、ＦＥＴのドレイン−ソース間を流れる電流を増加
させる。このように、測定電源の電圧を変えても、ＦＥ
Ｔの定電流特性を利用して常に一定の電流を被検体に流
すことができる。
【００１２】また、被検体への充電が進み、ＦＥＴがカ
ットオフし、電流がＦＥＴのドレイン−ソース間を流れ
なくなった場合にも、前記ＦＥＴのドレイン−ソース間
に接続されたバイパス抵抗から被検体に電流を流し続け
ることができる。
ットオフし、電流がＦＥＴのドレイン−ソース間を流れ
なくなった場合にも、前記ＦＥＴのドレイン−ソース間
に接続されたバイパス抵抗から被検体に電流を流し続け
ることができる。
【００１３】また、本発明の絶縁抵抗測定装置は、定電
流回路と、切換器を介して該定電流回路の入力端に接続
され、前記定電流回路に電流を供給する正の測定電源お
よび負の測定電源と、該定電流回路の出力端に接続され
る被検体の漏れ電流を電圧に変換するＩ／Ｖ変換器とを
備え、該Ｉ／Ｖ変換器の出力電圧により被検体の絶縁抵
抗を測定する絶縁抵抗測定装置であって、前記定電流回
路は、ドレイン側どうしが正逆直列に接続された２つの
ＦＥＴと、該２つのＦＥＴそれぞれのゲート−ソース間
のゲート側に接続された定電圧ダイオードと、前記２つ
のＦＥＴそれぞれのゲート−ソース間のソース側に接続
されたゲート−ソース間抵抗と、前記２つのＦＥＴのゲ
ート間に接続されたゲート間抵抗と、前記２つのＦＥＴ
のソース間に接続されたバイパス抵抗と、前記２つのＦ
ＥＴそれぞれのソース−ドレイン間に接続されたダイオ
ードと、を備えていることを特徴とするものである。
流回路と、切換器を介して該定電流回路の入力端に接続
され、前記定電流回路に電流を供給する正の測定電源お
よび負の測定電源と、該定電流回路の出力端に接続され
る被検体の漏れ電流を電圧に変換するＩ／Ｖ変換器とを
備え、該Ｉ／Ｖ変換器の出力電圧により被検体の絶縁抵
抗を測定する絶縁抵抗測定装置であって、前記定電流回
路は、ドレイン側どうしが正逆直列に接続された２つの
ＦＥＴと、該２つのＦＥＴそれぞれのゲート−ソース間
のゲート側に接続された定電圧ダイオードと、前記２つ
のＦＥＴそれぞれのゲート−ソース間のソース側に接続
されたゲート−ソース間抵抗と、前記２つのＦＥＴのゲ
ート間に接続されたゲート間抵抗と、前記２つのＦＥＴ
のソース間に接続されたバイパス抵抗と、前記２つのＦ
ＥＴそれぞれのソース−ドレイン間に接続されたダイオ
ードと、を備えていることを特徴とするものである。
【００１４】この場合にも、定電流回路を構成するＦＥ
Ｔ、定電圧ダイオード、ゲート−ドレイン間抵抗、ゲー
ト−ソース間抵抗、およびバイパス抵抗は、上記の場合
と同様の作用を及ぼす。但し、正電圧充電時および負電
圧放電時には、一方のＦＥＴのドレインからソースへと
電流が流れ、定電流作用を及ぼす。このとき、他方のＦ
ＥＴのソース−ドレイン間に接続されたダイオードが、
他方のＦＥＴのソースからドレイン方向への電流の流れ
を許容する。また、負電圧充電時および正電圧放電時に
は、他方のＦＥＴのドレインからソースへと電流が流
れ、定電流作用を及ぼす。このとき、一方のＦＥＴのソ
ース−ドレイン間に接続されたダイオードが、一方のＦ
ＥＴのソースからドレイン方向への電流の流れを許容す
る。
Ｔ、定電圧ダイオード、ゲート−ドレイン間抵抗、ゲー
ト−ソース間抵抗、およびバイパス抵抗は、上記の場合
と同様の作用を及ぼす。但し、正電圧充電時および負電
圧放電時には、一方のＦＥＴのドレインからソースへと
電流が流れ、定電流作用を及ぼす。このとき、他方のＦ
ＥＴのソース−ドレイン間に接続されたダイオードが、
他方のＦＥＴのソースからドレイン方向への電流の流れ
を許容する。また、負電圧充電時および正電圧放電時に
は、他方のＦＥＴのドレインからソースへと電流が流
れ、定電流作用を及ぼす。このとき、一方のＦＥＴのソ
ース−ドレイン間に接続されたダイオードが、一方のＦ
ＥＴのソースからドレイン方向への電流の流れを許容す
る。
【００１５】また、本発明の絶縁抵抗測定装置は、定電
流回路と、該定電流回路の入力端に接続され、前記定電
流回路に電流を供給する測定電源と、該定電流回路の出
力端に接続される被検体の漏れ電流を電圧に変換するＩ
／Ｖ変換器とを備え、該Ｉ／Ｖ変換器の出力電圧により
被検体の絶縁抵抗を測定する絶縁抵抗測定装置であっ
て、前記定電流回路は、ＦＥＴと、該ＦＥＴのゲート−
ソース間のゲート側に接続された定電圧ダイオードと、
前記ＦＥＴのゲート−ソース間のソース側に接続された
ゲート−ソース間抵抗と、前記ＦＥＴのゲート−ドレイ
ン間のゲート側に接続されたゲート−ドレイン間抵抗
と、前記ＦＥＴのゲート−ドレイン間のドレイン側に接
続されたダイオードと、前記ゲート−ドレイン間抵抗と
前記ダイオードとの間に位置する第１の接続点と、前記
定電圧ダイオードと前記ゲート−ソース間抵抗との間に
位置する第２の接続点との間に接続されたコンデンサ
と、前記第１の接続点と、前記コンデンサとの間に接続
された抵抗と、一端が前記第２の接続点に接続され、他
端がアースされている切換器と、を備えていることを特
徴とするものである。
流回路と、該定電流回路の入力端に接続され、前記定電
流回路に電流を供給する測定電源と、該定電流回路の出
力端に接続される被検体の漏れ電流を電圧に変換するＩ
／Ｖ変換器とを備え、該Ｉ／Ｖ変換器の出力電圧により
被検体の絶縁抵抗を測定する絶縁抵抗測定装置であっ
て、前記定電流回路は、ＦＥＴと、該ＦＥＴのゲート−
ソース間のゲート側に接続された定電圧ダイオードと、
前記ＦＥＴのゲート−ソース間のソース側に接続された
ゲート−ソース間抵抗と、前記ＦＥＴのゲート−ドレイ
ン間のゲート側に接続されたゲート−ドレイン間抵抗
と、前記ＦＥＴのゲート−ドレイン間のドレイン側に接
続されたダイオードと、前記ゲート−ドレイン間抵抗と
前記ダイオードとの間に位置する第１の接続点と、前記
定電圧ダイオードと前記ゲート−ソース間抵抗との間に
位置する第２の接続点との間に接続されたコンデンサ
と、前記第１の接続点と、前記コンデンサとの間に接続
された抵抗と、一端が前記第２の接続点に接続され、他
端がアースされている切換器と、を備えていることを特
徴とするものである。
【００１６】この場合、被検体の絶縁抵抗を測定する前
に、第１の接続点と第２の接続点との間に接続されたコ
ンデンサに予め電荷を蓄積しておくことにより、被検体
の絶縁抵抗を測定する際に、被検体への充電が進み、被
検体の充電電圧が上昇しても、ＦＥＴがカットオフする
ことなく、ＦＥＴを通じて被検体に電流を流し続けるこ
とができる。
に、第１の接続点と第２の接続点との間に接続されたコ
ンデンサに予め電荷を蓄積しておくことにより、被検体
の絶縁抵抗を測定する際に、被検体への充電が進み、被
検体の充電電圧が上昇しても、ＦＥＴがカットオフする
ことなく、ＦＥＴを通じて被検体に電流を流し続けるこ
とができる。
【００１７】また、第１の接続点と第２の接続点との間
に接続されたコンデンサと、ＦＥＴのゲート−ドレイン
間のドレイン側に接続されたダイオードとの間に接続さ
れた抵抗は、コンデンサに電荷を蓄積する際に、コンデ
ンサに過電流が流れることを防止する。
に接続されたコンデンサと、ＦＥＴのゲート−ドレイン
間のドレイン側に接続されたダイオードとの間に接続さ
れた抵抗は、コンデンサに電荷を蓄積する際に、コンデ
ンサに過電流が流れることを防止する。
【００１８】また、ＦＥＴのゲート−ドレイン間のドレ
イン側に接続されたダイオードは、被検体の絶縁抵抗を
測定する際に、被検体への充電が進み、被検体の充電電
圧が上昇したときに、被検体が測定電源に放電すること
を防止する。
イン側に接続されたダイオードは、被検体の絶縁抵抗を
測定する際に、被検体への充電が進み、被検体の充電電
圧が上昇したときに、被検体が測定電源に放電すること
を防止する。
【００１９】
【発明の実施の形態】以下、本発明の絶縁抵抗測定装置
の実施例につき、添付図面を参照して説明する。
の実施例につき、添付図面を参照して説明する。
【００２０】実施例１ 図１は、本発明の絶縁抵抗測定装置の実施例１を示す回
路図である。
路図である。
【００２１】まず、この絶縁抵抗測定装置の概略につい
て説明する。
て説明する。
【００２２】この絶縁抵抗測定装置は、直流測定電源１
と、直流測定電源１から供給される電流を一定化する定
電流回路２と、定電流回路２の出力端子Ｂに接続される
コンデンサ３などの被検体の漏れ電流を電圧に変換する
Ｉ／Ｖ変換器であるＯＰアンプ４と、ＯＰアンプ４の出
力電圧をデジタル化するＡ／Ｄ変換器５とを備えてい
る。
と、直流測定電源１から供給される電流を一定化する定
電流回路２と、定電流回路２の出力端子Ｂに接続される
コンデンサ３などの被検体の漏れ電流を電圧に変換する
Ｉ／Ｖ変換器であるＯＰアンプ４と、ＯＰアンプ４の出
力電圧をデジタル化するＡ／Ｄ変換器５とを備えてい
る。
【００２３】直流測定電源１は、正の直流測定電源であ
り、この直流測定電源１の一端はアースされ、この直流
測定電源１の他端は定電流回路２の入力端子Ａに接続さ
れている。
り、この直流測定電源１の一端はアースされ、この直流
測定電源１の他端は定電流回路２の入力端子Ａに接続さ
れている。
【００２４】また、定電流回路２の出力端子Ｂは、被検
体であるコンデンサ３の一端に接続され、コンデンサ３
の他端は、接点Ｃを介してＯＰアンプ４の負入力に接続
されている。なお、ＯＰアンプ４の正入力はアースされ
ている。
体であるコンデンサ３の一端に接続され、コンデンサ３
の他端は、接点Ｃを介してＯＰアンプ４の負入力に接続
されている。なお、ＯＰアンプ４の正入力はアースされ
ている。
【００２５】また、ＯＰアンプ４の出力端は、Ａ／Ｄ変
換器５に接続されている。なお、この絶縁抵抗測定装置
では、回路を簡素化するためＯＰアンプ４の入力保護回
路等は省略している。
換器５に接続されている。なお、この絶縁抵抗測定装置
では、回路を簡素化するためＯＰアンプ４の入力保護回
路等は省略している。
【００２６】次に、この絶縁抵抗測定装置による、被検
体であるコンデンサ３の絶縁抵抗の測定方法について説
明する。
体であるコンデンサ３の絶縁抵抗の測定方法について説
明する。
【００２７】まず、コンデンサ３の種類に応じて、正の
直流測定電源１の出力電圧を設定する。正の直流測定電
源１から供給される電流は定電流回路２により一定化さ
れ、一定化された電流は、被検体であるコンデンサ３に
充電される。
直流測定電源１の出力電圧を設定する。正の直流測定電
源１から供給される電流は定電流回路２により一定化さ
れ、一定化された電流は、被検体であるコンデンサ３に
充電される。
【００２８】充電後、コンデンサ３の漏れ電流をＯＰア
ンプ４でＩ／Ｖ変換し、この出力電圧をＡ／Ｄ変換器５
でデジタル化したものを解析し、電圧換算でコンデンサ
３の絶縁抵抗を計算する。
ンプ４でＩ／Ｖ変換し、この出力電圧をＡ／Ｄ変換器５
でデジタル化したものを解析し、電圧換算でコンデンサ
３の絶縁抵抗を計算する。
【００２９】次に、この絶縁抵抗測定装置に用いられる
定電流回路２について説明する。
定電流回路２について説明する。
【００３０】この定電流回路２は、ＦＥＴ６と、ＦＥＴ
６のゲート（Ｇ）−ソース（Ｓ）間に印加される電圧を
一定にする定電圧ダイオード７と、定電圧ダイオード７
を過電流から保護し、ＦＥＴ６のゲート（Ｇ）−ソース
（Ｓ）間に電圧を印加するゲート−ドレイン間抵抗８
と、ＦＥＴ６のドレイン（Ｄ）−ソース（Ｓ）間を流れ
る電流の増減に応じて、前記ＦＥＴ６のゲート（Ｇ）−
ソース（Ｓ）間に印加される電圧を調整するゲート−ソ
ース間抵抗９と、バイパス抵抗１０とを備えている。
６のゲート（Ｇ）−ソース（Ｓ）間に印加される電圧を
一定にする定電圧ダイオード７と、定電圧ダイオード７
を過電流から保護し、ＦＥＴ６のゲート（Ｇ）−ソース
（Ｓ）間に電圧を印加するゲート−ドレイン間抵抗８
と、ＦＥＴ６のドレイン（Ｄ）−ソース（Ｓ）間を流れ
る電流の増減に応じて、前記ＦＥＴ６のゲート（Ｇ）−
ソース（Ｓ）間に印加される電圧を調整するゲート−ソ
ース間抵抗９と、バイパス抵抗１０とを備えている。
【００３１】この定電流回路２の入力端子Ａは、直流測
定電源１側に接続され、出力端子Ｂは、被検体であるコ
ンデンサ３側に接続されている。
定電源１側に接続され、出力端子Ｂは、被検体であるコ
ンデンサ３側に接続されている。
【００３２】ＦＥＴ６は、エンハンスメント型ＭＯＳ−
ＦＥＴであり、デプレション型ＦＥＴよりも高耐圧性に
優れており、数百ボルトを印加するコンデンサ３の耐圧
測定に適している。ＦＥＴ６のドレイン（Ｄ）側は、入
力端子Ａに接続され、ＦＥＴ６のソース（Ｓ）側は、ゲ
ート−ソース間抵抗９を介して、出力端子Ｂに接続され
ている。ＦＥＴ６のソース（Ｓ）−ドレイン（Ｄ）間に
はソース（Ｓ）からドレイン（Ｄ）方向への流れを許容
するダイオード１１が接続されている。
ＦＥＴであり、デプレション型ＦＥＴよりも高耐圧性に
優れており、数百ボルトを印加するコンデンサ３の耐圧
測定に適している。ＦＥＴ６のドレイン（Ｄ）側は、入
力端子Ａに接続され、ＦＥＴ６のソース（Ｓ）側は、ゲ
ート−ソース間抵抗９を介して、出力端子Ｂに接続され
ている。ＦＥＴ６のソース（Ｓ）−ドレイン（Ｄ）間に
はソース（Ｓ）からドレイン（Ｄ）方向への流れを許容
するダイオード１１が接続されている。
【００３３】定電圧ダイオード７は、ＦＥＴ６のゲート
（Ｇ）−ソース（Ｓ）間に接続されている。
（Ｇ）−ソース（Ｓ）間に接続されている。
【００３４】ゲート−ドレイン間抵抗８は、入力端子Ａ
と、ＦＥＴ６のゲート（Ｇ）との間に接続されている。
と、ＦＥＴ６のゲート（Ｇ）との間に接続されている。
【００３５】ゲート−ソース間抵抗９は、ＦＥＴ６のソ
ース（Ｓ）と出力端子Ｂとの間に接続されている。
ース（Ｓ）と出力端子Ｂとの間に接続されている。
【００３６】バイパス抵抗１０は、ＦＥＴ６のドレイン
（Ｄ）−ソース（Ｓ）間に接続されている。
（Ｄ）−ソース（Ｓ）間に接続されている。
【００３７】このような構成の定電流回路２において、
被検体であるコンデンサ３の絶縁抵抗を測定する場合に
は、電流が入力端子Ａから出力端子Ｂへと流れる。この
とき、ＦＥＴ６は定電流作用を及ぼす。
被検体であるコンデンサ３の絶縁抵抗を測定する場合に
は、電流が入力端子Ａから出力端子Ｂへと流れる。この
とき、ＦＥＴ６は定電流作用を及ぼす。
【００３８】以下、この定電流回路２の定電流作用につ
いて説明する。
いて説明する。
【００３９】ＦＥＴ６のドレイン（Ｄ）−ソース（Ｓ）
間を流れる電流値はＦＥＴ６のゲート（Ｇ）−ソース
（Ｓ）間の電位差により決まる。ＦＥＴ６のゲート
（Ｇ）−ソース（Ｓ）間には、ゲート−ドレイン間抵抗
８が電圧を印加するが、この電圧は、ＦＥＴ６のゲート
（Ｇ）−ソース（Ｓ）間に接続された定電圧ダイオード
により一定にされる。
間を流れる電流値はＦＥＴ６のゲート（Ｇ）−ソース
（Ｓ）間の電位差により決まる。ＦＥＴ６のゲート
（Ｇ）−ソース（Ｓ）間には、ゲート−ドレイン間抵抗
８が電圧を印加するが、この電圧は、ＦＥＴ６のゲート
（Ｇ）−ソース（Ｓ）間に接続された定電圧ダイオード
により一定にされる。
【００４０】また、ＦＥＴのドレイン（Ｄ）−ソース
（Ｓ）間を流れる電流が増加した場合には、ゲート−ソ
ース間抵抗９の両端の電位差が上昇し、ＦＥＴ６のゲー
ト（Ｇ）−ソース（Ｓ）間に加わる電圧を下げ、ＦＥＴ
６のドレイン（Ｄ）−ソース（Ｓ）間を流れる電流を制
限する。
（Ｓ）間を流れる電流が増加した場合には、ゲート−ソ
ース間抵抗９の両端の電位差が上昇し、ＦＥＴ６のゲー
ト（Ｇ）−ソース（Ｓ）間に加わる電圧を下げ、ＦＥＴ
６のドレイン（Ｄ）−ソース（Ｓ）間を流れる電流を制
限する。
【００４１】逆に、ＦＥＴ６のドレイン（Ｄ）−ソース
（Ｓ）間を流れる電流が減少した場合には、ゲート−ソ
ース間抵抗９の両端の電位差が低下し、ＦＥＴ６のゲー
ト（Ｇ）−ソース（Ｓ）間に加わる電圧を上げ、ＦＥＴ
６のドレイン（Ｄ）−ソース（Ｓ）間を流れる電流を増
加させる。
（Ｓ）間を流れる電流が減少した場合には、ゲート−ソ
ース間抵抗９の両端の電位差が低下し、ＦＥＴ６のゲー
ト（Ｇ）−ソース（Ｓ）間に加わる電圧を上げ、ＦＥＴ
６のドレイン（Ｄ）−ソース（Ｓ）間を流れる電流を増
加させる。
【００４２】このように、直流測定電源１の電圧を変え
ても、ＦＥＴ６の定電流特性を利用して常に一定の電流
を被検体であるコンデンサ３に流すことができる。
ても、ＦＥＴ６の定電流特性を利用して常に一定の電流
を被検体であるコンデンサ３に流すことができる。
【００４３】なお、定電圧ダイオード７のツェナー電圧
をＶｚ、ＦＥＴ６のドレイン（Ｄ）−ソース（Ｓ）間を
流れる電流をＩｄｓ、バイパス抵抗１０を流れる電流を
Ｉ１０、ゲート−ソース間抵抗９の抵抗をＲ９とする
と、ＦＥＴ６のゲート（Ｇ）−ソース（Ｓ）間に加わる
電圧Ｖｇｓは、以下の式により決定される。Ｖｇｓ＝Ｖ
ｚ−（Ｉｄｓ＋Ｉ１０）×Ｒ９また、被検体であるコン
デンサ３への充電が進み、ＦＥＴ６がカットオフし、電
流がＦＥＴ６のドレイン（Ｄ）−ソース（Ｓ）間を流れ
なくなった場合にも、前記ＦＥＴ６のドレイン（Ｄ）−
ソース（Ｓ）間に接続されたバイパス抵抗１０からコン
デンサ３に電流を流し続けることができる。
をＶｚ、ＦＥＴ６のドレイン（Ｄ）−ソース（Ｓ）間を
流れる電流をＩｄｓ、バイパス抵抗１０を流れる電流を
Ｉ１０、ゲート−ソース間抵抗９の抵抗をＲ９とする
と、ＦＥＴ６のゲート（Ｇ）−ソース（Ｓ）間に加わる
電圧Ｖｇｓは、以下の式により決定される。Ｖｇｓ＝Ｖ
ｚ−（Ｉｄｓ＋Ｉ１０）×Ｒ９また、被検体であるコン
デンサ３への充電が進み、ＦＥＴ６がカットオフし、電
流がＦＥＴ６のドレイン（Ｄ）−ソース（Ｓ）間を流れ
なくなった場合にも、前記ＦＥＴ６のドレイン（Ｄ）−
ソース（Ｓ）間に接続されたバイパス抵抗１０からコン
デンサ３に電流を流し続けることができる。
【００４４】図２は、被検体であるコンデンサ３の充電
電圧−時間特性を示す説明図であり、図３は、被検体で
あるコンデンサ３の充電電流−時間特性を示す説明図で
ある。
電圧−時間特性を示す説明図であり、図３は、被検体で
あるコンデンサ３の充電電流−時間特性を示す説明図で
ある。
【００４５】図２および図３において、ｔ０〜ｔ１は、
ＦＥＴ６により電流が充電される時間領域であり、ｔ１
〜ｔ２は、バイパス抵抗１０から電流が充電される時間
領域である。また、図２におけるＶｃは、ＦＥＴ６のカ
ットオフ電圧である。ここで、ＦＥＴ６のカットオフ電
圧Ｖｃは、定電圧ダイオード７のツェナー電圧Ｖｚより
も小さくなるように設定されている。
ＦＥＴ６により電流が充電される時間領域であり、ｔ１
〜ｔ２は、バイパス抵抗１０から電流が充電される時間
領域である。また、図２におけるＶｃは、ＦＥＴ６のカ
ットオフ電圧である。ここで、ＦＥＴ６のカットオフ電
圧Ｖｃは、定電圧ダイオード７のツェナー電圧Ｖｚより
も小さくなるように設定されている。
【００４６】図２および図３より、ｔ０〜ｔ１の領域に
おいては、ＦＥＴ６により一定化された電流が、コンデ
ンサ３に充電され、このときコンデンサ３の電圧は充電
時間に比例して上昇していることが分かる。また、ｔ１
〜ｔ２の時間領域においてもコンデンサ３への充電が行
なわれ、ＦＥＴ６がカットオフした後も、バイパス抵抗
１０から電流が流し続けられ、コンデンサ３の電圧が上
昇していることが分かる。
おいては、ＦＥＴ６により一定化された電流が、コンデ
ンサ３に充電され、このときコンデンサ３の電圧は充電
時間に比例して上昇していることが分かる。また、ｔ１
〜ｔ２の時間領域においてもコンデンサ３への充電が行
なわれ、ＦＥＴ６がカットオフした後も、バイパス抵抗
１０から電流が流し続けられ、コンデンサ３の電圧が上
昇していることが分かる。
【００４７】実施例２ 図４は、本発明の絶縁抵抗測定装置の実施例２を示す回
路図である。
路図である。
【００４８】まず、この絶縁抵抗測定装置の概略につい
て説明する。
て説明する。
【００４９】この絶縁抵抗測定装置は、直流測定電源
１、２１と、アース側端子１２と、切換器１３と、直流
測定電源１、２１から供給される電流を一定化する定電
流回路２２と、定電流回路２２の出力端子Ｂに接続され
るコンデンサ３などの被検体の漏れ電流を電圧に変換す
るＩ／Ｖ変換器であるＯＰアンプ４と、ＯＰアンプ４の
出力電圧をデジタル化するＡ／Ｄ変換器５とを備えてい
る。
１、２１と、アース側端子１２と、切換器１３と、直流
測定電源１、２１から供給される電流を一定化する定電
流回路２２と、定電流回路２２の出力端子Ｂに接続され
るコンデンサ３などの被検体の漏れ電流を電圧に変換す
るＩ／Ｖ変換器であるＯＰアンプ４と、ＯＰアンプ４の
出力電圧をデジタル化するＡ／Ｄ変換器５とを備えてい
る。
【００５０】直流測定電源１、２１には、正の直流測定
電源１と負の直流測定電源２１とがあり、これらの直流
測定電源１、２１の一端はアースされ、これらの直流測
定電源１、２１の他端は切換器１３を介して定電流回路
２２の入力端子Ａに接続されている。
電源１と負の直流測定電源２１とがあり、これらの直流
測定電源１、２１の一端はアースされ、これらの直流測
定電源１、２１の他端は切換器１３を介して定電流回路
２２の入力端子Ａに接続されている。
【００５１】また、アース側端子１２の一端はアースさ
れ、アース側端子１２の他端は切換器１３を介して定電
流回路２２の入力端子Ａに接続されている。
れ、アース側端子１２の他端は切換器１３を介して定電
流回路２２の入力端子Ａに接続されている。
【００５２】したがって、切換器１３により、正の直流
測定電源１、負の直流測定電源２１、アース側端子１２
を択一的に切換えることができる。
測定電源１、負の直流測定電源２１、アース側端子１２
を択一的に切換えることができる。
【００５３】なお、Ｉ／Ｖ変換器であるＯＰアンプ４、
およびＡ／Ｄ変換器５については、実施例１で説明した
ものと実質的に同一であるので、同一符号を付すること
で、ここでの説明を省略する。
およびＡ／Ｄ変換器５については、実施例１で説明した
ものと実質的に同一であるので、同一符号を付すること
で、ここでの説明を省略する。
【００５４】次に、この絶縁抵抗測定装置による、被検
体であるコンデンサ３の絶縁抵抗の測定方法について説
明する。
体であるコンデンサ３の絶縁抵抗の測定方法について説
明する。
【００５５】まず、コンデンサ３の種類に応じて、正負
の直流測定電源１、２１の出力電圧を設定する。
の直流測定電源１、２１の出力電圧を設定する。
【００５６】次に、切換器１３を正の直流測定電源１に
切り換える。これにより、正の直流測定電源１から供給
される電流は定電流回路２２により一定化され、一定化
された電流は、コンデンサ３に充電される。
切り換える。これにより、正の直流測定電源１から供給
される電流は定電流回路２２により一定化され、一定化
された電流は、コンデンサ３に充電される。
【００５７】充電後、コンデンサ３の漏れ電流をＯＰア
ンプ４でＩ／Ｖ変換し、この出力電圧をＡ／Ｄ変換器５
でデジタル化したものを解析し、電圧換算でコンデンサ
３の絶縁抵抗を計算する。
ンプ４でＩ／Ｖ変換し、この出力電圧をＡ／Ｄ変換器５
でデジタル化したものを解析し、電圧換算でコンデンサ
３の絶縁抵抗を計算する。
【００５８】逆電圧を測定する場合、コンデンサ３の正
充電電圧を一旦放電する必要があるため、切換器１３を
まずアース側端子１２へ切り換え、ついで切換器１３を
負の直流測定電源２１に切り換える。その後、上記の正
電圧による絶縁抵抗測定と同様にして、負電圧による絶
縁抵抗測定が行なわれる。
充電電圧を一旦放電する必要があるため、切換器１３を
まずアース側端子１２へ切り換え、ついで切換器１３を
負の直流測定電源２１に切り換える。その後、上記の正
電圧による絶縁抵抗測定と同様にして、負電圧による絶
縁抵抗測定が行なわれる。
【００５９】なお、正逆の両電圧で測定するのは、コン
デンサ３の場合、正電圧を印加した場合と、負電圧を印
加した場合とで漏れ電流が異なることがあるためであ
る。
デンサ３の場合、正電圧を印加した場合と、負電圧を印
加した場合とで漏れ電流が異なることがあるためであ
る。
【００６０】次に、この絶縁抵抗測定装置に用いられる
定電流回路２２について説明する。なお、実施例１と実
質的に同一な部分については、同一符号を付して、ここ
での説明を省略する。
定電流回路２２について説明する。なお、実施例１と実
質的に同一な部分については、同一符号を付して、ここ
での説明を省略する。
【００６１】この定電流回路は、２つのＦＥＴ６、２６
と、各ＦＥＴ６、２６のゲート（Ｇ）−ソース（Ｓ）間
に印加される電圧を一定にする２つの定電圧ダイオード
７、２７と、各定電圧ダイオード７、２７を過電流から
保護し、各ＦＥＴ６、２６のゲート（Ｇ）−ソース
（Ｓ）間に電圧を印加するゲート−ドレイン間抵抗８
と、各ＦＥＴ６、２６のドレイン（Ｄ）−ソース（Ｓ）
間を流れる電流の増減に応じて、各ＦＥＴ６、２６のゲ
ート（Ｇ）−ソース（Ｓ）間に印加される電圧を調整す
る２つのゲート−ソース間抵抗９、２９と、バイパス抵
抗１０とを備えている。
と、各ＦＥＴ６、２６のゲート（Ｇ）−ソース（Ｓ）間
に印加される電圧を一定にする２つの定電圧ダイオード
７、２７と、各定電圧ダイオード７、２７を過電流から
保護し、各ＦＥＴ６、２６のゲート（Ｇ）−ソース
（Ｓ）間に電圧を印加するゲート−ドレイン間抵抗８
と、各ＦＥＴ６、２６のドレイン（Ｄ）−ソース（Ｓ）
間を流れる電流の増減に応じて、各ＦＥＴ６、２６のゲ
ート（Ｇ）−ソース（Ｓ）間に印加される電圧を調整す
る２つのゲート−ソース間抵抗９、２９と、バイパス抵
抗１０とを備えている。
【００６２】この定電流回路２２の入力端子Ａは、直流
測定電源１、２１側に接続され、出力端子Ｂは、被検体
であるコンデンサ３側に接続されている。
測定電源１、２１側に接続され、出力端子Ｂは、被検体
であるコンデンサ３側に接続されている。
【００６３】ＦＥＴ２６は、ＦＥＴ６に対向するよう
に、正逆直列に接続されている。すなわち、ＦＥＴ２６
のソース（Ｓ）側は、入力端子Ａに接続され、ＦＥＴ２
６のドレイン（Ｄ）側は、ＦＥＴ６のドレイン（Ｄ）側
に接続されている。ＦＥＴ２６のソース（Ｓ）−ドレイ
ン（Ｄ）間にはソース（Ｓ）からドレイン（Ｄ）方向へ
の流れを許容するダイオード３１が接続されている。
に、正逆直列に接続されている。すなわち、ＦＥＴ２６
のソース（Ｓ）側は、入力端子Ａに接続され、ＦＥＴ２
６のドレイン（Ｄ）側は、ＦＥＴ６のドレイン（Ｄ）側
に接続されている。ＦＥＴ２６のソース（Ｓ）−ドレイ
ン（Ｄ）間にはソース（Ｓ）からドレイン（Ｄ）方向へ
の流れを許容するダイオード３１が接続されている。
【００６４】定電圧ダイオード２７は、ＦＥＴ２６のゲ
ート（Ｇ）−ソース（Ｓ）間に接続されている。
ート（Ｇ）−ソース（Ｓ）間に接続されている。
【００６５】ゲート間抵抗８は、ＦＥＴ６のゲート
（Ｇ）と、ＦＥＴ２６のゲート（Ｇ）との間に接続され
ている。
（Ｇ）と、ＦＥＴ２６のゲート（Ｇ）との間に接続され
ている。
【００６６】ゲート−ソース間抵抗２９は、入力端子Ａ
とＦＥＴ２９のソース（Ｓ）との間に接続されている。
とＦＥＴ２９のソース（Ｓ）との間に接続されている。
【００６７】バイパス抵抗１０は、ＦＥＴ６、２６のド
レイン（Ｄ）−ソース（Ｓ）間に接続されている。
レイン（Ｄ）−ソース（Ｓ）間に接続されている。
【００６８】このような構成の定電流回路２２におい
て、被検体であるコンデンサ３の正電圧による絶縁抵抗
を測定する場合には、電流が入力端子Ａから出力端子Ｂ
へと流れる。このとき、ＦＥＴ２６側は、ダイオード３
１を流れ、定電流作用はＦＥＴ６で行なう。
て、被検体であるコンデンサ３の正電圧による絶縁抵抗
を測定する場合には、電流が入力端子Ａから出力端子Ｂ
へと流れる。このとき、ＦＥＴ２６側は、ダイオード３
１を流れ、定電流作用はＦＥＴ６で行なう。
【００６９】また、被検体であるコンデンサ３の負電圧
による絶縁抵抗を測定する場合には、電流が出力端子Ｂ
から入力端子Ａへと流れる。このとき、ＦＥＴ６側は、
ダイオード１１を流れ、定電流作用はＦＥＴ２６で行な
うことになる。
による絶縁抵抗を測定する場合には、電流が出力端子Ｂ
から入力端子Ａへと流れる。このとき、ＦＥＴ６側は、
ダイオード１１を流れ、定電流作用はＦＥＴ２６で行な
うことになる。
【００７０】実施例３ 図５は、本発明の絶縁抵抗測定装置の実施例３を示す回
路図である。
路図である。
【００７１】まず、この絶縁抵抗測定装置の概略につい
て説明する。
て説明する。
【００７２】この絶縁抵抗測定装置は、直流測定電源１
と、直流測定電源１から供給される電流を一定化する定
電流回路３２と、定電流回路３２の出力端子に接続され
るコンデンサ３などの被検体の漏れ電流を電圧に変換す
るＩ／Ｖ変換器であるＯＰアンプ４と、ＯＰアンプ４の
出力電圧をデジタル化するＡ／Ｄ変換器５とを備えてい
る。
と、直流測定電源１から供給される電流を一定化する定
電流回路３２と、定電流回路３２の出力端子に接続され
るコンデンサ３などの被検体の漏れ電流を電圧に変換す
るＩ／Ｖ変換器であるＯＰアンプ４と、ＯＰアンプ４の
出力電圧をデジタル化するＡ／Ｄ変換器５とを備えてい
る。
【００７３】なお、直流測定電源１と、ＯＰアンプ４
と、Ａ／Ｄ変換器５については、実施例１で説明したも
のと実質的に同一であるので、同一符号を付すること
で、ここでの説明は省略する。
と、Ａ／Ｄ変換器５については、実施例１で説明したも
のと実質的に同一であるので、同一符号を付すること
で、ここでの説明は省略する。
【００７４】次に、この絶縁抵抗測定装置に用いられる
定電流回路３２について説明する。
定電流回路３２について説明する。
【００７５】この定電流回路３２は、実施例１において
説明した定電流回路２に、コンデンサ１４と、ダイオー
ド１５と、抵抗１６と、切換器１７とを組み合わせたも
のである。したがって、ＦＥＴ６と、定電圧ダイオード
７と、ゲート−ドレイン間抵抗８と、ゲート−ソース間
抵抗９と、バイパス抵抗１０については、実施例１にお
いて説明したものと実質的に同一であるので、同一符号
を付することで、ここでの説明を省略する。
説明した定電流回路２に、コンデンサ１４と、ダイオー
ド１５と、抵抗１６と、切換器１７とを組み合わせたも
のである。したがって、ＦＥＴ６と、定電圧ダイオード
７と、ゲート−ドレイン間抵抗８と、ゲート−ソース間
抵抗９と、バイパス抵抗１０については、実施例１にお
いて説明したものと実質的に同一であるので、同一符号
を付することで、ここでの説明を省略する。
【００７６】ダイオード１５は、ＦＥＴのゲート（Ｇ）
−ドレイン（Ｄ）間のドレイン（Ｄ）側に接続され、コ
ンデンサ１４は、ゲート−ドレイン間抵抗８とダイオー
ド１５との間に位置する第１の接続点Ｐと、定電圧ダイ
オード７とゲート−ソース間抵抗９との間に位置する第
２の接続点Ｑとの間に接続されている。
−ドレイン（Ｄ）間のドレイン（Ｄ）側に接続され、コ
ンデンサ１４は、ゲート−ドレイン間抵抗８とダイオー
ド１５との間に位置する第１の接続点Ｐと、定電圧ダイ
オード７とゲート−ソース間抵抗９との間に位置する第
２の接続点Ｑとの間に接続されている。
【００７７】抵抗１６は、第１の接続点Ｐとコンデンサ
１４との間に接続されている。
１４との間に接続されている。
【００７８】切換器１７の一端は第２の接続点Ｑに接続
され、切換器１７の他端はアースされている。
され、切換器１７の他端はアースされている。
【００７９】このような絶縁抵抗測定装置を用いて、被
検体であるコンデンサ３の絶縁抵抗を測定するには、絶
縁抵抗を測定する前に、切換器１７の他端をコンデンサ
１４側に接続し、ダイオード１５および抵抗１６を通じ
て、コンデンサ１４に、電荷を蓄積する。このとき、抵
抗１６は、コンデンサ１４に過電流が流れることを防止
する。したがって、コンデンサ１４への充電時間を短縮
するため、抵抗１６の抵抗値は可能な限り小さい方が望
ましい。
検体であるコンデンサ３の絶縁抵抗を測定するには、絶
縁抵抗を測定する前に、切換器１７の他端をコンデンサ
１４側に接続し、ダイオード１５および抵抗１６を通じ
て、コンデンサ１４に、電荷を蓄積する。このとき、抵
抗１６は、コンデンサ１４に過電流が流れることを防止
する。したがって、コンデンサ１４への充電時間を短縮
するため、抵抗１６の抵抗値は可能な限り小さい方が望
ましい。
【００８０】その後、切換器１７の他端をコンデンサ１
４側から離し、実施例１の場合と同様に、被検体である
コンデンサ３の絶縁抵抗を測定する。このとき、ダイオ
ード１５は、コンデンサ１４が直流測定電源１側に放電
することを防止する。
４側から離し、実施例１の場合と同様に、被検体である
コンデンサ３の絶縁抵抗を測定する。このとき、ダイオ
ード１５は、コンデンサ１４が直流測定電源１側に放電
することを防止する。
【００８１】
【発明の効果】以上のように、本発明の絶縁抵抗測定装
置によれば、ＦＥＴの定電流特性を利用して被検体に流
れる電流を一定化するので、測定電源の電圧を変えても
常に一定の電流が得られる。
置によれば、ＦＥＴの定電流特性を利用して被検体に流
れる電流を一定化するので、測定電源の電圧を変えても
常に一定の電流が得られる。
【００８２】また、本発明の絶縁抵抗測定装置によれ
ば、ＦＥＴを使用しているので、充電時間を短縮でき、
測定効率が良い。
ば、ＦＥＴを使用しているので、充電時間を短縮でき、
測定効率が良い。
【００８３】また、本発明の絶縁抵抗測定装置によれ
ば、定電流回路が、ＦＥＴ、定電圧ダイオード、抵抗等
の小型部品で構成されているので、省スペース化、およ
びコストダウンが可能である。
ば、定電流回路が、ＦＥＴ、定電圧ダイオード、抵抗等
の小型部品で構成されているので、省スペース化、およ
びコストダウンが可能である。
【００８４】また、本発明の絶縁抵抗測定装置によれ
ば、低電圧から高電圧までの幅広い電圧で定電流が得ら
れる。すなわち、ＦＥＴのカットオフ電圧または定電圧
ダイオードのツェナ電圧からＦＥＴの耐電圧付近までの
電圧で定電流が得られる。
ば、低電圧から高電圧までの幅広い電圧で定電流が得ら
れる。すなわち、ＦＥＴのカットオフ電圧または定電圧
ダイオードのツェナ電圧からＦＥＴの耐電圧付近までの
電圧で定電流が得られる。
【００８５】また、本発明の絶縁抵抗測定装置によれ
ば、切換器等の消耗部品の部品点数を抑えることがで
き、またノイズ発生源であるバイアス電源（ＤＣ／ＤＣ
変換器）が不要である。したがって、簡単なメンテナン
スで、上記の効果を長期間安定して持続させることがで
きる。
ば、切換器等の消耗部品の部品点数を抑えることがで
き、またノイズ発生源であるバイアス電源（ＤＣ／ＤＣ
変換器）が不要である。したがって、簡単なメンテナン
スで、上記の効果を長期間安定して持続させることがで
きる。
【００８６】また、本発明の絶縁抵抗測定装置によれ
ば、定電流回路と、切換器を介して該定電流回路の入力
端に接続され、前記定電流回路に電流を供給する正の測
定電源および負の測定電源と、該定電流回路の出力端に
接続される被検体の漏れ電流を電圧に変換するＩ／Ｖ変
換器とを備え、該Ｉ／Ｖ変換器の出力電圧により被検体
の絶縁抵抗を測定する絶縁抵抗測定装置であって、前記
定電流回路は、ドレイン側どうしが正逆直列に接続され
た２つのＦＥＴと、該２つのＦＥＴそれぞれのゲート−
ソース間のゲート側に接続された定電圧ダイオードと、
前記２つのＦＥＴ それぞれのゲート−ソース間のソース
側に接続されたゲート−ソース間抵抗と、前記２つのＦ
ＥＴのゲート間に接続されたゲート間抵抗と、前記２つ
のＦＥＴのソース間に接続されたバイパス抵抗と、前記
２つのＦＥＴそれぞれのソース−ドレイン間に接続され
たダイオードとを備えているため、正／負電圧充電時、
正／負電圧放電時の両方の電流の向きに対して定電流効
果を得ることができる。
ば、定電流回路と、切換器を介して該定電流回路の入力
端に接続され、前記定電流回路に電流を供給する正の測
定電源および負の測定電源と、該定電流回路の出力端に
接続される被検体の漏れ電流を電圧に変換するＩ／Ｖ変
換器とを備え、該Ｉ／Ｖ変換器の出力電圧により被検体
の絶縁抵抗を測定する絶縁抵抗測定装置であって、前記
定電流回路は、ドレイン側どうしが正逆直列に接続され
た２つのＦＥＴと、該２つのＦＥＴそれぞれのゲート−
ソース間のゲート側に接続された定電圧ダイオードと、
前記２つのＦＥＴ それぞれのゲート−ソース間のソース
側に接続されたゲート−ソース間抵抗と、前記２つのＦ
ＥＴのゲート間に接続されたゲート間抵抗と、前記２つ
のＦＥＴのソース間に接続されたバイパス抵抗と、前記
２つのＦＥＴそれぞれのソース−ドレイン間に接続され
たダイオードとを備えているため、正／負電圧充電時、
正／負電圧放電時の両方の電流の向きに対して定電流効
果を得ることができる。
【００８７】また、本発明の絶縁抵抗測定装置によれ
ば、定電流回路と、該定電流回路の入力端に接続され、
前記定電流回路に電流を供給する測定電源と、該定電流
回路の出力端に接続される被検体の漏れ電流を電圧に変
換するＩ／Ｖ変換器とを備え、該Ｉ／Ｖ変換器の出力電
圧により被検体の絶縁抵抗を測定する絶縁抵抗測定装置
であって、前記定電流回路は、ＦＥＴと、該ＦＥＴのゲ
ート−ソース間のゲート側に接続された定電圧ダイオー
ドと、前記ＦＥＴのゲート−ソース間のソース側に接続
されたゲート−ソース間抵抗と、前記ＦＥＴのゲート−
ドレイン間のゲート側に接続されたゲート−ドレイン間
抵抗と、前記ＦＥＴのゲート−ドレイン間のドレイン側
に接続されたダイオードと、前記ゲート−ドレイン間抵
抗と前記ダイオードとの間に位置する第１の接続点と、
前記定電圧ダイオードと前記ゲート−ソース間抵抗との
間に位置する第２の接続点との間に接続されたコンデン
サと、前記第１の接続点と、前記コンデンサとの間に接
続された抵抗と、一端が前記第２の接続点に接続され、
他端がアースされている切換器と、を備えているため、
被検体の絶縁抵抗を測定する際に、被検体への充電が進
み、被検体の充電電圧が上昇しても、ＦＥＴがカットオ
フすることなく、ＦＥＴを通じて被検体に電流を流し続
けることができるので、充電時間の短縮を一層図ること
ができる。
ば、定電流回路と、該定電流回路の入力端に接続され、
前記定電流回路に電流を供給する測定電源と、該定電流
回路の出力端に接続される被検体の漏れ電流を電圧に変
換するＩ／Ｖ変換器とを備え、該Ｉ／Ｖ変換器の出力電
圧により被検体の絶縁抵抗を測定する絶縁抵抗測定装置
であって、前記定電流回路は、ＦＥＴと、該ＦＥＴのゲ
ート−ソース間のゲート側に接続された定電圧ダイオー
ドと、前記ＦＥＴのゲート−ソース間のソース側に接続
されたゲート−ソース間抵抗と、前記ＦＥＴのゲート−
ドレイン間のゲート側に接続されたゲート−ドレイン間
抵抗と、前記ＦＥＴのゲート−ドレイン間のドレイン側
に接続されたダイオードと、前記ゲート−ドレイン間抵
抗と前記ダイオードとの間に位置する第１の接続点と、
前記定電圧ダイオードと前記ゲート−ソース間抵抗との
間に位置する第２の接続点との間に接続されたコンデン
サと、前記第１の接続点と、前記コンデンサとの間に接
続された抵抗と、一端が前記第２の接続点に接続され、
他端がアースされている切換器と、を備えているため、
被検体の絶縁抵抗を測定する際に、被検体への充電が進
み、被検体の充電電圧が上昇しても、ＦＥＴがカットオ
フすることなく、ＦＥＴを通じて被検体に電流を流し続
けることができるので、充電時間の短縮を一層図ること
ができる。
【図１】本発明の絶縁抵抗測定装置の実施例１を示す回
路図である。
路図である。
【図２】本発明の絶縁抵抗測定装置の実施例１を用いた
場合における、被検体であるコンデンサの充電電圧−時
間特性を示す説明図である。
場合における、被検体であるコンデンサの充電電圧−時
間特性を示す説明図である。
【図３】本発明の絶縁抵抗測定装置の実施例１を用いた
場合における、被検体であるコンデンサの充電電流−時
間特性を示す説明図である。
場合における、被検体であるコンデンサの充電電流−時
間特性を示す説明図である。
【図４】本発明の絶縁抵抗測定装置の実施例２を示す回
路図である。
路図である。
【図５】本発明の絶縁抵抗測定装置の実施例３を示す回
路図である。
路図である。
１、２１ 直流測定電源（測定電
源） ２、２２、３２ 定電流回路 ３ コンデンサ（被検体） ４ ＯＰアンプ（Ｉ／Ｖ変換
器） ６、２６ ＦＥＴ ７、２７ 定電圧ダイオード ８ ゲート−ドレイン間抵抗 ９、２９ ゲート−ソース間抵抗 １０ バイパス抵抗 １１、３１ ダイオード １４ コンデンサ １５ ダイオード １６ 抵抗
源） ２、２２、３２ 定電流回路 ３ コンデンサ（被検体） ４ ＯＰアンプ（Ｉ／Ｖ変換
器） ６、２６ ＦＥＴ ７、２７ 定電圧ダイオード ８ ゲート−ドレイン間抵抗 ９、２９ ゲート−ソース間抵抗 １０ バイパス抵抗 １１、３１ ダイオード １４ コンデンサ １５ ダイオード １６ 抵抗
フロントページの続き (56)参考文献 特開 平４−131770（ＪＰ，Ａ) 特開 平８−103030（ＪＰ，Ａ) 実開 平６−44352（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 27/02 G05F 3/24
Claims (3)
- 【請求項１】 定電流回路と、 該定電流回路の入力端に接続され、前記定電流回路に電
流を供給する測定電源と、 該定電流回路の出力端に接続される被検体の漏れ電流を
電圧に変換するＩ／Ｖ変換器とを備え、 該Ｉ／Ｖ変換器の出力電圧により被検体の絶縁抵抗を測
定する絶縁抵抗測定装置であって、 前記定電流回路は、ＦＥＴと、 該ＦＥＴのゲート−ソース間のゲート側に接続された定
電圧ダイオードと、前記ＦＥＴのゲート−ソース間のソース側に接続された
ゲート−ソース間 抵抗と、前記ＦＥＴのゲート−ドレイン間に接続されたゲート−
ドレイン間 抵抗と、 前記ＦＥＴのドレイン−ソース間に接続されたバイパス
抵抗と、 を備えていることを特徴とする絶縁抵抗測定装置。 - 【請求項２】 定電流回路と、 切換器を介して該定電流回路の入力端に接続され、前記
定電流回路に電流を供給する正の測定電源および負の測
定電源と、 該定電流回路の出力端に接続される被検体の漏れ電流を
電圧に変換するＩ／Ｖ変換器とを備え、 該Ｉ／Ｖ変換器の出力電圧により被検体の絶縁抵抗を測
定する絶縁抵抗測定装置であって、 前記定電流回路は、ドレイン側どうしが正逆直列に接続
された２つのＦＥＴと、 該２つのＦＥＴそれぞれのゲート−ソース間のゲート側
に接続された定電圧ダイオードと、 前記２つのＦＥＴそれぞれのゲート−ソース間のソース
側に接続されたゲート −ソース間抵抗と、 前記２つのＦＥＴのゲート間に接続されたゲート間抵抗
と、 前記２つのＦＥＴのソース間に接続されたバイパス抵抗
と、 前記２つのＦＥＴそれぞれのソース−ドレイン間に接続
されたダイオードと、を備えていることを特徴とする 絶
縁抵抗測定装置。 - 【請求項３】 定電流回路と、 該定電流回路の入力端に接続され、前記定電流回路に電
流を供給する測定電源と、 該定電流回路の出力端に接続される被検体の漏れ電流を
電圧に変換するＩ／Ｖ変換器とを備え、 該Ｉ／Ｖ変換器の出力電圧により被検体の絶縁抵抗を測
定する絶縁抵抗測定装置であって、 前記定電流回路は、ＦＥＴと、 該ＦＥＴのゲート−ソース間のゲート側に接続された定
電圧ダイオードと、 前記ＦＥＴのゲート−ソース間のソース側に接続された
ゲート−ソース間抵抗と、 前記ＦＥＴのゲート−ドレイン間のゲート側に接続され
たゲート−ドレイン間抵抗と、 前記ＦＥＴのゲート−ドレイン間のドレイン側に接続さ
れたダイオードと、 前記ゲート−ドレイン間抵抗と前記ダイオードとの間に
位置する第１の接続点と、前記定電圧ダイオードと前記
ゲート−ソース間抵抗との間に位置する第２の接続点と
の間に接続されたコンデンサと、 前記第１の接続点と、前記コンデンサとの間に接続され
た抵抗と、 一端が前記第２の接続点に接続され、他端がアースされ
ている切換器と、 を備えていることを特徴とする 絶縁抵抗測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22389496A JP3233037B2 (ja) | 1996-08-26 | 1996-08-26 | 絶縁抵抗測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22389496A JP3233037B2 (ja) | 1996-08-26 | 1996-08-26 | 絶縁抵抗測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1062462A JPH1062462A (ja) | 1998-03-06 |
| JP3233037B2 true JP3233037B2 (ja) | 2001-11-26 |
Family
ID=16805381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22389496A Expired - Lifetime JP3233037B2 (ja) | 1996-08-26 | 1996-08-26 | 絶縁抵抗測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3233037B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4959315B2 (ja) * | 2006-12-18 | 2012-06-20 | オンセミコンダクター・トレーディング・リミテッド | 静電容量変化検出回路及びコンデンサマイクロホン装置 |
| JP5109061B2 (ja) * | 2007-02-07 | 2012-12-26 | 株式会社ワイディー・メカトロソリューションズ | 電流制限回路 |
| US7940058B2 (en) * | 2007-05-24 | 2011-05-10 | Electro Scientific Industries, Inc. | Capacitive measurements with fast recovery current return |
| US8054085B2 (en) | 2008-03-31 | 2011-11-08 | Electro Scientific Industries, Inc. | Programmable gain trans-impedance amplifier overload recovery circuit |
| JP5215040B2 (ja) * | 2008-05-27 | 2013-06-19 | 株式会社ケーヒン | 漏電検出回路 |
| KR101354583B1 (ko) | 2010-09-17 | 2014-01-22 | 에스케이이노베이션 주식회사 | 누설전류를 발생시키지 않고 셀프 테스트 기능을 가진 절연저항 측정회로 |
| JP6038529B2 (ja) * | 2012-08-03 | 2016-12-07 | 日置電機株式会社 | 測定装置 |
-
1996
- 1996-08-26 JP JP22389496A patent/JP3233037B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1062462A (ja) | 1998-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5977751A (en) | Battery monitoring unit having a sense FET circuit arrangement | |
| KR0128731B1 (ko) | 차동 증폭기와 전류 감지 회로 및 직접 회로 | |
| JP2572697B2 (ja) | 低インピーダンス過大電圧保護回路 | |
| EP0704072B1 (en) | Apparatus and method for adjusting the threshold voltage of mos transistors | |
| US4820968A (en) | Compensated current sensing circuit | |
| EP0274995A1 (en) | A circuit for the linear measurement of a current flowing through a load | |
| US5148064A (en) | Medium voltage static switch | |
| US5004970A (en) | Device and a process for detecting current flow in a MOS transistor | |
| KR920004653B1 (ko) | 반도체장치 | |
| EP0570148A2 (en) | Electrostatic voltmeter employing high voltage integrated circuit devices | |
| US5086364A (en) | Circuitry for detecting a short circuit of a load in series with an fet | |
| US20040227539A1 (en) | Current sensing for power MOSFET operable in linear and saturated regions | |
| KR20060066659A (ko) | 전류측정 회로구조 | |
| JP3233037B2 (ja) | 絶縁抵抗測定装置 | |
| WO2007049597A1 (ja) | 電流検出回路 | |
| US5206553A (en) | Clamping circuit | |
| US7477089B2 (en) | Protected power devices | |
| US4313067A (en) | Sensor-integrator system | |
| JP2949242B2 (ja) | コンデンサの絶縁抵抗測定装置 | |
| US10892617B2 (en) | High speed wide dynamic range input structure | |
| CA1196953A (en) | Full wave rectifier having an operational amplifier | |
| CN112114257B (zh) | 电压电流转换电路及充放电控制装置 | |
| JP4062979B2 (ja) | 絶縁抵抗測定装置 | |
| JPH0754336B2 (ja) | 電流センス回路 | |
| US20240213982A1 (en) | Multiplexing channel switch selection circuit and control circuit and control method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |