JPH1062462A - 絶縁抵抗測定装置 - Google Patents
絶縁抵抗測定装置Info
- Publication number
- JPH1062462A JPH1062462A JP22389496A JP22389496A JPH1062462A JP H1062462 A JPH1062462 A JP H1062462A JP 22389496 A JP22389496 A JP 22389496A JP 22389496 A JP22389496 A JP 22389496A JP H1062462 A JPH1062462 A JP H1062462A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- fet
- source
- gate
- constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
- Control Of Electrical Variables (AREA)
Abstract
得られ、被検体の充電時間を短縮でき測定効率が良いと
ともに、小型で安価な絶縁抵抗測定装置を提供する。 【解決手段】 定電流回路2が、FET6と、FET6
のゲート(G)−ソース(S)間に印加される電圧を一
定にする定電圧ダイオード7と、定電圧ダイオード7を
過電流から保護し、FET6のゲート(G)−ソース
(S)間に電圧を印加するゲート−ソース間電圧設定用
抵抗8と、FET6のドレイン(D)−ソース(S)間
を流れる電流の増減に応じて、前記FET6のゲート
(G)−ソース(S)間に印加される電圧を調整するゲ
ート−ソース間電圧調整用抵抗9と、バイパス抵抗10
とを備えている。
Description
を測定するための絶縁抵抗測定装置に関し、特に被検体
に流れる電流を一定化するための定電流回路に関する。
ンデンサなどの被検体の絶縁抵抗を測定する場合、被検
体がショートした不良品であると、絶縁抵抗測定装置の
測定回路が破壊されてしまう場合がある。
続された電流制限回路を備えた絶縁抵抗測定装置が用い
られていた。この絶縁抵抗測定装置であれば、抵抗によ
る電流制限回路を備えているので、被検体がショートし
た不良品であったとしても、測定回路が破壊されること
を防止することができる。
抵抗による電流制限回路を使用しているため、測定電源
の電圧を変えると、充電電流が変化してしまうことにな
る。そのため、測定する電圧値に応じて制限抵抗を何種
類か用意して切り換える必要があり、回路が複雑化する
とともに、切換えに手間がかかるという問題があった。
expカーブとなるため、充電時間がかかり、測定効率
が悪いという問題があった。
の発明者の一人は、特開平4−131770号に示す絶
縁抵抗測定装置を提案している。
Tとバイアス電源(DC/DC変換器)とを組み合わせ
た定電流回路を備えた絶縁抵抗測定装置である。この絶
縁抵抗測定装置であれば、FETの定電流特性を利用し
て被検体に流れる電流を一定化するので、測定電源の電
圧を変えても常に一定の電流が得られ、多数の部品を必
要とせず、かつ切換えの手間も必要としない。また、F
ETを使用しているので、充電時間を短縮でき、測定効
率が良い。
131770号に示す絶縁抵抗測定装置の場合、定電流
回路にバイアス電源(DC/DC変換器)を備えている
ため、定電流回路が大型化し、またコストアップの要因
となった。
を変えても常に一定の電流が得られ、被検体の充電時間
を短縮でき測定効率が良いとともに、小型で安価な絶縁
抵抗測定装置を提供することにある。
置は、測定電源と、該測定電源から供給される電流を一
定化する定電流回路と、該定電流回路の出力端に接続さ
れる被検体の漏れ電流を電圧に変換するI/V変換器と
を備え、該I/V変換器の出力電圧により被検体の絶縁
抵抗を測定する絶縁抵抗測定装置であって、前記定電流
回路は、FETと、該FETのゲート−ソース間に並列
接続され、ゲート−ソース間に印加される電圧を一定に
する定電圧ダイオードと、該定電圧ダイオードを過電流
から保護し、前記FETのゲート−ソース間に電圧を印
加するゲート−ソース間電圧設定用抵抗と、前記FET
のドレイン−ソース間を流れる電流の増減に応じて、前
記FETのゲート−ソース間に印加される電圧を調整す
るゲート−ソース間電圧調整用抵抗と、前記FETのド
レイン−ソース間に並列接続されたバイパス抵抗と、を
備えていることを特徴とするものである。
電源の電流は、FET、ゲート−ソース間電圧調整用抵
抗の順に流れる。FETのドレイン−ソース間を流れる
電流値はFETのゲート−ソース間の電位差により決ま
る。FETのゲート−ソース間には、ゲート−ソース間
電圧設定用抵抗が電圧を印加するが、この電圧は、FE
Tのゲート−ソース間に並列接続された定電圧ダイオー
ドにより一定にされる。また、FETのドレイン−ソー
ス間を流れる電流が増加した場合には、ゲート−ソース
間電圧調整用抵抗の両端の電位差が上昇し、FETのゲ
ート−ソース間に加わる電圧を下げ、FETのドレイン
−ソース間を流れる電流を制限する。逆に、FETのド
レイン−ソース間を流れる電流が減少した場合には、ゲ
ート−ソース間電圧調整用抵抗の両端の電位差が低下
し、FETのゲート−ソース間に加わる電圧を上げ、F
ETのドレイン−ソース間を流れる電流を増加させる。
このように、測定電源の電圧を変えても、FETの定電
流特性を利用して常に一定の電流を被検体に流すことが
できる。
ットオフし、電流がFETのドレイン−ソース間を流れ
なくなった場合にも、前記FETのドレイン−ソース間
に並列接続されたバイパス抵抗から被検体に電流を流し
続けることができる。
FET、定電圧ダイオード、およびゲート−ソース間電
圧調整用抵抗を、それぞれ2個づつ備え、各FET、定
電圧ダイオード、およびゲート−ソース間電圧調整用抵
抗は、それぞれが互に対向するように、正逆直列に接続
されており、前記各FETのソース−ドレイン間には、
ソースからドレイン方向への電流の流れを許容する保護
ダイオードが並列接続されていることを特徴とするもの
である。
T、定電圧ダイオード、ゲート−ソース間電圧設定用抵
抗、ゲート−ソース間電圧調整用抵抗、およびバイパス
抵抗は、上記の場合と同様の作用を及ぼす。但し、正電
圧充電時および負電圧放電時には、一方のFETのドレ
インからソースへと電流が流れ、定電流作用を及ぼす。
このとき、他方のFETのソース−ドレイン間に並列接
続され保護ダイオードが、他方のFETのソースからド
レイン方向への電流の流れを許容する。また、負電圧充
電時および正電圧放電時には、他方のFETのドレイン
からソースへと電流が流れ、定電流作用を及ぼす。この
とき、一方のFETのソース−ドレイン間に並列接続さ
れ保護ダイオードが、一方のFETのソースからドレイ
ン方向への電流の流れを許容する。
定電流回路が、電荷蓄積用コンデンサと、該電荷蓄積用
コンデンサが測定電源に放電することを防止する放電防
止用ダイオードと、前記電荷蓄積用コンデンサと放電防
止用ダイオードとの間に接続され、前記電荷蓄積用コン
デンサを過電流から保護する保護抵抗と、一端がアース
された切換器とを備えることを特徴とするものである。
に、予め電荷蓄積用コンデンサに電荷を蓄積しておくこ
とにより、被検体の絶縁抵抗を測定する際に、被検体へ
の充電が進み、被検体の充電電圧が上昇しても、FET
がカットオフすることなく、FETを通じて被検体に電
流を流し続けることができる。
ダイオードとの間に接続された保護抵抗は、電荷蓄積用
コンデンサに電荷を蓄積する際に、電荷蓄積用コンデン
サに過電流が流れることを防止する。
絶縁抵抗を測定する際に、被検体への充電が進み、被検
体の充電電圧が上昇したときに、被検体が測定電源に放
電することを防止する。
の実施例につき、添付図面を参照して説明する。
路図である。
て説明する。
と、直流測定電源1から供給される電流を一定化する定
電流回路2と、定電流回路2の出力端子Bに接続される
コンデンサ3などの被検体の漏れ電流を電圧に変換する
I/V変換器であるOPアンプ4と、OPアンプ4の出
力電圧をデジタル化するA/D変換器5とを備えてい
る。
り、この直流測定電源1の一端はアースされ、この直流
測定電源1の他端は定電流回路2の入力端子Aに接続さ
れている。
体であるコンデンサ3の一端に接続され、コンデンサ3
の他端は、接点Cを介してOPアンプ4の負入力に接続
されている。なお、OPアンプ4の正入力はアースされ
ている。
換器5に接続されている。なお、この絶縁抵抗測定装置
では、回路を簡素化するためOPアンプ4の入力保護回
路等は省略している。
体であるコンデンサ3の絶縁抵抗の測定方法について説
明する。
直流測定電源1の出力電圧を設定する。正の直流測定電
源1から供給される電流は定電流回路2により一定化さ
れ、一定化された電流は、被検体であるコンデンサ3に
充電される。
ンプ4でI/V変換し、この出力電圧をA/D変換器5
でデジタル化したものを解析し、電圧換算でコンデンサ
3の絶縁抵抗を計算する。
定電流回路2について説明する。
6のゲート(G)−ソース(S)間に印加される電圧を
一定にする定電圧ダイオード7と、定電圧ダイオード7
を過電流から保護し、FET6のゲート(G)−ソース
(S)間に電圧を印加するゲート−ソース間電圧設定用
抵抗8と、FET6のドレイン(D)−ソース(S)間
を流れる電流の増減に応じて、前記FET6のゲート
(G)−ソース(S)間に印加される電圧を調整するゲ
ート−ソース間電圧調整用抵抗9と、バイパス抵抗10
とを備えている。
定電源1側に接続され、出力端子Bは、被検体であるコ
ンデンサ3側に接続されている。
FETであり、デプレション型FETよりも高耐圧性に
優れており、数百ボルトを印加するコンデンサ3の耐圧
測定に適している。FET6のドレイン(D)側は、入
力端子Aに接続され、FET6のソース(S)側は、ゲ
ート−ソース間電圧調整用抵抗9を介して、出力端子B
に接続されている。FET6のソース(S)−ドレイン
(D)間にはソース(S)からドレイン(D)方向への
流れを許容する保護ダイオード11が並列接続されてい
る。
(G)−ソース(S)間に並列接続されている。
力端子Aと、FET6のゲート(G)との間に接続され
ている。
ET6のソース(S)と出力端子Bとの間に接続されて
いる。
(D)−ソース(S)間に並列接続されている。
被検体であるコンデンサ3の絶縁抵抗を測定する場合に
は、電流が入力端子Aから出力端子Bへと流れる。この
とき、FET6は定電流作用を及ぼす。
いて説明する。
間を流れる電流値はFET6のゲート(G)−ソース
(S)間の電位差により決まる。FET6のゲート
(G)−ソース(S)間には、ゲート−ソース間電圧設
定用抵抗8が電圧を印加するが、この電圧は、FET6
のゲート(G)−ソース(S)間に並列接続された定電
圧ダイオードにより一定にされる。
(S)間を流れる電流が増加した場合には、ゲート−ソ
ース間電圧調整用抵抗9の両端の電位差が上昇し、FE
T6のゲート(G)−ソース(S)間に加わる電圧を下
げ、FET6のドレイン(D)−ソース(S)間を流れ
る電流を制限する。
(S)間を流れる電流が減少した場合には、ゲート−ソ
ース間電圧調整用抵抗9の両端の電位差が低下し、FE
T6のゲート(G)−ソース(S)間に加わる電圧を上
げ、FET6のドレイン(D)−ソース(S)間を流れ
る電流を増加させる。
ても、FET6の定電流特性を利用して常に一定の電流
を被検体であるコンデンサ3に流すことができる。
をVz、FET6のドレイン(D)−ソース(S)間を
流れる電流をIds、バイパス抵抗10を流れる電流を
I10、ゲート−ソース間電圧調整用抵抗9の抵抗をR
9とすると、FET6のゲート(G)−ソース(S)間
に加わる電圧Vgsは、以下の式により決定される。V
gs=Vz−(Ids+I10)×R9また、被検体で
あるコンデンサ3への充電が進み、FET6がカットオ
フし、電流がFET6のドレイン(D)−ソース(S)
間を流れなくなった場合にも、前記FET6のドレイン
(D)−ソース(S)間に並列接続されたバイパス抵抗
10からコンデンサ3に電流を流し続けることができ
る。
電圧−時間特性を示す説明図であり、図3は、被検体で
あるコンデンサ3の充電電流−時間特性を示す説明図で
ある。
FET6により電流が充電される時間領域であり、t1
〜t2は、バイパス抵抗10から電流が充電される時間
領域である。また、図2におけるVcは、FET6のカ
ットオフ電圧である。ここで、FET6のカットオフ電
圧Vcは、定電圧ダイオード7のツェナー電圧Vzより
も小さくなるように設定されている。
おいては、FET6により一定化された電流が、コンデ
ンサ3に充電され、このときコンデンサ3の電圧は充電
時間に比例して上昇していることが分かる。また、t1
〜t2の時間領域においてもコンデンサ3への充電が行
なわれ、FET6がカットオフした後も、バイパス抵抗
10から電流が流し続けられ、コンデンサ3の電圧が上
昇していることが分かる。
路図である。
て説明する。
1、21と、アース側端子12と、切換器13と、直流
測定電源1、21から供給される電流を一定化する定電
流回路22と、定電流回路22の出力端子Bに接続され
るコンデンサ3などの被検体の漏れ電流を電圧に変換す
るI/V変換器であるOPアンプ4と、OPアンプ4の
出力電圧をデジタル化するA/D変換器5とを備えてい
る。
電源1と負の直流測定電源21とがあり、これらの直流
測定電源1、21の一端はアースされ、これらの直流測
定電源1、21の他端は切換器13を介して定電流回路
22の入力端子Aに接続されている。
れ、アース側端子12の他端は切換器13を介して定電
流回路22の入力端子Aに接続されている。
測定電源1、負の直流測定電源21、アース側端子12
を択一的に切換えることができる。
およびA/D変換器5については、実施例1で説明した
ものと実質的に同一であるので、同一符号を付すること
で、ここでの説明を省略する。
体であるコンデンサ3の絶縁抵抗の測定方法について説
明する。
の直流測定電源1、21の出力電圧を設定する。
切り換える。これにより、正の直流測定電源1から供給
される電流は定電流回路22により一定化され、一定化
された電流は、コンデンサ3に充電される。
ンプ4でI/V変換し、この出力電圧をA/D変換器5
でデジタル化したものを解析し、電圧換算でコンデンサ
3の絶縁抵抗を計算する。
充電電圧を一旦放電する必要があるため、切換器13を
まずアース側端子12へ切り換え、ついで切換器13を
負の直流測定電源21に切り換える。その後、上記の正
電圧による絶縁抵抗測定と同様にして、負電圧による絶
縁抵抗測定が行なわれる。
デンサ3の場合、正電圧を印加した場合と、負電圧を印
加した場合とで漏れ電流が異なることがあるためであ
る。
定電流回路22について説明する。なお、実施例1と実
質的に同一な部分については、同一符号を付して、ここ
での説明を省略する。
と、各FET6、26のゲート(G)−ソース(S)間
に印加される電圧を一定にする2つの定電圧ダイオード
7、27と、各定電圧ダイオード7、27を過電流から
保護し、各FET6、26のゲート(G)−ソース
(S)間に電圧を印加するゲート−ソース間電圧設定用
抵抗8と、各FET6、26のドレイン(D)−ソース
(S)間を流れる電流の増減に応じて、各FET6、2
6のゲート(G)−ソース(S)間に印加される電圧を
調整する2つのゲート−ソース間電圧調整用抵抗9、2
9と、バイパス抵抗10とを備えている。
測定電源1、21側に接続され、出力端子Bは、被検体
であるコンデンサ3側に接続されている。
に、正逆直列に接続されている。すなわち、FET26
のソース(S)側は、入力端子Aに接続され、FET2
6のドレイン(D)側は、FET6のドレイン(D)側
に接続されている。FET26のソース(S)−ドレイ
ン(D)間にはソース(S)からドレイン(D)方向へ
の流れを許容する保護ダイオード31が並列接続されて
いる。
ート(G)−ソース(S)間に並列接続されている。
ET6のゲート(G)と、FET26のゲート(G)と
の間に接続されている。
入力端子AとFET29のソース(S)との間に接続さ
れている。
レイン(D)−ソース(S)間に並列接続されている。
て、被検体であるコンデンサ3の正電圧による絶縁抵抗
を測定する場合には、電流が入力端子Aから出力端子B
へと流れる。このとき、FET26側は、保護ダイオー
ド31を流れ、定電流作用はFET6で行なう。
による絶縁抵抗を測定する場合には、電流が出力端子B
から入力端子Aへと流れる。このとき、FET6側は、
保護ダイオード11を流れ、定電流作用はFET26で
行なうことになる。
路図である。
て説明する。
と、直流測定電源1から供給される電流を一定化する定
電流回路32と、定電流回路32の出力端子に接続され
るコンデンサ3などの被検体の漏れ電流を電圧に変換す
るI/V変換器であるOPアンプ4と、OPアンプ4の
出力電圧をデジタル化するA/D変換器5とを備えてい
る。
と、A/D変換器5については、実施例1で説明したも
のと実質的に同一であるので、同一符号を付すること
で、ここでの説明は省略する。
定電流回路32について説明する。
説明した定電流回路2に、電荷蓄積用コンデンサ14
と、放電防止用ダイオード15と、保護抵抗16、切換
器17とを組み合わせたものである。したがって、FE
T6と、定電圧ダイオード7と、ゲート−ソース間電圧
設定用抵抗8と、ゲート−ソース間電圧調整用抵抗9
と、バイパス抵抗10については、実施例1において説
明したものと実質的に同一であるので、同一符号を付す
ることで、ここでの説明を省略する。
端子Aに接続され、放電防止用ダイオード15の他端
は、保護抵抗16を介して、電荷蓄積用コンデンサ14
に接続されている。
5と、電荷蓄積用コンデンサ14との間に接続されてい
る。
7の他端は電荷蓄積用コンデンサ14側に接続可能とな
っている。
検体であるコンデンサ3の絶縁抵抗を測定するには、絶
縁抵抗を測定する前に、切換器17の他端を電荷蓄積用
コンデンサ14側に接続し、放電防止用ダイオード15
および保護抵抗16を通じて、電荷蓄積用コンデンサ1
4に、電荷を蓄積する。このとき、保護抵抗16は、電
荷蓄積用コンデンサ14に過電流が流れることを防止す
る。したがって、電荷蓄積用コンデンサ14への充電時
間を短縮するため、保護抵抗16の抵抗値は可能な限り
小さい方が望ましい。
ンデンサ14側から離し、実施例1の場合と同様に、被
検体であるコンデンサ3の絶縁抵抗を測定する。このと
き、放電防止用ダイオード15は、電荷蓄積用コンデン
サ14が直流測定電源1側に放電することを防止する。
置によれば、FETの定電流特性を利用して被検体に流
れる電流を一定化するので、測定電源の電圧を変えても
常に一定の電流が得られる。
ば、FETを使用しているので、充電時間を短縮でき、
測定効率が良い。
ば、定電流回路が、FET、定電圧ダイオード、抵抗等
の小型部品で構成されているので、省スペース化、およ
びコストダウンが可能である。
ば、低電圧から高電圧までの幅広い電圧で定電流が得ら
れる。すなわち、FETのカットオフ電圧または定電圧
ダイオードのツェナ電圧からFETの耐電圧付近までの
電圧で定電流が得られる。
ば、切換器等の消耗部品の部品点数を抑えることがで
き、またノイズ発生源であるバイアス電源(DC/DC
変換器)が不要である。したがって、簡単なメンテナン
スで、上記の効果を長期間安定して持続させることがで
きる。
て、前記FET、定電圧ダイオード、およびゲート−ソ
ース間電圧調整用抵抗を、それぞれ2個づつ備え、各F
ET、定電圧ダイオード、およびゲート−ソース間電圧
調整用抵抗は、それぞれが互に対向するように、正逆直
列に接続されており、前記各FETのソース−ドレイン
間に、ソースからドレイン方向への電流の流れを許容す
る保護ダイオードが並列接続されている場合には、正/
負電圧充電時、正/負電圧放電時の両方の電流の向きに
対して定電流効果を得ることができる。
て、前記定電流回路が、電荷蓄積用コンデンサと、該電
荷蓄積用コンデンサが測定電源に放電することを防止す
る放電防止用ダイオードと、前記電荷蓄積用コンデンサ
と電荷充電用ダイオードとの間に接続され、前記電荷蓄
積用コンデンサを過電流から保護する保護抵抗と、一端
がアースされた切換器とを備える場合には、被検体の絶
縁抵抗を測定する際に、被検体への充電が進み、被検体
の充電電圧が上昇しても、FETがカットオフすること
なく、FETを通じて被検体に電流を流し続けることが
できるので、充電時間の短縮を一層図ることができる。
路図である。
場合における、被検体であるコンデンサの充電電圧−時
間特性を示す説明図である。
場合における、被検体であるコンデンサの充電電流−時
間特性を示す説明図である。
路図である。
路図である。
源) 2、22、32 定電流回路 3 コンデンサ(被検体) 4 OPアンプ(I/V変換
器) 6、26 FET 7、27 定電圧ダイオード 8 ゲート−ソース間電圧設
定用抵抗 9、29 ゲート−ソース間電圧調
整用抵抗 10 バイアス抵抗 11、31 保護ダイオード 14 電荷蓄積用コンデンサ 15 放電防止用ダイオード 16 保護抵抗
Claims (3)
- 【請求項1】 測定電源と、 該測定電源から供給される電流を一定化する定電流回路
と、 該定電流回路の出力端に接続される被検体の漏れ電流を
電圧に変換するI/V変換器とを備え、 該I/V変換器の出力電圧により被検体の絶縁抵抗を測
定する絶縁抵抗測定装置であって、 前記定電流回路は、FETと、 該FETのゲート−ソース間に並列接続され、ゲート−
ソース間に印加される電圧を一定にする定電圧ダイオー
ドと、 該定電圧ダイオードを過電流から保護し、前記FETの
ゲート−ソース間に電圧を印加するゲート−ソース間電
圧設定用抵抗と、 前記FETのドレイン−ソース間を流れる電流の増減に
応じて、前記FETのゲート−ソース間に印加される電
圧を調整するゲート−ソース間電圧調整用抵抗と、 前記FETのドレイン−ソース間に並列接続されたバイ
パス抵抗と、を備えていることを特徴とする絶縁抵抗測
定装置。 - 【請求項2】 前記FET、定電圧ダイオード、および
ゲート−ソース間電圧調整用抵抗を、それぞれ2個づつ
備え、各FET、定電圧ダイオード、およびゲート−ソ
ース間電圧調整用抵抗は、それぞれが互に対向するよう
に、正逆直列に接続されており、前記各FETのソース
−ドレイン間には、ソースからドレイン方向への電流の
流れを許容する保護ダイオードが並列接続されているこ
とを特徴とする請求項1に記載の絶縁抵抗測定装置。 - 【請求項3】 前記定電流回路が、電荷蓄積用コンデン
サと、該電荷蓄積用コンデンサが測定電源に放電するこ
とを防止する放電防止用ダイオードと、前記電荷蓄積用
コンデンサと放電防止用ダイオードとの間に接続され、
前記電荷蓄積用コンデンサを過電流から保護する保護抵
抗と、一端がアースされた切換器とを備えることを特徴
とする請求項1に記載の絶縁抵抗測定装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22389496A JP3233037B2 (ja) | 1996-08-26 | 1996-08-26 | 絶縁抵抗測定装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22389496A JP3233037B2 (ja) | 1996-08-26 | 1996-08-26 | 絶縁抵抗測定装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1062462A true JPH1062462A (ja) | 1998-03-06 |
JP3233037B2 JP3233037B2 (ja) | 2001-11-26 |
Family
ID=16805381
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22389496A Expired - Lifetime JP3233037B2 (ja) | 1996-08-26 | 1996-08-26 | 絶縁抵抗測定装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3233037B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008153981A (ja) * | 2006-12-18 | 2008-07-03 | Sanyo Electric Co Ltd | 静電容量変化検出回路及びコンデンサマイクロホン装置 |
JP2008217780A (ja) * | 2007-02-07 | 2008-09-18 | Produce:Kk | 電流制限回路 |
JP2009286156A (ja) * | 2008-05-27 | 2009-12-10 | Keihin Corp | 漏電検出回路 |
JP2010528288A (ja) * | 2007-05-24 | 2010-08-19 | エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド | 急速回復電流リターンを用いた容量測定 |
WO2012036498A2 (en) * | 2010-09-17 | 2012-03-22 | Sk Innovation Co.,Ltd. | Insulation resistance measurement circuit having self-test function without generating leakage current |
JP2014032121A (ja) * | 2012-08-03 | 2014-02-20 | Hioki Ee Corp | 測定装置 |
US8686739B2 (en) | 2008-03-31 | 2014-04-01 | Electro Scientific Industries, Inc. | Programmable gain trans-impedance amplifier overload recovery circuit |
-
1996
- 1996-08-26 JP JP22389496A patent/JP3233037B2/ja not_active Expired - Lifetime
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008153981A (ja) * | 2006-12-18 | 2008-07-03 | Sanyo Electric Co Ltd | 静電容量変化検出回路及びコンデンサマイクロホン装置 |
JP2008217780A (ja) * | 2007-02-07 | 2008-09-18 | Produce:Kk | 電流制限回路 |
JP2012226781A (ja) * | 2007-02-07 | 2012-11-15 | Yd Mechatro Solutions Inc | 電流制限回路 |
JP2010528288A (ja) * | 2007-05-24 | 2010-08-19 | エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド | 急速回復電流リターンを用いた容量測定 |
US8686739B2 (en) | 2008-03-31 | 2014-04-01 | Electro Scientific Industries, Inc. | Programmable gain trans-impedance amplifier overload recovery circuit |
JP2009286156A (ja) * | 2008-05-27 | 2009-12-10 | Keihin Corp | 漏電検出回路 |
WO2012036498A2 (en) * | 2010-09-17 | 2012-03-22 | Sk Innovation Co.,Ltd. | Insulation resistance measurement circuit having self-test function without generating leakage current |
WO2012036498A3 (en) * | 2010-09-17 | 2012-05-10 | Sk Innovation Co.,Ltd. | Insulation resistance measurement circuit having self-test function without generating leakage current |
CN103250061A (zh) * | 2010-09-17 | 2013-08-14 | Sk新技术株式会社 | 具有自检功能的不产生泄漏电流的绝缘电阻测量电路 |
US9069024B2 (en) | 2010-09-17 | 2015-06-30 | Sk Innovation Co., Ltd. | Insulation resistance measurement circuit having self-test function without generating leakage current |
JP2014032121A (ja) * | 2012-08-03 | 2014-02-20 | Hioki Ee Corp | 測定装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3233037B2 (ja) | 2001-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5977751A (en) | Battery monitoring unit having a sense FET circuit arrangement | |
US7924542B2 (en) | Power supply controller and semiconductor device | |
US5148064A (en) | Medium voltage static switch | |
US7203046B2 (en) | Overcurrent detecting device | |
EP0113865B1 (en) | Semiconductor integrated circuit | |
US6396249B1 (en) | Load actuation circuit | |
KR19990072377A (ko) | 전압레귤레이터 | |
US7929266B2 (en) | Electronic device operable to protect a power transistor when used in conjunction with a transformer | |
US6465999B2 (en) | Current-limited switch with fast transient response | |
US7538529B2 (en) | Power-supply apparatus | |
KR20140116807A (ko) | 반도체 디바이스 구동회로 및 반도체 디바이스 구동장치 | |
TWI658695B (zh) | 輸出電路和用於提供輸出電流的方法 | |
US4290007A (en) | High power and high voltage transistor control circuit | |
JPH1062462A (ja) | 絶縁抵抗測定装置 | |
US11114880B2 (en) | Current regulating circuit and power supply management circuit including the same | |
US6456151B1 (en) | Capacitive charge pump device and method for controlling the same | |
US20080116859A1 (en) | Dropper type regulator | |
JPH06282338A (ja) | 定電流回路及びランプ電圧発生回路 | |
US11870240B1 (en) | EFuse for use in high voltage applications | |
US11132013B2 (en) | Device and system | |
US10936000B1 (en) | Multi-mode high voltage circuit | |
US5818205A (en) | Voltage transformer | |
JP2949242B2 (ja) | コンデンサの絶縁抵抗測定装置 | |
EP0574979B1 (en) | Sawtooth oscillator | |
JP4062979B2 (ja) | 絶縁抵抗測定装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term |