JP3231984B2 - 半導体素子収納用パッケージ及びその製造方法 - Google Patents
半導体素子収納用パッケージ及びその製造方法Info
- Publication number
- JP3231984B2 JP3231984B2 JP32603495A JP32603495A JP3231984B2 JP 3231984 B2 JP3231984 B2 JP 3231984B2 JP 32603495 A JP32603495 A JP 32603495A JP 32603495 A JP32603495 A JP 32603495A JP 3231984 B2 JP3231984 B2 JP 3231984B2
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- layer
- gold plating
- metallized
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、内部に半導体素子
を気密に収容するための半導体素子収納用パッケージに
関するものである。
を気密に収容するための半導体素子収納用パッケージに
関するものである。
【０００２】
【従来の技術】従来、半導体素子を収容するための半導
体素子収納用パッケージは、例えば酸化アルミニウム質
焼結体等の電気絶縁材料から成り、上面中央部に半導体
素子を収容するための凹部及び該凹部周辺から外周部に
導出するタングステン、モリブデン、マンガン等の高融
点金属粉末から成る複数のメタライズ配線層を有する絶
縁基体と、内部に収容する半導体素子を外部電気回路に
接続するために前記メタライズ配線層に銀ロウ等のロウ
材を介してロウ付け取着された外部リード端子と、前記
絶縁基体の上面に接合され、半導体素子を気密に封止す
る蓋体とから構成されており、前記絶縁基体の凹部底面
に半導体素子をダイボンド材を介して取着するとともに
該半導体素子の各電極をボンディングワイヤーを介して
前記メタライズ配線層に電気的に接続し、しかる後、前
記絶縁基体上面に蓋体を封止材を介して接合し、前記絶
縁基体と蓋体とから成る容器内部に半導体素子を気密に
封止することによって製品としての半導体装置となり、
外部リード端子を外部電気回路に接続することによって
内部に収容する半導体素子はその各電極が外部電気回路
に電気的に接続されることとなる。
体素子収納用パッケージは、例えば酸化アルミニウム質
焼結体等の電気絶縁材料から成り、上面中央部に半導体
素子を収容するための凹部及び該凹部周辺から外周部に
導出するタングステン、モリブデン、マンガン等の高融
点金属粉末から成る複数のメタライズ配線層を有する絶
縁基体と、内部に収容する半導体素子を外部電気回路に
接続するために前記メタライズ配線層に銀ロウ等のロウ
材を介してロウ付け取着された外部リード端子と、前記
絶縁基体の上面に接合され、半導体素子を気密に封止す
る蓋体とから構成されており、前記絶縁基体の凹部底面
に半導体素子をダイボンド材を介して取着するとともに
該半導体素子の各電極をボンディングワイヤーを介して
前記メタライズ配線層に電気的に接続し、しかる後、前
記絶縁基体上面に蓋体を封止材を介して接合し、前記絶
縁基体と蓋体とから成る容器内部に半導体素子を気密に
封止することによって製品としての半導体装置となり、
外部リード端子を外部電気回路に接続することによって
内部に収容する半導体素子はその各電極が外部電気回路
に電気的に接続されることとなる。
【０００３】また、前記半導体素子収納用パッケージ
は、絶縁基体の凹部底面に、タングステン、モリブデ
ン、マンガン等の高融点金属粉末から成り、半導体素子
を絶縁基体凹部底面に取着するための下地金属として作
用するメタライズダイアタッチ層が被着形成されてお
り、該メタライズダイアタッチ層には半導体素子が金−
シリコンロウ材等のダイアタッチ材を介して取着され
る。
は、絶縁基体の凹部底面に、タングステン、モリブデ
ン、マンガン等の高融点金属粉末から成り、半導体素子
を絶縁基体凹部底面に取着するための下地金属として作
用するメタライズダイアタッチ層が被着形成されてお
り、該メタライズダイアタッチ層には半導体素子が金−
シリコンロウ材等のダイアタッチ材を介して取着され
る。
【０００４】更に前記半導体素子収納用パッケージは、
絶縁基体上面に、同じくタングステン、モリブデン、マ
ンガン等の高融点金属粉末から成り、蓋体を絶縁基体上
面に接合するための下地金属として作用する枠状のメタ
ライズシールリング層が絶縁基体の凹部を取り囲むよう
にして被着形成されており、該メタライズシールリング
層には蓋体が金−錫ロウ材等の封止材を介して接合され
る。
絶縁基体上面に、同じくタングステン、モリブデン、マ
ンガン等の高融点金属粉末から成り、蓋体を絶縁基体上
面に接合するための下地金属として作用する枠状のメタ
ライズシールリング層が絶縁基体の凹部を取り囲むよう
にして被着形成されており、該メタライズシールリング
層には蓋体が金−錫ロウ材等の封止材を介して接合され
る。
【０００５】尚、前記メタライズ配線層、メタライズダ
イアタッチ層、メタライズシールリング層及び外部リー
ド端子の表面には、該メタライズ配線層、メタライズダ
イアタッチ層、メタライズシールリング層及び外部リー
ド端子が酸化腐食するのを防止するとともにメタライズ
配線層とボンディングワイヤーとの接続、メタライズダ
イアタッチ層と半導体素子との取着、メタライズシール
リング層と蓋体との接合、及び外部リード端子と外部電
気回路との接続を容易、且つ強固なものとするためにニ
ッケルめっき層及び金めっき層が順次適宜厚みに形成さ
れている。
イアタッチ層、メタライズシールリング層及び外部リー
ド端子の表面には、該メタライズ配線層、メタライズダ
イアタッチ層、メタライズシールリング層及び外部リー
ド端子が酸化腐食するのを防止するとともにメタライズ
配線層とボンディングワイヤーとの接続、メタライズダ
イアタッチ層と半導体素子との取着、メタライズシール
リング層と蓋体との接合、及び外部リード端子と外部電
気回路との接続を容易、且つ強固なものとするためにニ
ッケルめっき層及び金めっき層が順次適宜厚みに形成さ
れている。
【０００６】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージによれば、半導体素子
を絶縁基体凹部に金−シリコンロウ材等のダイボンド材
を介して取着する際に通常、約４５０乃至５００℃の温
度が絶縁基体及び外部リード端子に印加され、この時の
熱によってメタライズ配線層、メタライズダイアタッチ
層、メタライズシールリング層及び外部リード端子の表
面に被着させたニッケルめっき層を構成するニッケルが
該ニッケルめっき層上に被着されている金めっき層の結
晶粒界を通って該金めっき層の表面にまで熱拡散し、そ
の結果、金メッキ層表面に変色が発生したり、半導体素
子をメタライズダイアタッチ層に強固に取着することが
できず半導体素子が絶縁基体の凹部底面から剥離してし
まったり、半導体素子の各電極をボンディングワイヤー
を介してメタライズ配線層に強固に接続することが困難
となったり、あるいは外部リード端子を外部電気回路に
強固に接続することが困難となったり等して、内部に収
容する半導体素子を外部電気回路基板に正常に接続する
ことができないという欠点を有していた。
来の半導体素子収納用パッケージによれば、半導体素子
を絶縁基体凹部に金−シリコンロウ材等のダイボンド材
を介して取着する際に通常、約４５０乃至５００℃の温
度が絶縁基体及び外部リード端子に印加され、この時の
熱によってメタライズ配線層、メタライズダイアタッチ
層、メタライズシールリング層及び外部リード端子の表
面に被着させたニッケルめっき層を構成するニッケルが
該ニッケルめっき層上に被着されている金めっき層の結
晶粒界を通って該金めっき層の表面にまで熱拡散し、そ
の結果、金メッキ層表面に変色が発生したり、半導体素
子をメタライズダイアタッチ層に強固に取着することが
できず半導体素子が絶縁基体の凹部底面から剥離してし
まったり、半導体素子の各電極をボンディングワイヤー
を介してメタライズ配線層に強固に接続することが困難
となったり、あるいは外部リード端子を外部電気回路に
強固に接続することが困難となったり等して、内部に収
容する半導体素子を外部電気回路基板に正常に接続する
ことができないという欠点を有していた。
【０００７】また同時に蓋体をメタライズシールリング
層に強固に接合することができず、絶縁基体と蓋体とか
ら成る容器の気密が破れて内部に収容する半導体素子を
長期間にわたり正常、且つ安定に作動させることができ
ないという欠点も有していた。
層に強固に接合することができず、絶縁基体と蓋体とか
ら成る容器の気密が破れて内部に収容する半導体素子を
長期間にわたり正常、且つ安定に作動させることができ
ないという欠点も有していた。
【０００８】そこでこれらの欠点を解消するために、半
導体素子収納用パッケージのメタライズ配線層やメタラ
イズダイアタッチ層等の金属面上にニッケルと金を７０
０〜８００℃の高温で合金化させたニッケル−金合金層
を形成し、更にその表面に金めっき層を形成することが
提案されている（特開昭６１ １９５９９１号公報参
照）。
導体素子収納用パッケージのメタライズ配線層やメタラ
イズダイアタッチ層等の金属面上にニッケルと金を７０
０〜８００℃の高温で合金化させたニッケル−金合金層
を形成し、更にその表面に金めっき層を形成することが
提案されている（特開昭６１ １９５９９１号公報参
照）。
【０００９】しかしながら、この半導体素子収納用パッ
ケージにおいては、金めっき層直下のニッケル−金合金
層にニッケルが多量に存在しているため、ニッケル−金
合金層のニッケルが金めっき層の結晶粒界を通って金め
っき層の表面に熱拡散してしまい、依然として上述の欠
点を有効に改善することはできなかった。
ケージにおいては、金めっき層直下のニッケル−金合金
層にニッケルが多量に存在しているため、ニッケル−金
合金層のニッケルが金めっき層の結晶粒界を通って金め
っき層の表面に熱拡散してしまい、依然として上述の欠
点を有効に改善することはできなかった。
【００１０】
【課題を解決するための手段】本発明は、金属面を有
し、内部に半導体素子を収容するための空所を有する半
導体素子収納用パッケージであって、前記金属面上に、
ニッケルめっき層、第一金めっき層及び第二金めっき層
を順次被着させたことを特徴とするものである。
し、内部に半導体素子を収容するための空所を有する半
導体素子収納用パッケージであって、前記金属面上に、
ニッケルめっき層、第一金めっき層及び第二金めっき層
を順次被着させたことを特徴とするものである。
【００１１】また本発明の半導体素子収納用パッケージ
の製造方法は、金属面上に、ニッケルめっき層を形成す
る工程と、前記ニッケルめっき層上に第一金めっき層を
形成する工程と、これらを還元雰囲気中３００乃至６０
０℃の温度で熱処理する工程と、前記熱処理された第一
金めっき層上に第二金めっき層を形成する工程とを含む
ことを特徴とするものである。
の製造方法は、金属面上に、ニッケルめっき層を形成す
る工程と、前記ニッケルめっき層上に第一金めっき層を
形成する工程と、これらを還元雰囲気中３００乃至６０
０℃の温度で熱処理する工程と、前記熱処理された第一
金めっき層上に第二金めっき層を形成する工程とを含む
ことを特徴とするものである。
【００１２】本発明の半導体素子収納用パッケージによ
れば、金属面上にニッケルめっき層、第一金めっき層及
び第二金めっき層を順次被着させ、第一金めっき層の結
晶粒界を第二金めっき層の結晶で塞ぎ、結晶粒界を不連
続なものとしたことから金めっき層の結晶粒界を通って
のニッケルの熱拡散は前記第一金めっき層と第二金めっ
き層との接合界面、即ち、結晶粒界が不連続となってい
る部位で有効に遮断され、その結果、第二金めっき層表
面にニッケルが熱拡散することは殆どなく、これによっ
て半導体素子をメタライズダイアタッチ層に強固に取着
すること、半導体素子の各電極をボンディングワイヤー
を介してメタライズ配線層に強固に接続すること、外部
リード端子を外部電気回路に強固に接続することが可能
となり、内部に収容する半導体素子を外部電気回路基板
に正常に電気的接続することができる。
れば、金属面上にニッケルめっき層、第一金めっき層及
び第二金めっき層を順次被着させ、第一金めっき層の結
晶粒界を第二金めっき層の結晶で塞ぎ、結晶粒界を不連
続なものとしたことから金めっき層の結晶粒界を通って
のニッケルの熱拡散は前記第一金めっき層と第二金めっ
き層との接合界面、即ち、結晶粒界が不連続となってい
る部位で有効に遮断され、その結果、第二金めっき層表
面にニッケルが熱拡散することは殆どなく、これによっ
て半導体素子をメタライズダイアタッチ層に強固に取着
すること、半導体素子の各電極をボンディングワイヤー
を介してメタライズ配線層に強固に接続すること、外部
リード端子を外部電気回路に強固に接続することが可能
となり、内部に収容する半導体素子を外部電気回路基板
に正常に電気的接続することができる。
【００１３】また本発明の半導体素子収納用パッケージ
の製造方法によれば、ニッケルめっき層上に第一金めっ
き層を形成した後、これを還元雰囲気中、約３００乃至
６００℃の低い温度で熱処理することから、ニッケルめ
っき層のニッケルが第一金めっき層に多量に熱拡散する
ことなく第一金めっき層を緻密で且つ、結晶粒界の少な
いものとなすことができ、これによってニッケルめっき
層のニッケルが第二金めっき層表面に熱拡散するのをよ
り有効に防止し、半導体素子をメタライズダイアタッチ
層に強固に取着すること、半導体素子の各電極をボンデ
ィングワイヤーを介してメタライズ配線層に強固に接続
すること、外部リード端子を外部電気回路に強固に接続
することを可能として、内部に収容する半導体素子を外
部電気回路基板に正常に電気的接続することができる。
の製造方法によれば、ニッケルめっき層上に第一金めっ
き層を形成した後、これを還元雰囲気中、約３００乃至
６００℃の低い温度で熱処理することから、ニッケルめ
っき層のニッケルが第一金めっき層に多量に熱拡散する
ことなく第一金めっき層を緻密で且つ、結晶粒界の少な
いものとなすことができ、これによってニッケルめっき
層のニッケルが第二金めっき層表面に熱拡散するのをよ
り有効に防止し、半導体素子をメタライズダイアタッチ
層に強固に取着すること、半導体素子の各電極をボンデ
ィングワイヤーを介してメタライズ配線層に強固に接続
すること、外部リード端子を外部電気回路に強固に接続
することを可能として、内部に収容する半導体素子を外
部電気回路基板に正常に電気的接続することができる。
【００１４】
【発明の実施の形態】次に本発明を添付図面に基づき詳
細に説明する。
細に説明する。
【００１５】図１は本発明の半導体素子収納用パッケー
ジの一実施例を示す断面図であり、１は絶縁基体、２は
蓋体である。この絶縁基体１と蓋体２とで半導体素子３
を収納する容器４が形成される。
ジの一実施例を示す断面図であり、１は絶縁基体、２は
蓋体である。この絶縁基体１と蓋体２とで半導体素子３
を収納する容器４が形成される。
【００１６】前記絶縁基体１は、酸化アルミニウム質焼
結体、窒化アルミニウム質焼結体、ムライト質焼結体、
炭化珪素質焼結体、ガラスセラミックス焼結体等の電気
絶縁材料から成り、その上面の中央部に半導体素子３を
収容する凹部１ａが形成されており、該凹部１ａには半
導体素子３が収容される。
結体、窒化アルミニウム質焼結体、ムライト質焼結体、
炭化珪素質焼結体、ガラスセラミックス焼結体等の電気
絶縁材料から成り、その上面の中央部に半導体素子３を
収容する凹部１ａが形成されており、該凹部１ａには半
導体素子３が収容される。
【００１７】前記絶縁基体１は、例えば酸化アルミニウ
ム質焼結体から成る場合には、酸化アルミニウム、酸化
珪素、酸化カルシウム、酸化マグネシウム等の原料粉末
に適当なバインダー、溶剤を添加混合して泥漿状のセラ
ミックスラリーとなすとともに該セラミックスラリーを
従来周知のドクターブレード法やカレンダーロール法等
のシート成形技術を採用してシート状となすことによっ
てセラミックグリーンシートを得、しかる後、前記セラ
ミックグリーンシートを切断加工や打ち抜き加工により
適当な形状とするとともにこれを複数枚積層し、最後に
前記積層されたセラミックグリーンシートを還元雰囲気
中、約１６００℃の温度で焼成することによって製作さ
れる。
ム質焼結体から成る場合には、酸化アルミニウム、酸化
珪素、酸化カルシウム、酸化マグネシウム等の原料粉末
に適当なバインダー、溶剤を添加混合して泥漿状のセラ
ミックスラリーとなすとともに該セラミックスラリーを
従来周知のドクターブレード法やカレンダーロール法等
のシート成形技術を採用してシート状となすことによっ
てセラミックグリーンシートを得、しかる後、前記セラ
ミックグリーンシートを切断加工や打ち抜き加工により
適当な形状とするとともにこれを複数枚積層し、最後に
前記積層されたセラミックグリーンシートを還元雰囲気
中、約１６００℃の温度で焼成することによって製作さ
れる。
【００１８】前記絶縁基体１は、その凹部１ａ底面にタ
ングステン、モリブデン、マンガン等の高融点金属粉末
から成るメタライズダイアタッチ層５が被着形成されて
おり、該メタライズダイアタッチ層５には半導体素子３
が金−シリコンロウ材等のダイアタッチ材を介して取着
される。
ングステン、モリブデン、マンガン等の高融点金属粉末
から成るメタライズダイアタッチ層５が被着形成されて
おり、該メタライズダイアタッチ層５には半導体素子３
が金−シリコンロウ材等のダイアタッチ材を介して取着
される。
【００１９】尚、前記メタライズダイアタッチ層５は、
絶縁基体１の凹部１ａ底面に半導体素子３を取着する際
の下地金属として作用し、タングステン等の高融点金属
粉末に適当なバインダー、溶剤を添加混合して得た金属
ペーストを絶縁基体１となるセラミックグリーンシート
に従来周知のスクリーン印刷法等の厚膜手法を採用して
所定パターンに印刷塗布しておき、これを前記絶縁基体
１となるセラミックグリーンシートと同時に焼成するこ
とによって絶縁基体１の凹部１ａ底面に被着形成され
る。
絶縁基体１の凹部１ａ底面に半導体素子３を取着する際
の下地金属として作用し、タングステン等の高融点金属
粉末に適当なバインダー、溶剤を添加混合して得た金属
ペーストを絶縁基体１となるセラミックグリーンシート
に従来周知のスクリーン印刷法等の厚膜手法を採用して
所定パターンに印刷塗布しておき、これを前記絶縁基体
１となるセラミックグリーンシートと同時に焼成するこ
とによって絶縁基体１の凹部１ａ底面に被着形成され
る。
【００２０】また前記絶縁基体１は、凹部１ａ周辺部位
から上面外周部にかけて多数のメタライズ配線層６が被
着形成されており、該メタライズ配線層６の凹部１ａ周
辺部位には半導体素子３の各電極がボンディングワイヤ
ー７を介して電気的に接続され、またメタライズ配線層
６の絶縁基体１外周部位には外部電気回路と電気的に接
続される外部リード端子８が銀ロウ等のロウ材を介して
取着されている。
から上面外周部にかけて多数のメタライズ配線層６が被
着形成されており、該メタライズ配線層６の凹部１ａ周
辺部位には半導体素子３の各電極がボンディングワイヤ
ー７を介して電気的に接続され、またメタライズ配線層
６の絶縁基体１外周部位には外部電気回路と電気的に接
続される外部リード端子８が銀ロウ等のロウ材を介して
取着されている。
【００２１】前記メタライズ配線層６は、タングステ
ン、モリブデン、マンガン等の高融点金属粉末から成
り、半導体素子３の各電極を外部リード端子８に電気的
に接続するための導電路として作用し、前記メタライズ
ダイアタッチ層５と同様の方法により絶縁基体１の凹部
１ａ周辺から上面外周部にかけて導出するように被着形
成される。
ン、モリブデン、マンガン等の高融点金属粉末から成
り、半導体素子３の各電極を外部リード端子８に電気的
に接続するための導電路として作用し、前記メタライズ
ダイアタッチ層５と同様の方法により絶縁基体１の凹部
１ａ周辺から上面外周部にかけて導出するように被着形
成される。
【００２２】更に前記メタライズ配線層６には銀ロウ等
のロウ材を介して外部リード端子８が取着されており、
該外部リード端子８は半導体素子３を外部電気回路に接
続する作用を為し、外部リード端子８を外部電気回路基
板の配線導体に接続することによって半導体素子３がボ
ンディングワイヤー７、メタライズ配線層６及び外部リ
ード端子８を介して外部電気回路に電気的に接続される
こととなる。
のロウ材を介して外部リード端子８が取着されており、
該外部リード端子８は半導体素子３を外部電気回路に接
続する作用を為し、外部リード端子８を外部電気回路基
板の配線導体に接続することによって半導体素子３がボ
ンディングワイヤー７、メタライズ配線層６及び外部リ
ード端子８を介して外部電気回路に電気的に接続される
こととなる。
【００２３】前記外部リード端子８は、鉄−ニッケル−
コバルト合金や、鉄−ニッケル合金等の金属からなり、
鉄−ニッケル−コバルト合金等の薄板に適当な打ち抜き
加工やエッチング加工等従来周知の金属加工を施すこと
により所定の形状に製作される。
コバルト合金や、鉄−ニッケル合金等の金属からなり、
鉄−ニッケル−コバルト合金等の薄板に適当な打ち抜き
加工やエッチング加工等従来周知の金属加工を施すこと
により所定の形状に製作される。
【００２４】また、前記外部リード端子８のメタライズ
配線層６への取着は、メタライズ配線層６上に外部リー
ド端子８の一端を両者の間に箔状の銀ロウ材を挟んで載
置するとともにこれに約８００乃至９００℃の温度を還
元雰囲気中において印加し、前記箔状の銀ロウ材を溶融
させ、しかる後、該溶融した銀ロウ材を冷却固化させる
ことによって行われる。
配線層６への取着は、メタライズ配線層６上に外部リー
ド端子８の一端を両者の間に箔状の銀ロウ材を挟んで載
置するとともにこれに約８００乃至９００℃の温度を還
元雰囲気中において印加し、前記箔状の銀ロウ材を溶融
させ、しかる後、該溶融した銀ロウ材を冷却固化させる
ことによって行われる。
【００２５】更に、前記絶縁基体１は、その上面に凹部
１ａを取り囲むようにしてタングステン、モリブデン、
マンガン等の高融点金属粉末から成る枠状のメタライズ
シールリング層９が被着形成されており、該メタライズ
シールリング層９には蓋体２が例えば金−錫ロウ材等の
封止材を介して接合される。
１ａを取り囲むようにしてタングステン、モリブデン、
マンガン等の高融点金属粉末から成る枠状のメタライズ
シールリング層９が被着形成されており、該メタライズ
シールリング層９には蓋体２が例えば金−錫ロウ材等の
封止材を介して接合される。
【００２６】前記メタライズシールリング層９は、絶縁
基体１上面に蓋体２を接合する際の下地金属として作用
し、前記メタライズダイアタッチ層５やメタライズ配線
層６と同様の方法によって絶縁基体１上面に凹部１ａを
取り囲むようにして被着形成される。
基体１上面に蓋体２を接合する際の下地金属として作用
し、前記メタライズダイアタッチ層５やメタライズ配線
層６と同様の方法によって絶縁基体１上面に凹部１ａを
取り囲むようにして被着形成される。
【００２７】尚、前記メタライズシールリング層９に接
合される蓋体２は、例えば鉄−ニッケル−コバルト合金
等の金属から成る略四角形状の平板であり、絶縁基体１
の凹部１ａ内部を気密に封止する作用を為し、例えば鉄
−ニッケル−コバルト合金から成る所定厚みの板材に打
ち抜き加工等の金属加工法を施すことにより所定形状に
製作される。
合される蓋体２は、例えば鉄−ニッケル−コバルト合金
等の金属から成る略四角形状の平板であり、絶縁基体１
の凹部１ａ内部を気密に封止する作用を為し、例えば鉄
−ニッケル−コバルト合金から成る所定厚みの板材に打
ち抜き加工等の金属加工法を施すことにより所定形状に
製作される。
【００２８】また、前記半導体素子収納用パッケージ
は、図２に示すように絶縁基体１に被着形成させたメタ
ライズダイアタッチ層５、メタライズ配線層６、メタラ
イズシールリング層９及び絶縁基体１のメタライズ配線
層６に取着された外部リード端子８の各々の露出表面に
ニッケル層１０と金めっき層１１（第一金めっき層１１
ａと第二金めっき層１１ｂとから成る）とが順次形成さ
れている。
は、図２に示すように絶縁基体１に被着形成させたメタ
ライズダイアタッチ層５、メタライズ配線層６、メタラ
イズシールリング層９及び絶縁基体１のメタライズ配線
層６に取着された外部リード端子８の各々の露出表面に
ニッケル層１０と金めっき層１１（第一金めっき層１１
ａと第二金めっき層１１ｂとから成る）とが順次形成さ
れている。
【００２９】前記ニッケルめっき層１０は、メタライズ
ダイアタッチ層５、メタライズ配線層６、メタライズシ
ールリング層９及び外部リード端子８に金めっき層１１
を被着させるための下地金属として作用し、通常、２．
０乃至６．０μｍの厚みに形成される。
ダイアタッチ層５、メタライズ配線層６、メタライズシ
ールリング層９及び外部リード端子８に金めっき層１１
を被着させるための下地金属として作用し、通常、２．
０乃至６．０μｍの厚みに形成される。
【００３０】更に、前記金めっき層１１は、メタライズ
ダイアタッチ層５、メタライズ配線層６、メタライズシ
ールリング層９及び外部リード端子８が酸化腐食するの
を防止するとともにメタライズダイアタッチ層５と半導
体素子３との接合、メタライズ配線層６とボンディング
ワイヤー７との接続、メタライズシールリング層９と蓋
体２との接合及び外部リード端子８と外部電気回路との
接続を容易、且つ強固なものとなす作用を為し、前記ニ
ッケルめっき層１０上に形成された第一金めっき層１１
ａと該第一金めっき層１１ａ上に形成された第二金めっ
き層１１ｂの二層構造をしている。
ダイアタッチ層５、メタライズ配線層６、メタライズシ
ールリング層９及び外部リード端子８が酸化腐食するの
を防止するとともにメタライズダイアタッチ層５と半導
体素子３との接合、メタライズ配線層６とボンディング
ワイヤー７との接続、メタライズシールリング層９と蓋
体２との接合及び外部リード端子８と外部電気回路との
接続を容易、且つ強固なものとなす作用を為し、前記ニ
ッケルめっき層１０上に形成された第一金めっき層１１
ａと該第一金めっき層１１ａ上に形成された第二金めっ
き層１１ｂの二層構造をしている。
【００３１】前記金めっき層１１は、第一金めっき層１
１ａと第二金めっき層１１ｂとの二層構造をしているた
め第一金めっき層１１ａと第二金めっき層１１ｂとでは
それぞれ異なった位置に結晶粒界が形成されている。そ
のため第一金めっき層１１ａの結晶粒界は第二金めっき
層１１ｂの結晶により塞がれて結晶粒界が不連続なもの
となり、その結果、ニッケルめっき層１０のニッケルは
第一金めっき層１１ａの結晶粒界を熱拡散するもののそ
の熱拡散は第一金めっき層１１ａと第二金めっき層１１
ｂの接合界面、即ち、結晶粒界が不連続となっている部
位で遮断されて第二金めっき層表面に熱拡散することは
殆どなく、第二金めっき層表面にニッケルの酸化による
変色が発生したり、メタライズダイアタッチ層５、メタ
ライズ配線層６、メタライズシールリング層９及び外部
リード端子８が酸化腐食したりするのを有効に防止する
ことができるとともにメタライズダイアタッチ層５と半
導体素子３との接合、メタライズ配線層６とボンディン
グワイヤー７との接続、メタライズシールリング層９と
蓋体２との接合及び外部リード端子８と外部電気回路と
の接続を容易、且つ強固なものとして内部に収容する半
導体素子３を外部電気回路に正常に電気的接続すること
が可能となる。
１ａと第二金めっき層１１ｂとの二層構造をしているた
め第一金めっき層１１ａと第二金めっき層１１ｂとでは
それぞれ異なった位置に結晶粒界が形成されている。そ
のため第一金めっき層１１ａの結晶粒界は第二金めっき
層１１ｂの結晶により塞がれて結晶粒界が不連続なもの
となり、その結果、ニッケルめっき層１０のニッケルは
第一金めっき層１１ａの結晶粒界を熱拡散するもののそ
の熱拡散は第一金めっき層１１ａと第二金めっき層１１
ｂの接合界面、即ち、結晶粒界が不連続となっている部
位で遮断されて第二金めっき層表面に熱拡散することは
殆どなく、第二金めっき層表面にニッケルの酸化による
変色が発生したり、メタライズダイアタッチ層５、メタ
ライズ配線層６、メタライズシールリング層９及び外部
リード端子８が酸化腐食したりするのを有効に防止する
ことができるとともにメタライズダイアタッチ層５と半
導体素子３との接合、メタライズ配線層６とボンディン
グワイヤー７との接続、メタライズシールリング層９と
蓋体２との接合及び外部リード端子８と外部電気回路と
の接続を容易、且つ強固なものとして内部に収容する半
導体素子３を外部電気回路に正常に電気的接続すること
が可能となる。
【００３２】尚、前記金めっき層１１を構成する第一金
めっき層１１ａは、その厚みが０．５μｍ未満ではニッ
ケルが第二金めっき層１１ｂに拡散するのを十分に防止
することが困難となる傾向にあり、またその厚みが３．
０μｍを越えるとメタライズ配線層６とボンディングワ
イヤー７との接続や外部リード端子８と外部電気回路と
の接続が弱いものとなる傾向にあるとともに半導体素子
収納用パッケージが高価なものとなってしまう。従って
前記第一金めっき層１１ａは、その厚みを０．５乃至
３．０μｍの範囲としておくことが好ましい。
めっき層１１ａは、その厚みが０．５μｍ未満ではニッ
ケルが第二金めっき層１１ｂに拡散するのを十分に防止
することが困難となる傾向にあり、またその厚みが３．
０μｍを越えるとメタライズ配線層６とボンディングワ
イヤー７との接続や外部リード端子８と外部電気回路と
の接続が弱いものとなる傾向にあるとともに半導体素子
収納用パッケージが高価なものとなってしまう。従って
前記第一金めっき層１１ａは、その厚みを０．５乃至
３．０μｍの範囲としておくことが好ましい。
【００３３】また前記金めっき層１１を構成する第二金
めっき層１１ｂは、その厚みが０．１μｍ未満では、メ
タライズダイアタッチ層５、メタライズ配線層６、メタ
ライズシールリング層９及び外部リード端子８が酸化腐
食するのを防止するとともにメタライズダイアタッチ層
５と半導体素子３との接合、メタライズ配線層６とボン
ディングワイヤー７との接続、メタライズシールリング
層９と蓋体２との接合及び外部リード端子８と外部電気
回路との接続を容易、且つ強固なものとなすことが困難
となる傾向にあり、またその厚みが３．０μｍを越える
とメタライズ配線層６とボンディングワイヤー７との接
続や外部リード端子８と外部電気回路との接続が弱いも
のとなる傾向にあるとともに半導体素子収納用パッケー
ジが高価なものとってしまう。従って前記第二金めっき
層１１ｂはその厚みを０．１乃至３．０μｍの範囲とし
ておくことが好ましい。
めっき層１１ｂは、その厚みが０．１μｍ未満では、メ
タライズダイアタッチ層５、メタライズ配線層６、メタ
ライズシールリング層９及び外部リード端子８が酸化腐
食するのを防止するとともにメタライズダイアタッチ層
５と半導体素子３との接合、メタライズ配線層６とボン
ディングワイヤー７との接続、メタライズシールリング
層９と蓋体２との接合及び外部リード端子８と外部電気
回路との接続を容易、且つ強固なものとなすことが困難
となる傾向にあり、またその厚みが３．０μｍを越える
とメタライズ配線層６とボンディングワイヤー７との接
続や外部リード端子８と外部電気回路との接続が弱いも
のとなる傾向にあるとともに半導体素子収納用パッケー
ジが高価なものとってしまう。従って前記第二金めっき
層１１ｂはその厚みを０．１乃至３．０μｍの範囲とし
ておくことが好ましい。
【００３４】かくして本発明の半導体素子収納用パッケ
ージによれば、絶縁基体１の凹部１ａ底面に被着させた
メタライズダイアタッチ層５に半導体素子３を金−シリ
コンロウ材等のダイアタッチ材を介して取着するととも
に該半導体素子３の各電極をボンディングワイヤー７を
介してメタライス配線層６に接続し、最後に前記絶縁基
体１上面のメタライズシールリング層９に蓋体２を金−
錫ロウ材等の封止材を介して接合することによって製品
としての半導体装置が完成し、外部リード端子８を外部
電気回路に接続することにより内部に収容する半導体素
子３が外部電気回路に接続されることとなる。
ージによれば、絶縁基体１の凹部１ａ底面に被着させた
メタライズダイアタッチ層５に半導体素子３を金−シリ
コンロウ材等のダイアタッチ材を介して取着するととも
に該半導体素子３の各電極をボンディングワイヤー７を
介してメタライス配線層６に接続し、最後に前記絶縁基
体１上面のメタライズシールリング層９に蓋体２を金−
錫ロウ材等の封止材を介して接合することによって製品
としての半導体装置が完成し、外部リード端子８を外部
電気回路に接続することにより内部に収容する半導体素
子３が外部電気回路に接続されることとなる。
【００３５】次に、本発明の半導体素子収納用パッケー
ジの製造方法について説明する。
ジの製造方法について説明する。
【００３６】先ず、メタライズダイアタッチ層５、メタ
ライズ配線層６、メタライズシールリング層９が被着形
成されているとともに前記メタライズ配線層６に外部リ
ード端子８が取着された絶縁基体１を準備する。
ライズ配線層６、メタライズシールリング層９が被着形
成されているとともに前記メタライズ配線層６に外部リ
ード端子８が取着された絶縁基体１を準備する。
【００３７】次に、前記絶縁基体１のメタライズダイア
タッチ層５、メタライズ配線層６、メタライズシールリ
ング層９及び外部リード端子８の外表面にニッケルめっ
き層１０を従来周知のスルファミンン酸浴やワット浴等
のニッケルめっき法を採用して２．０乃至６．０μｍの
厚みに形成し、これに続けて前記ニッケルめっき層１０
上に第一金めっき層１１ａを従来周知の電解めっき法等
の金めっき法を採用して０．５乃至３．０μｍの厚みに
形成する。
タッチ層５、メタライズ配線層６、メタライズシールリ
ング層９及び外部リード端子８の外表面にニッケルめっ
き層１０を従来周知のスルファミンン酸浴やワット浴等
のニッケルめっき法を採用して２．０乃至６．０μｍの
厚みに形成し、これに続けて前記ニッケルめっき層１０
上に第一金めっき層１１ａを従来周知の電解めっき法等
の金めっき法を採用して０．５乃至３．０μｍの厚みに
形成する。
【００３８】そして次に前記メタライズダイアタッチ層
５、メタライズ配線層６、メタライズシールリング層９
及び外部リード端子８にニッケルめっき層１０及び第一
金めっき層１１ａが被着された絶縁基体１を還元雰囲気
中、３００乃至６００℃の低い温度で約３０分間加熱す
ることにより熱処理し、これによってニッケルめっき層
１０のニッケルが第一金めっき層１１ａにあまり熱拡散
させることなく前記ニッケルめっき層１０と第一金めっ
き層１１ａとの密着を強固なものとするとともに金の結
晶を粒成長させて第一金めっき層１１ａを緻密で、且つ
結晶粒界の少ないものとする。
５、メタライズ配線層６、メタライズシールリング層９
及び外部リード端子８にニッケルめっき層１０及び第一
金めっき層１１ａが被着された絶縁基体１を還元雰囲気
中、３００乃至６００℃の低い温度で約３０分間加熱す
ることにより熱処理し、これによってニッケルめっき層
１０のニッケルが第一金めっき層１１ａにあまり熱拡散
させることなく前記ニッケルめっき層１０と第一金めっ
き層１１ａとの密着を強固なものとするとともに金の結
晶を粒成長させて第一金めっき層１１ａを緻密で、且つ
結晶粒界の少ないものとする。
【００３９】前記ニッケルめっき層１０及び第一金めっ
き層１１ａは、還元雰囲気中、３００乃至６００℃の熱
処理を受けお互いの密着が強固となっているのでニッケ
ルめっき層１０と第一金めっき層１１との間でふくれや
剥がれが発生することはない。
き層１１ａは、還元雰囲気中、３００乃至６００℃の熱
処理を受けお互いの密着が強固となっているのでニッケ
ルめっき層１０と第一金めっき層１１との間でふくれや
剥がれが発生することはない。
【００４０】また前記第一金めっき層１１ａは、還元雰
囲気中、３００乃至６００℃の温度で熱処理をうけて緻
密で、且つ結晶粒界が少ないものとなっているので、ニ
ッケルめっき層１０のニッケルを該第一金めっき層１１
ａ中を熱拡散することが有効に抑制され、これによりメ
タライズダイアタッチ層５に半導体素子３を取着する際
に後述する第二金めっき層１１ｂにニッケルが到達拡散
して第二金めっき層１１ｂ表面に酸化変色を発生させる
ことを有効に防止することができる。
囲気中、３００乃至６００℃の温度で熱処理をうけて緻
密で、且つ結晶粒界が少ないものとなっているので、ニ
ッケルめっき層１０のニッケルを該第一金めっき層１１
ａ中を熱拡散することが有効に抑制され、これによりメ
タライズダイアタッチ層５に半導体素子３を取着する際
に後述する第二金めっき層１１ｂにニッケルが到達拡散
して第二金めっき層１１ｂ表面に酸化変色を発生させる
ことを有効に防止することができる。
【００４１】前記熱処理は、その加熱温度が３００℃未
満ではニッケルめっき層１０と第一金めっき層１１ａと
の密着を強固なものとするとともに第一金めっき層１１
ａを緻密で、且つ結晶粒界の少ないものとすることが困
難となり、またその加熱温度が６００℃を越えると該熱
処理の熱によりニッケルめっき層１０のニッケルが第一
金めっき層１１ａ内に大量に熱拡散して合金化し、該大
量に熱拡散したニッケルがメタライズダイアタッチ層５
に半導体素子３を取着する際に後述する第二金めっき層
１１ｂの表面まで拡散して該第二金めっき層１１ｂの表
面を酸化変色させてしまう。従って、前記熱処理は、そ
の加熱温度が３００乃至６００℃の範囲に特定される。
満ではニッケルめっき層１０と第一金めっき層１１ａと
の密着を強固なものとするとともに第一金めっき層１１
ａを緻密で、且つ結晶粒界の少ないものとすることが困
難となり、またその加熱温度が６００℃を越えると該熱
処理の熱によりニッケルめっき層１０のニッケルが第一
金めっき層１１ａ内に大量に熱拡散して合金化し、該大
量に熱拡散したニッケルがメタライズダイアタッチ層５
に半導体素子３を取着する際に後述する第二金めっき層
１１ｂの表面まで拡散して該第二金めっき層１１ｂの表
面を酸化変色させてしまう。従って、前記熱処理は、そ
の加熱温度が３００乃至６００℃の範囲に特定される。
【００４２】最後に前記熱処理をされた第一金めっき層
１１ａ上に第二金めっき層１１ｂを従来周知の電解めっ
き法等の金めっき法を採用して０．１乃至３．０μｍの
厚みに形成することにより、本発明の半導体素子収納用
パッケージが完成する。
１１ａ上に第二金めっき層１１ｂを従来周知の電解めっ
き法等の金めっき法を採用して０．１乃至３．０μｍの
厚みに形成することにより、本発明の半導体素子収納用
パッケージが完成する。
【００４３】尚、本発明は、上述の実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能であり、例えば、上述の実施例で説明
した半導体素子収納用パッケージに更に銅−タングステ
ンや銅等から成るヒートシンク等の他の金属部材を取着
しておいてもよい。
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能であり、例えば、上述の実施例で説明
した半導体素子収納用パッケージに更に銅−タングステ
ンや銅等から成るヒートシンク等の他の金属部材を取着
しておいてもよい。
【００４４】また上述の実施例では、金属面上にニッケ
ルめっき層１０及び金めっき層１１を形成する方法とし
て電解めっき法を例示したが、これを無電解めっき法等
に替えてもよい。
ルめっき層１０及び金めっき層１１を形成する方法とし
て電解めっき法を例示したが、これを無電解めっき法等
に替えてもよい。
【００４５】
【効果】本発明の半導体素子収納用パッケージによれ
ば、金属面上にニッケルめっき層、第一金めっき層及び
第二金めっき層を順次被着させ、第一金めっき層と第二
金めっき層との結晶粒界を不連続なものとしたことから
金めっき層の結晶粒界を通ってのニッケルの熱拡散は前
記第一金めっき層と第二金めっき層との結晶粒界が不連
続となっている部位で有効に遮断され、その結果、第二
金めっき層表面にニッケルが熱拡散することは殆どな
く、これによって半導体素子をメタライズダイアタッチ
層に強固に取着すること、半導体素子の各電極をボンデ
ィングワイヤーを介してメタライズ配線層に強固に接続
すること、外部リード端子を外部電気回路に強固に接続
することが可能となり、内部に収容する半導体素子を外
部電気回路基板に正常に電気的接続することができる。
ば、金属面上にニッケルめっき層、第一金めっき層及び
第二金めっき層を順次被着させ、第一金めっき層と第二
金めっき層との結晶粒界を不連続なものとしたことから
金めっき層の結晶粒界を通ってのニッケルの熱拡散は前
記第一金めっき層と第二金めっき層との結晶粒界が不連
続となっている部位で有効に遮断され、その結果、第二
金めっき層表面にニッケルが熱拡散することは殆どな
く、これによって半導体素子をメタライズダイアタッチ
層に強固に取着すること、半導体素子の各電極をボンデ
ィングワイヤーを介してメタライズ配線層に強固に接続
すること、外部リード端子を外部電気回路に強固に接続
することが可能となり、内部に収容する半導体素子を外
部電気回路基板に正常に電気的接続することができる。
【００４６】また本発明の半導体素子収納用パッケージ
の製造方法によれば、ニッケルめっき層上に第一金めっ
き層を形成した後、これを還元雰囲気中、約３００乃至
６００℃の低い温度で熱処理することから、ニッケルめ
っき層のニッケルが第一金めっき層に多量に熱拡散する
ことなく第一金めっき層を緻密で且つ、結晶粒界の少な
いものとなすことができ、これによってニッケルめっき
層のニッケルが第二金めっき層表面に熱拡散するのをよ
り有効に防止し、半導体素子をメタライズダイアタッチ
層に強固に取着すること、半導体素子の各電極をボンデ
ィングワイヤーを介してメタライズ配線層に強固に接続
すること、外部リード端子を外部電気回路に強固に接続
することを可能として、内部に収容する半導体素子を外
部電気回路基板に正常に電気的接続することができる。
の製造方法によれば、ニッケルめっき層上に第一金めっ
き層を形成した後、これを還元雰囲気中、約３００乃至
６００℃の低い温度で熱処理することから、ニッケルめ
っき層のニッケルが第一金めっき層に多量に熱拡散する
ことなく第一金めっき層を緻密で且つ、結晶粒界の少な
いものとなすことができ、これによってニッケルめっき
層のニッケルが第二金めっき層表面に熱拡散するのをよ
り有効に防止し、半導体素子をメタライズダイアタッチ
層に強固に取着すること、半導体素子の各電極をボンデ
ィングワイヤーを介してメタライズ配線層に強固に接続
すること、外部リード端子を外部電気回路に強固に接続
することを可能として、内部に収容する半導体素子を外
部電気回路基板に正常に電気的接続することができる。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
【図２】図１に示す半導体素子収納用パッケージの要部
拡大図である。
拡大図である。
１・・・・・・絶縁基体 ２・・・・・・蓋体 ３・・・・・・半導体素子 ４・・・・・・容器 ５・・・・・・メタライズダイアタッチ層 ６・・・・・・メタライズ配線層 ８・・・・・・外部リード端子 ９・・・・・・メタライスシールリング層 １０・・・・・・ニッケルめっき層 １１・・・・・・金めっき層 １１ａ・・・・・第一金めっき層 １１ｂ・・・・・第二金めっき層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/00 - 23/10 H01L 23/16 - 23/26
Claims (4)
- 【請求項１】金属面を有し、内部に半導体素子を収容す
るための空所を有する半導体素子収納用パッケージであ
って、前記金属面上に、ニッケルめっき層、第一金めっ
き層及び第二金めっき層を順次被着させたことを特徴と
する半導体素子収納用パッケージ。 - 【請求項２】前記第一金めっき層の厚みが、０．５乃至
３．０μｍであり、且つ第二金めっき層の厚みが０．１
乃至３．０μｍであることを特徴とする請求項１に記載
の半導体素子収納用パッケージ。 - 【請求項３】金属面上にニッケルめっき層を形成する工
程と、前記ニッケルめっき層上に第一金めっき層を形成
する工程と、これらを還元雰囲気中３００乃至６００℃
の温度で熱処理する工程と、前記熱処理された第一金め
っき層上に第二金めっき層を形成する工程とを含むこと
を特徴とする半導体素子収納用パッケージの製造方法。 - 【請求項４】前記第一金めっき層の厚みが０．５乃至
３．０μｍであり、前記第二金めっき層の厚みが０．１
乃至３．０μｍであることを特徴とする請求項３に記載
の半導体素子収納用パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32603495A JP3231984B2 (ja) | 1995-12-14 | 1995-12-14 | 半導体素子収納用パッケージ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32603495A JP3231984B2 (ja) | 1995-12-14 | 1995-12-14 | 半導体素子収納用パッケージ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09167810A JPH09167810A (ja) | 1997-06-24 |
| JP3231984B2 true JP3231984B2 (ja) | 2001-11-26 |
Family
ID=18183369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32603495A Expired - Fee Related JP3231984B2 (ja) | 1995-12-14 | 1995-12-14 | 半導体素子収納用パッケージ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3231984B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7299647B2 (ja) | 2020-02-07 | 2023-06-28 | 国立研究開発法人物質・材料研究機構 | 高分子化合物、高分子化合物の製造方法、接着剤組成物、硬化物、接着剤組成物の製造方法および接着力の調整方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007281245A (ja) * | 2006-04-07 | 2007-10-25 | Mitsubishi Electric Corp | 電子装置 |
| CN114411212B (zh) * | 2021-12-08 | 2022-09-13 | 合肥圣达电子科技实业有限公司 | 一种金属封装外壳局部镀金方法及利用其制备的封装外壳 |
-
1995
- 1995-12-14 JP JP32603495A patent/JP3231984B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7299647B2 (ja) | 2020-02-07 | 2023-06-28 | 国立研究開発法人物質・材料研究機構 | 高分子化合物、高分子化合物の製造方法、接着剤組成物、硬化物、接着剤組成物の製造方法および接着力の調整方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09167810A (ja) | 1997-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000340687A (ja) | 半導体素子収納用パッケージ | |
| JP3231984B2 (ja) | 半導体素子収納用パッケージ及びその製造方法 | |
| JP3619393B2 (ja) | 光半導体素子収納用パッケージ | |
| JP2883235B2 (ja) | 半導体素子収納用パッケージ | |
| JP4683768B2 (ja) | 配線基板 | |
| JP3808357B2 (ja) | 配線基板 | |
| JP2003100952A (ja) | 配線基板 | |
| JP2831182B2 (ja) | 金の導電層を有する電子部品 | |
| JP3210838B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3740407B2 (ja) | 配線基板 | |
| JP3318452B2 (ja) | 電子部品収納用パッケージ | |
| JP2003115655A (ja) | 配線基板 | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP3176246B2 (ja) | 半導体素子収納用パッケージ | |
| JP2813073B2 (ja) | 半導体素子収納用パッケージ | |
| JP2685159B2 (ja) | 電子部品収納用パッケージ | |
| JPH0669364A (ja) | 半導体素子収納用パッケージ | |
| JP2543149Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2670208B2 (ja) | 半導体素子収納用パッケージ | |
| JPH08125098A (ja) | 半導体装置及びその製造方法 | |
| JP2514910Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH08316353A (ja) | 半導体素子収納用パッケージ | |
| JPH1167950A (ja) | 電子部品収納用パッケージ | |
| JP2001339141A (ja) | 配線基板 | |
| JPH08125080A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070914 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |