JP3210838B2 - 半導体素子収納用パッケージの製造方法 - Google Patents
半導体素子収納用パッケージの製造方法Info
- Publication number
- JP3210838B2 JP3210838B2 JP16879195A JP16879195A JP3210838B2 JP 3210838 B2 JP3210838 B2 JP 3210838B2 JP 16879195 A JP16879195 A JP 16879195A JP 16879195 A JP16879195 A JP 16879195A JP 3210838 B2 JP3210838 B2 JP 3210838B2
- Authority
- JP
- Japan
- Prior art keywords
- metallized
- layer
- metal layer
- external lead
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
ための半導体素子収納用パッケージの製造方法に関し、
より詳細には半導体素子収納用パッケージに被着された
メタライズ金属層に電解メッキによりメッキ金属層を被
着させる方法に関するものである。
体素子収納用パッケージは一般に、酸化アルミニウム質
焼結体等の電気絶縁材料から成り、その上面に半導体素
子を収容するための段状の凹部を有し、且つ該凹部の段
差部周辺から上面外周部にかけてタングステン、モリブ
デン、マンガン等の高融点金属粉末から成る複数個のメ
タライズ配線層が被着された絶縁基体と、前記各メタラ
イズ配線層で絶縁基体の上面外周部に被着された部位に
銀ろう等のろう材を介して取着される鉄−ニッケル合金
等の金属から成る外部リード端子と、鉄−ニッケル−コ
バルト合金から成る蓋体とから構成されており、前記絶
縁基体の凹部底面に半導体素子を例えば金−シリコンろ
う材等の接着剤を介して接着固定するとともに該半導体
素子の各電極をボンディングワイヤーを介してメタライ
ズ配線層に電気的に接続し、しかる後、前記絶縁基体の
上面に蓋体をろう材を介して接合させ、絶縁基体と蓋体
とから成る容器内部に半導体素子を気密に収容すること
によって製品としての半導体装置となる。
いては絶縁基体の凹部周囲の上面にタングステン、モリ
ブデン、マンガン等の高融点金属粉末から成る枠状のメ
タライズ金属層が被着形成されており、該枠状のメタラ
イズ金属層に蓋体を金−錫ろう材等の封止材を介し接合
させることによって絶縁基体と蓋体とから成る容器が気
密に封止される。
配線層及び枠状のメタライズ金属層はその露出表面にニ
ッケル、金等の耐蝕性に優れ、且つボンディングワイヤ
ーや封止材としての金−錫ろう材等と接合性の良い金属
がメッキ法により被着されており、該ニッケル、金等か
ら成るメッキ金属層によってメタライズ配線層及びメタ
ライズ金属層の酸化腐食を有効に防止するとともにメタ
ライズ配線層とボンディングワイヤーとの接続及びメタ
ライズ金属層と蓋体との金−錫ろう材等の封止材を介し
ての接合を容易、且つ強固なものとしている。
金属層の露出表面へのメッキ金属層の被着は通常、電解
メッキ法が採用され、具体的にはメタライズ配線層の一
部とメタライズ金属層とを接続用メタライズ層で電気的
に接続するとともに各メタライズ配線層に連結部材で電
気的に共通に接続された外部リード端子をろう材を介し
て取着し、次にこれを所定の電解メッキ液中に浸漬する
とともに外部リード端子を介して各メタライズ配線層及
びメタライズ金属層にメッキ電力を印加し、各メタライ
ズ配線層及びメタライズ金属層の表面にメッキ金属層を
析出被着させ、最後に前記接続用メタライズ層の一部を
リューター等の研削装置により研削除去しメタライズ配
線層とメタライズ金属層とを電気的に独立させることに
よって行われている。
来の半導体素子収納用パッケージによれば、メタライズ
配線層とメタライズ金属層の露出表面にメッキ金属層を
被着させる際、メタライズ配線層とメタライズ金属層を
電気的に接続する接続用メタライズ層の露出表面にもメ
ッキ金属層が被着されてしまい、接続用メタライズ層の
一部をリューター等の研削装置により研削除去する時に
接続用メタライズ層の表面に被着されたメッキ金属層の
一部が研削時の機械的応力によって接続用メタライズ層
から剥がれて、その結果、前記剥がれたメッキ金属層と
接続用メタライズ層との間に大気中の水分が浸入して接
続用メタライズ層に腐食を発生させるとともに、該腐食
がメタライズ金属層にまで進行して絶縁基体と蓋体とか
ら成る容器の気密封止を破り、容器内部に収容する半導
体素子を正常、且つ安定に作動させることができなくな
るという欠点を有していた。
ものであり、その目的は、内部に収容する半導体素子を
長期間にわたり正常、且つ安定に作動させることができ
る半導体素子収納用パッケージの製造方法を提供するこ
とにある。
子を収容するための段状の凹部を有し、且つ該凹部の段
差部から上面外周部にかけて複数個のメタライズ配線層
が被着されるとともに凹部周囲の上面に枠状のメタライ
ズ金属層が被着されている絶縁基体と、前記メタライズ
配線層に取着されている複数個の外部リード端子と、前
記枠状のメタライズ金属層に取着される蓋体とから成る
半導体素子収納用パッケージであって、前記外部リード
端子の取着された絶縁基体が下記(1)乃至(6)の工
程によって製作されていることを特徴とするものであ
る。
段状の凹部を有し、且つ該凹部の段差部より上面外周部
にかけて複数個のメタライズ配線層を、凹部周囲の上面
に枠状のメタライズ金属層を、上面に前記メタライズ配
線層の少なくとも1つと前記メタライズ金属層を接続す
る接続用メタライズ層を被着させた絶縁基体を形成する
工程と、(2)前記接続用メタライズ層の一部を絶縁層
で被覆する工程と、(3)一端が連結部材に共通に連結
されている複数個の外部リード端子の他端を各メタライ
ズ配線層に取着させる工程と、(4)前記メタライズ配
線層、メタライズ金属層、接続用メタライズ層及び外部
リード端子の露出表面に電解メッキ法によりメッキ金属
層を被着させる工程と、(5)前記接続用メタライズ層
の一部を、前記絶縁層が被着されている部位で研削除去
し、前記メタライズ配線層とメタライズ金属層とを電気
的に独立させる工程と、(6)前記各外部リード端子を
連結部材より切断分離する工程 また本発明は上面に半導体素子を収容するための段状の
凹部を有し、且つ該凹部の段差部から上面外周部にかけ
て複数個のメタライズ配線層が被着されるとともに凹部
周囲の上面に枠状のメタライズ金属層が被着されている
絶縁基体と、前記メタライズ配線層に取着されている複
数個の外部リード端子と、前記枠状のメタライズ金属層
に取着される蓋体とから成る半導体素子収納用パッケー
ジであって、前記外部リード端子の取着された絶縁基体
が下記(1)乃至(6)の工程によって製作されている
ことを特徴とするものである。
段状の凹部を有し、且つ該凹部の段差部より上面外周部
にかけて複数個のメタライズ配線層を、凹部周囲の上面
に枠状のメタライズ金属層を、上面に前記メタライズ配
線層の少なくとも1つと前記メタライズ金属層を接続す
る接続用メタライズ層を被着させた絶縁基体を形成する
工程と、(2)前記接続用メタライズ層の一部を間に隙
間を有する2つの絶縁層で被覆する工程と、(3)一端
が連結部材に共通に連結されている複数個の外部リード
端子の他端を各メタライズ配線層に取着させる工程と、
(4)前記メタライズ配線層、メタライズ金属層、接続
用メタライズ層及び外部リード端子の露出表面に電解メ
ッキ法によりメッキ金属層を被着させる工程と、(5)
前記接続用メタライズ層の一部を、前記2つの絶縁層の
隙間で研削除去し、前記メタライズ配線層とメタライズ
金属層とを電気的に独立させる工程と、(6)前記各外
部リード端子を連結部材より切断分離する工程
法によれば、メタライズ配線層とメタライズ金属層とを
接続する接続用メタライズ層の一部を絶縁層で被覆、或
いは間に隙間を有する2つの絶縁層で被覆したことから
メタライズ配線層とメタライズ金属層の露出表面にメッ
キ金属層を被着させる際に接続用メタライズ層の露出表
面にメッキ金属層が被着され、接続用メタライズ層の一
部をリューター等の研削装置により研削除去する時に接
続用メタライズ層の表面に被着されたメッキ金属層の一
部が研削時の機械的応力によって剥がれようとしてもそ
の剥がれは前記絶縁層によって有効に防止され、その結
果、前記接続用メタライズ層とメッキ金属層との間に大
気中の水分が浸入するとともに該侵入した水分によって
接続用メタライズ層が腐食されることはなく、これによ
って絶縁基体と蓋体とから成る容器の気密封止を完全と
し、容器内部に収容する半導体素子を正常、且つ安定に
作動させることが可能となる。
る。図1は本発明の製造方法によって製作される半導体
素子収納用パッケージの一実施例を示し、1は絶縁基
体、2は蓋体である。この絶縁基体1と蓋体2とで半導
体素子3を収容する容器4が構成される。
結体、ムライト質焼結体、窒化アルミニウム質焼結体、
炭化珪素質焼結体、ガラスセラミックス等の電気絶縁材
料から成り、その上面中央部に半導体素子が収容される
段状の凹部1aが形成されており、該凹部1a底面には
半導体素子3がガラス、樹脂、ろう材等の接着剤を介し
て接着固定される。
部から内部を通り上面外周部にかけて導出する複数個の
メタライズ配線層5を有しており、該メタライズ配線層
5の凹部1aの段差部に位置する領域には半導体素子3
の各電極がボンディングワイヤー6を介して電気的に接
続され、また絶縁基体1の上面外周部に導出する部位に
は外部電気回路に接続される外部リード端子7が銀ろう
等のろう材を介して取着される。
モリブデン、マンガン、パラジウム、銀、銅等の金属か
ら成り、半導体素子3の各電極を外部リード端子7に接
続する作用を為す。
外部リード端子7は半導体素子3の各電極を所定の外部
電気回路に接続する作用を為し、鉄ーニッケルーコバル
ト合金や鉄ーニッケル合金等の金属材料で形成されてい
る。
周辺に枠状のメタライズ金属層8が被着されており、該
メタライズ金属層8には金属製の蓋体2が金ー錫ロウ材
等から成る封止材を介して接合されるようになってい
る。
テン、モリブデン、マンガン、パラジウム、銀、銅等の
金属から成り、蓋体2を絶縁基体1に接合させる際の下
地金属層として作用する。
ズ配線層5及びメタライズ金属層8はその露出表面にニ
ッケル、金等の耐蝕性に優れ、且つボンディングワイヤ
ー及び封止材との接合性に優れるメッキ金属層9が従来
周知の電解メッキ法により被着されており、該メッキ金
属層9によりメタライズ配線層5及びメタライズ金属層
8が酸化腐食するのが有効に防止されるとともに前記メ
タライズ配線層5とボンディングワイヤー6との接合及
び前記メタライズ金属層8と蓋体2との接合が容易、且
つ強固なものとなっている。
ジによれば、絶縁基体1の凹部1a底面に半導体素子3
をガラス、樹脂、ろう材等の接着剤を介して接着固定す
るとともに該半導体素子3の各電極をメタライズ配線層
5にボンディングワイヤー6を介して電気的に接続し、
しかる後、絶縁基体1の上面に被着させた枠状のメタラ
イズ金属層8に蓋体2を金−錫ろう材等の封止材を介し
て接合させ、絶縁基体1と蓋体2とから成る容器4内部
に半導体素子3を気密に収容することによって最終製品
としての半導体装置となる。
外部リード端子が取着された絶縁基体の製造方法につい
て図2乃至図5に基づき説明する。まず、図2(a)
(b)示すように、上面に半導体素子を収容するための
段状の凹部1aを有し、且つ該凹部1aの段差部より上
面外周部にかけて複数個のメタライズ配線層5を、凹部
1a周囲の上面に枠状のメタライズ金属層8を、上面に
前記メタライズ配線層5の少なくとも1つと前記メタラ
イズ金属層8を接続する接続用メタライズ層10を被着
させた絶縁基体1を準備するとともに前記接続用メタラ
イズ層10の一部を絶縁層11で被覆する。
層8、接続用メタライズ層10及び絶縁層11が被着さ
れた絶縁基体1は、例えば酸化アルミニウム質焼結体か
ら成る場合、酸化アルミニウム、酸化珪素、酸化カルシ
ウム、酸化マグネシウム等の原料粉末に適当な有機バイ
ンダー、溶剤、可塑剤、分散剤等を添加混合して泥漿状
となすとともにこれを従来周知のドクターブレード法を
採用してシート状に成形して複数枚のセラミックグリー
ンシートを得、しかる後、前記セラミックグリーンシー
トに適当な打ち抜き加工を施すとともに該セラミックグ
リーンシートを上下に積層してセラミック生成形体とな
し、最後に前記セラミック生成形体を還元雰囲気中約1
600℃の温度で焼成することによって製作され、また
メタライズ配線層5、メタライズ金属層8及び接続用メ
タライズ層10は、例えばタングステン、モリブデン等
の金属粉末に適当な有機バインダー、可塑剤、溶剤を添
加混合して金属ペーストを得、これを絶縁基体1となる
セラミックグリーンシートに予めスクリーン印刷法によ
り所定パターンに印刷塗布しておくことによって絶縁基
体1の所定位置に所定パターンに被着形成される。
セラミック原料粉末に適当な有機バインダー、可塑剤、
溶剤を添加混合して絶縁ペーストを得、これを接続用メ
タライズ層の一部にスクリーン印刷法により印刷塗布し
ておくことによって被着される。
前記絶縁基体1に被着されたメタライズ配線層5で絶縁
基体1の上面外周部に導出した部位に、一端が枠状の連
結部材12により電気的に共通に接続された外部リード
端子7の他端を銀ろう等のろう材を介して取着する。
金や鉄ーニッケルーコバルト合金等の金属材料から成
り、該鉄−ニッケル合金等のインゴット(塊)に圧延加
工法や打ち抜き加工法、エッチング加工法等、従来周知
の金属加工法を施すことによって一端が連結部材12に
取着された状態で形成される。
線層5への取着はメタライズ配線層5上に間に銀ろう箔
を挟んで外部リード端子7を載置させ、しかる後、前記
銀ろう箔を約850℃の温度で溶融させることによって
行われる。
記メタライズ配線層5及びメタライズ金属層8の表面に
電解メッキ法によりメッキ金属層9を被着させる。
属層8へのメッキ金属層9の被着は外部リード端子7が
取着された絶縁基体1をニッケルや金の電解メッキ液中
に浸漬するとともに外部リード端子7を介してメタライ
ズ配線層5及びメタライズ金属層8に電解メッキの為の
メッキ電力を印加することによって行われる。この場
合、メタライズ配線層5とメタライズ金属層8は接続用
メタライズ層10によって電気的に接続されており、ま
た各メタライズ配線層5は外部リード端子7の連結部材
12によって電気的に接続されているため外部リード端
子7にメッキ電力を印加するだけで全てのメタライズ配
線層5及びメタライズ金属層8にメッキ金属層9を被着
させることができる。
前記接続用メタライズ層10の絶縁層11で被覆された
部位をリューター等の研削装置を用いて研削除去し、メ
タライズ配線層5とメタライズ金属層8とを電気的に独
立させることによって図1に示す外部リード端子7が取
着された絶縁基体1が完成する。
用いて研削除去される接続用メタライズ層10はその表
面が絶縁層11が被覆されているためメッキ金属層9は
被着されておらず、従って、接続用メタライズ層を研削
装置で研削除去してもメッキ金属層9が研削の機械的応
力により接続用メタライズ層10から剥離することは一
切なく、その結果、接続用メタライズ層10とメッキ金
属層9との間に大気中の水分が浸入し、接続用メタライ
ズ層10を腐食させるとともに該腐食がメタライズ金属
層8にまで進行して絶縁基体1と蓋体2とから成る容器
4の気密封止を破ることもない。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば上述の実施例では接続用
メタライズ層の一部に絶縁層を被着させておき、該絶縁
層の被着された領域の接続用メタライズ層をリューター
等の研削装置を用いて研削除去し、メタライズ配線層と
メタライズ金属層の電気的独立を図ったが、これを図6
(a)(b)に示すように、接続用メタライズ層10の
表面に間に隙間を有する2つの絶縁層11a、11bを
被着させておき、2つの絶縁層11a、11bの隙間に
位置する接続用メタライズ層10をリューター等の研削
装置を用いて研削除去しメタライズ配線層5とメタライ
ズ金属層8との電気的独立を図ってもよい。この場合、
接続用メタライズ層10の表面に被着されるメッキ金属
層は研削の機械的応力により接続用メタライズ層10よ
り剥離するのが2つの絶縁層11a、11bによって有
効に防止され、その結果、接続用メタライズ層10とメ
ッキ金属層との間に大気中の水分が浸入し、接続用メタ
ライズ層10を腐食させるとともに該腐食がメタライズ
金属層8にまで進行して絶縁基体と蓋体とから成る容器
の気密封止を破ることはない。
製造方法によれば、メタライズ配線層とメタライズ金属
層とを接続する接続用メタライズ層の一部を絶縁層で被
覆、或いは間に隙間を有する2つの絶縁層で被覆したこ
とからメタライズ配線層とメタライズ金属層の露出表面
にメッキ金属層を被着させる際に接続用メタライズ層の
露出表面にメッキ金属層が被着され、接続用メタライズ
層の一部をリューター等の研削装置により研削除去する
時に接続用メタライズ層の表面に被着されたメッキ金属
層の一部が研削時の機械的応力によって剥がれようとし
てもその剥がれは前記絶縁層によって有効に防止され、
その結果、前記接続用メタライズ層とメッキ金属層との
間に大気中の水分が浸入するとともに該侵入した水分に
よって接続用メタライズ層が腐食されることはなく、こ
れによって絶縁基体と蓋体とから成る容器の気密封止を
完全とし、容器内部に収容する半導体素子を正常、且つ
安定に作動させることが可能となる。
製造される半導体素子収納用パッケージの一実施例を示
す断面図及び使用される絶縁基体の平面図である。
パッケージの製造方法を説明するための断面図及び平面
図である。
パッケージの製造方法を説明するための断面図及び平面
図である。
パッケージの製造方法を説明するための断面図及び平面
図である。
パッケージの製造方法を説明するための断面図及び平面
図である。
パッケージの製造方法の他の実施例を説明するための断
面図及び平面図である。
Claims (2)
- 【請求項1】上面に半導体素子を収容するための段状の
凹部を有し、且つ該凹部の段差部から上面外周部にかけ
て複数個のメタライズ配線層が被着されるとともに凹部
周囲の上面に枠状のメタライズ金属層が被着されている
絶縁基体と、前記メタライズ配線層に取着されている複
数個の外部リード端子と、前記枠状のメタライズ金属層
に取着される蓋体とから成る半導体素子収納用パッケー
ジであって、前記外部リード端子の取着された絶縁基体
が下記(1)乃至(6)の工程によって製作されている
ことを特徴とする半導体素子収納用パッケージの製造方
法。 (1)上面に半導体素子を収容するための段状の凹部を
有し、且つ該凹部の段差部より上面外周部にかけて複数
個のメタライズ配線層を、凹部周囲の上面に枠状のメタ
ライズ金属層を、上面に前記メタライズ配線層の少なく
とも1つと前記メタライズ金属層を接続する接続用メタ
ライズ層を被着させた絶縁基体を形成する工程と、
(2)前記接続用メタライズ層の一部を絶縁層で被覆す
る工程と、(3)一端が連結部材に共通に連結されてい
る複数個の外部リード端子の他端を各メタライズ配線層
に取着させる工程と、(4)前記メタライズ配線層、メ
タライズ金属層、接続用メタライズ層及び外部リード端
子の露出表面に電解メッキ法によりメッキ金属層を被着
させる工程と、(5)前記接続用メタライズ層の一部
を、前記絶縁層が被着されている部位で研削除去し、前
記メタライズ配線層とメタライズ金属層とを電気的に独
立させる工程と、(6)前記各外部リード端子を連結部
材より切断分離する工程 - 【請求項2】上面に半導体素子を収容するための段状の
凹部を有し、且つ該凹部の段差部から上面外周部にかけ
て複数個のメタライズ配線層が被着されるとともに凹部
周囲の上面に枠状のメタライズ金属層が被着されている
絶縁基体と、前記メタライズ配線層に取着されている複
数個の外部リード端子と、前記枠状のメタライズ金属層
に取着される蓋体とから成る半導体素子収納用パッケー
ジであって、前記外部リード端子の取着された絶縁基体
が下記(1)乃至(6)の工程によって製作されている
ことを特徴とする半導体素子収納用パッケージの製造方
法。 (1)上面に半導体素子を収容するための段状の凹部を
有し、且つ該凹部の段差部より上面外周部にかけて複数
個のメタライズ配線層を、凹部周囲の上面に枠状のメタ
ライズ金属層を、上面に前記メタライズ配線層の少なく
とも1つと前記メタライズ金属層を接続する接続用メタ
ライズ層を被着させた絶縁基体を形成する工程と、
(2)前記接続用メタライズ層の一部を間に隙間を有す
る2つの絶縁層で被覆する工程と、(3)一端が連結部
材に共通に連結されている複数個の外部リード端子の他
端を各メタライズ配線層に取着させる工程と、(4)前
記メタライズ配線層、メタライズ金属層、接続用メタラ
イズ層及び外部リード端子の露出表面に電解メッキ法に
よりメッキ金属層を被着させる工程と、(5)前記接続
用メタライズ層の一部を、前記2つの絶縁層の隙間で研
削除去し、前記メタライズ配線層とメタライズ金属層と
を電気的に独立させる工程と、(6)前記各外部リード
端子を連結部材より切断分離する工程
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16879195A JP3210838B2 (ja) | 1995-07-04 | 1995-07-04 | 半導体素子収納用パッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16879195A JP3210838B2 (ja) | 1995-07-04 | 1995-07-04 | 半導体素子収納用パッケージの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0922958A JPH0922958A (ja) | 1997-01-21 |
JP3210838B2 true JP3210838B2 (ja) | 2001-09-25 |
Family
ID=15874546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16879195A Expired - Fee Related JP3210838B2 (ja) | 1995-07-04 | 1995-07-04 | 半導体素子収納用パッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3210838B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005317602A (ja) * | 2004-04-27 | 2005-11-10 | Kyocera Corp | 配線基板およびその製造方法 |
-
1995
- 1995-07-04 JP JP16879195A patent/JP3210838B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0922958A (ja) | 1997-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000340687A (ja) | 半導体素子収納用パッケージ | |
JPH11126847A (ja) | 電子部品収納用パッケージ | |
JP3210835B2 (ja) | 半導体素子収納用パッケージ | |
JP3210838B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
JP2750253B2 (ja) | 半導体装置 | |
JP3176267B2 (ja) | 半導体素子収納用パッケージ | |
JP3176246B2 (ja) | 半導体素子収納用パッケージ | |
JP3318453B2 (ja) | 電子部品収納用パッケージ | |
JPH05160284A (ja) | 半導体素子収納用パッケージ | |
JP3426741B2 (ja) | 半導体素子収納用パッケージ | |
JPH10107240A (ja) | イメージセンサー素子収納用パッケージ | |
JP3176251B2 (ja) | 半導体素子収納用パッケージ | |
JP2670208B2 (ja) | 半導体素子収納用パッケージ | |
JP3176268B2 (ja) | 半導体素子収納用パッケージ | |
JP4051162B2 (ja) | 電子部品収納用容器の製造方法 | |
JPH0745962Y2 (ja) | 半導体素子収納用パッケージ | |
JP3181011B2 (ja) | 半導体素子収納用パッケージ | |
JP2001035959A (ja) | 半導体素子収納用パッケージ | |
JP2514911Y2 (ja) | 半導体素子収納用パッケージ | |
JP2783735B2 (ja) | 半導体素子収納用パッケージ | |
JP2728584B2 (ja) | 半導体装置の製造方法 | |
JP2728593B2 (ja) | 半導体素子収納用パッケージ | |
JPH09167810A (ja) | 半導体素子収納用パッケージ及びその製造方法 | |
JP2948991B2 (ja) | 半導体素子収納用パッケージ | |
JPH0723965Y2 (ja) | 半導体素子収納用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080713 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20080713 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090713 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090713 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20110713 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20120713 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |