JP3231811B2 - 行列演算回路 - Google Patents
行列演算回路Info
- Publication number
- JP3231811B2 JP3231811B2 JP24237191A JP24237191A JP3231811B2 JP 3231811 B2 JP3231811 B2 JP 3231811B2 JP 24237191 A JP24237191 A JP 24237191A JP 24237191 A JP24237191 A JP 24237191A JP 3231811 B2 JP3231811 B2 JP 3231811B2
- Authority
- JP
- Japan
- Prior art keywords
- product
- circuit
- rom
- output
- matrix operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル信号を受信
して復号する場合に、ディジタル信号処理の１つとして
誤り訂正のためのパリティやシンドロームを計算する処
理に用いられる行列演算回路に関するものである。
して復号する場合に、ディジタル信号処理の１つとして
誤り訂正のためのパリティやシンドロームを計算する処
理に用いられる行列演算回路に関するものである。
【０００２】
【従来の技術】ディジタル信号を受信して復号する場合
に、ディジタル信号処理の１つとして誤り訂正のための
パリティやシンドロームの計算が必要となり、この時ｋ
次の２進ベクトルｘとｍ×ｋ次の２進マトリクスＨの積
の２進ベクトルＰを求めるため、次式の行列演算が必要
となる。 Ｐ＝Ｈｘ ……………（１） この（１）式の演算を実現する方法として従来は、シフ
トレジスタによる演算回路が用いられているが、早い演
算速度を要求される場合には、全てのｘに対する演算結
果をＲＯＭ（Read Only Memory）に記憶しておく方法が
用いられる。
に、ディジタル信号処理の１つとして誤り訂正のための
パリティやシンドロームの計算が必要となり、この時ｋ
次の２進ベクトルｘとｍ×ｋ次の２進マトリクスＨの積
の２進ベクトルＰを求めるため、次式の行列演算が必要
となる。 Ｐ＝Ｈｘ ……………（１） この（１）式の演算を実現する方法として従来は、シフ
トレジスタによる演算回路が用いられているが、早い演
算速度を要求される場合には、全てのｘに対する演算結
果をＲＯＭ（Read Only Memory）に記憶しておく方法が
用いられる。
【０００３】
【発明が解決しようとする課題】しかし、上記従来のＲ
ＯＭを用いた演算回路では、すべてのｘに対するｋの値
が２k 通りあるためＲＯＭの総記憶容量が膨大になると
いう問題がある。本発明の目的は、上記の行列演算回路
を従来より少ない容量のＲＯＭで実現し、かつ、高速の
演算速度で演算することのできる行列演算回路を提供す
ることである。
ＯＭを用いた演算回路では、すべてのｘに対するｋの値
が２k 通りあるためＲＯＭの総記憶容量が膨大になると
いう問題がある。本発明の目的は、上記の行列演算回路
を従来より少ない容量のＲＯＭで実現し、かつ、高速の
演算速度で演算することのできる行列演算回路を提供す
ることである。
【０００４】
【課題を解決するための手段】本発明の行列演算回路
は、ディジタル受信信号を復号する際に誤り訂正のため
のパリティやシンドロームの計算処理に用いられ任意の
ｋ次の２進ベクトルｘと特定の値をもつｍ行ｋ列の２進
行列Ｈとの積Ｐを求める行列演算回路であって、前記ｘ
をｊ個に分割した部分ベクトルｘi の全てに対して前記
Ｈを同じくｊ個に分割した部分ベクトルＨi との積Ｈi
ｘi を各ｉごとにｊ個の領域に分けて予め記憶させたＲ
ＯＭと、該ＲＯＭからの出力と前回出力値とを入力とす
る排他的論理和回路と、該排他的論理和回路の出力を保
持しその出力を前記求める積Ｐとするとともに前記排他
的論理和回路に対する前記前回出力値とするレジスタと
を備えて、前記任意のｋ次の２進ベクトルｘの部分ベク
トルｘi と部分ベクトル番号ｉとがアドレスとして前記
ＲＯＭに入力されたとき、該ＲＯＭから前記各ｉごとの
積Ｈi ｘi が読み出されて前記排他的論理和回路に入力
され前記レジスタから求める前記積Ｐが得られるように
構成されたことを特徴とするものである。
は、ディジタル受信信号を復号する際に誤り訂正のため
のパリティやシンドロームの計算処理に用いられ任意の
ｋ次の２進ベクトルｘと特定の値をもつｍ行ｋ列の２進
行列Ｈとの積Ｐを求める行列演算回路であって、前記ｘ
をｊ個に分割した部分ベクトルｘi の全てに対して前記
Ｈを同じくｊ個に分割した部分ベクトルＨi との積Ｈi
ｘi を各ｉごとにｊ個の領域に分けて予め記憶させたＲ
ＯＭと、該ＲＯＭからの出力と前回出力値とを入力とす
る排他的論理和回路と、該排他的論理和回路の出力を保
持しその出力を前記求める積Ｐとするとともに前記排他
的論理和回路に対する前記前回出力値とするレジスタと
を備えて、前記任意のｋ次の２進ベクトルｘの部分ベク
トルｘi と部分ベクトル番号ｉとがアドレスとして前記
ＲＯＭに入力されたとき、該ＲＯＭから前記各ｉごとの
積Ｈi ｘi が読み出されて前記排他的論理和回路に入力
され前記レジスタから求める前記積Ｐが得られるように
構成されたことを特徴とするものである。
【０００５】
【実施例】図１は本発明による行列演算回路の一構成例
図である。１１は上記ｋ次の２進ベクトルｘの部分ベク
トルｘi と部分ベクトル番号ｉをアドレスとして、上記
ｍ行ｋ列の２進行列Ｈの部分ベクトルＨi と上記部分ベ
クトルｘi との積の計算結果が予め書き込まれたＲＯＭ
であり、１２はＲＯＭ１１の出力と自身の前回出力を入
力とした排他的論理和回路、１３は排他的論理和回路１
２の出力を入力とし、求める演算結果Ｐを出力するレジ
スタ。
図である。１１は上記ｋ次の２進ベクトルｘの部分ベク
トルｘi と部分ベクトル番号ｉをアドレスとして、上記
ｍ行ｋ列の２進行列Ｈの部分ベクトルＨi と上記部分ベ
クトルｘi との積の計算結果が予め書き込まれたＲＯＭ
であり、１２はＲＯＭ１１の出力と自身の前回出力を入
力とした排他的論理和回路、１３は排他的論理和回路１
２の出力を入力とし、求める演算結果Ｐを出力するレジ
スタ。
【０００６】次に、本発明の行列演算回路の作用につい
て説明する。本発明による行列演算回路は、値の定まっ
ているｍ行ｋ列の２進行列Ｈと任意の値を持つｋ次の２
進ベクトルｘの積Ｐを計算して出力する。上記Ｈ、及び
上記ｘを次式のようにｊ個の部分行列Ｈi とｊ個の次数
ｋ／ｊの部分ベクトルｘiに分解する。ここでｉは部分
行列、部分ベクトルの番号を表わす。またべき数の記号
Ｔは転置を表わす。 ｘT ＝（ｘ1 T ，ｘ2 T ，…，ｘj T ）…………（２） Ｈ＝（Ｈ1 ，Ｈ2 ，…，Ｈj ） ……………（３） ＲＯＭ１１は、ｊ個の領域（エリア１〜ｊ）に分けられ
ており、ｉ番目の領域には、上記ｘi の全てに対する上
記Ｈi との積Ｈi ｘi を予め書き込んでおく。ｘi の取
り得る値の数は２k/j であるから、必要なＲＯＭ１１の
容量は２k/j ×ｊである。 上記Ｈi との積を求めようとする任意の上記ｘがｊ
個の部分ベクトルｘi に分解され、部分ベクトルの番号
ｉとともにＲＯＭ１１のアドレスバスに入力される。 ＲＯＭ１１は、アドレスバスに入力されたｘi とｉ
に対して、それぞれ記憶されている積Ｈi ｘi をデータ
バスに出力する。 排他的論理和回路１２は、大きさｋ／ｊのレジスタ
１３とループを構成することにより、上記ＲＯＭ１１の
データバス出力Ｈi ｘi を１からｊまでのｉに対して、
次式（４）で表わされるＨi ｘi の排他的論理和による
総和を計算し、Ｈとｘの積Ｐとして出力する。
て説明する。本発明による行列演算回路は、値の定まっ
ているｍ行ｋ列の２進行列Ｈと任意の値を持つｋ次の２
進ベクトルｘの積Ｐを計算して出力する。上記Ｈ、及び
上記ｘを次式のようにｊ個の部分行列Ｈi とｊ個の次数
ｋ／ｊの部分ベクトルｘiに分解する。ここでｉは部分
行列、部分ベクトルの番号を表わす。またべき数の記号
Ｔは転置を表わす。 ｘT ＝（ｘ1 T ，ｘ2 T ，…，ｘj T ）…………（２） Ｈ＝（Ｈ1 ，Ｈ2 ，…，Ｈj ） ……………（３） ＲＯＭ１１は、ｊ個の領域（エリア１〜ｊ）に分けられ
ており、ｉ番目の領域には、上記ｘi の全てに対する上
記Ｈi との積Ｈi ｘi を予め書き込んでおく。ｘi の取
り得る値の数は２k/j であるから、必要なＲＯＭ１１の
容量は２k/j ×ｊである。 上記Ｈi との積を求めようとする任意の上記ｘがｊ
個の部分ベクトルｘi に分解され、部分ベクトルの番号
ｉとともにＲＯＭ１１のアドレスバスに入力される。 ＲＯＭ１１は、アドレスバスに入力されたｘi とｉ
に対して、それぞれ記憶されている積Ｈi ｘi をデータ
バスに出力する。 排他的論理和回路１２は、大きさｋ／ｊのレジスタ
１３とループを構成することにより、上記ＲＯＭ１１の
データバス出力Ｈi ｘi を１からｊまでのｉに対して、
次式（４）で表わされるＨi ｘi の排他的論理和による
総和を計算し、Ｈとｘの積Ｐとして出力する。
【０００７】
【数１】 ここで外１Σは排他的論理和による２進の総和を表わ
す。
す。
【０００８】
【外１】
【０００９】
【発明の効果】以上詳細に説明したように、本発明によ
れば、任意のｋ次のベクトルｘと特定のｍ行ｋ列の行列
Ｈの積Ｐを計算するのに必要なＲＯＭの容量は、従来の
２k と比較して２k/j ×ｊとなり、従来より少ない容量
で行列演算を行わせることが可能となる。
れば、任意のｋ次のベクトルｘと特定のｍ行ｋ列の行列
Ｈの積Ｐを計算するのに必要なＲＯＭの容量は、従来の
２k と比較して２k/j ×ｊとなり、従来より少ない容量
で行列演算を行わせることが可能となる。
【図１】本発明による行列演算回路の一構成例図であ
る。
る。
１１ ＲＯＭ １２ 排他的論理和回路 １３ レジスタ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−291108（ＪＰ，Ａ) 特開 平２−273867（ＪＰ，Ａ) 特開 平３−11465（ＪＰ，Ａ) 特公 平２−14817（ＪＰ，Ｂ２) Ｈａｒｒｙ Ａ．Ｎｉｅｎｈｏｕｓ ｅｔ．ａｌ．”Ａ Ｐａｒａｌｌｅｌ ＳＲＴ ｄｉｖｉｄｅｒ ｆｏｒ ｓｙ ｓｔｏｌｉｃ ｌｉｎｅａｒ ｓｙｓｔ ｅｍ ｓｏｌｖｅｒｓ”ＩＥＥＥ ｐｒ ｏｃｅｅｄｉｎｇｓ 1989 ｓｏｕｔｈ ｅａｓｔｃｏｎ ｐｐ．1361−1365 (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 13/00 G06F 11/10 330
Claims (1)
- 【請求項１】 ディジタル受信信号を復号する際に誤り
訂正のためのパリティやシンドロームの計算処理に用い
られ任意のｋ次の２進ベクトルｘと特定の値をもつｍ行
ｋ列の２進行列Ｈとの積Ｐを求める行列演算回路であっ
て、 前記ｘをｊ個に分割した部分ベクトルｘi の全てに対し
て前記Ｈを同じくｊ個に分割した部分ベクトルＨi との
積Ｈi ｘi を各ｉごとにｊ個の領域に分けて予め記憶さ
せたＲＯＭと、 該ＲＯＭからの出力と前回出力値とを入力とする排他的
論理和回路と、 該排他的論理和回路の出力を保持しその出力を前記求め
る積Ｐとするとともに前記排他的論理和回路に対する前
記前回出力値とするレジスタとを備えて、 前記任意のｋ次の２進ベクトルｘの部分ベクトルｘi と
部分ベクトル番号ｉとがアドレスとして前記ＲＯＭに入
力されたとき、該ＲＯＭから前記各ｉごとの積Ｈi ｘi
が読み出されて前記排他的論理和回路に入力され前記レ
ジスタから求める前記積Ｐが得られるように構成された
行列演算回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24237191A JP3231811B2 (ja) | 1991-08-29 | 1991-08-29 | 行列演算回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24237191A JP3231811B2 (ja) | 1991-08-29 | 1991-08-29 | 行列演算回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05110451A JPH05110451A (ja) | 1993-04-30 |
| JP3231811B2 true JP3231811B2 (ja) | 2001-11-26 |
Family
ID=17088184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24237191A Expired - Fee Related JP3231811B2 (ja) | 1991-08-29 | 1991-08-29 | 行列演算回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3231811B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7039854B1 (en) * | 2002-02-21 | 2006-05-02 | Ciena Corporation | Method and apparatus for performing syndrome computation in a decoder of a forward error correction (FEC) system |
| JP2010199811A (ja) * | 2009-02-24 | 2010-09-09 | Fanuc Ltd | 制御装置のメモリシステム |
-
1991
- 1991-08-29 JP JP24237191A patent/JP3231811B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| Ｈａｒｒｙ Ａ．Ｎｉｅｎｈｏｕｓ ｅｔ．ａｌ．"Ａ Ｐａｒａｌｌｅｌ ＳＲＴ ｄｉｖｉｄｅｒ ｆｏｒ ｓｙｓｔｏｌｉｃ ｌｉｎｅａｒ ｓｙｓｔｅｍ ｓｏｌｖｅｒｓ"ＩＥＥＥ ｐｒｏｃｅｅｄｉｎｇｓ １９８９ ｓｏｕｔｈｅａｓｔｃｏｎ ｐｐ．１３６１−１３６５ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05110451A (ja) | 1993-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5631914A (en) | Error correcting apparatus | |
| EP0329789B1 (en) | Galois field arithmetic unit | |
| US4989171A (en) | Data processing method and apparatus for calculating a multiplicatively inverted element of a finite field | |
| US7343389B2 (en) | Apparatus and method for SIMD modular multiplication | |
| JP3281387B2 (ja) | Ｃｒｃ／ｅｄｃチェッカシステム | |
| JP3231811B2 (ja) | 行列演算回路 | |
| US5103419A (en) | Circuit for calculating the sum of products of data | |
| US4604723A (en) | Bit-slice adder circuit | |
| JP2662472B2 (ja) | 誤り訂正処理用シンドローム演算回路 | |
| US6240540B1 (en) | Cyclic redundancy check in a computer system | |
| JP2553565B2 (ja) | ガロア体演算装置 | |
| JP2907138B2 (ja) | 誤り訂正の演算処理方法及び処理回路 | |
| JPH0370416B2 (ja) | ||
| JP3126973B2 (ja) | 誤り訂正処理装置 | |
| JP3336986B2 (ja) | 信号処理プロセッサ及びそれに用いる丸め機能付き積和演算器 | |
| JP2705162B2 (ja) | 演算処理装置 | |
| JP2624738B2 (ja) | 丸め処理方式 | |
| JP3539077B2 (ja) | 並列演算方式による除算方法 | |
| JPH06214754A (ja) | 四捨五入演算回路及びこれを有する画像処理装置 | |
| JP2622383B2 (ja) | ロングディスタンスコードの誤り訂正装置 | |
| JPH0434191B2 (ja) | ||
| JPS6136677B2 (ja) | ||
| JP2934351B2 (ja) | ガロア体演算回路 | |
| Wald et al. | Simple instructions which enhance the error control capabilities of a programmed communications processor | |
| JP2596269B2 (ja) | 情報生成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |