JP2622383B2 - ロングディスタンスコードの誤り訂正装置 - Google Patents

Description

【発明の詳細な説明】 〔技術分野〕 BCH符号、リードソロモン符号などの誤り訂正符号を
用い、255ワードなどの多数のワードをブロックとして
このブロックに含まれる多数ワードの誤り訂正を行うデ
ータの符号化、復号化が光ディスクなどの記録・再生あ
るいはデータ伝送などに使用されている。

本発明は、このような１つの訂正系列で多数の誤り訂
正が可能な符号（ロングディスタンスコード）を高速で
復号するとともに誤り訂正を行うためのロングディスタ
ンスコードの誤り訂正装置に関し、本出願人が先に特願
昭62−100169号として出願した「ロングディスタンスコ
ードの誤り訂正方式および誤り訂正装置」の発明をさら
に改良したものである。

〔従来技術〕

BCH符号あるいはリードソロモン符号などによって多
数ワードの誤りを訂正するためには受信データからシン
ドロームを生成して誤り位置多項式の係数を求める必要
がある。

すなわち、この誤り位置多項式は、誤り位置に対応す
る値を根として持つ多項式であり、誤り位置多項式の各
項の係数を求めることによって誤りの生じたデータの位
置を算出することができる。

従来このような誤り位置多項式の係数を求める方式と
してピーターソン、バーレカンプ・マッシィ、ユークリ
ッド互除法などが知られているが、ハードウエアによっ
て構成しようとするとそのハードウエアの量が大きいた
めに実用化に適したハードを得ることが困難であり、ま
た、ソフトウエアによって処理を行なうには判断が難し
く処理速度に問題が生じる。

〔目 的〕

本発明は、上記のようなロングディスタンスコードを
高速で復号するとともに、ハード化に適したロングディ
スタンスコードにおける装置を提供することを目的とす
る。

〔構 成〕

本発明の構成について、それぞれが８ビットで構成さ
れる255ワードからなるブロックの、４ワード訂正可能
な、256元ガロア体GF（2⁸）のリードソロモン符号に適
用した実施例および動作例に基づいて説明する。

リードソロモン符号の復号は、次の５つのステップに
よって行われる。

（１） 受信データからシンドロームを求める。

（２） このシンドロームから誤り位置多項式を求め
る。

（３） この誤り位置多項式から誤り位置を求める。

（４） 誤り位置から誤りパターンを求める。

（５） 誤り位置と誤りパターンとによって誤り訂正を
行う。

本発明においては、上記（２）のシンドロームからの
誤り位置多項式の算出、および（４）の誤り位置から誤
りパターンの算出の双方を同一の処理方法によって高速
で求められる復号方式を提供する。

以下の実施例および動作例における演算（＋で示す加
算、×で示す乗算および÷または／で示す除算）はいず
れもモデュロ２の演算であって、一般にテーブルを参照
することによって実行されものであり、そのテーブルの
一例として、GF（2⁸）上で G_(X)＝x⁸＋x⁴＋x³＋x²＋１ を法とする上記演算のテーブルの一部を第12図に例示す
る。なお、同図（ａ）は加算テーブル、同図（ｂ）は乗
算テーブル、同図（ｃ）は除算テーブルであってこの除
算テーブルの最上列は被除数、最左欄は除数である。

誤りを含んだ受信データの各語の値をr₀〜r₂₅₄とする
と、受信データＲ（ｘ）は次の（１）式で与えられる。

Ｒ（ｘ）＝r₀x²⁵⁴＋r₁x²⁵³＋……＋r₂₅₃x¹＋r₂₅₄ ……（１） この受信データから生成されるシンドロームS₀〜S₇は
この（１）式のｘにα^０、α^１、……α^７をそれぞれ代
入した次式のものである。

S₀＝Ｒ（α^０）＝r₀＋r₁＋……＋r₂₅₃＋r₂₅₄ S₁＝Ｒ（α^１）＝r₀α²⁵⁴＋r₁α²⁵³＋……＋r₂₅₃α^１ ＋r₂₅₄ S₂＝Ｒ（α^２）＝r₀α^254・２＋r₁α^253・２＋…… ＋r₂₅₃α^１・２＋r₂₅₄ …… …… …… S₇＝Ｒ（α^７）＝r₀α^254・７＋r₁α^253・７＋……＋r
₂₅₃α^１・７＋r₂₅₄ ……（２） 誤り位置多項式σ（ｘ）は次の（３）式のように定義
される。

σ（ｘ）＝（ｘ＋V₁）（ｘ＋V₂）（ｘ＋V₃）（ｘ＋V₄） ＝x⁴＋σ₃x³＋σ₂x²＋σ₁x＋σ_０ ……（３） ここでV₁〜V₄は誤り位置、すなわち誤りのあるワード
位置を示すもので、（１）式のｘのべき乗の値に対応し
ており、一般的にはテーブルを参照することにより10進
表現によるワード位置が求められるものであって、この
テーブルの一例として第12図の演算テーブルと同様に、
GF（2⁸）上でG_(X)＝x⁸＋x⁴＋x³＋x²＋１を法とするαの
べき乗表現と10進表面との対応を示すテーブルの一部を
第13図に示してある。

このテーブルによって、Ｖ＝１のときはα^０＝１で最
下位のr₂₅₄の項、Ｖ＝４のときはα^２＝４でr₂₅₂の項の
ようになる。

なお、この実施例および動作例では、S₀〜S₇の８種の
シンドロームを用いており、４つの誤り位置と４つの誤
りパターンとを表す８つの未知数は、この８種のシンド
ロームを用いて演算することによって算出できるもので
あるが、誤りパターンを先に求めると同一の値、すなわ
ち同一の誤りパターンがあった場合に誤り位置を算出で
きなくなる恐れがあるので、誤り位置を先に求めるのが
一般的である。

また、この誤り位置は255のワードの位置を示すもの
であるから０〜254（２進８桁）の値であり、誤りパタ
ーンは１ワード８ビット内の誤りのパターンとして“00
000001"から“11111111"の255通りであり、誤りの存在
が検出されたワードにこのパターンを加算することによ
って誤りが訂正される。

誤り位置多項式である（３）式の各係数σ_０〜σ_３の
値とシンドロームS₀〜S₇との間には次の（４）式のよう
な関係が成り立つ。

この（４）式の右辺を左辺に移項して行列の形を変え
ると次の（５）式になる。

この（５）式の両辺に、ある行列Ａを左から乗じて次
の（６）式のように変形すると、σ_０〜σ_３は（７）で
示すように求められる。

σ_０＝a₀ σ_１＝a₁ σ_２＝a₂ σ_３＝a₃ ……（７） ところで、上記のように（５）式を（６）式に変形す
るために両辺に乗じた行列Ａは右辺の値が０であるから
任意のものでよく、結局、（５）式のS₀〜S₇で表される
行列を（６）式の形になるように左基本変形すればよい
ことになる。

この左基本形をS₀〜S₇の値が、それぞれ0,15,85,115,
193,115,161および231の場合を例に採って具体的に説明
する。

（５）式の左辺第１項は次の（８）式で表される。

この式（８）を（６）式の形に変形する第１段階とし
てその第１列が（６）式の左辺第１項の第１列の なるように変形を行う。

（８）式の第１列第１行の値が“0"であるから、第１
列が“0"でない行と置き換えるために第２行と第１行と
を入れ換えると次の（９）式になる。

次に第１列第１行の値15を“1"にするために、第１行
の各例の値をこの15で割るモデュロ２の演算を行うと次
の（10）式になる。

次に、第３および第４行目の第１列の値を０にするた
めに、第３行目については第１行の値を85倍してからこ
の第３行目の各値にモデュロ２の加算を、また第４行目
については第１行の値を115倍してからこの第３行目の
各値にモデュロ２の加算を行うことによって次の（11）
式を得る。

次に、上記式（８）を（６）式の形に変形する第２段
階としてその第２列が（６）式の左辺第１項の第２列と
同じ にするために、上記同様の手法として、第２行目をその
第２列の15でモデュロ２の除算を行い、次いでこの第２
行目の値を87倍して第３行目とモデュロ２の加算を、ま
たこの第２行目の値を58倍して第４行目とモデュロ２の
加算を行うことによって下記の（12）式を得る。

次に、上記式（８）を（６）式の形に変形する第３段
階としてその第３列が（６）式の左辺第１項の第３列と
同じ にするために、上記第１段階と同様に第３列目が“0"の
第３行と第４行とを入れ換えて、 とし、第３行目をその第３列の101でモデュロ２の除算
を行うとともに、この得られた第３行目の値を62倍して
第１行目とモデュロ２の加算を行い、またこの第３行目
の値を15倍して第２行目とモデュロ２の加算を行うこと
によって下記の（14）式を得る。

次に、上記式（８）を（６）式の形に変形する最後の
段階としてその第４列が（６）式の左辺第１項の第４列
と同じ にするために、第４行をその第４列の101でモデュロ２
の除算を行い、得られた第４行目の値を87倍して第１行
目にモデュロ２の加算を、また107倍して第２行目にモ
デュロ２の加算を行うことによって前記の（６）式と同
一の形の下記（15）式が得られる。

これによって、（６）式について説明したように、 σ_０＝64 σ_１＝120 σ_２＝54 σ_３＝15 ……（16） が得られ、これらσの値を（３）式に示した誤り位置多
項式に代入することによって x⁴＋15x³＋54x²＋120x＋64 ……（17） が得られる。

この（17）式をチェンのアルゴリズムなどによって解
いてその根を求めると誤り位置を検出することができ、
この（17）式の場合には、 ｘ＝１、２、４、８ ……（18） であるから、前述のように（１）式のr₂₅₄,r₂₅₃,r₂₅₂の
項およびr₂₅₁の項に誤りがあることになる。

以上のようにして誤り位置が検出されたので、次に誤
りパターン、すなわち正しいデータのパターンを検出す
る手法について説明する。

誤り位置V₁の誤りパターンがY₁、誤り位置V₂の誤りパ
ターンがY₂のように、誤り位置V₁、V₂、V₃、V₄がそれぞ
れ誤りパターンY₁、Y₂、Y₃、Y₄に対応するものとする。

このとき、誤りパターンY₁〜Y₄、誤り位置V₁〜V₄およ
びシンドロームS₀〜S₃との間には次の関係が成り立つ。

この（19）式の右辺を先に（４）式から（５）式に変
換したと同様に左辺に移項して行列の形を変えると次の
（20）式になる。

この（20）式の左辺の左側の行列に上記誤 位置とし
てV₁＝１、V₂＝２、V₃＝４、V₄＝８、S₀＝０、S₁＝15、
S₂＝85、S₃＝115をそれぞれ代入し、（８）式ないし（1
5）式で説明したと同様の左基本変形を行うと次の（2
1）式に示すように変形される。

この行列の第４列の値によって、誤りパターンY₁〜Y₄
は次の（22）式のようになる。

Y₁＝１ Y₂＝１ Y₃＝１ Y₄＝１ ……（22） これによって、誤りパターンはいずれも１であること
が検出されるので、誤りがある1,2,4,8番目のワードに
ついてパターン１の訂正を行えばよい。

なお、この誤りパターンＹの値は、その誤りパターン
を10進数で表しており、上記パターン１の場合には、
“00000001"を誤り位置のワードにモデュロ２で加算す
ればよい。

次に、上記の４ワード訂正が可能な符号によって３ワ
ードの誤りを訂正する過程について例を挙げて説明す
る。

誤りの例として、誤り位置を最後の３項とし、誤りパ
ターンY₁〜Y₃とすると、次の（23）式のようになる。

誤り位置 誤りパターン V₁＝１ Y₁＝２（すなわち“00000010"） V₂＝２ Y₂＝３（すなわち“00000011"） V₃＝４ Y₃＝４（すなわち“00000100"） ……（23） （５）式の左辺の左側の行列にこれらの値を代入し
た、前記（８）式に対応する式は次の（24）式のように
なる。

この式（24）を変形する第１段階としてその第１列が
（６）式の左辺第１項の第１列が になるように変形を行うと次の（25）式になる。

次に、第２列目が になるように変形を行うと次の（26）式になる。

次に、第３列目が になるように変形を行うと次の（27）式になる。

この（27）式の第４行目はすべて“0"であり、σ_３は
存在せず、３ワードの誤りであることが識別される。

このように３ワードの誤りである場合には、前記の
（３）式に相当する誤り位置多項式は次の（28）式で表
される。

σ（ｘ）＝（ｘ＋V₁）（ｘ＋V₁）（ｘ＋V₁） ＝x³＋σ₂x²＋σ₁x＋σ_０ ……（28） 先に（５）式として示した、シンドロームS₀〜S₆との
関係式は次の（29）式のように変形される。

この（29）式を左基本変形することによってσ_０〜σ
_２を求めることができるが、この値は既に上記（27）式
の左上の３行４列の行列で求められており、第４列の値
に示されているように、 σ_０＝８ σ_１＝14 σ_２＝７ ……（30） であり、また誤り位置多項式は次の（31）式で示され
る。

x³＋7x²＋14x＋８ ……（31） そして、誤り位置を示すこの式の根は、 ｘ＝１、ｘ＝２、ｘ＝４ ……（32） となる。

次に誤りパターンを求めるため（19）式にこの値を代
入すると、 となる。

誤りパターンを求めるには、この（33）式を解けばよ
いが、他の方法としてこの左辺左側の行列を次の（34）
式のように変形してから、上述の誤り位置を求める際に
適用したと同一の手法によって更に変形を行って（35）
式を得、これから（36）式に示す誤りパターンを求める
ことができる。

V₁＝１、Y₁＝２ V₂＝２、Y₂＝３ V₃＝３、Y₃＝４ ……（36） 以上に説明した演算処理は、行列の列を単位とした処
理が可能であり、本発明は、この列を単位として処理を
ハードウェアによって迅速に行い得るようにした装置を
提供するものである。

上記の４行５列の行列を一般式で表すと次の（40）式
のようになる。

ここで、１列目の要素ａ_1,1を“1"に、要素ａ_2,1,a
_3,1およびａ_4,1を“0"にする変形処理を行うとき、変形
後の第２列目の各要素ａ_1,2′,a_2,2′,a_3,2′およびａ
_4,2′の値はそれぞれ次のように求められる。

ａ_1,2′＝ａ_1,2÷ａ_1,1 ａ_2,2′＝ａ_1,2÷ａ_1,1×ａ_2,1＋ａ_2,2 ａ_3,2′＝ａ_1,2÷ａ_1,1×ａ_3,1＋ａ_3,2 ａ_4,2′＝ａ_1,2÷ａ_1,1×ａ_4,1＋ａ_4,2 ……（41） 第１図は上記（41）式に示すごとき演算を行うための
本発明による演算回路の原理を示すもので、第３列ない
し第５列の演算も上記と同様に処理するものである。

なお、第１列については、上記のように、 となるように演算を行うものであるが、前記（６）式か
らも明らかなように、誤り位置多項式の係数σを求める
ためには第１列ないし第４列の値はそれらが単位行列の
形になるように処理が行われればよく、実際に第１列な
いし第４列の各レジスタに格納されている値とは無関係
であり、また後述するように前の値を使用することによ
ってさらに効率的な処理を行うことができるので、第１
列を含めて処理の済んだ列の値を例えば上記のような値
に書換える処理を行なう必要はないので、上記の第２列
を処理する場合を例にとって具体的に説明する。

入力端子の一方の入力データワードの逆数を発生する
逆数発生器D₀が接続されている乗算器M₀と、この乗算器
M₀の出力端子が一方の入力端子に接続されている乗算器
M₁〜M₄と、これら乗算器M₁〜M₄の出力端子が一方の入力
端子に接続されている加算器A₁〜A₄とによって構成し、
これら乗算器M₀,M₁〜M₄および加算器A₁〜A₄の他方の入
力端子には以下に説明するようなデータワードが入力さ
れる。

第１図図示のように、逆数発生器D₀の入力端子を
と、乗算器M₀〜M₄のそれぞれの他方の入力端子を，
，，およびと、また加算器A₁〜A₄のそれぞれの
入力端子を，，およびとし、また、乗算器M₀の
出力端子を、加算器A₁〜A₄の出力端子をそれぞれ〜
として以下説明する。なお、便宜上上記行列の各要素
を示す符号とこの要素を格納しているレジスタとを同一
符号で示した。

上記第２列について、第１列が となるように、（41）式の変形処理を実行するために
は、上記各入力端子に次の要素のデータを入力する。

……ａ_1,1 ……ａ_1,2 ……ａ_2,1 ……ａ_2,2 ……ａ_3,1 ……ａ_3,2 ……ａ_4,1 ……ａ_4,2 これによって、各出力端子には変形処理を行ったデー
タが次のように出力される。

……ａ_1,2′ ……ａ_2,2′ ……ａ_3,2′ ……ａ_4,2′ すなわち、逆数発生器D₀は端子から入力された要素
ａ_1,1の逆数1/a_1,1を発生して乗算器M₀で入力端子か
らの要素ａ_1,2の値ａ_1,2と乗算してａ_1,2/a_1,1を得る
が、これは前記（41）式の第１番目の要素、すなわち
“1"にされるべき要素ａ_1,1の属する行の要素ａ_1,2の値
に等しく、また前記（41）式の第２〜４番目の要素ａ
_2,2,a_3,2およびａ_4,2について右辺のａ_1,2÷ａ_1,1の演
算を実行したものとなる。

乗算器M₂〜M₄においては、第２〜４番目の列の要素ａ
_2,2,a_3,2およびａ_4,2がそれぞれ属する行の第１列の要
素、すなわち“0"にされるべき要素ａ_2,1,a_3,1およびａ
_4,1、の値をそれぞれ上記ａ_1,2/a_1,1の値に乗算した結
果を得、さらに加算器A₂〜A₄においてこの結果と各要素
の元の値ａ_2,2,a_3,2およびａ_4,2とをそれぞれ加算する
ことによって上記（41）式の変形処理の結果が得られ
る。

第２図は、第１図について説明した演算装置を４行５
列の行列の処理に適用するようにした本発明による誤り
訂正装置の実施例であって、行列の各要素のデータワー
ドを格納する４行５列のレジスタからなる行列記憶部1
0、列ごとに２つずつ設けられているバッファレジスタR
₁,R₂からなるデータワード入換部20、第１図について説
明したような演算処理部30および“0"検出部40からな
る。

行列記憶部10は、先に（40）式として示した下記の行
列 の各要素を格納するレジスタからなり、これらレジスタ
は格納するデータワードの行列中の要素ａ_1,1〜ａ_4,5の
位置に合わせてそれぞれａ_1,1レジスタ〜ａ_4,5レジスタ
という。

このこの行列記憶部10において□内にＡ〜ＨおよびＫ
を記入したのはそれぞれゲートであり、同一符号を付し
たゲートは同一の機能を達成するものである。ゲートＡ
はデータワードを格納するための入力側ゲートであり、
また、ゲートＧは処理が終了したデータワードを出力す
るための出力側ゲートであり、その他のゲートの機能に
ついては以下に説明する。

データワード入換部20は、例えば第１列についてはバ
ッファレジスタR₁₁,R₁₂というように各列ごとに２つの
バッファレジスタを備えており、対応する列のレジスタ
の上記ゲートＬからのデータワードをストアするととも
に、それらバッファレジスタにストアされていたデータ
ワードは対応する列のレジスタに上記ゲートＢあるいは
Ｃを介して再格納されるように構成されている。

演算処理部30は、第１図について先に説明したと同一
の構成と機能とを有しており、第１図と対応する演算要
素には同一の符号を付して示してある。これら演算要素
は、上記行列記憶部10の各レジスタのゲートH,I,J,Kか
らのデータワードについて第１図について説明した演算
を行い、その結果を各レジスタのゲートＤあるいはゲー
トＥから格納するように構成されている。

“0"検出回路40は、第１列ないし第４列のレジスタに
設けられているゲートＦからのデータワードが“0"であ
るか否かを識別する回路である。

この第２図に図示した、本発明によるロングディスタ
ンスコードの誤り訂正装置の実施例の動作を、８つのシ
ンドロームS₀〜S₇からなる行列の誤り訂正に用いる合を
例にとって説明する。

先ず、上記行列記憶部10の各レジスタにシンドローム
S₀〜S₇を前記（５）式左辺第１項、すなわち下記の式
（42）に示されているように代入する処理を第３図のス
テップ〔101〕〜〔113〕からなるフローチャートによっ
て説明する。

ステップ〔101〕においてはゲートＡを導通状態とし
て入力線11から入力されたシンドロームをラッチ信号を
選択して供給することなどによって選択されたレジスタ
に格納し得るようにし、ステップ〔102〕でｉの初期値
を１にセットするとともにステップ〔103〕として入力
線11上にシンドロームS_(i-1)すなわちS₀を出力する。

次にステップ〔104〕においては列番号ｊを上記のｉ
に等しい値（ここでは１）とし、ステップ〔105〕で行
の範囲ｔ、換言すれば、前記（６）式から明らかなよう
に訂正可能な誤りの数と同一、以内であることを確認し
てからステップ〔107〕で列番号を示す添字ｋを求めて
ａ_j,k（ここではａ_1,1）のレジスタに例えばラッチ信号
を供給することによって上記シンドロームS₀をステップ
〔108〕で上記レジスタａ_1,1に格納する。

次のステップ〔109〕においては、上記（42）式によ
って明らかなように、要素ａ_1,2およびａ_2,1の値がとも
に同一のシンドロームS₁であり、また要素ａ_1,3,a_2,2お
よびａ_3,1の値がともに同一のシンドロームS₂であり、
以下シンドロームS₃〜S₆まで斜めの線上の要素に同一の
データワードが代入されることから、レジスタの行番号
および列番号を示す添字ｊとｋをそれぞれ−1,＋１する
ことによって今書込んだレジスタの右上のレジスタを次
の書込み対象として指定するものであるが、ａ_1,1のレ
ジスタの右上には該当するレジスタがなく、このように
実在しないレジスタが上記ステップ〔109〕によって指
定されたときにはステップ〔110〕において行番号を、
ステップ〔111〕において列番号をチェックすることに
よってこの指定を排除し、次のステップ〔112〕でｉを
＋１してから前記ステップ〔103〕に戻る。

このステップ〔103〕では、ｉ＝２になっていること
からシンドロームS₁を入力線11に供給し、ステップ〔10
4〕で行番号ｊをｉの値２としてステップ〔105〕で行の
値より少ないことをチェックしてから列番号ｋをｉ−ｊ
＋１＝２−２＋１＝１とし、ステップ〔108〕でこれら
の行番号と列番号で指定されるレジスタａ_2,1に上記シ
ンドロームS₁を書込む。

次のステップ〔109〕では、前記のように行番号ｊか
ら１を減算して１とするとともに列番号ｋに１を加算し
て２とすることによってレジスタａ_1,2を指定する。こ
のj,kの値によってステップ〔110〕からステップ〔11
1〕に至り、ステップ〔108〕に戻ってこのレジスタａ
_1,2にもシンドロームS₁を書込む。

このような処理をステップ〔113〕に示されているよ
うに、シンドロームの数、すなわち誤り訂正可能な数ｔ
の２倍になるまで繰返えすことによって、上記（42）式
に示すようにシンドロームが各レジスタａ_1,1〜ａ_4,5に
書込まれる。

以下の説明においては、具体的な数値を用いて説明す
る方が理解を助けるものと思われるので、上記のシンド
ロームS₀〜S₇の値を前記（８）式と同様にそれぞれ0,1
5,85,115,193,115,161および231とする。この行列は次
のようになる。

この行列を左基本変形して誤り位置多項式の係数σ_０
〜σ_３を求めるためには、前記（６）式および（７）式
から、この（43）式の行列を下記の（44）式のように変
形する必要があることは前述のとおりである。

第４図に示すフローは、データワードの値を“1"に変
形すべき要素の値が“0"であるときにこのデータワード
の属する列内でデータワードが“0"以外の値を有する行
と置き換えるためのルーチンであり、上記の（43）式の
列について具体的にいえば、第１行第１列の要素ａ_1,1
のデータワードの値が“0"であるからこの第１列のデー
タワードの値が“0"でない第２行を第１行と置き換える
処理を行うためのルーチンである。

ステップ〔114〕では、処理すべき列番号Ｐの初期値
として“1"をセットしてからステップ〔115〕でこの第
１列のレジスタａ_1,1〜ａ_4,1のデータワードを“0"検出
回路40に出力するためにこの第１列の出力ゲートＦを導
通状態にして、第１列の要素ａ_1,1,a_2,1,a_3,1およびａ
_4,1の値をチェックする。

ステップ〔116〕として示した“0"検出回路40による
第４図の“0"検出処理を行って、この第１列に属するす
べての要素が“0"であるか否か、および“1"にすべき要
素が“0"であるか否かをチェックする。

第７図はこの“0"検出処理のフローチャートであっ
て、ステップ〔201〕で行番号LPを列番号Ｐと等しくす
ることによって“1"にすべき要素ａ_1,1を先ず指定し、
つづくステップ〔202〕においてこの要素の値が“0"で
あるか否かをチェックする。

上例では“0"であるからステップ〔203〕で行番号LP
に１を加えて次の行の要素ａ_2,1を指定し、ステップ〔2
04〕でこの行が実在することが確認できれば、上記ステ
ップ〔202〕に戻ってこの要素の値が“0"であるか否か
をチェックする。上例の場合にはこの要素ａ_2,1の値が1
5であるのでステップ〔206〕の判断に移る。

もし、上記のステップ〔204〕において実在しない行
であることが判断されると、この列には“0"以外の値を
もつ要素が存在しないことになるので、検査した列のす
べての要素が“0"であることを示すフラグAzを“1"にセ
ットするとともに、“1"にすべき要素が“0"であること
を示すフラグｚも“1"にセットする。

上述のように、上例では“0"でない要素がａ_2,1であ
り、LP＝2,P＝１でLP≠Ｌであるからステップ〔206〕か
らステップ〔208〕に移り、検査した列の要素に“0"で
ない要素があることを示すために上記フラグAzを“0"に
セットするとともに、本来“1"にすべき要素ａ_1,1が
“0"であることを示すために上記フラグｚを“1"にセッ
トする。

もし、“1"にすべき要素、すなわち列番号Ｐと行番号
LPとが等しい要素ａ_p,pが“0"でない場合には、上記ス
テップ〔202〕，〔206〕からステップ〔207〕に移っ
て、“1"にすべき要素が“0"でないことを示すために上
記フラグAzおよびフラグｚをいずれも“0"にセットす
る。

このようにして、フラグAzおよびフラグｚがセットさ
れた後に第４図に示すルーチンに戻り、ステップ〔11
7〕において上記フラグAzをチェックするが、上例にお
いては要素ａ_1,1が“0"であり、要素ａ_2,1が“0"でない
ために、フラグAzが“0"、フラグｚが“1"にそれぞれセ
ットされていることは上述のとおりであり、したがって
このステップ〔117〕および次のステップ〔118〕からス
テップ〔119〕〜〔124〕に移って行列の列の入換え、上
例では第１列と第２列の入換えを行う。

なお、上記のステップ〔117〕では、処理中の列の要
素の値がすべて“0"で上記ステップ〔116〕においてAz
＝１にされていればデータワードには誤りがないことを
意味しており、それ以後の列の処理によって誤りが発見
されることもないのですべての処理を終了して第６図の
ステップ〔132〕以降の誤り位置多項式の係数の読出し
を行い、また、ステップ〔118〕でフラグｚが１であれ
ば行の入換の必要がないのでからこのルーチンを抜け
て各要素の演算を行う後述の第５図のステップ〔125〕
に移る。

行の入換を行うステップ〔119〕〜〔124〕において
は、ステップ〔119〕において入換えられるべき要素の
データワードを格納しているＰ行、上例では第１行の全
レジスタからデータワードを読出し、ステップ〔120〕
において一時的に当該列に属する一方のバッファレジス
タR₁にこのデータワードを退避させた後、ステップ〔12
1〕において入換えるべき要素のデータワードを格納し
ているLP行の全レジスタからデータワードを読出してス
テップ〔122〕において一時的に当該列に属する他方の
バッファレジスタR₂にこのデータワードを退避させ、ス
テップ〔123〕においてＰ行目のゲートＢおよびLP行目
のゲートＣを導通させてステップ〔124〕においてレジ
スタ第１行目および第２行目に属する全レジスタにラッ
チ信号を供給することによりこれらレジスタに行を入換
えたデータワードを格納することによって、行の入換え
を終了する。

この入換えが終了した結果は、（43）式の第１行と第
２行とを入換えた次の（45）式に示すようになる。

第５図のステップ〔125〕〜〔129〕は、第１列目ない
し第４列目の値がそれぞれ、 になるように列ごとに順次変形を行うルーチンである。

いま説明している第１列の処理についていえば、ステ
ップ〔125〕では処理を行う列の初期値として列番号ｉ
＝Ｐ＋１＝２としており、したがって上例の第１列を に変形するときの第２列ないし第５列の各要素の値を求
める演算を行う場合を具体的に説明する。

ステップ〔126〕では、第１列の“1"にすべき要素に
対応するレジスタａ_1,1のゲートＨ、要素ａ_1,2に対応す
るレジスタのゲートＩ、要素ａ_2,1,a_3,1,a_4,1に対応す
るレジスタのゲートＫおよび要素ａ_2,2,a_3,2,a_4,2に対
応するレジスタのゲートＪを導通させてこれらレジスタ
からの値を、第１図図示の演算回路に相当する第２図の
演算処理部30に供給し、その演算結果をレジスタａ_1,2
の入力側ゲートＥ、レジスタａ_2,2,a_3,2,a_4,2の入力側
ゲートＤを導通させてこれらレジスタに供給し、ステッ
プ〔127〕においてラッチ信号をこれらレジスタに供給
して演算結果を格納させる。

この第１列第１行の要素ａ_1,1の値を“1"に、第１列
第２行ないし第４行の要素ａ_2,1,a_3,1およびａ_4,1の値
を“0"にする処理の中で第２列の処理が終了したとき、
すなわちステップ〔127〕が終了したとき、行列記憶部1
0の各レジスタに格納されている値は次の（46）式のよ
うになる。

この処理において注意すべき点は、第１列の各要素ａ
_1,1〜ａ_4,1にそれぞれ対応するレジスタａ_1,1〜ａ_4,1に
格納されているシンドロームの値は に修正されておらず、従前の値を保持していることにあ
る。

これは、第２列の値は第１列の上記の値に変形したと
きの値となっており、誤り位置多項式の係数を求めるた
めには、実質的に第１列ないし第４列を単位行列に変形
したときの第５列の値のみが要求され、既に演算の完了
した列のレジスタに格納されている値は誤り位置多項式
の係数を求めるために使用されないからその値を敢えて
修正する必要がないからである。本発明の実施態様とし
ては、後述するようにこのレジスタに残されている値を
演算の効率化を図るために用いている。

次のステップ〔128〕においては、列番号ｊに１を加
えてｊ＝３として第３列の指定するとともに、ステップ
〔129〕においてこの列が実在することを確認して上記
ステップ〔126〕に戻り、上記同様に第３列の処理を行
い、このステップ〔126〕ないし〔129〕のループを列番
号ｊが２〜５の合計４回繰返えすことによって第２列な
いし第５列の処理を行う。

この、第１列第１行の要素ａ_1,1の値を“1"に、第１
列第２行ないし第４行の要素ａ_2,1,a_3,1およびａ_4,1の
値を“0"にする処理が終了してステップ〔129〕から
にこのループを抜けるとき、行列記憶部10の各レジスタ
に格納されている値は次の（47）式のようになる。

次いで第６図のフローチャートに移り、からステッ
プ〔130〕において変形の基準とする列を第１列から次
の第２列にするように処理すべき列番号Ｐに１を加えて
“2"とし、この第２列を に変形する処理を行うようにする。

ステップ〔131〕においては、上記のように指定され
た列が誤り訂正可能な数ｔ以下、すなわち単位行列を生
成すべき列である第４列以内であることを確認するが、
ここで処理する基準の列は第２列であるからから前記
第４図のステップ〔115〕に戻る。

このステップ〔115〕からステップ〔129〕までは前述
した処理と同様であるからその詳細な説明は省略し、こ
の第２列の第２行の要素を“1"に、他の第１行、第３行
および第４行を“0"にする処理が終了したステップ〔12
9〕の結果として得られる行列の値を次の（48）式に示
す。

このステップ〔129〕に続くステップ〔130〕におい
て、第３列を にする処理を前記同様に行い、その結果得られる各要素
の値を次の（49）式に示す。

同様に、第４列を にする処理を前記同様に行い、その結果得られる各要素
の値を次の（50）式に示す。

これによって、誤り位置多項式の係数σ₀,σ₁,σ_２お
よびσ_３の値はそれぞれ64,120,54および15であること
が求められる。

なお、上記（48）〜（50）式においても、第１列を に変形する際に述べたように、各レジスタの数値が書換
えられていないが、実際の演算の結果としては、 になっている。

次に、誤りの数が少ないときに高速で処理が可能な本
発明の第２の動作例を説明する。

いま仮に、１ワードの誤りが発生して、シンドローム
S₀〜S₇がそれぞれ1,2,4,8,16,32,64,128になったとする
と、前記（42）式に相当する下記（52）式は次の（53）
式のようになる。

上記に説明した動作列においては、この（53）式を前
述した手順によって次の（54）式のように変形して、そ
の結果によって誤りの数が１つであることを求めてい
た。

この誤りの数は、第２列の第２行、第３行および第４
行がいずれも“0"であることによって判断されるので、
誤りの数を知るには第３列ないし第５列の値は必要では
ない。

したがって、第２列目の変形が終了した時点で第２列
の第２行ないし第４行の値がすべて“0"であることが判
断されればそれ以降の演算を行う必要はなく、ここで演
算を終了させて演算の回数を減少させることができる。

第８図〜第10図はこのような処理を行う動作例のフロ
ーチャートで、前述の動作例のフローチャートの第４図
および第５図に相当する部分についてのフローチャート
であり、第３図に示したシンドロームなどの格納および
第６図に示した処理すべき列の変更と誤り位置多項式の
係数の読出しなどの処理は上述した第１の動作例と同一
であって、この動作例の全フローチャートは第３図、第
８図、第９図、第10図、第６図および“0"検出処理を示
す第７図によって示される。

第３図に示すフローチャートによって行列の各要素は
対応するレジスタに格納されるが、この処理は先に説明
したとおりであるから、説明を省略する。

第８図は行の入換えを行うためのフローチャートで、
前述の動作例の第４図のフローチャートと同一であっ
て、第８図の各ステップ〔301〕〜〔311〕は第４図の各
ステップ〔114〕〜〔124〕にそれぞれ対応しており、第
４図ではステップ〔115〕にから戻っているルーチン
がこの第８図のフローチャートでは存在しないために改
めて図示したものであり、詳細な説明は省略する。

なお、このからのルーチンは、第９図のステップ
［312］に戻っている。

第９図のステップ〔312〕ないし〔314〕は第５図のス
テップ〔125〕ないし〔127〕にそれぞれ相当しており、
先に説明したように第１列を基準の列Ｐとして に変形したときに、誤りが１つであれば第２列の第２行
ないし第４行はすべて“0"になっているが、ステップ
〔315〕においては処理中の列の列番号ｊが変形の基準
になっている列の次の列、ここでは第２列、か否か、お
よびその列が第５列すなわち誤り位置多項式の係数を示
す列でないことを判断し、この条件を満たせばから第
10図のステップ〔318〕以降の処理に移り、処理を続け
るか否かの判断を行う。

このステップ〔319〕ないし〔320〕の処理は先に説明
した第４図のステップ〔116〕ないし〔117〕の処理と同
一であるが、ステップ〔318〕で変形の基準になってい
る列Ｐ、すなわち第１列、の次の第２列の値について処
理するように変更されている。

このステップ〔319〕においては、先に説明した第７
図の“0"検出処理のステップ〔201〕において、行番号L
Pを列番号Ｐと等しくして要素ａ_2,2の値を調べ、“0"で
あればステップ〔203〕で次の行の要素ａ_3,2を指定して
それが存在するか否かを判断し、この要素が存在するこ
とからステップ〔202〕に戻って上記要素ａ_3,2の値を調
べ、同様に第４列の要素ａ_4,2も調べてこれら要素
ａ_2,2,a_3,2およびａ_4,2がすべて“0"であればフラグAz
およびｚをともに“1"にする。

上記のように誤りが１つであれば、このステップ〔31
9〕の次のステップ〔320〕において、このフラグAzをチ
ェックしたときにAzが“1"になっているのでステップ
〔328〕に分岐して列番号Ｐに１を加えて第２列を指定
し、第６図のステップ〔132〕ないし〔136〕において誤
り位置多項式の係数を読出して処理を終了する。

もし、第２列の要素ａ_2,2,a_3,2,a_4,2がすべて“0"で
ない場合にはステップ〔320〕からステップ〔321〕で
“1"にすべき要素が“0"でないか否かをフラグｚの値で
判断し、入換えが必要であれば以下のステップ〔322〕
ないし〔327〕で行の入換えを行ってから第９図のス
テップ〔316〕に戻り、先に説明した動作例と同様の処
理を行う。

なお、上記ステップ〔322〕ないし〔327〕は、第６図
のステップ〔131〕からを経て戻るステップが第４図
のステップ〔115〕から第９図のステップ〔312〕に変更
されたことによって、第４図のステップ〔119〕ないし
〔124〕に代わって設けられたものである。

次に、誤りの数が少ないときに上述の動作例における
よりも高速に演算が可能な本発明の第３の動作例につい
て説明する。

シンドロームS₀〜S₇をそれぞれ3,10,36,136,42,200,1
99,166とすると、これらシンドロームを上記（53）式に
代入した行列は次の（56）式のようになる。なお、これ
らのシンドロームは誤りを２つ含む場合のものである。

前述の動作例で説明したように、この行列の第１列を に変形するために第２列だけ変形を行った結果は次の
（57）式のようになる。

この結果では、第２列の第２〜４行の要素が“0"では
ないので、誤りが１つではないことが判断できるので、
第２列の処理に引き続いて次に第３列の処理を行うと上
記（57）式は次の（58）式のように変形される。

この第３列までの変形が終了すれば、第２列を に変形する処理が可能となるので、第３列の変形を行う
と次の（59）式のようになる。

この（59）式の第３列の第３行および第４行の値はい
ずれも“0"であるので、第３および第４の誤りはなく、
誤りの数は２つであることを識別できる。

第11図は上記第２の動作例の第９図に相当するフロー
チャートであり、この第３の動作例の全フローチャート
は、第３図、第８図、第11図、第10図、第６図および
“0"検出処理を示す第７図によって開示される。

第11図においては、上記第２動作例の対応する第９図
のフローチャートにおけるステップ〔312〕が などにすべき列の次の列から終りの列（Ｐ＋１列）まで
の処理を行うようにステップ［312］で指定していたの
に対し、この第３の動作例では、ステッブ［401］にお
いて処理すべき列としてＰ＋１列を固定し、変形の基準
となる列ｊを第１列からＰ列目まで順次指定し変形して
いる点、および第９図のステップ〔317〕におけるルー
プ終了の条件ｊ＞ｔ＋１をｉ＞Ｐに変更したステップ
〔406〕を用いている点とにある。

このステップ〔401〕に入る前の行列は上記（56）式
に示すものであり、ここに（60）式として再掲する。

ステップ〔402〕においては、第１列を にするための第２列の値の変形処理を行い、ステップ
〔403〕の結果として、上記（57）式に相当する次の（6
1）式を得る。

ステップ〔404〕では第７図に示した前記の“0"検出
処理によって、処理が終了すべきか否か、および行の入
換えを要するか否かをチェックして前記のフラグAzおよ
びｚをセットする。

ここでは、第２列の第２行ないし第４行の値が“0"で
はないので処理すべき列番号に１を加えてこの列が存在
することをステップ〔405〕で確認して上記ステップ〔4
02〕に戻る。

にするために、上記同様に変形を行うと上記（59）式に
示した結果が得られ、第３列の第３行および第４行がと
もに“0"であることから誤りが２つであることが判断で
きるので変形を終了する。

以上の説明はGF（2⁸）上のリードソロモン符号を用い
た４ワード訂正について説明したが、本発明はガロア体
によって制限を受けるものではなく、また、訂正符号と
してｂ−隣接符号などの他のロングディスタンスコード
を用いた場合、さらには誤り訂正を行う数が何ワードで
あっても適用できることは明らかであろう。

〔効 果〕

本発明によれば、ロングディスタンスモードの復号
で、シンドローム〜誤り位置多項式の各項の係数あるい
は誤りパターンを求めるために、シンドロームの行列の
左基本変形を行うに際して、各行に演算手段を配置する
ことによって、１つの列を単位として各行の要素を並列
的に変形処理を行うとともに、かつ、左基本変形を行う
とき、ｎ列目を変形する際にはｎ＋１列目を先ず変形し
て誤りの数を検出することによって、以降の変形処理を
継続するか否かを判断するようにしたので、演算装置に
過大な負担をかけることもなく、その処理時間を著しく
短縮することができるまた、１つの行を単位として各列
の要素を並列的に処理を行うようにしているので処理時
間をさらに短縮することができる。

【図面の簡単な説明】 第１図は本発明の誤り訂正装置の原理を示す図、 第２図は本発明による誤り訂正装置の実施例、 第３図ないし第11図はそれぞれ処理動作を示すフローチ
ャート、 第12図はモデュロ２の演算テーブルの例、 第13図はガロア体上の乗数表現と10進表現との対応を示
すテーブルの例である。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】ロングディスタンスコードの復号に際し
   て、シンドロームから誤り位置多項式の各項の係数ある
   いは誤りパターンを求めるために、Ｐ行（Ｐ＋１）列の
   行列の各要素ａ_i,j〔但し、添字のｉは行番号,jは列番
   号であり、１≦ｉ≦Ｐ、１≦ｊ≦Ｐ＋１〕にデータワー
   ドA_(i+j-2)〔A₀〜A_2P-1はシンドロームあるいは誤り信
   号〕を設定し、この行列を左基本変形することにより上
   記多項式の係数を求めるようにしたロングディスタンス
   コードの誤り訂正装置において、 Ｐ行（Ｐ＋１）列の行列の各要素をａ_i,jに対応するデ
   ータワードA_(i+j-2)をそれぞれ格納するメモリの各行ご
   とに演算器と、各列内でデータワードを入れ換えるため
   のバッファレジスタとを備え、各列に属するデータワー
   ドの処理を並行して行うとともに、かつ、左基本変形を
   行うとき、ｎ（但し、１≦ｎ≦Ｐ）列目を変形する際に
   はｎ＋１列目を先ず変形して誤りの数を検出することに
   よって、以降の変形処理を継続するか否かを判断するよ
   うにしたことを特徴とするロングディスタンスコードの
   誤り訂正装置。
2. 【請求項２】左基本変形を行うとき、１列目からｎ−１
   （但し、１≦ｎ≦Ｐ）列目に対する変形を順次行い、ｎ
   例のｎ＋１行ないしＰ行の値が“0"である場合に以降の
   変形処理を終了するようにしたことを特徴とする特許請
   求の範囲第１項記載のロングディスタンスコードの誤り
   訂正装置。