JP3228979B2 - 半導体素子とその製造方法 - Google Patents

半導体素子とその製造方法

Info

Publication number
JP3228979B2
JP3228979B2 JP33513091A JP33513091A JP3228979B2 JP 3228979 B2 JP3228979 B2 JP 3228979B2 JP 33513091 A JP33513091 A JP 33513091A JP 33513091 A JP33513091 A JP 33513091A JP 3228979 B2 JP3228979 B2 JP 3228979B2
Authority
JP
Japan
Prior art keywords
semiconductor
group
layer
active layer
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP33513091A
Other languages
English (en)
Other versions
JPH04291932A (ja
Inventor
スタンリー・アール・シャンフィールド
バラット・パテル
ハーマン・スタッツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of JPH04291932A publication Critical patent/JPH04291932A/ja
Application granted granted Critical
Publication of JP3228979B2 publication Critical patent/JP3228979B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】
【0001】(発明の背景)本発明は、一般的に、半導
体素子に関するものであり、更に詳しくは半導体素子の
不動態化に関するものである。
【0002】当業において公知のように、半導体素子を
不活性材料の中に封入して、直接環境から半導体素子を
絶縁することが普通である。半導体素子が絶縁されてい
ない場合は、酸素、水などを含むことができる環境によ
って、半導体素子の電気特性が変性してしまう可能性が
ある。
【0003】特に、ヒ化ガリウムのようなIII−V族
の材料を含む金属半導体電界効果トランジスタ(MES
FETS)のようなマイクロ波半導体素子に関しては、
窒化ケイ素、一酸化ケイ素、二酸化ケイ素、酸窒化ケイ
素、又はポリマーのような不動態材料を半導体素子の表
面に蒸着(deposit)させて、外部環境からヒ化
ガリウム暴露面を絶縁する、ことが一般的に知られてい
る。
【0004】窒化ケイ素は、極めて化学的に安定で、す
ぐれた遮断性を有することから、ヒ化ガリウム上の不動
態層に最も広範に用いられている材料の内の一つであ
る。更に、窒化ケイ素は、例えばマイクロ波モノリシッ
ク集積回路において通常用いられる金属・絶縁体・金属
(MIM)コンデンサーに対して、誘電性も提供するこ
とができる。MESFETが、離散的デバイスであろう
と、又はマイクロ波モノリシック集積回路の一部分とし
て組み入れられていようと、MESFET用途に対し
て、窒化ケイ素を蒸着させるために用いる最も通常のア
プローチは、温度約150〜300℃においてケイ素と
窒素を含む反応体ガスのプラズマを提供するプラズマ強
化反応体蒸気蒸着法を用いる方法である。該方法では、
前述の温度範囲内でガスを反応させて、半導体支持体
(substrate)上に窒化ケイ素を蒸着させる。
【0005】窒化ケイ素フィルム、並びに他の不動態フ
ィルムの多くは、不動態として極めて望ましい特性を有
するが、又幾つかの欠点も有する。それらの欠点の内の
一つは、一般的に、窒化ケイ素フィルムが、電界効果ト
ランジスタのしきい電圧を変化させてしまう、というこ
とである。即ち、トランジスタのチャンネルを「ピンチ
オフ」する電圧が、窒化ケイ素の蒸着後に変化する可能
性がある。又、プラズマ強化蒸着中に与えられるエネル
ギーイオン衝撃による表面損傷によって、トランジスタ
の特性が低下することが観察された。
【0006】更に、前述の窒化ケイ素を含む不動態材料
による封入後に、MESFETにおいて観察される問題
は、ゲート電極とドレン電極間、並びにドレン電極とソ
ース電極間の逆絶縁破壊電圧が望ましくない程度まで低
下する、ということである。この効果は、通常用いられ
ている全てのタイプの封入材料において観察される。逆
絶縁破壊電圧の低下量は、一つのウェファーからその次
のウェファーへと幅広く変化して、最終絶縁破壊電圧特
性を大きく変化させる。この変化によって、個々のデバ
イスの規格を提供することが難しくなる。更に、逆絶縁
破壊電圧の低下は、同時に、電力容量を減少させる。時
々、前記の逆絶縁破壊電圧の低下に加えて、窒化ケイ素
のような不動態材料によって、他のMESFET特性が
変化してしまうことがある。不動態化によって変化する
一つの一般的特性は、逆バイアス条件下で動作させた時
の、ゲート電極とドレン電極間の漏れ電流である。この
特性は、しばしば不安定であり、トランジスタの動作と
共にその大きさが変化することがある。特に、漏れ電流
の増加は、しばしば、高ゲート電流条件下において、デ
バイスを動作させて数分後に起こる。
【0007】(発明の概要)本発明に従って、不動態層
を半導体素子に受容せしめる半導体表面を調製する方法
は、プラズマと半導体素子表面との間に0ボルトを超え
る電圧電位バイアスを有する電子陰性種(electr
o−negative species)を含むプラズ
マ中に該表面を配置して、かかる電子陰性種を該半導体
表面中に導入し、その中に電子陰性種を有する該半導体
表面の少なくとも該表面部分上に該不動態層を蒸着させ
る工程を含む。0ボルトを超えるバイアスのプラズマ中
に該表面を配置することによって、比較的高い負の表面
電位を暴露面上に提供する半導体表面の厚手の表面部分
中に、電子陰性種が混和される。窒化ケイ素、一酸化ケ
イ素、二酸化ケイ素、オキシ窒化ケイ素、ポリミドなど
のような材料で、ヒ化ガリウムのような半導体表面を不
動態化すると、該表面から陰電荷が除去されると考えら
れる。半導体表面から陰電荷を除去すると、前記の不動
態層を組込む時に、該デバイスの電極間の逆絶縁破壊電
圧特性を低下させる効果があると考えられる。半導体表
面中へ電子陰性種を混和することによって、該表面の陰
電荷を、不動態化後にも維持して、逆絶縁破壊電圧の低
下を最小にすることができる。
【0008】本発明の更なる面に従って、電界効果トラ
ンジスタは、ドープされた(doped)半導体層の上に配
置されたソース電極とドレン電極、及び該ソース電極と
該ドレン電極との間に存在している該層と接触している
ショットキー障壁に配置されたゲート電極を有すると共
に、ドープされた半導体層を有するIII−V族の半導
体材料を含む活性層を支持する支持体を含んでいる。ソ
ース電極とドレン電極間に配置された該活性層の表面部
分は、35Åを超える厚さまで該表面中に混和された電
子陰性種を含んでいる。次に、不動態材料層を、該活性
層の少なくとも表層部分の上に配置して、該活性層を不
動態化する。前記の配置により、電子陰性種が混和され
ている比較的厚い表面部分を提供することによって、暴
露されたIII−V族材料の表面電位を安定化させ、該
表層部分上に不動態層を配置する時に、不動態層によっ
て暴露層の表面電位が、有意に、より正にならないよう
にする。以上のようにして、不動態層を受容する前のト
ランジスタに匹敵する逆絶縁破壊電圧を有する不動態電
界効果トランジスタを提供する。
【0009】図面に関する以下の詳細な説明から、本発
明自体のみならず本発明の上述した特徴を、より完全に
理解することができる:図1〜3は、本発明に従って調
製した暴露表層部分を有する金属半導体電界効果トラン
ジスタ上に、不動態層を提供する工程を示している一連
の横断面図である;図4Aは、ロットの内の各一つにお
ける個々のデバイスに関して測定した絶縁破壊電圧の統
計を示している、表面処理の前と後における、ロット番
号に対する逆絶縁破壊電圧(ボルト単位)のプロットで
ある;図4Bは、不動態化後の処理デバイスと対照デバ
イスのトランジスタロット番号に対して、デバイス基板
によるデバイスの逆絶縁破壊電圧の変化をプロットした
ものである。
【0010】(好ましい態様の説明)図1〜3を参照す
ると、その上に不動態層を有する電界効果トランジスタ
の二次加工における工程が記載されている。
【0011】図1には、ヒ化ガリウム又は他の適当なI
II−V族の材料を含む半絶縁支持体12上に支持され
た金属半導体電界効果トランジスタ10(MESFE
T)が示されている。本明細書で説明される本発明にお
いては、電界効果トランジスタとしてMESFETを用
いているが、明らかに、例えば、異質接合複極トランジ
スタのような他の半導体デバイス、並びに電子移動度ト
ランジスタと不正規形(pseudomorphic)電子移動度トラ
ンジスタのような他の電界効果トランジスタを用いるこ
ともできる。更に、本発明の実施においては、他のII
I−V族材料のような他の半導体材料を用いることもで
きる。
【0012】図1に関する考察に戻る。半絶縁ヒ化ガリ
ウムを含む支持体12上に支持されたMESFET10
が示されている。MESFET10は、電圧を印加され
たケイ素イオンのようなドーパントイオン(dopant ion
s)を支持体12の表面中に移植し、且つその移植によっ
て引き起こされた格子損傷をアニールして、該イオン
を、即ち当業において用いられている移植種を、活性化
することによって提供されるドープされたヒ化ガリウム
を含む活性層14を含んでいる。
【0013】活性層14は、一般的に、1x1016〜5
x1017原子/ccの濃度までドープする。別法として、
活性層14は、分子線エピタキシ法、有機金属反応体蒸
気蒸着エピタキシ法、並びにその他の方法によって提供
されるエッチングエピタキシャル成長層のような他の手
法を用いて提供することもできる。層14上には、一般
的に、2x1017原子/cc 及びそれを超える濃度までド
ープされた高ドープ半導体材料を含む任意の一対の接触
層16a,16bを配置する。層16a,16bを省略
する時は、任意の接触層16a,16b上 又は活性層
14上に、それぞれソース電極とドレン電極22,20
を配置する。ソース電極とドレン電極22,20は、最
適接触層16a,16b 又は活性層14上に配置した
場合に、それらに対して当業において公知である比抵抗
の小さいオーム接触を提供するような任意の従来の方法
による任意の従来の金属被覆法を含んでいる。本発明に
おいては、当業における通常の技術の内の一つとしても
知られているように、接触層16a,16bは、活性層
14の部分へポケット移植(pocket implants) するこ
とによって成形する。又、図には示されていないが、電
界効果トランジスタの活性域から離して配置した層16
a,16b と 下層14半絶縁体の未使用部分を用いて
いる絶縁域も、前記の回路と共に提供される。該域は、
例えば、当業において公知のように、ホウ素又は酸素の
ような種を移植することによって提供することができ
る。層14には、埋込み形チャネル15を提供する。M
ESFETトランジスタに通常用いられているように、
チャネル15を選択的にエッチングして、ソース電極2
2とドレン電極20との間に存在するチャネル15のピ
ンチオフ電圧を制御する。埋込みチャネル部分15に
は、ゲート電極24も配置する。ゲート電極24は、シ
ョットキー障壁形成金属を含んでおり、活性層14に対
してショットキー障壁接触を提供する。従って、ソー
ス、ドレン、及びゲート電極の形成後に、活性層14の
部分14′を暴露するか、又は被覆しないでおく。該部
分を不動態化することは重要であり、且つその不動態化
が原因となって、一般的にトランジスタ特性に対して悪
影響を与えるのもこの領域である。
【0014】以上述べて来た事は、一対のソース域とド
レン域との間に配置されたシングルゲートフィンガーを
有する金属半導体電界効果トランジスタに関する一般的
な説明である。明らかに、他の用途のためには、上記し
たようなセルを多数用いることもできると考えられる。
【0015】図2参照。支持体12上に支持されたトラ
ンジスタ10を、高電子陰性種、ここではO2を含むプ
ラズマ束30中に配置する。一般的に、これらの温度に
おいては、デバイスを、少なくとも約15分間、一般的
には少なくとも30〜45分間、O2プラズマ中に保持
する。別法として用いることができる高電子陰性種とし
ては、フッ素、塩素、窒素、及び硫黄が挙げられる。O
2プラズマの存在において、暴露活性域14の暴露表面
部分14′を、前記の種が混和されている薄手表層34
へ転化させる。従って、説明した例においては、ガリウ
ムとヒ素の酸化物(一種または複数種)を、プラズマ処
理中に、半導体材料上において、ここではGaAsを含
む全ての暴露部分14′上において生成させる。
【0016】好ましくは、FET 10 をプラズマ中に
配置する前に、特に、FET 10の暴露されている活
性層部分14′を、水酸化アンモニウム処理を用いて清
浄にして、従来の加工工程と関係するあらゆる残留汚染
を除去する。例えば、トランジスタ10を二次加工する
時に行う最終工程の内の一つは、ゲート電極24の成形
工程である。ゲート電極24を成形した後に行われる加
工の幾つかの時点において、ゲート電極24のための領
域を型取るのに用いた(図には示されていない)耐蝕層
(resist layer) 支持体10の表面から、詳しくは、活
性域14の暴露部分14′の表面から取り除く。一般的
には、デバイスを(図には示されていない)酸素プラズ
マ装置中に最大3分間又は4分間配置するような酸素プ
ラズマ処理を用いて、これらの暴露部分を取り除く。前
述のプラズマに対する暴露の結果として、小さな不規則
酸化物が生成することがある。一般的に、この層は、存
在する場合は、15Å又はそれ以下の厚さで、幾分不規
則な厚みを有すると思われる。 好ましくは、以下のよ
うに、不動態層を蒸着させる前に、上記の酸化物を除去
して、約25Åを超える均一な厚さの酸化物を提供する
ことが望ましい。従って、前述の清浄工程は、前記の酸
素プラズマ中に電界効果トランジスタを配置する前に、
行うことが好ましい。
【0017】清浄であるかないかにかかわらず、トラン
ジスタ10を、少なくとも約15分間、好ましくは35
〜45分間又はそれ以上、本発明においては45分間、
純酸素プラズマ環境に暴露することによって処理して、
楕円偏光測定器による表面反射角(Δ)の測定から推定
される一般的に25〜100Åの均一な厚さを有する酸
化物を成長させる。楕円偏光測定器による測定法を用い
て、ウェファー表面からの光線の反射によって示される
光線の位相の違いを測定する。本発明の場合は、酸化物
が完全に無いヒ化ガリウム表面に関する位相角Δは、約
168°であると考えられる。本発明に従うデバイスに
関しては、その位相角Δは、一般的に約162°未満で
あると思われる。
【0018】酸素プラズマは、従来のバレルプラズマ反
応器(即ちエッチングシステム)中で提供する。一般的
な条件は、該反応器の内圧1.7トル、酸素流量50 S
CCMであり、13.56メガヘルツにおいてRF電力 5
00ワットを与える。数分かけて酸化皮膜層を成長させ
ることによって提供することができる厚さと比べて、更
に厚い緩成長酸化皮膜層36を有していることが、一般
的には望ましい。該緩成長酸化皮膜36は、ゲート電極
24の成形後に、活性層14からフォトレジスト層をO
2プラズマを用いて除去する時に偶然生成する。一般的
に、プラズマ蒸着は、少なくとも20分間、好ましくは
最大45分間又はそれ以上、一般的に好ましくは35〜
45分間にわたって行うべきである。前記の時間によっ
て、厚さ25〜35Å程度の領域を含む酸化物が提供さ
れると考えられる。
【0019】表面部分14′中へ電子陰性種を混和する
ための別法としては、選択した電子陰性種のプラズマを
含む反応性イオンエッチャー(reactive ion etcher)
中へトランジスタ10を配置する方法がある。特に、前
記の方法を用いると、酸化物含有表面が高度に均一な厚
さで、且つ約40〜100Å及びそれ以上を超える厚さ
の厚手層が提供されると思われる。O2種に関する一般
的な成長条件は、内圧100ミリトル、入力電力200
ワットにおいて O2流量95 sccm 、プラズマと支持体
表面との間の自己バイアスは、0ボルトを超えて、好ま
しくは50〜80ボルトであり、且つ該支持体表面は、
プラズマと比べて、より陰性になっている。時間は、一
般的に30分間である。この方法は、実施例で説明して
いるように、O2のような電子陰性種が混和されている
厚手層を成長させる。一般的には、35〜100Å又は
それ以上の厚さを有する酸化物含有フィルム34が、上
述の一般的条件の下では期待される。一般的に、好まし
い厚さは75Åである。
【0020】上記の最初の方法では、従来のバレルプラ
ズマ反応器において、比較的高圧のプラズマを該バレル
中に提供して、最大深さ 約30〜35Åまで、GaA
s表面を酸化する。バイアス電位を、プラズマと支持体
表面との間に適用することはできない。
【0021】反応性イオンエッチングシステムにおい
て、GaAs支持体がその中に配置されている一対の平
面電極間に対して、比較的低圧の平面プラズマ放電を提
供する。一対の電極の上部電極と支持体との間に、バイ
アス電位を提供する。このバイアス電位によって、バレ
ルプラズマ法において可能な酸化反応推進力と比べて、
更に大きな酸化反応推進力を生じさせる電界勾配を提供
する。後者の方法では、酸化物領域の厚さは、約75Å
及びそれ以上が可能である。又、反応性イオン反応器
システムにおいては、一対のスペースド平行電極間にウ
ェファーを配置するので、酸化表層に関して更に均一な
厚さが提供される。
【0022】図3参照。O2処理後、活性層14の処理
部分36を、不動態材料層36で封入する。不動態層3
6は、本発明においては、図に示されているように、ソ
ース電極20とドレン電極22の上にまで広がってい
る。特に、活性層14と不動態層36間の界面領域(即
ち処理領域34)は、薄い酸化物含有表層部分を含んで
いる。その層は、層34であり、該層は、GaAs、並
びにGaとAsの酸化物を含んでいる。ソース電極とゲ
ート電極間、及びドレン電極とゲート電極間の薄手酸化
皮膜34中に酸素が存在していることによって、FET
のドレン/ゲート間及びドレン/ソース間の逆絶縁破壊
電圧特性が向上する、と考えられる。暴露されたGaA
sの表面における結合の破壊は、負の表面電位を有する
表面を提供する。不動態化前のGaAsの負の表面電位
は、逆絶縁破壊電圧に関与している。一般的に、不動態
化後には、不動態化活性層の表面上に存在する陰電荷は
減少し、それと同時に逆絶縁破壊電圧が低下する。本発
明で用いているような酸素又は強電子陰性元素を存在さ
せることによって、不動態化の後でも、領域34におい
て、比較的高い負の表面電位を維持する。従って、表面
34を有しない不動態化FETと比較して、FET1
0′は、比較的高い逆絶縁破壊電圧特性を有する。
【0023】本発明では、(図には示されていない)プ
ラズマ蒸着システム中にウェファーを配置することによ
って、図2の電界効果トランジスタ10のウェファー上
に、不動態層36を提供する。プラズマ蒸着システムの
ための一般的な条件においては、該システムを13.5
6メガヘルツで動作させて、シラン、窒素、及びアンモ
ニアの混合物を該システム中へ導入する。窒化ケイ素の
プラズマ蒸着中の基準条件では:圧力0.65トルにお
いて:初期流は、5%シランと95%窒素の混合蒸気流
を流量220 SCCM で;二次流は、アンモニア蒸気流を
流量23.0 SCCM で;及び三次流は、純酸素蒸気流を
流量200 SCCM で流す。プラズマシステムのための一
般的な蒸着温度は、蒸着電力35ワットにおいて、25
0℃である。一般的に、蒸着層36の厚さは、2000
Å(即ち200ナノメートル)である。蒸着させる時に
は、窒化ケイ素に対して、約1x109ダイン/cm2
応力を加えて適度に圧縮する。
【0024】図4、4A、及び4B参照。該図は、チャ
ンネル電流1アンペア/mmにおいて測定したドレン/
ゲート接続に関する逆絶縁破壊電圧のセット統計(set
statistics)を、不動態化前と不動態化後の2セットの
電界効果トランジスタについて示している。例えば、一
例として、セット統計40を参照すると、該プロット
は、逆絶縁破壊電圧に関して、最高値42、最低値4
4、中間値46、及び上部四分線47と下部四分線48
を示している。前記のそれぞれの値は、不動態化と表面
処理の前に、本発明の電界効果トランジスタの1セット
に関して得られた値である。第一セット40は、不動態
化前に、約17.5〜22.5ボルトの絶縁破壊電圧を
示している。「処理されることになっている」FETセ
ット40として、同じウェファーから二次加工したFE
Tsの対照セットの統計セット50は、約18〜21.
7ボルトの絶縁破壊電圧特性を示している。ウェファー
は、セット統計40のデータを得るのに用いられるFE
Tsに対するO2処理と不動態化の前に、及びセット統
計50のデータを得るのに用いられるFETsに対する
2プラズマ処理を行わない不動態化の前に、水酸化ア
ンモニウム(NH30H)水溶液中で洗浄した。NH3
H による洗浄後の楕円偏光測定器による測定値は、1
65.3°であり、その値は、厚さ約10Åの残留酸化
物を含む表面を示唆している。FETセット42は、バ
レルプラズマ反応器中で、35分間、O2プラズマで処
理されており、厚さ約30Åの酸化物含有層を有してい
る。楕円偏光測定器で測定した位相角Δは、159°で
あった。2,000Åの窒化ケイ素による不動態化後、
酸素プラズマ処理したデバイスのセット統計40′は、
約17〜21ボルトの絶縁破壊電圧特性を示している。
セット統計50′は、上記のようにNH30H 中で洗浄
した後、O2 プラズマ処理をせずに、2,000ÅのS
23で不動態化した対照FETsの特性を示してい
る。不動態化後の対照FETsのセット統計50′は、
約12.5〜15ボルトの極めて低い逆絶縁破壊電圧を
示している。2つの絶縁破壊電圧範囲の違いを、図4B
に示す。図4Bは、不動態化の前後に測定した時の、デ
バイス基板による、デバイスに関する逆絶縁破壊電圧の
変化範囲を示している。O2プラズマ処理したFETs
は、逆絶縁破壊電圧において、セット統計40″に示さ
れている約+0.5から−2.5ボルトの変化範囲を有
していた。酸素プラズマ処理を受けていない対照FET
sは、逆絶縁破壊電圧特性に関して、セット統計50″
に示されている約−4.5から−7ボルトの変化範囲を
有していた。従って、図4Aと図4Bを比較すると、特
に図4Bから、酸素プラズマ処理を行うと、該処理を行
わなかった場合と比べて、少なくとも平均で約4ボルト
だけ、不動態化後の絶縁破壊電圧が増加することが分か
る。
【0025】主に、O2を電子陰性種として用いること
を述べて来たが、他の電子陰性種にも適当なものがあ
る。例えば、フッ素の電子陰性度(en)=4.0 は、
2(en=3.5)と比べて更に電子陰性であり、適
当な別種であると考えられる。ヒ化ガリウムにおいて、
ヒ素は、その2元素の中では高い電子陰性度(en
2.0)を有している。従って、en >2.0 の電子
陰性度を有する任意の適当な種を用いて、幾つかの向上
を提供すべきである。電子陰性度en=2.5 を有する
炭素は、もう一つの別種である。GaAsにおいては、
炭素は、低いドナードーパント(shallow donor dopant)
である。しかしながら、チャンネル層のドーピング濃
度を規定する場合は、前記の事実を考慮する必要がある
と思われる。
【0026】上記したものとは別の電子陰性種の例とし
ては、塩素(Cl)en=3.0、硫黄en=2.5 、
及び窒素(N)en=3.0 が挙げられる。
【0027】以上、本発明の好ましい態様を説明して来
たが、本発明の概念を取り入れた他の態様を用いること
もできるということは、当業者には明らかであると思わ
れる。従って、これらの態様は、開示した態様に限定さ
れるものではなく、むしろ添付した特許請求の精神と範
囲によってのみ限定されうべきものである。
【図面の簡単な説明】
【図1】
【図2】
【図3】本発明に従って調製した暴露表層部分を有する
金属半導体電界効果トランジスタ上に、不動態層を提供
する工程を示す一連の横断面図である。
【図4】図4Aは、ロット番号に対する逆絶縁破壊電圧
(ボルト単位)のプロットした図であり、ロットの内の
各一つにおける個々のデバイスに関して、表面処理の前
後に測定した絶縁破壊電圧の統計を示している。また、
図4Bは、不動態化後の処理デバイスと対照デバイスの
トランジスタロット番号に対して、デバイス基板による
デバイスの逆絶縁破壊電圧の変化をプロットした図であ
る。
フロントページの続き (72)発明者 バラット・パテル アメリカ合衆国ニューハンプシャー州 03063,ナシュア,チャサム・ストリー ト 12 (72)発明者 ハーマン・スタッツ アメリカ合衆国マサチューセッツ州 01778,ウェイランド,バーネイ・ヒ ル・ロード 10 (56)参考文献 特開 平2−27725(JP,A) 特開 昭61−129833(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/337 H01L 21/338 H01L 27/095 H01L 29/778 H01L 29/80 - 29/812

Claims (28)

    (57)【特許請求の範囲】
  1. 【請求項1】 プラズマと半導体支持体表面との間に0
    ボルトを超える電位で自己バイアスしているIII−V
    族の半導体材料の支持体を、フッ素、窒素、塩素、及び
    硫黄からなる群より選択される電子陰性種(electro-neg
    ative species)を含むプラズマ中に配置して、該半導体
    支持体(substrate)の表面部分へ該電子陰性種を導入す
    る工程;及び電子陰性種を有する該半導体支持体の該表
    面部分上に、任意の非III−V族の半導体酸化物から
    なる不動態層を蒸着させる工程; を含む、不動態層を受容しているIII−V族の半導体
    表面を調製する方法。
  2. 【請求項2】 該配置工程中において、該プラズマと該
    半導体支持体間の自己バイアスが、50〜80ボルトで
    あり、且つ支持体が、プラズマに対して陰性である請求
    項1記載の方法。
  3. 【請求項3】 該不動態層が、窒化ケイ素、二酸化ケイ
    素、一酸化ケイ素、酸窒化ケイ素、及びポリイミドから
    なる群より選択される請求項1記載の方法。
  4. 【請求項4】 該不動態層が窒化ケイ素であり、該II
    I−V族材料がGaAsである請求項1記載の方法。
  5. 【請求項5】 プラズマと半導体支持体表面との間に0
    ボルトを超える電位で自己バイアスしているIII−V
    族の半導体材料の支持体を、フッ素、窒素、塩素及び硫
    黄からなる群から選択される電子陰性種を含むプラズマ
    中に配置して、該半導体支持体の表面部分へ該電子陰性
    種を導入する工程;及び電子陰性種を有する半導体支持
    体の該表面部分上に、不動態層を蒸着させる工程; を含む、不動態層を受容しているIII−V族の半導体
    表面を調製する方法。
  6. 【請求項6】 該III−V族の材料がGaAsである
    請求項5記載の方法。
  7. 【請求項7】 電子陰性種がフッ素である請求項5記載
    の方法。
  8. 【請求項8】 該III−V族の材料がGaAsである
    請求項7記載の方法。
  9. 【請求項9】 ドーパント濃度を有するIII−V族の
    材料を含む活性層を、該活性層の上に配置されたソース
    電極とドレン電極、及び該ソース電極と該ドレン電極と
    の間において該活性層にショットキー障壁接触して配置
    されているゲート電極と共に支持する支持体; 該ドレン電極と該ゲート電極間に配置された35Åを超
    える厚さを有する、該III−V族の材料と、フッ素、
    塩素、窒素、及び硫黄からなる群より選択される電子陰
    性種を含む該活性層の表層部分;及び少なくとも該活性
    層の該表層部分上に配置された不動態材料の層; を含む電界効果トランジスタ。
  10. 【請求項10】 該表層部分が、実質的に均一な厚さを
    有する請求項9記載の電界効果トランジスタ。
  11. 【請求項11】 該表層部分が、35〜100Åの均一
    な厚さを有する請求項9記載の電界効果トランジスタ。
  12. 【請求項12】 該表層部分が、約75Åの均一な厚さ
    を有する請求項9記載の電界効果トランジスタ。
  13. 【請求項13】 該不動態層が、窒化ケイ素、二酸化ケ
    イ素、一酸化ケイ素、酸窒化ケイ素、及びポリイミドか
    らなる群より選択される請求項9記載の電界効果トラン
    ジスタ。
  14. 【請求項14】 ドーパント濃度を有するIII−V族
    の材料を含む活性層を、活性層の上に配置されたソース
    電極とドレン電極、及び該ソース電極と該ドレン電極と
    の間において該活性層にショットキー障壁接触して配置
    されているゲート電極と共に支持する支持体; 該III−V族の材料と、フッ素、塩素、窒素及び硫黄
    からなる群より選択される電子陰性種とを含む、該ドレ
    ン電極と該ゲート電極との間に配置された該活性層の表
    層部分;及び少なくとも該活性層の該表層部分上に配置
    された不動態材料層; を含む電界効果トランジスタ。
  15. 【請求項15】 該表層部分が、実質的に均一な厚さを
    有する請求項14記載の電界効果トランジスタ。
  16. 【請求項16】 該表層部分が、25〜100Åの均一
    な厚さを有する請求項14記載の電界効果トランジス
    タ。
  17. 【請求項17】 該表層部分が、約75Åの均一な厚さ
    を有する請求項14記載の電界効果トランジスタ。
  18. 【請求項18】 該電子陰性種が、フッ素である請求項
    16記載の電界効果トランジスタ。
  19. 【請求項19】 該不動態層が、窒化ケイ素、二酸化ケ
    イ素、一酸化ケイ素、酸窒化ケイ素、及びポリイミドか
    らなる群より選択される請求項18記載の電界効果トラ
    ンジスタ。
  20. 【請求項20】 該不動態層が、窒化ケイ素である請求
    項18記載の電界効果トランジスタ。
  21. 【請求項21】 不動態層を受容する半導体表面を有す
    る金属半導体電界効果トランジスタの製造方法であっ
    て、 ドーパント濃度を有するIII−V族の材料を含む活性
    層を、該活性層の上に配置されたソース電極とドレン電
    極、及び該ソース電極と該ドレン電極との間において該
    活性層にショットキー障壁接触して配置されているゲー
    ト電極と共に支持し、該活性層が少なくともゲート電極
    とドレン電極との間に曝露された半導体表面を有する、
    支持体を調製し; プラズマと表面との間に0ボルトを超える自己バイアス
    電位を有する、フッ素、窒素、塩素、及び硫黄からなる
    群より選択される電子陰性種を含むプラズマ中に、曝露
    された半導体表面を配置して、電子陰性種を含むIII
    −V族材料の曝露表面の表面層部分を与え; 半導体及び電子陰性種の表面層部分の上に不動態層を蒸
    着させる; 工程を含むことを特徴とする方法。
  22. 【請求項22】 該配置工程中において、該プラズマと
    該半導体支持体間の自己バイアスが、50〜80ボルト
    であり、且つ支持体が、プラズマに対して陰性である請
    求項21記載の方法。
  23. 【請求項23】 該不動態層を、窒化ケイ素、二酸化ケ
    イ素、一酸化ケイ素、酸窒化ケイ素、及びポリイミドか
    らなる群より選択する請求項21記載の方法。
  24. 【請求項24】 該不動態層が、窒化ケイ素である請求
    項26記載の方法。
  25. 【請求項25】 該III−V族の材料が、砒化ガリウ
    ムである請求項23記載の方法。
  26. 【請求項26】 該不動態層を、窒化ケイ素、二酸化ケ
    イ素、一酸化ケイ素、酸窒化ケイ素、及びポリイミドか
    らなる群より選択する請求項25記載の方法。
  27. 【請求項27】 該不動態層が、窒化ケイ素である請求
    項26記載の方法。
  28. 【請求項28】 不動態層を受容する半導体表面を有す
    る金属半導体電界効果トランジスタの製造方法であっ
    て、 ドーパントを有するIII−V族の材料を含む活性層、
    活性層の上にオーム接触で配置されたソース電極とドレ
    ン電極、活性層にショットキー障壁接触してソース電極
    とドレン電極との間に配置されているゲート電極を支持
    し、該活性層が少なくともゲート電極とドレン電極との
    間に曝露された半導体表面を有する、支持体を調製し; 少なくともゲート電極とドレン電極との間の半導体酸化
    物表面を除去し; プラズマと表面との間に0ボルトを超える自己バイアス
    電位を有する、フッ素、窒素、塩素及び硫黄からなる群
    から選択される電子陰性種を含むプラズマ中に、曝露さ
    れた半導体表面を配置して、電子陰性種を含むIII−
    V族材料の曝露表面の表面層部分を与え; 半導体及び電子陰性種の表面層部分の上に不動態層を蒸
    着させる; 工程を含むことを特徴とする方法。
JP33513091A 1990-12-18 1991-12-18 半導体素子とその製造方法 Expired - Lifetime JP3228979B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US62931690A 1990-12-18 1990-12-18
US629316 1990-12-18

Publications (2)

Publication Number Publication Date
JPH04291932A JPH04291932A (ja) 1992-10-16
JP3228979B2 true JP3228979B2 (ja) 2001-11-12

Family

ID=24522481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33513091A Expired - Lifetime JP3228979B2 (ja) 1990-12-18 1991-12-18 半導体素子とその製造方法

Country Status (1)

Country Link
JP (1) JP3228979B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0642175B1 (en) * 1993-09-07 2004-04-28 Murata Manufacturing Co., Ltd. Semiconductor element with Schottky electrode and process for producing the same

Also Published As

Publication number Publication date
JPH04291932A (ja) 1992-10-16

Similar Documents

Publication Publication Date Title
US5041393A (en) Fabrication of GaAs integrated circuits
US6455871B1 (en) SiGe MODFET with a metal-oxide film and method for fabricating the same
US4585517A (en) Reactive sputter cleaning of semiconductor wafer
US4343082A (en) Method of making contact electrodes to silicon gate, and source and drain regions, of a semiconductor device
KR19980024988A (ko) 집적 cmos 회로 장치 및 그 제조 방법
CN111916351A (zh) 半导体器件及其制备方法
JPH09172173A (ja) 半導体装置及びその製造方法
EP0064829B1 (en) High electron mobility semiconductor device and process for producing the same
JP2013140835A (ja) 半導体装置及び半導体装置の製造方法
US5882961A (en) Method of manufacturing semiconductor device with reduced charge trapping
US5223458A (en) Method of manufacturing a III-V semiconductor device using a self-biased substrate and a plasma containing an electronegative species
USRE32613E (en) Method of making contact electrodes to silicon gate, and source and drain regions, of a semiconductor device
WO2004061930A1 (en) Sulfide encapsulation passivation technique
CN111739801A (zh) 一种SOI基p-GaN增强型GaN功率开关器件的制备方法
CN111785776A (zh) 垂直结构Ga2O3金属氧化物半导体场效应晶体管的制备方法
CN109300974B (zh) 一种非极性InAlN/GaN高电子迁移率晶体管及制备方法
US5880483A (en) Semiconductor devices
JP3228979B2 (ja) 半導体素子とその製造方法
US6274512B1 (en) Method for manufacturing a semiconductor device
GB2074374A (en) Method of making field effect transistors
US5539248A (en) Semiconductor device with improved insulating/passivating layer of indium gallium fluoride (InGaF)
JPH04233771A (ja) 電界効果トランジスタ及びその製造方法
RU2227344C2 (ru) Способ изготовления мощных свч полевых транзисторов с барьером шоттки
JPH01251665A (ja) 3−5族化合物半導体電界効果トランジスタの製造方法
JPH1074775A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080907

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080907

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090907

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120907

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120907

Year of fee payment: 11