JP3228625B2 - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JP3228625B2 JP3228625B2 JP33531493A JP33531493A JP3228625B2 JP 3228625 B2 JP3228625 B2 JP 3228625B2 JP 33531493 A JP33531493 A JP 33531493A JP 33531493 A JP33531493 A JP 33531493A JP 3228625 B2 JP3228625 B2 JP 3228625B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- semiconductor package
- ceramic
- sealing material
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
として好適な半導体パッケージに関する。
は、プラスチックパッケージ、メタルパッケージ、セラ
ミックパッケージが使用されている。これらのうち、特
にセラミックパッケージは、LSIを気密封止する際の
信頼性が高く、優れた放熱性等を有するため、コンピュ
ータの演算部に用いるCMOSゲートアレイやECLゲ
ートアレイ等のパッケージングに使用されている。
ては、リードフレームを用いたDIP(デュアルインラ
インパッケージ)、QFP(クァドフラッドパッケー
ジ)や、リードピンを用いたPGA(ピングリッドアレ
イ)、入出力用のランドを用いたLGA(ランドグリッ
ドアレイ)等が知られている。これらのうち、リードフ
レームを用いたパッケージは、構造が簡単で、安価に作
製できることから、各種の半導体チップに広く使用され
ている。特に、QFPは入出力信号数の増加にも対応で
き、表面実装タイプであること等から多用されている。
ケージのリードフレームとしては、一般にセラミックス
材料と熱膨張係数が近似する、42wt%Ni-Feや29wt%Ni-16
wt%Co-Fe 等の Fe-Ni系合金が用いられている。しか
し、このような Fe-Ni系合金は強磁性体であるため、パ
ルス信号の立上り直後や高周波信号の場合には表皮効果
により抵抗が増大し、その結果として出力信号の電圧レ
ベルが低下するという問題や、比透磁率が大きいことに
起因してインダクタンスが大きく、かつインダクタンス
が周波数により変化する、換言すればノイズレベルが高
いという問題を有していた。このような抵抗やインダク
タンスの周波数依存性は、いずれも半導体チップの動作
特性に対して悪影響を及ぼすものであるため、その対応
が強く求められている。
抵抗であるため、表皮効果により電流分布が断面表層に
集中したとしても低抵抗状態を保つことができ、また比
透磁率を 1として取り扱うことができる非磁性体である
ため、インダクタンスを小さくできると共に周波数依存
性を解消することができる。しかしながら、Cu系リード
フレームは、パッケージ材料であるセラミックスとの熱
膨張係数の差が大きいことから、一般的なガラス系封着
材を用いて接合すると、上記熱膨張差により生じる熱応
力によって封着部分(特に封着材部分)に亀裂が生じた
り、また亀裂が生じないまでも、十分な封着信頼性が得
られないという問題を有していた。
のセラミックスパッケージにおいて、 Fe-Ni系リードフ
レームを用いた場合には、抵抗やインダクタンスが周波
数により変化し、特に高速動作型の半導体チップの動作
特性に悪影響を及ぼしやすいという問題があった。一
方、Cu系リードフレームを用いた場合には、ガラス系封
着材で信頼性の高い封着を行うことができないという問
題があった。
れたもので、リードフレームの抵抗やインダクタンスの
周波数依存性を抑制すると共に、封着部分の信頼性を高
めることを可能にした、セラミックス基体を用いた半導
体パッケージを提供することを目的としている。
ジは、半導体チップが搭載されたセラミックス基体と、
前記セラミックス基体の前記半導体チップの搭載面側に
複数の列状に配置された封着材を介して接合され、かつ
前記半導体チップに電気的に接続された、表面に酸化層
を有する銅系リードフレームと、前記セラミックス基体
に前記銅系リードフレームを介して接合されたセラミッ
クスキャップとを具備することを特徴としている。
記銅系リードフレームは、Cuを主成分とし、これに0.1
〜1.2重量%のCrおよび0.05〜0.3重量%のZrから選ばれた
少なくとも 1種を添加したCu基合金からなること、前記
Cu基合金はさらに 0.005〜0.05重量%のSiを含むことを
特徴としている。さらに、上記半導体パッケージにおい
て、前記銅系リードフレームのパッケージ内先端部は、
前記封着材を介して前記セラミックス基体に接合されて
いることを特徴としている。また、前記封着材の列の幅
は1〜10mm、前記セラミックス基体と前記封着材との実
接合面積は、セラミックス基体の封着部面積に対して30
〜70%であることが好ましい。
面にCu酸化層、特にCrやZrの濃度が高いCuの酸化物層を
有する銅系リードフレームを用いており、この表面の酸
化層は例えばガラス系の封着材の濡れ性を改善する働き
を有する。また、このような銅系リードフレーム、特に
CrやZrの濃度が高い銅系合金からなるリードフレーム
を、複数の列状に配置した封着材を介してセラミックス
基体に接合しており、銅系リードフレームとセラミック
ス基体との直接結合面積の低減を図っている。これらに
より、銅系リードフレームと例えばガラス系封着材との
良好な接合状態が得られると共に、銅系リードフレーム
とセラミックス基体との熱膨張差に起因して生じる熱応
力を緩和することができるため、高信頼性の下で銅系リ
ードフレームをセラミックス基体に接合することが可能
となる。すなわち、封着部分の信頼性を高めることがで
きる。そして、銅系リードフレームは表皮効果により電
流分布が断面表層に集中したとしても低抵抗状態を保つ
ことができると共に、抵抗やインダクタンスの周波数依
存性が極めて小さいため、高周波動作型の半導体チップ
を搭載した場合においても、良好な動作特性を得ること
ができる。
て説明する。
半導体パッケージ(QFP)の構成を示す断面図であ
る。同図において、1は半導体チップ2の収容部となる
キャビティ1aを有するセラミックス基体である。セラ
ミックス基体1のキャビティ1a内には、 Ag-ポリイミ
ド、 Ag-ガラス等の接合材3を介して半導体チップ2が
接合搭載されている。
般的な酸化アルミニウム(Al2 O 3)等を用いることも
可能であるが、特に放熱性に優れる窒化アルミニウム(A
lN)を用いることが好ましい。これにより、半導体チッ
プの高集積化や高速動作化に伴う放出熱量の増大に対応
することができ、十分な放熱性を確保した上でパッケー
ジを小形化することが可能となる。また、パッケージを
小形化することによって、信号遅延の抑制にも効果を発
揮する。
ップ2の搭載面側、すなわちセラミックス基体1の外縁
側凸状端面上には、例えばガラス系の封着材4によっ
て、Cu系リードフレーム5が接合されており、このCu系
リードフレーム5と半導体チップ2の各電極とは、ボン
ディングワイヤ6等により電気的に接続されている。Cu
系リードフレーム5の構成材料となるCu基合金として
は、導電率(IACS)が 80%以上で、かつ機械的強度(引張
り強度)が50kgf/mm2 以上のものを用いることが好まし
い。このようなCu基合金としては、Cuを主成分とし、こ
れにCrおよびZrから選ばれる少なくとも 1種を添加した
Cu-Cr-Zr系合金、さらにこのCu-Cr-Zr系合金にSiを添加
した Cu-Cr-Zr-Si系合金等が例示される。上記Cr、Zrお
よびSiの組成比は、Cr:0.1〜 1重量% 、Zr: 0.05〜 1重
量% 、Si:0.005〜 0.1重量% とすることが好ましい。こ
のようなCrやZrの濃度が高く、かつSiを含む組成とする
ことで、酸化膜の剥離をより一層防止することが可能と
なる。このような Cu-Cr-Zr-Si系合金の具体的な組成と
しては、 Cu-0.55%Cr-0.25%Zr-0.04%Si が挙げられる。
上記Cu系リードフレーム5は、図2に示すように、その
表面に酸化層5aが設けられており、またガラス系封着
材4は、セラミックス基体1の外縁側凸状端面上に辺方
向に複数列(例えば封着材列4a、4b、4c、4d)
配置されている。そして、上記Cu系リードフレーム5の
表面酸化層5aとガラス系封着材列4a、4b、4c、
4dとが接触し、その界面で接合封着がなされている。
なお、上記表面酸化層5aは、Cu系リードフレーム5の
ワイヤボンディング部7のみは除去されており、Cu系リ
ードフレーム5と半導体チップ2との良好な電気的接続
を確保している。Cu系リードフレーム5の表面酸化層5
aは、例えばワイヤボンディング部7を除いてCu系リー
ドフレーム5の表面に酸化処理を施したり、あるいは酸
化銅の塗布焼成等によっても形成することができる。
しては、濃度 0.5規定の硝酸溶液に室温で 5分間浸漬し
た後、大気中にて 300℃で 5分間の熱処理を行う、ある
いは濃度 2.2規定の硝酸溶液に室温で20分間浸漬した
後、大気中にて 300℃で 5分間の熱処理を行う等が挙げ
られる。また、表面酸化層5aの厚さは 1〜 5nmの範囲
とすることが好ましい。厚さが薄すぎる場合には効果が
なくなり、逆に厚すぎると処理時間がかかり生産性が低
下する。
的な形態は、セラミックス基体1の大きさ、Cu系リード
フレーム5の構成材料や形成ピッチ等に応じて適宜設定
するものとするが、例えば 1〜10mm程度の幅で形成する
ことが好ましく、またセラミックス基体1と列状ガラス
系封着材4との実接合面積は、セラミックス基体1の封
着部面積に対して30〜 70%程度とすることが好ましい。
実接合面積が 70%未満であると、封着部分の信頼性を十
分に得ることができず、また 30%を超えるとCu系リード
フレーム5とセラミックス基体1との熱膨張差を十分に
緩和することができない。なお、Cu系リードフレーム5
の先端部(インナーリードの先端部)は、ボンディング
特性を考慮して、ガラス系封着材4を介してセラミック
ス基体1に接合しておくものとする。また、封着材4と
しては、樹脂系例えばエポキシ系やポリイミド系等の封
着材を用いることもできる。
ックス基体1の上面側には、上述したCu系リードフレー
ム5を介して、セラミックスキャップ8が同様に列状に
配置されたガラス系の封着材9(例えば封着材列9a、
9b、9c)により接合されており、半導体チップ2が
気密封止されている。このセラミックスキャップ8の材
質としては、各種のセラミックス焼結体を適用すること
が可能であるが、熱膨張係数や放熱性等を考慮して、窒
化アルミニウムやムライトを主成分とする焼結体を用い
ることが好ましい。なお、半導体チップ2の気密封止
は、上記セラミックスキャップ8に限らず、セラミック
ス製の枠体をCu系リードフレーム5を介してセラミック
ス基体1の上面側に接合し、その内部に封止用樹脂を充
填することによっても実施できる。
以下のようにして評価した。また、本発明との比較とし
て、ガラス系封着材をセラミックス基体の封着部(外縁
側凸状端面)全面に配置してCu系リードフレームを接合
した半導体パッケージ(比較例1)と、42アロイからな
るリードフレームをセラミックス基体の封着部全面に配
置したガラス系封着材により接合した(比較例2)とを
作製し、これらについても同様に特性等の評価を行っ
た。
る各半導体パッケージのリードフレームの封着性を評価
した。その結果、実施例と比較例2による半導体パッケ
ージにおいては、封着工程で何等問題を生じることはな
かったが、ガラス系封着材を全面に配置した比較例1に
よる半導体パッケージでは、封着部分に熱応力によって
クラックが生じ、実用に耐え得るようなものではなかっ
た。
においては、Cu系リードフレーム5を封着材列4a、4
b、4c、4dによりセラミックス基体1に接合し、Cu
系リードフレーム5とセラミックス基体1とが直接結合
する面積の低減を図っているため、Cu系リードフレーム
5とセラミックス基体1との熱膨張差に起因して封着時
に生じる熱応力を緩和することができ、これにより良好
にCu系リードフレーム5を接合封着することが可能とな
る。また、Cu系リードフレーム5の表面には、酸化層5
aを設けているため、良好なガラス系封着材4の濡れ性
が得られるため、これによっても封着性が向上する。こ
れらによって、優れた封着信頼性を得ることが可能とな
る。また、ガラス系封着材4を列状に配置することによ
り、ガラス系封着材4より誘電率が低い空気が存在する
部分が形成されるため、電気的容量が低下し、これによ
り信号遅延を抑制することが可能となるという利点も生
ずる。
較例2の半導体パッケージを用いて、電気的特性を評価
した。まず、各半導体パッケージのリードフレームの電
気抵抗の周波数依存性として、200MHzにおける抵抗R
200 と1MHzにおける抵抗R1 との比を測定、評価した。
その結果、42アロイからなるリードフレームを用いた比
較例2による半導体パッケージでは、表皮効果により電
気抵抗が測定周波数と共に見掛け上増大した。これに対
して、実施例による半導体パッケージでは、低抵抗でか
つ周波数によらない特性を得ることができた。また、各
半導体パッケージの伝送特性をネットワークアナライザ
を用いて測定した。その結果、比較例2の半導体パッケ
ージでは、周波数が高くなるにつれて通過電圧が低下
し、信号が通りにくくなることが判明した。一方、実施
例の半導体パッケージでは 1000MHz(1GHz)以上の信号で
も出力の低下は僅かであった。
本発明による半導体パッケージは、良好な封着信頼性が
得られると共に、信号遅延が小さく、高周波まで信号を
良好に通過させることが可能であることから、特に高速
デバイス用のパッケージとして実用性に優れていること
が明らかである。
ームと半導体チップとの電気的な接続をワイヤボンディ
ングにより行った例について説明したが、本発明はこれ
に限定されるものではなく、TABやフリップチップ法
を使用したものについても適用可能である。
ッケージによれば、リードフレームの抵抗やインダクタ
ンスの周波数依存性を抑制した上で、封着部分の信頼性
を高めることができる。よって、特に高速デバイスの搭
載用に適した高性能で信頼性の高い半導体パッケージを
提供することが可能となる。
構成を示す断面図である。
て示す断面図である。
Claims (6)
- 【請求項1】 半導体チップが搭載されたセラミックス
基体と、 前記セラミックス基体の前記半導体チップの搭載面側に
複数の列状に配置された封着材を介して接合され、かつ
前記半導体チップに電気的に接続された、表面に酸化層
を有する銅系リードフレームと、 前記セラミックス基体に前記銅系リードフレームを介し
て接合されたセラミックスキャップとを具備することを
特徴とする半導体パッケージ。 - 【請求項2】 請求項1記載の半導体パッケージにおい
て、 前記銅系リードフレームは、Cuを主成分とし、これに
0.1〜 1.2重量%のCrおよび0.05〜 0.3重量%のZrから選
ばれた少なくとも 1種を添加したCu基合金からなること
を特徴とする半導体パッケージ。 - 【請求項3】 請求項2記載の半導体パッケージにおい
て、 前記Cu基合金は、さらに 0.005〜0.05重量%のSiを含む
ことを特徴とする半導体パッケージ。 - 【請求項4】 請求項1記載の半導体パッケージにおい
て、 前記銅系リードフレームのパッケージ内先端部は、前記
封着材を介して前記セラミックス基体に接合されている
ことを特徴とする半導体パッケージ。 - 【請求項5】 請求項1記載の半導体パッケージにおい
て、 前記封着材の列の幅は1〜10mmであることを特徴とする
半導体パッケージ。 - 【請求項6】 請求項1記載の半導体パッケージにおい
て、 前記セラミックス基体と前記封着材との実接合面積は、
セラミックス基体の封着部面積に対して30〜70%である
ことを特徴とする半導体パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33531493A JP3228625B2 (ja) | 1993-12-28 | 1993-12-28 | 半導体パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33531493A JP3228625B2 (ja) | 1993-12-28 | 1993-12-28 | 半導体パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07202109A JPH07202109A (ja) | 1995-08-04 |
JP3228625B2 true JP3228625B2 (ja) | 2001-11-12 |
Family
ID=18287143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33531493A Expired - Lifetime JP3228625B2 (ja) | 1993-12-28 | 1993-12-28 | 半導体パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3228625B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4381574B2 (ja) * | 2000-08-17 | 2009-12-09 | 日鉱金属株式会社 | 積層板用銅合金箔 |
JP5022536B2 (ja) * | 2000-08-30 | 2012-09-12 | 株式会社東芝 | メタライズ化された窒化アルミニウム基板およびそれを用いたqfp型の半導体パッケージ |
JP5380724B2 (ja) * | 2008-03-27 | 2014-01-08 | 新光電気工業株式会社 | 光半導体素子用パッケージ及びその製造方法 |
-
1993
- 1993-12-28 JP JP33531493A patent/JP3228625B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH07202109A (ja) | 1995-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5602059A (en) | Semiconductor device and method for manufacturing same | |
US6833290B2 (en) | Structure and method of forming a multiple leadframe semiconductor device | |
US5581122A (en) | Packaging assembly with consolidated common voltage connections for integrated circuits | |
EP1480270B1 (en) | Packaging component and semiconductor package | |
JP2944449B2 (ja) | 半導体パッケージとその製造方法 | |
US20070215990A1 (en) | Method for making QFN package with power and ground rings | |
JP3542311B2 (ja) | 半導体装置 | |
JPH11150135A (ja) | 熱伝導性が良好な導電性ペースト及び電子部品 | |
JP3169781B2 (ja) | 半導体装置用のリードフレーム | |
US5326623A (en) | Circuit board | |
JPH04192341A (ja) | 半導体装置 | |
JP3228625B2 (ja) | 半導体パッケージ | |
JP3515141B2 (ja) | 半導体パッケージ | |
JPH06342853A (ja) | 半導体素子用パッケージ | |
KR100675030B1 (ko) | 집적 회로 패키지 | |
JPH02298056A (ja) | 集積回路の信頼性の高いプラスチック・パッケージ | |
US5604378A (en) | Semiconductor device, its lead frame, and heat spreader having through holes | |
JPH07183421A (ja) | 半導体パッケージ | |
JPH0945804A (ja) | 半導体パッケージ | |
US20230369179A1 (en) | Semiconductor device | |
JPH07183448A (ja) | 半導体パッケージ | |
JPH08340069A (ja) | リードフレーム及びこれを用いた半導体装置 | |
US20230008518A1 (en) | Semiconductor package and manufacturing method therefor | |
JPH0536275Y2 (ja) | ||
KR200341729Y1 (ko) | 저온 소성 기판 패키지 구조 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010821 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070907 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term |