JP3226904B2 - スイッチング電源装置の力率改善回路 - Google Patents
スイッチング電源装置の力率改善回路Info
- Publication number
- JP3226904B2 JP3226904B2 JP26242099A JP26242099A JP3226904B2 JP 3226904 B2 JP3226904 B2 JP 3226904B2 JP 26242099 A JP26242099 A JP 26242099A JP 26242099 A JP26242099 A JP 26242099A JP 3226904 B2 JP3226904 B2 JP 3226904B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- resistor
- detection
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Rectifiers (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、単相交流を整流・
平滑化した電流を入力とするスイッチング電源装置に対
して好適に実施され、前記スイッチング電源装置の前段
側に介挿されて、整流後の電圧を、昇圧チョッパ回路が
昇圧することによって力率を改善するようにした、アク
ティブフィルタと称される力率改善回路に関する。
平滑化した電流を入力とするスイッチング電源装置に対
して好適に実施され、前記スイッチング電源装置の前段
側に介挿されて、整流後の電圧を、昇圧チョッパ回路が
昇圧することによって力率を改善するようにした、アク
ティブフィルタと称される力率改善回路に関する。
【0002】
【従来の技術】商用交流などの単相交流を入力とし、所
望とする電圧で安定化された直流電流を作成するにあた
って、入力側と出力側とを絶縁し、かつ変圧器を小形化
することができるスイッチング電源装置が広く用いられ
ている。このスイッチング電源装置は、前記単相交流を
整流して得られた整流後の電圧(脈流)を平滑化する平
滑コンデンサを電源として、その平滑化された電流をス
イッチングする。この場合、前記平滑コンデンサには、
前記整流後の電圧が該平滑コンデンサの充電電圧よりも
高くなるピーク値付近でしか電流が流れ込まず、導通角
が狭く、力率が低く、また高調波を発生するという問題
がある。
望とする電圧で安定化された直流電流を作成するにあた
って、入力側と出力側とを絶縁し、かつ変圧器を小形化
することができるスイッチング電源装置が広く用いられ
ている。このスイッチング電源装置は、前記単相交流を
整流して得られた整流後の電圧(脈流)を平滑化する平
滑コンデンサを電源として、その平滑化された電流をス
イッチングする。この場合、前記平滑コンデンサには、
前記整流後の電圧が該平滑コンデンサの充電電圧よりも
高くなるピーク値付近でしか電流が流れ込まず、導通角
が狭く、力率が低く、また高調波を発生するという問題
がある。
【0003】そこで、前記平滑コンデンサへの入力電流
波形を前記整流後の電圧の波形に対応させて力率を改善
するようにした力率改善回路が、スイッチング電源装置
の前段側に介挿されるようになってきている。図9は、
典型的な従来技術の力率改善回路1の電気的構成を示す
ブロック図である。商用電源2からの商用交流は、ダイ
オードブリッジ3で整流され、入力ライン4,5間に、
図3(a)において参照符α1で示すような脈流となっ
て出力され、力率改善回路1に入力される。力率改善回
路1からの出力電流は、出力ライン6,7間に出力さ
れ、平滑コンデンサcを介してスイッチング電源装置8
に入力され、該スイッチング電源装置8から出力端子p
1,p2には、所定電圧で安定化された直流電流が出力
される。
波形を前記整流後の電圧の波形に対応させて力率を改善
するようにした力率改善回路が、スイッチング電源装置
の前段側に介挿されるようになってきている。図9は、
典型的な従来技術の力率改善回路1の電気的構成を示す
ブロック図である。商用電源2からの商用交流は、ダイ
オードブリッジ3で整流され、入力ライン4,5間に、
図3(a)において参照符α1で示すような脈流となっ
て出力され、力率改善回路1に入力される。力率改善回
路1からの出力電流は、出力ライン6,7間に出力さ
れ、平滑コンデンサcを介してスイッチング電源装置8
に入力され、該スイッチング電源装置8から出力端子p
1,p2には、所定電圧で安定化された直流電流が出力
される。
【0004】力率改善回路1は、昇圧チョッパ形式の力
率改善回路(図9および図3の例は、チョーク電流が不
連続モードの例を示しているが、連続モードの構成であ
ってもよい)であり、正入力ライン4に介在されるチョ
ークコイルlおよびダイオードdと、前記チョークコイ
ルlとダイオードdとの接続点と負入力ライン5との間
に介在されるスイッチングトランジスタqと、入力分圧
抵抗r11,r12と、出力分圧抵抗r21,r22
と、前記スイッチングトランジスタqをon/off制
御する制御回路9とを備えて構成されている。
率改善回路(図9および図3の例は、チョーク電流が不
連続モードの例を示しているが、連続モードの構成であ
ってもよい)であり、正入力ライン4に介在されるチョ
ークコイルlおよびダイオードdと、前記チョークコイ
ルlとダイオードdとの接続点と負入力ライン5との間
に介在されるスイッチングトランジスタqと、入力分圧
抵抗r11,r12と、出力分圧抵抗r21,r22
と、前記スイッチングトランジスタqをon/off制
御する制御回路9とを備えて構成されている。
【0005】制御回路9は、前記図3(a)において参
照符α1で示すダイオードブリッジ3からの整流後の電
圧の前記入力分圧抵抗r11,r12による分圧値と、
前記図3(a)において参照符α2で示す平滑コンデン
サcの充電電圧の前記出力分圧抵抗r21,r22によ
る分圧値とを取込み、これらを演算処理し、チョークコ
イルl内に図3(b)において実線で示す電流が流れる
ように、スイッチングトランジスタqのゲートをon/
off制御する。
照符α1で示すダイオードブリッジ3からの整流後の電
圧の前記入力分圧抵抗r11,r12による分圧値と、
前記図3(a)において参照符α2で示す平滑コンデン
サcの充電電圧の前記出力分圧抵抗r21,r22によ
る分圧値とを取込み、これらを演算処理し、チョークコ
イルl内に図3(b)において実線で示す電流が流れる
ように、スイッチングトランジスタqのゲートをon/
off制御する。
【0006】図3(a)において参照符α1で示す整流
後の電圧および参照符α2で示す平滑コンデンサcの充
電電圧の波形は、共通のグラウンドレベルを基準として
作図されており、そのレベル差は、力率改善回路1によ
る電圧昇圧分(△V)に相当する。
後の電圧および参照符α2で示す平滑コンデンサcの充
電電圧の波形は、共通のグラウンドレベルを基準として
作図されており、そのレベル差は、力率改善回路1によ
る電圧昇圧分(△V)に相当する。
【0007】前記スイッチングトランジスタqのon/
off動作による電流は、商用電源2とダイオードブリ
ッジ3との間に介在される図示しないフィルタ回路によ
って平均化され、該商用電源2およびダイオードブリッ
ジ3には、図3(b)において参照符α4で示す電流が
流れる。こうして、商用電源2から流れる電流波形を電
圧波形に近似させ、力率が改善されている。
off動作による電流は、商用電源2とダイオードブリ
ッジ3との間に介在される図示しないフィルタ回路によ
って平均化され、該商用電源2およびダイオードブリッ
ジ3には、図3(b)において参照符α4で示す電流が
流れる。こうして、商用電源2から流れる電流波形を電
圧波形に近似させ、力率が改善されている。
【0008】力率改善回路1おける昇圧のメカニズム
は、通常一般の昇圧チョッパ回路と同一であり、スイッ
チングトランジスタqのon期間中に正入力ライン4か
らチョークコイルlを通してスイッチングトランジスタ
qに電流が流れることで該チョークコイルl内に励磁エ
ネルギが蓄積され、スイッチングトランジスタqがof
fすると、該励磁エネルギによって昇圧電流がダイオー
ドブリッジ3からチョークコイルlおよびダイオードd
を通して平滑コンデンサcに流入することで実現され
る。
は、通常一般の昇圧チョッパ回路と同一であり、スイッ
チングトランジスタqのon期間中に正入力ライン4か
らチョークコイルlを通してスイッチングトランジスタ
qに電流が流れることで該チョークコイルl内に励磁エ
ネルギが蓄積され、スイッチングトランジスタqがof
fすると、該励磁エネルギによって昇圧電流がダイオー
ドブリッジ3からチョークコイルlおよびダイオードd
を通して平滑コンデンサcに流入することで実現され
る。
【0009】制御回路9は、前述の通り、入力端子p3
にて平滑コンデンサcの充電電圧レベルを監視し、該電
圧レベルが所定の電圧より高い場合、平滑コンデンサc
内を流れる電流の波高値が全体に低くなるようにスイッ
チングトランジスタqをon/off制御し、逆に、該
電圧レベルが前記所定の電圧より低い場合、平滑コンデ
ンサc内を流れる電流の波高値が全体に高くなるように
スイッチングトランジスタqをon/off制御するこ
とによって、該電圧レベルは常に前記所定の一定電圧値
に制御されている。
にて平滑コンデンサcの充電電圧レベルを監視し、該電
圧レベルが所定の電圧より高い場合、平滑コンデンサc
内を流れる電流の波高値が全体に低くなるようにスイッ
チングトランジスタqをon/off制御し、逆に、該
電圧レベルが前記所定の電圧より低い場合、平滑コンデ
ンサc内を流れる電流の波高値が全体に高くなるように
スイッチングトランジスタqをon/off制御するこ
とによって、該電圧レベルは常に前記所定の一定電圧値
に制御されている。
【0010】
【発明が解決しようとする課題】上述のように構成され
る前記昇圧チョッパ方式の力率改善回路1の損失は、整
流後の電圧と昇圧電圧(出力電圧)との差が大きくなる
に従って増加し、またスイッチング電源装置8の損失
も、入力電圧(平滑コンデンサcの充電電圧)が高くな
るに従って増加する傾向がある。
る前記昇圧チョッパ方式の力率改善回路1の損失は、整
流後の電圧と昇圧電圧(出力電圧)との差が大きくなる
に従って増加し、またスイッチング電源装置8の損失
も、入力電圧(平滑コンデンサcの充電電圧)が高くな
るに従って増加する傾向がある。
【0011】しかしながら、従来では、スイッチング電
源装置8を複数の入力電圧に共用する場合には、平滑コ
ンデンサcの充電電圧を、最も高い入力電圧に対応して
設定しており、たとえば全世界対応にする場合、約40
0Vに設定している。すなわち、通常、力率改善の為に
必要な電圧昇圧分(△V)は、昇圧チョッパ回路の制御
方法によって多少異なるけれども、入力電圧の波高値に
対して数10Vでよく、たとえばオーストラリア等の前
記入力電圧の実効値が240Vの場合には、前記波高値
は√2倍の336Vであり、前記平滑コンデンサcの充
電電圧は前記400Vとなる。
源装置8を複数の入力電圧に共用する場合には、平滑コ
ンデンサcの充電電圧を、最も高い入力電圧に対応して
設定しており、たとえば全世界対応にする場合、約40
0Vに設定している。すなわち、通常、力率改善の為に
必要な電圧昇圧分(△V)は、昇圧チョッパ回路の制御
方法によって多少異なるけれども、入力電圧の波高値に
対して数10Vでよく、たとえばオーストラリア等の前
記入力電圧の実効値が240Vの場合には、前記波高値
は√2倍の336Vであり、前記平滑コンデンサcの充
電電圧は前記400Vとなる。
【0012】したがって、我国の100Vを始め、前記
入力電圧が降下するに従い、必要な電圧以上に昇圧して
いることになり、前記のように損失が増加し、電力変換
効率が低下するという問題がる。
入力電圧が降下するに従い、必要な電圧以上に昇圧して
いることになり、前記のように損失が増加し、電力変換
効率が低下するという問題がる。
【0013】本発明の目的は、入力電圧に適応した昇圧
電圧値を設定し、電力変換効率を向上することができる
スイッチング電源装置の力率改善回路を提供することで
ある。
電圧値を設定し、電力変換効率を向上することができる
スイッチング電源装置の力率改善回路を提供することで
ある。
【0014】
【課題を解決するための手段】本発明のスイッチング電
源装置の力率改善回路は、所望とする電圧で安定化され
た直流電流を出力するスイッチング電源装置の前段側に
介挿され、整流後の電圧を入力電圧検出手段で検出し、
昇圧電圧値調整手段が昇圧チョッパ回路に、その検出結
果に対応した昇圧電圧値で昇圧を行わせることによって
力率を改善するようにした力率改善回路において、前記
入力電圧検出手段は、整流回路からの正入力ラインと負
入力ラインとの間に介在され、前記整流後の電圧をピー
ク整流するダイオードおよび第1のコンデンサから成る
直列回路と、前記第1のコンデンサとダイオードとの接
続点と負入力ラインとの間に接続され、ピーク整流電圧
に重畳されるノイズを除去するためのフィルタ用抵抗お
よび第2のコンデンサの直列回路から成るフィルタ回路
と、前記第1のコンデンサと並列に接続されるバイパス
抵抗とを備えて構成され、前記フィルタ用抵抗と第2の
コンデンサとの接続点の電圧を前記整流後の電圧の検出
結果として出力することを特徴とする。
源装置の力率改善回路は、所望とする電圧で安定化され
た直流電流を出力するスイッチング電源装置の前段側に
介挿され、整流後の電圧を入力電圧検出手段で検出し、
昇圧電圧値調整手段が昇圧チョッパ回路に、その検出結
果に対応した昇圧電圧値で昇圧を行わせることによって
力率を改善するようにした力率改善回路において、前記
入力電圧検出手段は、整流回路からの正入力ラインと負
入力ラインとの間に介在され、前記整流後の電圧をピー
ク整流するダイオードおよび第1のコンデンサから成る
直列回路と、前記第1のコンデンサとダイオードとの接
続点と負入力ラインとの間に接続され、ピーク整流電圧
に重畳されるノイズを除去するためのフィルタ用抵抗お
よび第2のコンデンサの直列回路から成るフィルタ回路
と、前記第1のコンデンサと並列に接続されるバイパス
抵抗とを備えて構成され、前記フィルタ用抵抗と第2の
コンデンサとの接続点の電圧を前記整流後の電圧の検出
結果として出力することを特徴とする。
【0015】上記の構成によれば、ダイオードブリッジ
の整流後の電圧を昇圧チョッパ回路で昇圧することによ
って、後段のスイッチング電源装置の電源となる平滑コ
ンデンサの導通角を拡げ、力率を改善するようにした力
率改善回路において、入力電圧検出手段によって検出さ
れた整流後の電圧に応答して、昇圧電圧値調整手段は、
前記平滑コンデンサの充電電圧を、前記整流後の電圧の
波高値に力率改善の為に必要な電圧昇圧分(△V)を加
算した値となるように、昇圧チョッパ回路の昇圧電圧値
を調整する。すなわち、整流後の電圧値が、高い場合は
平滑コンデンサの充電電圧を高くし、低い場合は前記充
電電圧を低くする。
の整流後の電圧を昇圧チョッパ回路で昇圧することによ
って、後段のスイッチング電源装置の電源となる平滑コ
ンデンサの導通角を拡げ、力率を改善するようにした力
率改善回路において、入力電圧検出手段によって検出さ
れた整流後の電圧に応答して、昇圧電圧値調整手段は、
前記平滑コンデンサの充電電圧を、前記整流後の電圧の
波高値に力率改善の為に必要な電圧昇圧分(△V)を加
算した値となるように、昇圧チョッパ回路の昇圧電圧値
を調整する。すなわち、整流後の電圧値が、高い場合は
平滑コンデンサの充電電圧を高くし、低い場合は前記充
電電圧を低くする。
【0016】こうして、力率改善機能を損なうこと無
く、昇圧チョッパ回路およびスイッチング電源装置の電
力損失を削減し、電力変換効率を向上することができる
ようにした力率改善回路において、フィルタ回路によっ
て、整流回路からの入力ラインに重畳されたノイズを除
去することができる。また、フィルタ用抵抗の抵抗値は
比較的小さく、バイパス抵抗の抵抗値は比較的大きく、
したがって前記整流後の電圧の波高値と同一レベルの出
力を導出することができる。さらにまた、フィルタ用抵
抗は第1のコンデンサへの充電ラインに介在されておら
ず、フィルタリング効果を上げても、第1のコンデンサ
の充電電圧に影響を与えることはなく、正確な整流後の
電圧のピーク値を検出することができる。
く、昇圧チョッパ回路およびスイッチング電源装置の電
力損失を削減し、電力変換効率を向上することができる
ようにした力率改善回路において、フィルタ回路によっ
て、整流回路からの入力ラインに重畳されたノイズを除
去することができる。また、フィルタ用抵抗の抵抗値は
比較的小さく、バイパス抵抗の抵抗値は比較的大きく、
したがって前記整流後の電圧の波高値と同一レベルの出
力を導出することができる。さらにまた、フィルタ用抵
抗は第1のコンデンサへの充電ラインに介在されておら
ず、フィルタリング効果を上げても、第1のコンデンサ
の充電電圧に影響を与えることはなく、正確な整流後の
電圧のピーク値を検出することができる。
【0017】また、本発明のスイッチング電源装置の力
率改善回路では、前記昇圧電圧値調整手段は、前記昇圧
チョッパ回路の正出力ラインと負出力ラインとの間に介
在され、エミッタ抵抗、PNPトランジスタおよびコレ
クタ抵抗の直列回路によって構成され、前記PNPトラ
ンジスタのベースに前記請求項1で示す入力電圧検出手
段の検出結果が与えられ、該PNPトランジスタのコレ
クタとコレクタ抵抗との接続点に前記昇圧チョッパ回路
の出力電圧検出端子が接続されていることを特徴とす
る。
率改善回路では、前記昇圧電圧値調整手段は、前記昇圧
チョッパ回路の正出力ラインと負出力ラインとの間に介
在され、エミッタ抵抗、PNPトランジスタおよびコレ
クタ抵抗の直列回路によって構成され、前記PNPトラ
ンジスタのベースに前記請求項1で示す入力電圧検出手
段の検出結果が与えられ、該PNPトランジスタのコレ
クタとコレクタ抵抗との接続点に前記昇圧チョッパ回路
の出力電圧検出端子が接続されていることを特徴とす
る。
【0018】上記の構成によれば、前記請求項1で示す
入力電圧検出手段からは、整流後の電圧の波高値と略同
一値が出力されており、その出力電圧レベルが高くなる
程、PNPトランジスタのコレクタ電流が減少し、コレ
クタ抵抗による電圧降下が小さくなって、前記昇圧チョ
ッパ回路の出力電圧検出端子の電圧レベルも低くなる。
昇圧チョッパ回路は、その出力電圧検出端子の電圧レベ
ルの低下に応答して、該端子の電圧レベルを上昇させる
ように昇圧動作を行う。
入力電圧検出手段からは、整流後の電圧の波高値と略同
一値が出力されており、その出力電圧レベルが高くなる
程、PNPトランジスタのコレクタ電流が減少し、コレ
クタ抵抗による電圧降下が小さくなって、前記昇圧チョ
ッパ回路の出力電圧検出端子の電圧レベルも低くなる。
昇圧チョッパ回路は、その出力電圧検出端子の電圧レベ
ルの低下に応答して、該端子の電圧レベルを上昇させる
ように昇圧動作を行う。
【0019】こうして、整流後の電圧レベルに応じて、
常に一定の電圧昇圧分(△V)を加えた連続的に変化す
る昇圧電圧を作成することができ、昇圧損失が均質な昇
圧チョッパ回路を実現することができる。
常に一定の電圧昇圧分(△V)を加えた連続的に変化す
る昇圧電圧を作成することができ、昇圧損失が均質な昇
圧チョッパ回路を実現することができる。
【0020】さらにまた、本発明のスイッチング電源装
置の力率改善回路は、所望とする電圧で安定化された直
流電流を出力するスイッチング電源装置の前段側に介挿
され、整流後の電圧を入力電圧検出手段で検出し、昇圧
電圧値調整手段が昇圧チョッパ回路に、その検出結果に
対応した昇圧電圧値で昇圧を行わせることによって力率
を改善するようにした力率改善回路において、前記入力
電圧検出手段は、整流回路からの正入力ラインと負入力
ラインとの間に介在され、前記整流後の電圧をピーク整
流するダイオードおよび第1のコンデンサから成る直列
回路と、前記ダイオードと第1のコンデンサとの接続点
の電圧を分圧して前記整流後の電圧の検出結果として出
力する分圧抵抗とを備えて構成され、前記昇圧電圧値調
整手段は、前記昇圧チョッパ回路の正出力ラインと負出
力ラインとの間に介在され、第1、第2、第3の検出抵
抗から成る直列回路と、前記第2の検出抵抗と第3の検
出抵抗との接続点と負出力ラインとの間に介在され、コ
レクタ抵抗およびNPNトランジスタから成る直列回路
と、前記NPNトランジスタのベースに前記入力電圧検
出手段の検出結果を与えるツェナダイオードと、前記第
1の検出抵抗と第2の検出抵抗との接続点と前記ツェナ
ダイオードの入力側との間に介在されるヒステリシス電
圧供給抵抗とを備えて構成され、前記第2の検出抵抗と
第3の検出抵抗との接続点に前記昇圧チョッパ回路の出
力電圧検出端子が接続されていることを特徴とする。
置の力率改善回路は、所望とする電圧で安定化された直
流電流を出力するスイッチング電源装置の前段側に介挿
され、整流後の電圧を入力電圧検出手段で検出し、昇圧
電圧値調整手段が昇圧チョッパ回路に、その検出結果に
対応した昇圧電圧値で昇圧を行わせることによって力率
を改善するようにした力率改善回路において、前記入力
電圧検出手段は、整流回路からの正入力ラインと負入力
ラインとの間に介在され、前記整流後の電圧をピーク整
流するダイオードおよび第1のコンデンサから成る直列
回路と、前記ダイオードと第1のコンデンサとの接続点
の電圧を分圧して前記整流後の電圧の検出結果として出
力する分圧抵抗とを備えて構成され、前記昇圧電圧値調
整手段は、前記昇圧チョッパ回路の正出力ラインと負出
力ラインとの間に介在され、第1、第2、第3の検出抵
抗から成る直列回路と、前記第2の検出抵抗と第3の検
出抵抗との接続点と負出力ラインとの間に介在され、コ
レクタ抵抗およびNPNトランジスタから成る直列回路
と、前記NPNトランジスタのベースに前記入力電圧検
出手段の検出結果を与えるツェナダイオードと、前記第
1の検出抵抗と第2の検出抵抗との接続点と前記ツェナ
ダイオードの入力側との間に介在されるヒステリシス電
圧供給抵抗とを備えて構成され、前記第2の検出抵抗と
第3の検出抵抗との接続点に前記昇圧チョッパ回路の出
力電圧検出端子が接続されていることを特徴とする。
【0021】上記の構成によれば、入力電圧検出手段か
らは、整流後の電圧の波高値に比例した電圧が出力され
ており、その出力電圧レベルが高くなり、ツェナダイオ
ードのツェナ電圧以上となると、NPNトランジスタが
onして、第1および第2の検出抵抗による電圧降下が
大きくなって、前記昇圧チョッパ回路の出力電圧検出端
子の電圧レベルは低くなる。昇圧チョッパ回路は、その
出力電圧検出端子の電圧レベルの低下に応答して、該端
子の電圧レベルを上昇させるように昇圧動作を行う。
らは、整流後の電圧の波高値に比例した電圧が出力され
ており、その出力電圧レベルが高くなり、ツェナダイオ
ードのツェナ電圧以上となると、NPNトランジスタが
onして、第1および第2の検出抵抗による電圧降下が
大きくなって、前記昇圧チョッパ回路の出力電圧検出端
子の電圧レベルは低くなる。昇圧チョッパ回路は、その
出力電圧検出端子の電圧レベルの低下に応答して、該端
子の電圧レベルを上昇させるように昇圧動作を行う。
【0022】こうして、整流後の電圧が予め任意に設定
された閾値以上であるか否かによって昇圧電圧値を調整
することができる。また、前記閾値から離れた低電圧時
には、電圧昇圧分(△V)が比較的大きくなり、瞬時の
停電などに対して、平滑コンデンサの容量をむやみに大
きくする必要もない。さらにまた、昇圧電圧値が上昇す
ると、ヒステリシス電圧供給抵抗によってツェナダイオ
ードの入力側がハイレベルに維持され、前記整流後の電
圧の微小変動に対して、NPNトランジスタの動作を安
定させることができる。
された閾値以上であるか否かによって昇圧電圧値を調整
することができる。また、前記閾値から離れた低電圧時
には、電圧昇圧分(△V)が比較的大きくなり、瞬時の
停電などに対して、平滑コンデンサの容量をむやみに大
きくする必要もない。さらにまた、昇圧電圧値が上昇す
ると、ヒステリシス電圧供給抵抗によってツェナダイオ
ードの入力側がハイレベルに維持され、前記整流後の電
圧の微小変動に対して、NPNトランジスタの動作を安
定させることができる。
【0023】また、本発明のスイッチング電源装置の力
率改善回路は、所望とする電圧で安定化された直流電流
を出力するスイッチング電源装置の前段側に介挿され、
整流後の電圧を入力電圧検出手段で検出し、昇圧電圧値
調整手段が昇圧チョッパ回路に、その検出結果に対応し
た昇圧電圧値で昇圧を行わせることによって力率を改善
するようにした力率改善回路において、前記入力電圧検
出手段は、整流回路からの正入力ラインと負入力ライン
との間に介在され、前記整流後の電圧をピーク整流する
ダイオードおよび第1のコンデンサから成る直列回路
と、前記ダイオードと第1のコンデンサとの接続点の電
圧を分圧して前記整流後の電圧の検出結果として出力す
る分圧抵抗とを備えて構成され、前記昇圧電圧値調整手
段は、前記昇圧チョッパ回路の正出力ラインと負出力ラ
インとの間に介在され、第1、第2、第3の検出抵抗か
ら成る直列回路と、正入力端子に基準電圧が、負入力端
子に前記入力電圧検出手段の検出結果が与えられ、出力
が前記第2の検出抵抗と第3の検出抵抗との接続点およ
び前記昇圧チョッパ回路の出力電圧検出端子に接続され
るコンパレータと、前記第1の検出抵抗と第2の検出抵
抗との接続点と前記コンパレータの負入力端子との間に
介在されるヒステリシス電圧供給抵抗とを備えて構成さ
れることを特徴とする。
率改善回路は、所望とする電圧で安定化された直流電流
を出力するスイッチング電源装置の前段側に介挿され、
整流後の電圧を入力電圧検出手段で検出し、昇圧電圧値
調整手段が昇圧チョッパ回路に、その検出結果に対応し
た昇圧電圧値で昇圧を行わせることによって力率を改善
するようにした力率改善回路において、前記入力電圧検
出手段は、整流回路からの正入力ラインと負入力ライン
との間に介在され、前記整流後の電圧をピーク整流する
ダイオードおよび第1のコンデンサから成る直列回路
と、前記ダイオードと第1のコンデンサとの接続点の電
圧を分圧して前記整流後の電圧の検出結果として出力す
る分圧抵抗とを備えて構成され、前記昇圧電圧値調整手
段は、前記昇圧チョッパ回路の正出力ラインと負出力ラ
インとの間に介在され、第1、第2、第3の検出抵抗か
ら成る直列回路と、正入力端子に基準電圧が、負入力端
子に前記入力電圧検出手段の検出結果が与えられ、出力
が前記第2の検出抵抗と第3の検出抵抗との接続点およ
び前記昇圧チョッパ回路の出力電圧検出端子に接続され
るコンパレータと、前記第1の検出抵抗と第2の検出抵
抗との接続点と前記コンパレータの負入力端子との間に
介在されるヒステリシス電圧供給抵抗とを備えて構成さ
れることを特徴とする。
【0024】上記の構成によれば、入力電圧検出手段か
らは、整流後の電圧の波高値に比例した電圧が出力され
ており、その出力電圧レベルが高くなり、基準電圧以上
となると、コンパレータはローレベルを出力して、第1
および第2の検出抵抗による電圧降下が大きくなって、
前記昇圧チョッパ回路の出力電圧検出端子の電圧レベル
は低くなる。昇圧チョッパ回路は、その出力電圧検出端
子の電圧レベルの低下に応答して、該端子の電圧レベル
を上昇させるように昇圧動作を行う。
らは、整流後の電圧の波高値に比例した電圧が出力され
ており、その出力電圧レベルが高くなり、基準電圧以上
となると、コンパレータはローレベルを出力して、第1
および第2の検出抵抗による電圧降下が大きくなって、
前記昇圧チョッパ回路の出力電圧検出端子の電圧レベル
は低くなる。昇圧チョッパ回路は、その出力電圧検出端
子の電圧レベルの低下に応答して、該端子の電圧レベル
を上昇させるように昇圧動作を行う。
【0025】こうして、整流後の電圧が予め任意に設定
された閾値以上であるか否かによって昇圧電圧値を調整
することができる。また、前記閾値から離れた低電圧時
には、電圧昇圧分(△V)が比較的大きくなり、瞬時の
停電などに対して、平滑コンデンサの容量をむやみに大
きくする必要もない。さらにまた、昇圧電圧値が上昇す
ると、ヒステリシス電圧供給抵抗によってツェナダイオ
ードの入力側がハイレベルに維持され、前記整流後の電
圧の微小変動に対して、NPNトランジスタの動作を安
定させることができる。また、コンパレータを用いるの
で、昇圧電圧値を高精度に切換えることができる。
された閾値以上であるか否かによって昇圧電圧値を調整
することができる。また、前記閾値から離れた低電圧時
には、電圧昇圧分(△V)が比較的大きくなり、瞬時の
停電などに対して、平滑コンデンサの容量をむやみに大
きくする必要もない。さらにまた、昇圧電圧値が上昇す
ると、ヒステリシス電圧供給抵抗によってツェナダイオ
ードの入力側がハイレベルに維持され、前記整流後の電
圧の微小変動に対して、NPNトランジスタの動作を安
定させることができる。また、コンパレータを用いるの
で、昇圧電圧値を高精度に切換えることができる。
【0026】
【発明の実施の形態】本発明の基礎となる構成につい
て、図1〜図4に基づいて説明すれば以下のとおりであ
る。
て、図1〜図4に基づいて説明すれば以下のとおりであ
る。
【0027】図1は、本発明の基礎となる力率改善回路
11の概略的構成を示すブロック図である。商用電源1
2からの商用交流は、ダイオードブリッジ13で整流さ
れた後、該力率改善回路11に入力され、その昇圧チョ
ッパ回路21で昇圧されて平滑コンデンサC0に与えら
れる。平滑コンデンサC0は、スイッチング電源装置1
4の電源となり、該スイッチング電源装置14からは、
所定電圧で安定化された直流電流が出力される。
11の概略的構成を示すブロック図である。商用電源1
2からの商用交流は、ダイオードブリッジ13で整流さ
れた後、該力率改善回路11に入力され、その昇圧チョ
ッパ回路21で昇圧されて平滑コンデンサC0に与えら
れる。平滑コンデンサC0は、スイッチング電源装置1
4の電源となり、該スイッチング電源装置14からは、
所定電圧で安定化された直流電流が出力される。
【0028】注目すべきは、本構成では、力率改善回路
11内には、入力電圧検出回路22および昇圧電圧値調
整回路23が設けられており、昇圧電圧値調整回路23
は、入力電圧検出回路22によって検出された整流後の
電圧値(代表値として、波高値を検出する)に対応して
昇圧チョッパ回路21のスイッチングを制御し、その昇
圧電圧値を、整流後の電圧値が、高い場合は高くし、低
い場合は低くすることによって、出力電圧、すなわち平
滑コンデンサC0の充電電圧を、前記整流後の電圧の波
高値に力率改善の為に必要な一定の電圧昇圧分(△V)
を加算した値となるように調整し、昇圧チョッパ回路2
1およびスイッチング電源装置14における電力損失を
削減していることである。
11内には、入力電圧検出回路22および昇圧電圧値調
整回路23が設けられており、昇圧電圧値調整回路23
は、入力電圧検出回路22によって検出された整流後の
電圧値(代表値として、波高値を検出する)に対応して
昇圧チョッパ回路21のスイッチングを制御し、その昇
圧電圧値を、整流後の電圧値が、高い場合は高くし、低
い場合は低くすることによって、出力電圧、すなわち平
滑コンデンサC0の充電電圧を、前記整流後の電圧の波
高値に力率改善の為に必要な一定の電圧昇圧分(△V)
を加算した値となるように調整し、昇圧チョッパ回路2
1およびスイッチング電源装置14における電力損失を
削減していることである。
【0029】図2は、前記力率改善回路11の具体的構
成を示すブロック図である。商用電源12からの商用交
流は、ダイオードブリッジ13で整流され、入力ライン
15,16間に、前記図3(a)において参照符α1で
示すような脈流となって出力され、力率改善回路11に
入力される。力率改善回路1からの出力電流は、出力ラ
イン17,18間に出力され、平滑コンデンサC0を介
してスイッチング電源装置14に入力され、該スイッチ
ング電源装置14から出力端子P1,P2には、所定電
圧で安定化された直流電流が出力される。
成を示すブロック図である。商用電源12からの商用交
流は、ダイオードブリッジ13で整流され、入力ライン
15,16間に、前記図3(a)において参照符α1で
示すような脈流となって出力され、力率改善回路11に
入力される。力率改善回路1からの出力電流は、出力ラ
イン17,18間に出力され、平滑コンデンサC0を介
してスイッチング電源装置14に入力され、該スイッチ
ング電源装置14から出力端子P1,P2には、所定電
圧で安定化された直流電流が出力される。
【0030】昇圧チョッパ回路21は、正入力ライン1
5に介在されるチョークコイルLおよびダイオードD0
と、前記チョークコイルLとダイオードD0との接続点
と負入力ライン16との間に介在されるスイッチングト
ランジスタQと、入力分圧抵抗R11,R12と、前記
スイッチングトランジスタQをon/off制御する制
御回路19とを備えて構成されている。
5に介在されるチョークコイルLおよびダイオードD0
と、前記チョークコイルLとダイオードD0との接続点
と負入力ライン16との間に介在されるスイッチングト
ランジスタQと、入力分圧抵抗R11,R12と、前記
スイッチングトランジスタQをon/off制御する制
御回路19とを備えて構成されている。
【0031】制御回路19は、前記図3(a)において
参照符α1で示すダイオードブリッジ13からの整流後
の電圧の前記入力分圧抵抗R11,R12による分圧値
と、前記図3(a)において参照符α3で示す平滑コン
デンサC0の充電電圧を昇圧電圧値調整回路23内の出
力分圧抵抗R21,R22,R23で分圧した分圧値と
を取込み、これらを演算処理し、チョークコイルL内に
図3(b)において実線で示す電流が流れるように、ス
イッチングトランジスタQのゲートをon/off制御
する。
参照符α1で示すダイオードブリッジ13からの整流後
の電圧の前記入力分圧抵抗R11,R12による分圧値
と、前記図3(a)において参照符α3で示す平滑コン
デンサC0の充電電圧を昇圧電圧値調整回路23内の出
力分圧抵抗R21,R22,R23で分圧した分圧値と
を取込み、これらを演算処理し、チョークコイルL内に
図3(b)において実線で示す電流が流れるように、ス
イッチングトランジスタQのゲートをon/off制御
する。
【0032】図3(a)において参照符α1で示す整流
後の電圧および参照符α3で示す平滑コンデンサC0の
充電電圧の波形は、共通のグラウンドレベルを基準とし
て作図されており、そのレベル差は、力率改善回路11
による電圧昇圧分(△V)に相当する。
後の電圧および参照符α3で示す平滑コンデンサC0の
充電電圧の波形は、共通のグラウンドレベルを基準とし
て作図されており、そのレベル差は、力率改善回路11
による電圧昇圧分(△V)に相当する。
【0033】前記スイッチングトランジスタQのon/
off動作による電流は、商用電源12とダイオードブ
リッジ13との間に介在される図示しないフィルタ回路
によって平均化され、該商用電源12およびダイオード
ブリッジ13には、図3(b)において参照符α4で示
す電流が流れる。こうして、商用電源12から流れる電
流波形を電圧波形に近似させ、力率が改善されている。
off動作による電流は、商用電源12とダイオードブ
リッジ13との間に介在される図示しないフィルタ回路
によって平均化され、該商用電源12およびダイオード
ブリッジ13には、図3(b)において参照符α4で示
す電流が流れる。こうして、商用電源12から流れる電
流波形を電圧波形に近似させ、力率が改善されている。
【0034】力率改善回路11おける昇圧のメカニズム
は、通常一般の昇圧チョッパ回路と同一であり、スイッ
チングトランジスタQのon期間中に正出力ライン15
からチョークコイルLを通してスイッチングトランジス
タQに電流が流れることで該チョークコイルL内に励磁
エネルギが蓄積され、スイッチングトランジスタQがo
ffすると、該励磁エネルギによって昇圧電流がダイオ
ードブリッジ13からチョークコイルLおよびダイオー
ドD0を通して平滑コンデンサC0に流入することで実
現される。
は、通常一般の昇圧チョッパ回路と同一であり、スイッ
チングトランジスタQのon期間中に正出力ライン15
からチョークコイルLを通してスイッチングトランジス
タQに電流が流れることで該チョークコイルL内に励磁
エネルギが蓄積され、スイッチングトランジスタQがo
ffすると、該励磁エネルギによって昇圧電流がダイオ
ードブリッジ13からチョークコイルLおよびダイオー
ドD0を通して平滑コンデンサC0に流入することで実
現される。
【0035】制御回路19は、前述の通り、入力端子P
3にて平滑コンデンサC0の充電電圧レベルを監視し、
該電圧レベルが所定の電圧より高い場合、平滑コンデン
サC0内を流れる電流の波高値が全体に低くなるように
スイッチングトランジスタQをon/off制御し、逆
に、該電圧レベルが前記所定の電圧より低い場合、平滑
コンデンサC0内を流れる電流の波高値が全体に高くな
るようにスイッチングトランジスタQをon/off制
御することによって、該電圧レベルは常に前記所定の一
定電圧値に制御されている。
3にて平滑コンデンサC0の充電電圧レベルを監視し、
該電圧レベルが所定の電圧より高い場合、平滑コンデン
サC0内を流れる電流の波高値が全体に低くなるように
スイッチングトランジスタQをon/off制御し、逆
に、該電圧レベルが前記所定の電圧より低い場合、平滑
コンデンサC0内を流れる電流の波高値が全体に高くな
るようにスイッチングトランジスタQをon/off制
御することによって、該電圧レベルは常に前記所定の一
定電圧値に制御されている。
【0036】入力電圧検出回路22は、前記入力ライン
15,16間に介在され、前記整流後の電圧をピーク整
流するダイオードD1および第1のコンデンサC1から
成る直列回路と、前記ダイオードD1と第1のコンデン
サC1との接続点の電圧を分圧して前記整流後の電圧の
検出結果として出力する分圧抵抗R31,R32とを備
えて構成されている。
15,16間に介在され、前記整流後の電圧をピーク整
流するダイオードD1および第1のコンデンサC1から
成る直列回路と、前記ダイオードD1と第1のコンデン
サC1との接続点の電圧を分圧して前記整流後の電圧の
検出結果として出力する分圧抵抗R31,R32とを備
えて構成されている。
【0037】前記正入力ライン15の電圧は、ダイオー
ドD1を通してコンデンサC1を充電する。その充電電
圧は、分圧抵抗R31,R32で分圧されて降圧された
後、前記昇圧電圧値調整回路23に与えられる。前記分
圧抵抗R31,R32は、充分高い抵抗値に設定され、
これによってコンデンサC1が整流後の電圧の最大ピー
ク値(波高値)に充電された後、次の最大ピーク値に至
る迄の期間に該分圧抵抗R31,R32を介して放電す
る電荷量は僅かとなり、コンデンサC1の充電電圧は整
流後の電圧の最大ピーク値と同一値で、かつ一定の値と
なる。したがって、後続の昇圧電圧値調整回路23に整
流後の電圧の最大ピーク値に比例したレベルの電圧を出
力することができる。
ドD1を通してコンデンサC1を充電する。その充電電
圧は、分圧抵抗R31,R32で分圧されて降圧された
後、前記昇圧電圧値調整回路23に与えられる。前記分
圧抵抗R31,R32は、充分高い抵抗値に設定され、
これによってコンデンサC1が整流後の電圧の最大ピー
ク値(波高値)に充電された後、次の最大ピーク値に至
る迄の期間に該分圧抵抗R31,R32を介して放電す
る電荷量は僅かとなり、コンデンサC1の充電電圧は整
流後の電圧の最大ピーク値と同一値で、かつ一定の値と
なる。したがって、後続の昇圧電圧値調整回路23に整
流後の電圧の最大ピーク値に比例したレベルの電圧を出
力することができる。
【0038】昇圧電圧値調整回路23は、前記昇圧チョ
ッパ回路21からの出力ライン17,18間に介在され
る前記出力分圧抵抗R21,R22,R23と、前記出
力分圧抵抗R22,R23と並列に接続されるNPNト
ランジスタTR1およびエミッタ抵抗R4と、前記NP
NトランジスタTR1のベースに前記入力電圧検出回路
22の出力を与えるツェナダイオードD2とを備えて構
成されている。
ッパ回路21からの出力ライン17,18間に介在され
る前記出力分圧抵抗R21,R22,R23と、前記出
力分圧抵抗R22,R23と並列に接続されるNPNト
ランジスタTR1およびエミッタ抵抗R4と、前記NP
NトランジスタTR1のベースに前記入力電圧検出回路
22の出力を与えるツェナダイオードD2とを備えて構
成されている。
【0039】平滑コンデンサC0の充電電圧は、出力分
圧抵抗R21,R22,R23によって分圧されて、出
力分圧抵抗R22,R23間の接続点から前記制御回路
19の入力端子P3に与えられるけれども、その分圧比
は、出力分圧抵抗R22,R23と並列に接続されるN
PNトランジスタTR1およびエミッタ抵抗R4の直列
回路に流れる電流値によって変化する。たとえば、前段
の入力電圧検出回路22の出力電圧レベルが高いとき、
すなわち整流後の電圧値が高いときには、NPNトラン
ジスタTR1のコレクタ電流が増加するので、出力分圧
抵抗R21での電圧降下が大きくなり、制御回路19の
入力端子P3の電圧レベルが降下する。
圧抵抗R21,R22,R23によって分圧されて、出
力分圧抵抗R22,R23間の接続点から前記制御回路
19の入力端子P3に与えられるけれども、その分圧比
は、出力分圧抵抗R22,R23と並列に接続されるN
PNトランジスタTR1およびエミッタ抵抗R4の直列
回路に流れる電流値によって変化する。たとえば、前段
の入力電圧検出回路22の出力電圧レベルが高いとき、
すなわち整流後の電圧値が高いときには、NPNトラン
ジスタTR1のコレクタ電流が増加するので、出力分圧
抵抗R21での電圧降下が大きくなり、制御回路19の
入力端子P3の電圧レベルが降下する。
【0040】前記制御回路19には、たとえばモトロー
ラ社製の集積回路MC34262などが使用され、この
集積回路を含めて、殆どの同用途の制御ICは、前記入
力端子P3の入力電圧レベルと内部基準電圧とを比較
し、入力電圧レベルが内部基準電圧より低い場合は該入
力端子P3の電圧レベルを上昇させ、高い場合は該入力
端子P3の電圧レベルを低下させ、常に内部基準電圧と
同一値となるように、前記スイッチングトランジスタQ
をon/off制御する。
ラ社製の集積回路MC34262などが使用され、この
集積回路を含めて、殆どの同用途の制御ICは、前記入
力端子P3の入力電圧レベルと内部基準電圧とを比較
し、入力電圧レベルが内部基準電圧より低い場合は該入
力端子P3の電圧レベルを上昇させ、高い場合は該入力
端子P3の電圧レベルを低下させ、常に内部基準電圧と
同一値となるように、前記スイッチングトランジスタQ
をon/off制御する。
【0041】したがって、上記のように入力端子P3の
電圧レベルが降下すると、制御回路19はチョークコイ
ルL内を流れる電流のレベルを全体に増加させ、平滑コ
ンデンサC0の電圧レベルを上昇させる。これに対し
て、入力電圧検出回路22の出力電圧レベルが低いと
き、すなわち整流後の電圧値が低いときには、NPNト
ランジスタTR1のコレクタ電流が減少するので、出力
分圧抵抗R21での電圧降下が小さくなり、制御回路1
9はチョークコイルL内を流れる電流のレベルを全体に
減少させ、平滑コンデンサC0の電圧レベルを下降させ
る。
電圧レベルが降下すると、制御回路19はチョークコイ
ルL内を流れる電流のレベルを全体に増加させ、平滑コ
ンデンサC0の電圧レベルを上昇させる。これに対し
て、入力電圧検出回路22の出力電圧レベルが低いと
き、すなわち整流後の電圧値が低いときには、NPNト
ランジスタTR1のコレクタ電流が減少するので、出力
分圧抵抗R21での電圧降下が小さくなり、制御回路1
9はチョークコイルL内を流れる電流のレベルを全体に
減少させ、平滑コンデンサC0の電圧レベルを下降させ
る。
【0042】このように構成される昇圧電圧値調整回路
23において、抵抗R21,R22,R23,R4の各
抵抗値およびツェナダイオードD2のツェナ電圧ならび
に入力電圧検出回路22の出力レベルを種々選択するこ
とによって、たとえば図4において、参照符β0で示す
入力電圧の波高値の変化に対して、昇圧電圧値を、前記
入力電圧からの電圧上昇分△Vが、参照符β1で示すよ
うに低電圧側から高電圧側に亘って一定となる特性、参
照符β2で示すように低電圧側で小さく高電圧側で大き
くなる特性、および参照符β3で示すように低電圧側で
大きく高電圧側で小さくなる特性などの任意の特性に設
定することができる。
23において、抵抗R21,R22,R23,R4の各
抵抗値およびツェナダイオードD2のツェナ電圧ならび
に入力電圧検出回路22の出力レベルを種々選択するこ
とによって、たとえば図4において、参照符β0で示す
入力電圧の波高値の変化に対して、昇圧電圧値を、前記
入力電圧からの電圧上昇分△Vが、参照符β1で示すよ
うに低電圧側から高電圧側に亘って一定となる特性、参
照符β2で示すように低電圧側で小さく高電圧側で大き
くなる特性、および参照符β3で示すように低電圧側で
大きく高電圧側で小さくなる特性などの任意の特性に設
定することができる。
【0043】したがって、何れの入力電圧に対しても平
滑コンデンサC0の充電電圧を、たとえば400Vの所
定の一定電圧に制御している従来技術の力率改善回路1
では、たとえば前記入力電圧が240Vのオーストラリ
アでの使用時に比べて100Vの我国での電力変換効率
が大きく劣るのに対して、本構成の力率改善回路11で
はそのような不具合を解消し、昇圧電圧値を常に最適値
に設定して、昇圧チョッパ回路21および後続のスイッ
チング電源装置14での損失を削減することができる。
滑コンデンサC0の充電電圧を、たとえば400Vの所
定の一定電圧に制御している従来技術の力率改善回路1
では、たとえば前記入力電圧が240Vのオーストラリ
アでの使用時に比べて100Vの我国での電力変換効率
が大きく劣るのに対して、本構成の力率改善回路11で
はそのような不具合を解消し、昇圧電圧値を常に最適値
に設定して、昇圧チョッパ回路21および後続のスイッ
チング電源装置14での損失を削減することができる。
【0044】上記説明において、使用する制御回路19
の種類および方式によって多少異なるけれども、昇圧電
圧値を極端に低くし過ぎると、力率改善機能が低下する
ので、前記最適値とは、各入力電圧値毎の、所望の力率
を実現するために必要な最低限度の昇圧電圧値を表す。
また、使用する制御回路19の種類および方式によって
多少異なるけれども、特に前記参照符β2,β3で示す
特性は、各入力電圧値における昇圧電圧値(電圧上昇分
△V)の最適値が異なる場合に好適に採用される。
の種類および方式によって多少異なるけれども、昇圧電
圧値を極端に低くし過ぎると、力率改善機能が低下する
ので、前記最適値とは、各入力電圧値毎の、所望の力率
を実現するために必要な最低限度の昇圧電圧値を表す。
また、使用する制御回路19の種類および方式によって
多少異なるけれども、特に前記参照符β2,β3で示す
特性は、各入力電圧値における昇圧電圧値(電圧上昇分
△V)の最適値が異なる場合に好適に採用される。
【0045】さらにまた、前記ツェナダイオードD2
は、要求すべき特性によっては、必ずしも必要とはなら
ない。また、図2の例では、ツェナダイオードD2を1
ケ採用しているのみであるけれども、その個数を増やし
て非線形回路を構成することによって、さらにきめ細か
な昇圧電圧値を設定することができる。さらにまた、図
示していないけれども、必要に応じて、出力分圧抵抗R
21,R23と並列に、コンデンサまたはコンデンサと
抵抗との直列回路を接続することで、制御回路19の昇
圧電圧制御速度を調整し、制御安定性を高めることがで
きる。
は、要求すべき特性によっては、必ずしも必要とはなら
ない。また、図2の例では、ツェナダイオードD2を1
ケ採用しているのみであるけれども、その個数を増やし
て非線形回路を構成することによって、さらにきめ細か
な昇圧電圧値を設定することができる。さらにまた、図
示していないけれども、必要に応じて、出力分圧抵抗R
21,R23と並列に、コンデンサまたはコンデンサと
抵抗との直列回路を接続することで、制御回路19の昇
圧電圧制御速度を調整し、制御安定性を高めることがで
きる。
【0046】なお、後続の昇圧電圧値調整回路の回路構
成によって、入力電圧検出回路22から、コンデンサC
1の充電電圧を降下させないで、正入力ライン15から
の整流後の電圧のピーク電圧と同一値を出力する必要が
ある場合には、分圧抵抗R31,R32を介することな
く、コンデンサC1の充電電圧を直接出力するようにし
てもよい。
成によって、入力電圧検出回路22から、コンデンサC
1の充電電圧を降下させないで、正入力ライン15から
の整流後の電圧のピーク電圧と同一値を出力する必要が
ある場合には、分圧抵抗R31,R32を介することな
く、コンデンサC1の充電電圧を直接出力するようにし
てもよい。
【0047】本発明の他の基礎的構成について、図5お
よび前記図4に基づいて説明すれば以下のとおりであ
る。
よび前記図4に基づいて説明すれば以下のとおりであ
る。
【0048】図5は、本発明の他の基礎的構成の力率改
善回路31の構成を示すブロック図である。この力率改
善回路31は、前述の力率改善回路11に類似し、対応
する部分には同一の参照符号を付して、その説明を省略
する。注目すべきは、この力率改善回路31では、まず
入力電圧検出回路32は、前記入力ライン15,16間
に介在され、前記整流後の電圧をピーク整流するダイオ
ードD1、フィルタ用抵抗R5および第1のコンデンサ
C1から成る直列回路と、前記第1のコンデンサC1と
並列に接続されるバイパス抵抗R3とを備えて構成され
ている。
善回路31の構成を示すブロック図である。この力率改
善回路31は、前述の力率改善回路11に類似し、対応
する部分には同一の参照符号を付して、その説明を省略
する。注目すべきは、この力率改善回路31では、まず
入力電圧検出回路32は、前記入力ライン15,16間
に介在され、前記整流後の電圧をピーク整流するダイオ
ードD1、フィルタ用抵抗R5および第1のコンデンサ
C1から成る直列回路と、前記第1のコンデンサC1と
並列に接続されるバイパス抵抗R3とを備えて構成され
ている。
【0049】前記正入力ライン15の電圧は、ダイオー
ドD1およびフィルタ用抵抗R5を通してコンデンサC
1を充電する。コンデンサC1とフィルタ用抵抗R5と
はフィルタを構成し、前記正入力ライン15に重畳され
たノイズを除去し、該ノイズが後述する昇圧電圧値調整
回路33に伝達されることを防止する。なお、前記フィ
ルタ用抵抗R5は、インダクタに置換えられてもよい。
ドD1およびフィルタ用抵抗R5を通してコンデンサC
1を充電する。コンデンサC1とフィルタ用抵抗R5と
はフィルタを構成し、前記正入力ライン15に重畳され
たノイズを除去し、該ノイズが後述する昇圧電圧値調整
回路33に伝達されることを防止する。なお、前記フィ
ルタ用抵抗R5は、インダクタに置換えられてもよい。
【0050】前記バイパス抵抗R3は充分高い抵抗値
に、前記フィルタ用抵抗R5は比較的低い抵抗値に設定
される。したがって、コンデンサC1が整流後の電圧の
最大ピーク値に充電された後、次の最大ピーク値に至る
迄の期間内に放電する電荷量は僅かとなり、コンデンサ
C1の充電電圧は、正入力ライン15からの整流後の電
圧の最大ピーク値と同一値で、かつ一定の値となる。こ
うして、前記昇圧電圧値調整回路33に前記最大ピーク
値を伝達することができる。
に、前記フィルタ用抵抗R5は比較的低い抵抗値に設定
される。したがって、コンデンサC1が整流後の電圧の
最大ピーク値に充電された後、次の最大ピーク値に至る
迄の期間内に放電する電荷量は僅かとなり、コンデンサ
C1の充電電圧は、正入力ライン15からの整流後の電
圧の最大ピーク値と同一値で、かつ一定の値となる。こ
うして、前記昇圧電圧値調整回路33に前記最大ピーク
値を伝達することができる。
【0051】また、この力率改善回路31で注目すべき
は、前記昇圧電圧値調整回路33は、前記出力ライン1
7,18間に、エミッタ抵抗R24、PNPトランジス
タTR2およびコレクタ抵抗R25から成る直列回路が
介在されて構成されている。前記入力電圧検出回路32
からの出力はPNPトランジスタTR2のベースに与え
られており、エミッタ抵抗R24および該PNPトラン
ジスタTR2は、前記入力電圧検出回路32からの出力
に応答して、平滑コンデンサC0からコレクタ抵抗R2
5に流れる電流Ipを、下式に示す値に制御する。
は、前記昇圧電圧値調整回路33は、前記出力ライン1
7,18間に、エミッタ抵抗R24、PNPトランジス
タTR2およびコレクタ抵抗R25から成る直列回路が
介在されて構成されている。前記入力電圧検出回路32
からの出力はPNPトランジスタTR2のベースに与え
られており、エミッタ抵抗R24および該PNPトラン
ジスタTR2は、前記入力電圧検出回路32からの出力
に応答して、平滑コンデンサC0からコレクタ抵抗R2
5に流れる電流Ipを、下式に示す値に制御する。
【0052】 Ip=(EC −EK −VF )/R24 …(1) ただし、EC は平滑コンデンサC0の充電電圧であり、
EK は入力電圧検出回路32の出力電圧レベル(PNP
トランジスタTR2のベース電圧)であり、VFはPN
PトランジスタTR2のエミッタ−ベース間の順方向電
位降下である。
EK は入力電圧検出回路32の出力電圧レベル(PNP
トランジスタTR2のベース電圧)であり、VFはPN
PトランジスタTR2のエミッタ−ベース間の順方向電
位降下である。
【0053】したがって、制御回路19の入力端子P3
の電圧EN は下式によって求められ、該入力端子P3の
電圧EN は前述の通り、内部基準電圧ES と常に等しく
なるよう制御される。
の電圧EN は下式によって求められ、該入力端子P3の
電圧EN は前述の通り、内部基準電圧ES と常に等しく
なるよう制御される。
【0054】 EN =ES =R25*Ip=R25*(EC −EK −VF )/R24…(2) これを展開すると、平滑コンデンサC0の充電電圧EC
は、下式に示す値となる。
は、下式に示す値となる。
【0055】 EC =ES ×(R24/R25)+EK +VF …(3) また、入力電圧検出回路32は、前述の通り、整流後の
電圧の最大ピーク値と同一値の電圧を出力するので、前
記整流後の電圧の実効値をEACとするとき、前記平滑コ
ンデンサC0の充電電圧EC は、下式のようにも表すこ
とができる。
電圧の最大ピーク値と同一値の電圧を出力するので、前
記整流後の電圧の実効値をEACとするとき、前記平滑コ
ンデンサC0の充電電圧EC は、下式のようにも表すこ
とができる。
【0056】 EC =ES ×(R24/R25)+EAC+VF …(4) このように構成することによって、前記図4において参
照符β1で示すような、参照符β0で示す入力電圧の波
高値に拘わりなく、その波高値に対して常に一定電圧分
△Vを昇圧する動作を行うことができる。この△Vは、
上記式4においてES ×(R24/R25)+VF に相
当し、エミッタ抵抗R24およびコレクタ抵抗R25の
抵抗値をを増減することによって、任意の値に調整する
ことができる。
照符β1で示すような、参照符β0で示す入力電圧の波
高値に拘わりなく、その波高値に対して常に一定電圧分
△Vを昇圧する動作を行うことができる。この△Vは、
上記式4においてES ×(R24/R25)+VF に相
当し、エミッタ抵抗R24およびコレクタ抵抗R25の
抵抗値をを増減することによって、任意の値に調整する
ことができる。
【0057】なお、図5上に図示していないけれども、
必要に応じて、エミッタ抵抗R24または該エミッタ抵
抗R24とPNPトランジスタTR2との直列回路と並
列に、コンデンサまたはコンデンサと抵抗との直列回路
を接続することによって、制御回路19の昇圧電圧制御
速度を調整し、制御安定性を高めることができる。
必要に応じて、エミッタ抵抗R24または該エミッタ抵
抗R24とPNPトランジスタTR2との直列回路と並
列に、コンデンサまたはコンデンサと抵抗との直列回路
を接続することによって、制御回路19の昇圧電圧制御
速度を調整し、制御安定性を高めることができる。
【0058】本発明の実施の第1の形態について、図6
に基づいて説明すれば以下のとおりである。
に基づいて説明すれば以下のとおりである。
【0059】図6は、本発明の実施の第1の形態の力率
改善回路41の構成を示すブロック図である。この力率
改善回路41は、前述の力率改善回路31に類似し、対
応する部分には同一の参照符号を付して、その説明を省
略する。注目すべきは、この力率改善回路41では、入
力電圧検出回路42は、前記入力ライン15,16間に
介在され、前記整流後の電圧をピーク整流するダイオー
ドD1および第1のコンデンサC1から成る直列回路
と、前記第1のコンデンサC1と並列に接続されるバイ
パス抵抗R3と、前記第1のコンデンサC1と並列に接
続され、フィルタ用抵抗R5および第2のコンデンサC
2から成る直列回路とを備えて構成されている。
改善回路41の構成を示すブロック図である。この力率
改善回路41は、前述の力率改善回路31に類似し、対
応する部分には同一の参照符号を付して、その説明を省
略する。注目すべきは、この力率改善回路41では、入
力電圧検出回路42は、前記入力ライン15,16間に
介在され、前記整流後の電圧をピーク整流するダイオー
ドD1および第1のコンデンサC1から成る直列回路
と、前記第1のコンデンサC1と並列に接続されるバイ
パス抵抗R3と、前記第1のコンデンサC1と並列に接
続され、フィルタ用抵抗R5および第2のコンデンサC
2から成る直列回路とを備えて構成されている。
【0060】前記正入力ライン15の電圧は、ダイオー
ドD1を通してコンデンサC1を充電する。コンデンサ
C1に並列に接続されたバイパス抵抗R3は、充分高い
抵抗値に選ばれる。したがって、コンデンサC1が前記
正入力ライン15の電圧の最大ピーク値に充電された
後、次の最大ピーク値に至る迄の期間内に放電する電荷
量は僅かとなり、該コンデンサC1の充電電圧は前記最
大ピーク値と同一値で、かつ一定の値となる。
ドD1を通してコンデンサC1を充電する。コンデンサ
C1に並列に接続されたバイパス抵抗R3は、充分高い
抵抗値に選ばれる。したがって、コンデンサC1が前記
正入力ライン15の電圧の最大ピーク値に充電された
後、次の最大ピーク値に至る迄の期間内に放電する電荷
量は僅かとなり、該コンデンサC1の充電電圧は前記最
大ピーク値と同一値で、かつ一定の値となる。
【0061】前記フィルタ用抵抗R5およびコンデンサ
C2はフィルタを構成し、前記正入力ライン15からの
整流後の電圧に重畳されるノイズを除去し、該ノイズが
前記昇圧電圧値調整回路33に伝達されることを防止す
る。前述の入力電圧検出回路32では、フィルタ用抵抗
R5が正入力ライン15からコンデンサC1を充電する
ライン上に挿入されており、一方該ラインには、整流後
の電圧がピーク値付近に到達している一瞬の期間のみ急
峻な電流が流れるので、コンデンサC1の充電電圧は該
フィルタ用抵抗R5の影響を受けやすい構成になってい
る。このため、フィルタリング効果を上げるために抵抗
値を大きくし過ぎると、コンデンサC1の充電電圧が正
確に整流後の電圧のピーク値と一致しなくなる。
C2はフィルタを構成し、前記正入力ライン15からの
整流後の電圧に重畳されるノイズを除去し、該ノイズが
前記昇圧電圧値調整回路33に伝達されることを防止す
る。前述の入力電圧検出回路32では、フィルタ用抵抗
R5が正入力ライン15からコンデンサC1を充電する
ライン上に挿入されており、一方該ラインには、整流後
の電圧がピーク値付近に到達している一瞬の期間のみ急
峻な電流が流れるので、コンデンサC1の充電電圧は該
フィルタ用抵抗R5の影響を受けやすい構成になってい
る。このため、フィルタリング効果を上げるために抵抗
値を大きくし過ぎると、コンデンサC1の充電電圧が正
確に整流後の電圧のピーク値と一致しなくなる。
【0062】これに対して、該入力電圧検出回路42で
は、急峻な電流が流れないライン上にフィルタ用抵抗R
5が設けられているので、前記ピーク電圧を正確に検出
することができる。しかしながら、コンデンサC2が追
加となってコストアップ要因となるので、ノイズがそれ
ほど問題にならず、かつ昇圧電圧値調整回路33への出
力電圧レベルの精度を必要としない場合は、前記入力電
圧検出回路32も好適に用いることができる。
は、急峻な電流が流れないライン上にフィルタ用抵抗R
5が設けられているので、前記ピーク電圧を正確に検出
することができる。しかしながら、コンデンサC2が追
加となってコストアップ要因となるので、ノイズがそれ
ほど問題にならず、かつ昇圧電圧値調整回路33への出
力電圧レベルの精度を必要としない場合は、前記入力電
圧検出回路32も好適に用いることができる。
【0063】本発明の実施の第2の形態について、図7
および前記図4に基づいて説明すれば以下のとおりであ
る。
および前記図4に基づいて説明すれば以下のとおりであ
る。
【0064】図7は、本発明の実施の第2の形態の力率
改善回路51の構成を示すブロック図である。この力率
改善回路51は、前述の力率改善回路21に類似してい
る。注目すべきは、この力率改善回路51では、昇圧電
圧値調整回路53は、前記昇圧チョッパ回路21からの
出力ライン17,18間に介在される前記出力分圧抵抗
R21,R22,R23と、前記出力分圧抵抗R23と
並列に接続されるコレクタ抵抗R6およびNPNトラン
ジスタTR1と、前記NPNトランジスタTR1のベー
スバイアス抵抗R7と、前記NPNトランジスタTR1
のベースに前記入力電圧検出回路22の出力を与えるツ
ェナダイオードD2と、前記出力分圧抵抗R21,R2
2の接続点とツェナダイオードD2の入力側との間に介
在されるヒステリシス電圧供給抵抗R8とを備えて構成
されている。
改善回路51の構成を示すブロック図である。この力率
改善回路51は、前述の力率改善回路21に類似してい
る。注目すべきは、この力率改善回路51では、昇圧電
圧値調整回路53は、前記昇圧チョッパ回路21からの
出力ライン17,18間に介在される前記出力分圧抵抗
R21,R22,R23と、前記出力分圧抵抗R23と
並列に接続されるコレクタ抵抗R6およびNPNトラン
ジスタTR1と、前記NPNトランジスタTR1のベー
スバイアス抵抗R7と、前記NPNトランジスタTR1
のベースに前記入力電圧検出回路22の出力を与えるツ
ェナダイオードD2と、前記出力分圧抵抗R21,R2
2の接続点とツェナダイオードD2の入力側との間に介
在されるヒステリシス電圧供給抵抗R8とを備えて構成
されている。
【0065】入力電圧検出回路22の出力電圧値がツェ
ナダイオードD2のツェナ電圧より低いとき、すなわち
整流後の電圧レベルが所定の電圧値より低いときには、
NPNトランジスタTR1はoffし、平滑コンデンサ
C0の充電電圧は、出力分圧抵抗R21,R22,R2
3の抵抗値に応じてそのまま分割され、制御回路19の
入力端子P3に与えられる。これに対して、前記入力電
圧検出回路22の出力電圧値がツェナダイオードD2の
ツェナ電圧より高いとき、すなわち整流後の電圧レベル
が前記所定の電圧値より高いときには、NPNトランジ
スタTR1はonし、平滑コンデンサC0の充電電圧
は、出力分圧抵抗R21,R22と、出力分圧抵抗R2
3およびコレクタ抵抗R6による並列回路との直列回路
で抵抗分割され、前記入力端子P3に与えられる。
ナダイオードD2のツェナ電圧より低いとき、すなわち
整流後の電圧レベルが所定の電圧値より低いときには、
NPNトランジスタTR1はoffし、平滑コンデンサ
C0の充電電圧は、出力分圧抵抗R21,R22,R2
3の抵抗値に応じてそのまま分割され、制御回路19の
入力端子P3に与えられる。これに対して、前記入力電
圧検出回路22の出力電圧値がツェナダイオードD2の
ツェナ電圧より高いとき、すなわち整流後の電圧レベル
が前記所定の電圧値より高いときには、NPNトランジ
スタTR1はonし、平滑コンデンサC0の充電電圧
は、出力分圧抵抗R21,R22と、出力分圧抵抗R2
3およびコレクタ抵抗R6による並列回路との直列回路
で抵抗分割され、前記入力端子P3に与えられる。
【0066】一方、前記ヒステリシス電圧供給抵抗R8
は、昇圧電圧値の切換わり時に、その切換わり前後で入
力電圧検出回路22の出力電圧レベルが多少上下に変動
し、前記制御回路19内の内部基準電圧ES 上を往復し
ないように設けられている。たとえば、入力電圧検出回
路22の出力電圧レベルが上昇し、NPNトランジスタ
TR1がonすると、後述する通り、平滑コンデンサC
0の充電電圧が上昇し、出力分圧抵抗R21,R22間
の接続点の電圧も上昇し、該電圧の上昇分がヒステリシ
ス電圧供給抵抗R8を通してツェナダイオードD2の入
力側にフィードバックされ、NPNトランジスタTR1
のonが確定する。前述のとおり、制御回路19には、
たとえばモトローラ社製の集積回路MC34262など
が使用され、この集積回路も含めて殆どの同用途の制御
ICは,該入力端子P3の入力電圧レベルと内部基準電
圧ES とを比較し、該入力端子P3の電圧レベルが、内
部基準電圧ES より低い場合は該入力端子P3の電圧レ
ベルを上昇させ、高い場合は該入力端子P3の電圧レベ
ルを低下させ、常に内部基準電圧と同一値となるように
制御する。
は、昇圧電圧値の切換わり時に、その切換わり前後で入
力電圧検出回路22の出力電圧レベルが多少上下に変動
し、前記制御回路19内の内部基準電圧ES 上を往復し
ないように設けられている。たとえば、入力電圧検出回
路22の出力電圧レベルが上昇し、NPNトランジスタ
TR1がonすると、後述する通り、平滑コンデンサC
0の充電電圧が上昇し、出力分圧抵抗R21,R22間
の接続点の電圧も上昇し、該電圧の上昇分がヒステリシ
ス電圧供給抵抗R8を通してツェナダイオードD2の入
力側にフィードバックされ、NPNトランジスタTR1
のonが確定する。前述のとおり、制御回路19には、
たとえばモトローラ社製の集積回路MC34262など
が使用され、この集積回路も含めて殆どの同用途の制御
ICは,該入力端子P3の入力電圧レベルと内部基準電
圧ES とを比較し、該入力端子P3の電圧レベルが、内
部基準電圧ES より低い場合は該入力端子P3の電圧レ
ベルを上昇させ、高い場合は該入力端子P3の電圧レベ
ルを低下させ、常に内部基準電圧と同一値となるように
制御する。
【0067】したがって、平滑コンデンサC0の充電電
圧ECLは、整流後の電圧レベルが所定の電圧値より低い
ときには式5に示す低電圧レベルに制御され、高いとき
には式6に示す高電圧レベルに制御されることになり、
たとえば前記図4において、参照符β4で示すような昇
圧特性を得ることができる。
圧ECLは、整流後の電圧レベルが所定の電圧値より低い
ときには式5に示す低電圧レベルに制御され、高いとき
には式6に示す高電圧レベルに制御されることになり、
たとえば前記図4において、参照符β4で示すような昇
圧特性を得ることができる。
【0068】 ECL=(R21+R22+R23)*ES /R23 …(5) ECL={R21+R22+(R23×R6)/(R23+R6)}*ES /{(R23×R6)/(R23+R6)} …(6) 制御回路19は、チョークコイルL内を流れる電流のレ
ベルを全体に増減させ、上記のような昇圧特性で平滑コ
ンデンサC0の電圧レベルを制御する。また、図7上に
図示していないけれども、必要に応じて、出力分圧抵抗
R21,R22と並列に、コンデンサまたはコンデンサ
と抵抗との直列回路を接続することによって、制御回路
19の昇圧電圧制御速度を調整し、制御安定性を高める
ことができる。
ベルを全体に増減させ、上記のような昇圧特性で平滑コ
ンデンサC0の電圧レベルを制御する。また、図7上に
図示していないけれども、必要に応じて、出力分圧抵抗
R21,R22と並列に、コンデンサまたはコンデンサ
と抵抗との直列回路を接続することによって、制御回路
19の昇圧電圧制御速度を調整し、制御安定性を高める
ことができる。
【0069】スイッチング電源装置には、入力交流電源
が所定の極短期間停電しても電圧を安定して出力するこ
とが要求され、実際に試験が行われる。その試験方法お
よび試験基準は、スイッチング電源装置の用途等によっ
て異なるけれども、何れにしろ、平滑コンデンサC0の
容量値を大きく設定し、この瞬時の停電期間内は、該平
滑コンデンサC0の充電電荷を放出することによって、
出力電圧を維持する必要がある。しかしながら、本発明
の動作は、整流後の電圧値が低いときには、平滑コンデ
ンサC0の充電電圧を低くするので、該試験基準が特に
厳しい用途では、その電圧低下を補償するための充電電
荷が不足し、従来より平滑コンデンサC0の容量値を大
きく設定する必要が生じる。
が所定の極短期間停電しても電圧を安定して出力するこ
とが要求され、実際に試験が行われる。その試験方法お
よび試験基準は、スイッチング電源装置の用途等によっ
て異なるけれども、何れにしろ、平滑コンデンサC0の
容量値を大きく設定し、この瞬時の停電期間内は、該平
滑コンデンサC0の充電電荷を放出することによって、
出力電圧を維持する必要がある。しかしながら、本発明
の動作は、整流後の電圧値が低いときには、平滑コンデ
ンサC0の充電電圧を低くするので、該試験基準が特に
厳しい用途では、その電圧低下を補償するための充電電
荷が不足し、従来より平滑コンデンサC0の容量値を大
きく設定する必要が生じる。
【0070】しかしながら、平滑コンデンサC0の容量
値を大きくすると電源装置を所望の容積値内に設計でき
なくなってしまう場合もあり、このような場合に、前記
図4において参照符β4で示すような、低電圧時におけ
る昇圧電圧値が高めになっている昇圧特性を有する本力
率改善回路51を採用することによって、上記問題を軽
減することができる。
値を大きくすると電源装置を所望の容積値内に設計でき
なくなってしまう場合もあり、このような場合に、前記
図4において参照符β4で示すような、低電圧時におけ
る昇圧電圧値が高めになっている昇圧特性を有する本力
率改善回路51を採用することによって、上記問題を軽
減することができる。
【0071】本発明の実施の第3の形態について、図8
および図4に基づいて説明すれば以下のとおりである。
および図4に基づいて説明すれば以下のとおりである。
【0072】図8は、本発明の実施の第3の形態の力率
改善回路61の構成を示すブロック図である。この力率
改善回路61は、前述の力率改善回路51に類似してい
る。注目すべきは、この力率改善回路61では、昇圧電
圧値調整回路63は、前記昇圧チョッパ回路21からの
出力ライン17,18間に介在される前記出力分圧抵抗
R21,R22,R23と、基準電圧を作成する抵抗R
9およびツェナダイオードD3と、正入力端子に前記基
準電圧が、負入力端子に前記入力電圧検出回路22の出
力が与えられるコンパレータ64と、前記コンパレータ
64の出力を前記出力分圧抵抗R22,R23の接続点
および前記制御回路19の入力端子P3に与える出力抵
抗R10と、前記出力分圧抵抗R21,R22の接続点
とコンパレータ64の負入力端子との間に介在される前
記ヒステリシス電圧供給抵抗R8とを備えて構成されて
いる。
改善回路61の構成を示すブロック図である。この力率
改善回路61は、前述の力率改善回路51に類似してい
る。注目すべきは、この力率改善回路61では、昇圧電
圧値調整回路63は、前記昇圧チョッパ回路21からの
出力ライン17,18間に介在される前記出力分圧抵抗
R21,R22,R23と、基準電圧を作成する抵抗R
9およびツェナダイオードD3と、正入力端子に前記基
準電圧が、負入力端子に前記入力電圧検出回路22の出
力が与えられるコンパレータ64と、前記コンパレータ
64の出力を前記出力分圧抵抗R22,R23の接続点
および前記制御回路19の入力端子P3に与える出力抵
抗R10と、前記出力分圧抵抗R21,R22の接続点
とコンパレータ64の負入力端子との間に介在される前
記ヒステリシス電圧供給抵抗R8とを備えて構成されて
いる。
【0073】前記入力電圧検出回路22の出力電圧値が
ツェナダイオードD3のツェナ電圧である前記基準電圧
より低いとき、すなわち整流後の電圧レベルが所定の電
圧値より低いときには、出力が、たとえばオープンコレ
クタタイプのコンパレータ64はハイレベルを出力す
る。これによって、平滑コンデンサC0の充電電圧は、
出力分圧抵抗R21,R22,R23によって抵抗分割
され、制御回路19の入力端子P3に与えられる。これ
に対して、前記入力電圧検出回路22の出力電圧値が前
記基準電圧より高いとき、すなわち整流後の電圧レベル
が所定の電圧値より高い時には、コンパレータ64はロ
ーレベルを出力し、これによって平滑コンデンサC0の
充電電圧は、出力分圧抵抗R21,R22と、出力分圧
抵抗R23および出力抵抗R10の並列回路との直列回
路によって抵抗分割され、前記入力端子P3に入力され
ることになる。
ツェナダイオードD3のツェナ電圧である前記基準電圧
より低いとき、すなわち整流後の電圧レベルが所定の電
圧値より低いときには、出力が、たとえばオープンコレ
クタタイプのコンパレータ64はハイレベルを出力す
る。これによって、平滑コンデンサC0の充電電圧は、
出力分圧抵抗R21,R22,R23によって抵抗分割
され、制御回路19の入力端子P3に与えられる。これ
に対して、前記入力電圧検出回路22の出力電圧値が前
記基準電圧より高いとき、すなわち整流後の電圧レベル
が所定の電圧値より高い時には、コンパレータ64はロ
ーレベルを出力し、これによって平滑コンデンサC0の
充電電圧は、出力分圧抵抗R21,R22と、出力分圧
抵抗R23および出力抵抗R10の並列回路との直列回
路によって抵抗分割され、前記入力端子P3に入力され
ることになる。
【0074】前述のとおり、ヒステリシス電圧供給抵抗
R8は、昇圧電圧値の切換わり前後での入力電圧検出回
路22の出力電圧レベルの微変動によるハンチングを防
止するように設けられている。
R8は、昇圧電圧値の切換わり前後での入力電圧検出回
路22の出力電圧レベルの微変動によるハンチングを防
止するように設けられている。
【0075】したがって、平滑コンデンサC0の充電電
圧ECLは、整流後の電圧レベルが所定の電圧値より低い
ときには前記式5に示す低電圧レベルに制御され、高い
ときには前記式6に示す高電圧レベルに制御されること
になり、前記図4において、参照符β4で示す前記力率
改善回路51と同様の昇圧特性を得ることができる。ま
た、コンパレータ64を使用しているので、多少コスト
が高くなるけれども、昇圧電圧値の切換わり電圧等の制
御精度が高く、該制御精度を必要とする用途に好適に使
用することができる。また、このようなコンパレーター
は、通常、スイッチング電源回路のICパッケージに複
数個組込まれており、余剰のコンパレータがある場合に
も、該力率改善回路61を好適に実施することができ
る。
圧ECLは、整流後の電圧レベルが所定の電圧値より低い
ときには前記式5に示す低電圧レベルに制御され、高い
ときには前記式6に示す高電圧レベルに制御されること
になり、前記図4において、参照符β4で示す前記力率
改善回路51と同様の昇圧特性を得ることができる。ま
た、コンパレータ64を使用しているので、多少コスト
が高くなるけれども、昇圧電圧値の切換わり電圧等の制
御精度が高く、該制御精度を必要とする用途に好適に使
用することができる。また、このようなコンパレーター
は、通常、スイッチング電源回路のICパッケージに複
数個組込まれており、余剰のコンパレータがある場合に
も、該力率改善回路61を好適に実施することができ
る。
【0076】
【発明の効果】本発明のスイッチング電源装置の力率改
善回路は、以上のように、スイッチング電源装置の前段
側で整流後の電圧を昇圧することによって力率を改善す
るにあたって、整流後の電圧に応じて昇圧電圧値を調整
することによって、昇圧電圧値をむやみに高い値に設定
することなく、電力損失を削減し、電力変換効率を向上
するようにした力率改善回路において、入力電圧検出手
段を、整流回路からの正入力ラインと負入力ラインとの
間に介在され、前記整流後の電圧をピーク整流するダイ
オードおよび第1のコンデンサから成る直列回路と、前
記第1のコンデンサとダイオードとの接続点と負入力ラ
インとの間に接続され、ピーク整流電圧に重畳されるノ
イズを除去するためのフィルタ用抵抗および第2のコン
デンサの直列回路から成るフィルタ回路と、前記第1の
コンデンサと並列に接続されるバイパス抵抗とを備えて
構成し、前記抵抗と第2のコンデンサとの接続点の電圧
を前記整流後の電圧の検出結果として出力する。
善回路は、以上のように、スイッチング電源装置の前段
側で整流後の電圧を昇圧することによって力率を改善す
るにあたって、整流後の電圧に応じて昇圧電圧値を調整
することによって、昇圧電圧値をむやみに高い値に設定
することなく、電力損失を削減し、電力変換効率を向上
するようにした力率改善回路において、入力電圧検出手
段を、整流回路からの正入力ラインと負入力ラインとの
間に介在され、前記整流後の電圧をピーク整流するダイ
オードおよび第1のコンデンサから成る直列回路と、前
記第1のコンデンサとダイオードとの接続点と負入力ラ
インとの間に接続され、ピーク整流電圧に重畳されるノ
イズを除去するためのフィルタ用抵抗および第2のコン
デンサの直列回路から成るフィルタ回路と、前記第1の
コンデンサと並列に接続されるバイパス抵抗とを備えて
構成し、前記抵抗と第2のコンデンサとの接続点の電圧
を前記整流後の電圧の検出結果として出力する。
【0077】それゆえ、フィルタ回路によって、整流回
路からの入力ラインに重畳されたノイズを除去すること
ができるとともに、フィルタ用抵抗の抵抗値は比較的小
さく、バイパス抵抗の抵抗値は比較的大きく、したがっ
て前記整流後の電圧の波高値と同一レベルの出力を導出
することができ、またフィルタ用抵抗は第1のコンデン
サへの充電ラインに介在されておらず、フィルタリング
効果を上げても、第1のコンデンサの充電電圧に影響を
与えることはなく、正確な整流後の電圧のピーク値を検
出することができる。
路からの入力ラインに重畳されたノイズを除去すること
ができるとともに、フィルタ用抵抗の抵抗値は比較的小
さく、バイパス抵抗の抵抗値は比較的大きく、したがっ
て前記整流後の電圧の波高値と同一レベルの出力を導出
することができ、またフィルタ用抵抗は第1のコンデン
サへの充電ラインに介在されておらず、フィルタリング
効果を上げても、第1のコンデンサの充電電圧に影響を
与えることはなく、正確な整流後の電圧のピーク値を検
出することができる。
【0078】また、本発明のスイッチング電源装置の力
率改善回路は、以上のように、前記昇圧電圧値調整手段
を、前記昇圧チョッパ回路の正出力ラインと負出力ライ
ンとの間に介在され、エミッタ抵抗、PNPトランジス
タおよびコレクタ抵抗の直列回路によって構成し、前記
PNPトランジスタのベースに前記請求項1で示す入力
電圧検出手段からの整流後の電圧の波高値と略同一値の
検出結果を与え、該PNPトランジスタのコレクタとコ
レクタ抵抗との接続点に前記昇圧チョッパ回路の出力電
圧検出端子を接続する。
率改善回路は、以上のように、前記昇圧電圧値調整手段
を、前記昇圧チョッパ回路の正出力ラインと負出力ライ
ンとの間に介在され、エミッタ抵抗、PNPトランジス
タおよびコレクタ抵抗の直列回路によって構成し、前記
PNPトランジスタのベースに前記請求項1で示す入力
電圧検出手段からの整流後の電圧の波高値と略同一値の
検出結果を与え、該PNPトランジスタのコレクタとコ
レクタ抵抗との接続点に前記昇圧チョッパ回路の出力電
圧検出端子を接続する。
【0079】それゆえ、整流後の電圧レベルに応じて、
常に一定の電圧昇圧分を加えた連続的に変化する昇圧電
圧を作成することができ、昇圧損失が均質な昇圧チョッ
パ回路を実現することができる。
常に一定の電圧昇圧分を加えた連続的に変化する昇圧電
圧を作成することができ、昇圧損失が均質な昇圧チョッ
パ回路を実現することができる。
【0080】さらにまた、本発明のスイッチング電源装
置の力率改善回路は、以上のように、昇圧電圧値調整手
段を、昇圧チョッパ回路の正出力ラインと負出力ライン
との間に介在され、第1、第2、第3の検出抵抗から成
る直列回路と、前記第2の検出抵抗と第3の検出抵抗と
の接続点と負出力ラインとの間に介在され、コレクタ抵
抗およびNPNトランジスタから成る直列回路と、前記
NPNトランジスタのベースに入力電圧検出手段からの
整流後の電圧の波高値に比例した検出結果を与えるツェ
ナダイオードと、前記第1の検出抵抗と第2の検出抵抗
との接続点と前記ツェナダイオードの入力側との間に介
在されるヒステリシス電圧供給抵抗とを備えて構成し、
前記第2の検出抵抗と第3の検出抵抗との接続点に前記
昇圧チョッパ回路の出力電圧検出端子を接続する。
置の力率改善回路は、以上のように、昇圧電圧値調整手
段を、昇圧チョッパ回路の正出力ラインと負出力ライン
との間に介在され、第1、第2、第3の検出抵抗から成
る直列回路と、前記第2の検出抵抗と第3の検出抵抗と
の接続点と負出力ラインとの間に介在され、コレクタ抵
抗およびNPNトランジスタから成る直列回路と、前記
NPNトランジスタのベースに入力電圧検出手段からの
整流後の電圧の波高値に比例した検出結果を与えるツェ
ナダイオードと、前記第1の検出抵抗と第2の検出抵抗
との接続点と前記ツェナダイオードの入力側との間に介
在されるヒステリシス電圧供給抵抗とを備えて構成し、
前記第2の検出抵抗と第3の検出抵抗との接続点に前記
昇圧チョッパ回路の出力電圧検出端子を接続する。
【0081】それゆえ、整流後の電圧が予め任意に設定
された閾値以上であるか否かによって昇圧電圧値を調整
することができるとともに、前記閾値から離れた低電圧
時には電圧昇圧分が比較的大きくなり、瞬時の停電など
に対して、平滑コンデンサの容量をむやみに大きくする
必要もなく、また昇圧電圧値が上昇すると、ヒステリシ
ス電圧供給抵抗によってツェナダイオードの入力側がハ
イレベルに維持され、前記整流後の電圧の微小変動に対
して、NPNトランジスタの動作を安定させることがで
きる。
された閾値以上であるか否かによって昇圧電圧値を調整
することができるとともに、前記閾値から離れた低電圧
時には電圧昇圧分が比較的大きくなり、瞬時の停電など
に対して、平滑コンデンサの容量をむやみに大きくする
必要もなく、また昇圧電圧値が上昇すると、ヒステリシ
ス電圧供給抵抗によってツェナダイオードの入力側がハ
イレベルに維持され、前記整流後の電圧の微小変動に対
して、NPNトランジスタの動作を安定させることがで
きる。
【0082】また、本発明のスイッチング電源装置の力
率改善回路は、以上のように、昇圧電圧値調整手段を、
昇圧チョッパ回路の正出力ラインと負出力ラインとの間
に介在され、第1、第2、第3の検出抵抗から成る直列
回路と、正入力端子に基準電圧が、負入力端子に入力電
圧検出手段からの整流後の電圧の波高値に比例した検出
結果が与えられ、出力が前記第2の検出抵抗と第3の検
出抵抗との接続点および前記昇圧チョッパ回路の出力電
圧検出端子に接続されるコンパレータと、前記第1の検
出抵抗と第2の検出抵抗との接続点と前記コンパレータ
の負入力端子との間に介在されるヒステリシス電圧供給
抵抗とを備えて構成する。
率改善回路は、以上のように、昇圧電圧値調整手段を、
昇圧チョッパ回路の正出力ラインと負出力ラインとの間
に介在され、第1、第2、第3の検出抵抗から成る直列
回路と、正入力端子に基準電圧が、負入力端子に入力電
圧検出手段からの整流後の電圧の波高値に比例した検出
結果が与えられ、出力が前記第2の検出抵抗と第3の検
出抵抗との接続点および前記昇圧チョッパ回路の出力電
圧検出端子に接続されるコンパレータと、前記第1の検
出抵抗と第2の検出抵抗との接続点と前記コンパレータ
の負入力端子との間に介在されるヒステリシス電圧供給
抵抗とを備えて構成する。
【0083】それゆえ、整流後の電圧が予め任意に設定
された閾値以上であるか否かによって昇圧電圧値を調整
することができるとともに、前記閾値から離れた低電圧
時には電圧昇圧分が比較的大きくなり、瞬時の停電など
に対して、平滑コンデンサの容量をむやみに大きくする
必要もなく、また昇圧電圧値が上昇すると、ヒステリシ
ス電圧供給抵抗によってツェナダイオードの入力側がハ
イレベルに維持され、前記整流後の電圧の微小変動に対
して、NPNトランジスタの動作を安定させることがで
きる。さらにまた、コンパレータを用いるので、昇圧電
圧値を高精度に切換えることができる。
された閾値以上であるか否かによって昇圧電圧値を調整
することができるとともに、前記閾値から離れた低電圧
時には電圧昇圧分が比較的大きくなり、瞬時の停電など
に対して、平滑コンデンサの容量をむやみに大きくする
必要もなく、また昇圧電圧値が上昇すると、ヒステリシ
ス電圧供給抵抗によってツェナダイオードの入力側がハ
イレベルに維持され、前記整流後の電圧の微小変動に対
して、NPNトランジスタの動作を安定させることがで
きる。さらにまた、コンパレータを用いるので、昇圧電
圧値を高精度に切換えることができる。
【図1】本発明の基礎となる力率改善回路の概略的構成
を示すブロック図である。
を示すブロック図である。
【図2】図1で示す力率改善回路の具体的構成を示すブ
ロック図である。
ロック図である。
【図3】図1の構成および従来技術の力率改善回路の動
作を説明するための波形図である。
作を説明するための波形図である。
【図4】図1の力率改善回路による入出力電圧の関係を
示すグラフである。
示すグラフである。
【図5】本発明の他の基礎的構成の力率改善回路の構成
を示すブロック図である。
を示すブロック図である。
【図6】本発明の実施の第1の形態の力率改善回路の構
成を示すブロック図である。
成を示すブロック図である。
【図7】本発明の実施の第2の形態の力率改善回路の構
成を示すブロック図である。
成を示すブロック図である。
【図8】本発明の実施の第3の形態の力率改善回路の構
成を示すブロック図である。
成を示すブロック図である。
【図9】典型的な従来技術の力率改善回路の電気的構成
を示すブロック図である。
を示すブロック図である。
11,31,41,51,61 力率改善回路 12 商用電源 13 ダイオードブリッジ(整流回路) 14 スイッチング電源装置 15 正入力ライン 16 負入力ライン 17 正出力ライン 18 負出力ライン 19 制御回路 21 昇圧チョッパ回路 22,32,42 入力電圧検出回路(入力電圧検出
手段) 23,33,53,63 昇圧電圧値調整回路(昇圧
電圧値調整手段) 64 コンパレータ C0 平滑コンデンサ C1 第1のコンデンサ C2 第2のコンデンサ L チョークコイル D0 ダイオード D1 ダイオード D2,D3 ツェナダイオード P1,P2 出力端子 P3 入力端子(出力電圧検出端子) Q スイッチングトランジスタ R3 バイパス抵抗 R4 エミッタ抵抗 R5 フィルタ用抵抗(フィルタ用インピーダンス
素子) R6,R25 コレクタ抵抗 R7 ベースバイアス抵抗 R8 ヒステリシス電圧供給抵抗 R9 抵抗 R10 出力抵抗 R11,R12 入力分圧抵抗 R21 出力分圧抵抗(第1の検出抵抗) R22 出力分圧抵抗(第2の検出抵抗) R23 出力分圧抵抗(第3の検出抵抗) R24 エミッタ抵抗 R31,R32 分圧抵抗 TR1 NPNトランジスタ TR2 PNPトランジスタ
手段) 23,33,53,63 昇圧電圧値調整回路(昇圧
電圧値調整手段) 64 コンパレータ C0 平滑コンデンサ C1 第1のコンデンサ C2 第2のコンデンサ L チョークコイル D0 ダイオード D1 ダイオード D2,D3 ツェナダイオード P1,P2 出力端子 P3 入力端子(出力電圧検出端子) Q スイッチングトランジスタ R3 バイパス抵抗 R4 エミッタ抵抗 R5 フィルタ用抵抗(フィルタ用インピーダンス
素子) R6,R25 コレクタ抵抗 R7 ベースバイアス抵抗 R8 ヒステリシス電圧供給抵抗 R9 抵抗 R10 出力抵抗 R11,R12 入力分圧抵抗 R21 出力分圧抵抗(第1の検出抵抗) R22 出力分圧抵抗(第2の検出抵抗) R23 出力分圧抵抗(第3の検出抵抗) R24 エミッタ抵抗 R31,R32 分圧抵抗 TR1 NPNトランジスタ TR2 PNPトランジスタ
Claims (4)
- 【請求項1】所望とする電圧で安定化された直流電流を
出力するスイッチング電源装置の前段側に介挿され、整
流後の電圧を入力電圧検出手段で検出し、昇圧電圧値調
整手段が昇圧チョッパ回路に、その検出結果に対応した
昇圧電圧値で昇圧を行わせることによって力率を改善す
るようにした力率改善回路において、 前記入力電圧検出手段は、整流回路からの正入力ライン
と負入力ラインとの間に介在され、前記整流後の電圧を
ピーク整流するダイオードおよび第1のコンデンサから
成る直列回路と、前記第1のコンデンサとダイオードと
の接続点と負入力ラインとの間に接続され、ピーク整流
電圧に重畳されるノイズを除去するためのフィルタ用抵
抗および第2のコンデンサの直列回路から成るフィルタ
回路と、前記第1のコンデンサと並列に接続されるバイ
パス抵抗とを備えて構成され、前記フィルタ用抵抗と第
2のコンデンサとの接続点の電圧を前記整流後の電圧の
検出結果として出力することを特徴とするスイッチング
電源装置の力率改善回路。 - 【請求項2】前記昇圧電圧値調整手段は、前記昇圧チョ
ッパ回路の正出力ラインと負出力ラインとの間に介在さ
れ、エミッタ抵抗、PNPトランジスタおよびコレクタ
抵抗の直列回路によって構成され、前記PNPトランジ
スタのベースに前記請求項1で示す入力電圧検出手段の
検出結果が与えられ、該PNPトランジスタのコレクタ
とコレクタ抵抗との接続点に前記昇圧チョッパ回路の出
力電圧検出端子が接続されていることを特徴とするスイ
ッチング電源装置の力率改善回路。 - 【請求項3】所望とする電圧で安定化された直流電流を
出力するスイッチング電源装置の前段側に介挿され、整
流後の電圧を入力電圧検出手段で検出し、昇圧電圧値調
整手段が昇圧チョッパ回路に、その検出結果に対応した
昇圧電圧値で昇圧を行わせることによって力率を改善す
るようにした力率改善回路において、 前記入力電圧検出手段は、整流回路からの正入力ライン
と負入力ラインとの間 に介在され、前記整流後の電圧を
ピーク整流するダイオードおよび第1のコンデンサから
成る直列回路と、前記ダイオードと第1のコンデンサと
の接続点の電圧を分圧して前記整流後の電圧の検出結果
として出力する分圧抵抗とを備えて構成され、 前記昇圧電圧値調整手段は、前記昇圧チョッパ回路の正
出力ラインと負出力ラインとの間に介在され、第1、第
2、第3の検出抵抗から成る直列回路と、前記第2の検
出抵抗と第3の検出抵抗との接続点と負出力ラインとの
間に介在され、コレクタ抵抗およびNPNトランジスタ
から成る直列回路と、前記NPNトランジスタのベース
に前記入力電圧検出手段の検出結果を与えるツェナダイ
オードと、前記第1の検出抵抗と第2の検出抵抗との接
続点と前記ツェナダイオードの入力側との間に介在され
るヒステリシス電圧供給抵抗とを備えて構成され、前記
第2の検出抵抗と第3の検出抵抗との接続点に前記昇圧
チョッパ回路の出力電圧検出端子が接続されていること
を特徴とするスイッチング電源装置の力率改善回路。 - 【請求項4】所望とする電圧で安定化された直流電流を
出力するスイッチング電源装置の前段側に介挿され、整
流後の電圧を入力電圧検出手段で検出し、昇圧電圧値調
整手段が昇圧チョッパ回路に、その検出結果に対応した
昇圧電圧値で昇圧を行わせることによって力率を改善す
るようにした力率改善回路において、 前記入力電圧検出手段は、整流回路からの正入力ライン
と負入力ラインとの間に介在され、前記整流後の電圧を
ピーク整流するダイオードおよび第1のコンデンサから
成る直列回路と、前記ダイオードと第1のコンデンサと
の接続点の電圧を分圧して前記整流後の電圧の検出結果
として出力する分圧抵抗とを備えて構成され、 前記昇圧電圧値調整手段は、前記昇圧チョッパ回路の正
出力ラインと負出力ラインとの間に介在され、第1、第
2、第3の検出抵抗から成る直列回路と、正入力端子に
基準電圧が、負入力端子に前記入力電圧検出手段の検出
結果が与えられ、出力が前記第2の検出抵抗と第3の検
出抵抗との接続点および前記昇圧チョッパ回路の出力電
圧検出端子に接続されるコンパレータと、前記第1の検
出抵抗と第2の検出抵抗との接続点と前記コンパレータ
の負入力端子との間に介在されるヒステリシス電圧供給
抵抗とを備えて構成されることを特徴とするスイッチン
グ電源装置の力率改善回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26242099A JP3226904B2 (ja) | 1999-09-16 | 1999-09-16 | スイッチング電源装置の力率改善回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26242099A JP3226904B2 (ja) | 1999-09-16 | 1999-09-16 | スイッチング電源装置の力率改善回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001086757A JP2001086757A (ja) | 2001-03-30 |
JP3226904B2 true JP3226904B2 (ja) | 2001-11-12 |
Family
ID=17375547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26242099A Expired - Fee Related JP3226904B2 (ja) | 1999-09-16 | 1999-09-16 | スイッチング電源装置の力率改善回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3226904B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002374670A (ja) * | 2001-06-14 | 2002-12-26 | Nippon Pachinko Buhin Kk | イオン発生装置用回路モジュール |
DE10353835A1 (de) * | 2003-11-18 | 2005-06-16 | Robert Bosch Gmbh | Verfahren zum Betreiben eines Hochsetzstellers |
JP4631331B2 (ja) * | 2004-07-09 | 2011-02-16 | カシオ計算機株式会社 | 電源回路 |
US8305063B2 (en) * | 2009-08-28 | 2012-11-06 | Power Integrations, Inc. | Power supply controller with an input voltage compensation circuit |
JP5090433B2 (ja) * | 2009-12-21 | 2012-12-05 | Tdkラムダ株式会社 | 電源装置 |
JP6656341B1 (ja) * | 2018-11-13 | 2020-03-04 | 三菱電機株式会社 | 電力変換装置 |
-
1999
- 1999-09-16 JP JP26242099A patent/JP3226904B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001086757A (ja) | 2001-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6447095B2 (ja) | スイッチング電源回路 | |
TWI321272B (en) | Power factor correction circuit and controlling method of output voltage thereof | |
KR20100117980A (ko) | 역률 보상 회로 및 역률 보상 회로의 구동 방법 | |
US20060055386A1 (en) | Power factor improving circuit and control circuit for power factor improving circuit | |
JP4155211B2 (ja) | スイッチング電源装置 | |
JPH06335240A (ja) | スイッチングタイプ調整電源 | |
JP2000513920A (ja) | 減磁信号に基づくsmps用の過電圧保護回路 | |
TWI700882B (zh) | 搭配切換式轉換器使用之電路與由切換式轉換器所執行之方法 | |
JP5442525B2 (ja) | 力率改善回路 | |
US8289738B2 (en) | Switching power supply | |
JP4339129B2 (ja) | スイッチ・モード電源 | |
JP3226904B2 (ja) | スイッチング電源装置の力率改善回路 | |
EP2696492B1 (en) | High efficiency low-power power supply circuit | |
JPH0799775A (ja) | 電源装置 | |
JP4051899B2 (ja) | 電源回路および電源回路の制御方法 | |
JP2000341957A (ja) | 電源装置 | |
JP4362166B2 (ja) | 電源装置 | |
US11051381B2 (en) | Power supply apparatus, semiconductor integrated circuit, and ripple suppressing method | |
US6473322B2 (en) | AC-DC converter | |
JP3287062B2 (ja) | 電源回路 | |
KR20160125241A (ko) | 플리커 방지용 led 구동 장치 | |
JP2002125367A (ja) | 電源装置 | |
CN113517819B (zh) | 一种直流转换器及稳压控制方法 | |
US9054591B2 (en) | Switching power supply apparatus and method of controlling switching power supply apparatus | |
JPH0698542A (ja) | 力率改善回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070831 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080831 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080831 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090831 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |