JP3226623B2 - 周辺制御装置、電源制御装置および情報処理システム - Google Patents
周辺制御装置、電源制御装置および情報処理システムInfo
- Publication number
- JP3226623B2 JP3226623B2 JP25086892A JP25086892A JP3226623B2 JP 3226623 B2 JP3226623 B2 JP 3226623B2 JP 25086892 A JP25086892 A JP 25086892A JP 25086892 A JP25086892 A JP 25086892A JP 3226623 B2 JP3226623 B2 JP 3226623B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- power
- control device
- power supply
- peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Sources (AREA)
Description
【0001】
【産業上の利用分野】本発明は、周辺制御装置と、この
周辺制御装置に対する電源を制御する電源制御装置と、
これらを含む情報処理システムに関する。
周辺制御装置に対する電源を制御する電源制御装置と、
これらを含む情報処理システムに関する。
【0002】
【従来の技術】図2は従来の一般的な周辺制御装置の概
略の構成を示すブロック図である。この周辺制御装置3
1は、中央処理装置15と周辺装置17a、17b、1
7cの間にあって、中央処理装置15と周辺装置17
a、17b、17cとのデータ転送を制御する装置であ
る。周辺制御装置31は、中央処理装置15と上位イン
タフェース2で接続され、周辺装置17a、17b、1
7cとそれぞれデバイスインタフェース16a、16
b、16cで接続される。周辺制御装置31は、プロセ
ッサ19と、このプロセッサ19で実行するマイクロプ
ログラムを格納するマイクロプログラム格納部18と、
各周辺装置17a、17b、17cと接続されるインタ
フェースを制御する複数のインタフェース制御部21
a、21b、21cと、中央処理装置15と周辺装置1
7a、17b、17cの間で転送されるデータを一時的
に格納するローカルメモリ7と、このローカルメモリ7
とインタフェース制御部21a、21b、21cとの間
のダイレクトメモリアクセス(以下、DMAと記す。)
転送を制御するDMA転送制御部20とを備えている。
プロセッサ19、DMA転送制御部20、ローカルメモ
リ7およびインタフェース制御部21a、21b、21
cは、それぞれ内部バス22によって相互に接続されて
いる。
略の構成を示すブロック図である。この周辺制御装置3
1は、中央処理装置15と周辺装置17a、17b、1
7cの間にあって、中央処理装置15と周辺装置17
a、17b、17cとのデータ転送を制御する装置であ
る。周辺制御装置31は、中央処理装置15と上位イン
タフェース2で接続され、周辺装置17a、17b、1
7cとそれぞれデバイスインタフェース16a、16
b、16cで接続される。周辺制御装置31は、プロセ
ッサ19と、このプロセッサ19で実行するマイクロプ
ログラムを格納するマイクロプログラム格納部18と、
各周辺装置17a、17b、17cと接続されるインタ
フェースを制御する複数のインタフェース制御部21
a、21b、21cと、中央処理装置15と周辺装置1
7a、17b、17cの間で転送されるデータを一時的
に格納するローカルメモリ7と、このローカルメモリ7
とインタフェース制御部21a、21b、21cとの間
のダイレクトメモリアクセス(以下、DMAと記す。)
転送を制御するDMA転送制御部20とを備えている。
プロセッサ19、DMA転送制御部20、ローカルメモ
リ7およびインタフェース制御部21a、21b、21
cは、それぞれ内部バス22によって相互に接続されて
いる。
【0003】次に、図2の周辺制御装置31の動作につ
いて説明する。
いて説明する。
【0004】中央処理装置15から周辺装置17a、1
7b、17cに対して送出すべきデータが発生すると、
上位インタフェース2を経由して周辺制御装置31に対
してデータの送出指示がなされる。この指示によって周
辺制御装置31は、中央処理装置15から送出されたデ
ータを受け取り、ローカルメモリ7に一度格納する。次
にプロセッサ19はDMA転送制御部20に対して、ロ
ーカルメモリ7とインタフェース制御部21a、21
b、21cのいずれか一つとDMA転送を行うことを指
示する。それによってローカルメモリ7とインタフェー
ス制御部21a、21b、21cの間でDMA転送が行
われ、インタフェース制御部21a、21b、21cで
受け取られたデータは各々インタフェース制御部21
a、21b、21cがインタフェース信号を制御するこ
とにより周辺装置17a、17b、17cに対して転送
される。
7b、17cに対して送出すべきデータが発生すると、
上位インタフェース2を経由して周辺制御装置31に対
してデータの送出指示がなされる。この指示によって周
辺制御装置31は、中央処理装置15から送出されたデ
ータを受け取り、ローカルメモリ7に一度格納する。次
にプロセッサ19はDMA転送制御部20に対して、ロ
ーカルメモリ7とインタフェース制御部21a、21
b、21cのいずれか一つとDMA転送を行うことを指
示する。それによってローカルメモリ7とインタフェー
ス制御部21a、21b、21cの間でDMA転送が行
われ、インタフェース制御部21a、21b、21cで
受け取られたデータは各々インタフェース制御部21
a、21b、21cがインタフェース信号を制御するこ
とにより周辺装置17a、17b、17cに対して転送
される。
【0005】また、周辺装置17a、17b、17cか
ら中央処理装置15に対して送出すべきデータが発生す
ると、周辺装置17a、17b、17cから周辺制御装
置31に対してデータの受け取り指示がなされる。この
指示により周辺制御装置31は、プロセッサ19がDM
A転送制御部20に対してローカルメモリ7とインタフ
ェース制御部21a、21b、21cのいずれか一つと
DMA転送を行うことを指示する。それによってインタ
フェース制御部21a、21b、21cはインタフェー
ス信号を制御して、周辺装置17a、17b、17cか
らデータを受け取り、ローカルメモリ7に一度格納す
る。DMA転送終了後に、ローカルメモリ7に格納され
たデータは中央処理装置15に対して転送される。
ら中央処理装置15に対して送出すべきデータが発生す
ると、周辺装置17a、17b、17cから周辺制御装
置31に対してデータの受け取り指示がなされる。この
指示により周辺制御装置31は、プロセッサ19がDM
A転送制御部20に対してローカルメモリ7とインタフ
ェース制御部21a、21b、21cのいずれか一つと
DMA転送を行うことを指示する。それによってインタ
フェース制御部21a、21b、21cはインタフェー
ス信号を制御して、周辺装置17a、17b、17cか
らデータを受け取り、ローカルメモリ7に一度格納す
る。DMA転送終了後に、ローカルメモリ7に格納され
たデータは中央処理装置15に対して転送される。
【0006】次に、周辺制御装置31の電源を制御する
従来の電源制御装置について図3を参照して説明する。
図3は従来の一般的な電源制御装置の概略の構成を示す
ブロック図である。この電源制御装置34は、第1の電
源制御情報インタフェース23により他の電源制御装置
やサービスプロセッサ等と接続され、第2の電源制御情
報インタフェース24により電源装置5と接続される。
周辺制御装置31の電源の投入、切断の指示は、サービ
スプロセッサ等から第1の電源制御情報インタフェース
23を通じて行われ、電源制御装置34がその指示を受
けると電源装置5に対して電源の投入、切断の制御を行
う。これにより、電源電力線6を通じて周辺制御装置3
1の直流±5V等の電源の投入、切断が行われる。ま
た、電源制御装置34は電源電力線6を通じて周辺制御
装置31に供給される電源を、第2の電源制御情報イン
タフェース24を経由して監視し、電源電圧等が規定値
を満たすと電源確定信号25により周辺制御装置31へ
電源電圧の確定を通知する。さらに、電源装置5で電圧
低下等の不具合が起きた場合には、第2の電源制御情報
インタフェース24を通じて電源制御装置34に通知さ
れ、その後、第1の電源制御情報インタフェース23を
通じてサービスプロセッサ等にまで通知される。
従来の電源制御装置について図3を参照して説明する。
図3は従来の一般的な電源制御装置の概略の構成を示す
ブロック図である。この電源制御装置34は、第1の電
源制御情報インタフェース23により他の電源制御装置
やサービスプロセッサ等と接続され、第2の電源制御情
報インタフェース24により電源装置5と接続される。
周辺制御装置31の電源の投入、切断の指示は、サービ
スプロセッサ等から第1の電源制御情報インタフェース
23を通じて行われ、電源制御装置34がその指示を受
けると電源装置5に対して電源の投入、切断の制御を行
う。これにより、電源電力線6を通じて周辺制御装置3
1の直流±5V等の電源の投入、切断が行われる。ま
た、電源制御装置34は電源電力線6を通じて周辺制御
装置31に供給される電源を、第2の電源制御情報イン
タフェース24を経由して監視し、電源電圧等が規定値
を満たすと電源確定信号25により周辺制御装置31へ
電源電圧の確定を通知する。さらに、電源装置5で電圧
低下等の不具合が起きた場合には、第2の電源制御情報
インタフェース24を通じて電源制御装置34に通知さ
れ、その後、第1の電源制御情報インタフェース23を
通じてサービスプロセッサ等にまで通知される。
【0007】
【発明が解決しようとする課題】上述した従来の周辺制
御装置31と電源制御装置34では、周辺制御装置31
のローカルメモリ7に有効なデータがあるか否かにかか
わらず、電源切断を行う方式になっていた。そのため、
中央処理装置15とのデータ転送および複数の周辺装置
17a、17b、17cとのデータ転送の途中や、致命
的な障害時のデータ収集以前に周辺制御装置31の電源
の切断ができてしまい、転送データおよび障害データの
消失をまねくという問題点があった。
御装置31と電源制御装置34では、周辺制御装置31
のローカルメモリ7に有効なデータがあるか否かにかか
わらず、電源切断を行う方式になっていた。そのため、
中央処理装置15とのデータ転送および複数の周辺装置
17a、17b、17cとのデータ転送の途中や、致命
的な障害時のデータ収集以前に周辺制御装置31の電源
の切断ができてしまい、転送データおよび障害データの
消失をまねくという問題点があった。
【0008】そこで本発明の目的は、周辺制御装置内に
有効なデータが存在する場合に周辺制御装置に供給され
る電源を切断しないようにして、電源の切断による転送
データおよび障害データの消失を防止できるようにした
周辺制御装置、電源制御装置および情報処理システムを
提供することにある。
有効なデータが存在する場合に周辺制御装置に供給され
る電源を切断しないようにして、電源の切断による転送
データおよび障害データの消失を防止できるようにした
周辺制御装置、電源制御装置および情報処理システムを
提供することにある。
【0009】
【課題を解決するための手段】 請求項1記載の発明で
は、(イ)中央処理装置と複数の周辺装置とのデータ転
送を制御する転送制御手段と、(ロ)中央処理装置と周
辺装置の間で転送されるデータを一時的に格納するロー
カルメモリと、(ハ)各周辺装置に対応して設けられ、
前記ローカルメモリへのデータの書き込み時にセットさ
れ、データの読み出し終了時にリセットされるフラグを
格納する複数のフラグ格納手段と、(ニ)この各フラグ
格納手段から出力される信号によりデータ転送前の未処
理データの存在を検出する未処理データ検出手段と、
(ホ) 特定のエラーを検出するエラー検出手段と、
(ヘ)このエラー検出手段から出力される信号により障
害の発生を検出し、障害データの収集が行われると障害
発生の検出状態をリセットする障害検出手段と、(ト)
未処理データ検出手段が未処理データの存在を示してい
る状態、もしくは、障害検出手段により障害の発生が検
出されている状態のとき、周辺制御装置への電源の供給
を制御する電源制御装置に対して、その電源の切断を禁
止するための情報を通知し、未処理データ検出手段が未
処理データが存在しないことを示し、かつ、障害検出手
段が障害の発生を検出しないとき、電源の切断禁止の通
知を停止させる電源制御通知手段とを周辺制御装置に具
備させる。
は、(イ)中央処理装置と複数の周辺装置とのデータ転
送を制御する転送制御手段と、(ロ)中央処理装置と周
辺装置の間で転送されるデータを一時的に格納するロー
カルメモリと、(ハ)各周辺装置に対応して設けられ、
前記ローカルメモリへのデータの書き込み時にセットさ
れ、データの読み出し終了時にリセットされるフラグを
格納する複数のフラグ格納手段と、(ニ)この各フラグ
格納手段から出力される信号によりデータ転送前の未処
理データの存在を検出する未処理データ検出手段と、
(ホ) 特定のエラーを検出するエラー検出手段と、
(ヘ)このエラー検出手段から出力される信号により障
害の発生を検出し、障害データの収集が行われると障害
発生の検出状態をリセットする障害検出手段と、(ト)
未処理データ検出手段が未処理データの存在を示してい
る状態、もしくは、障害検出手段により障害の発生が検
出されている状態のとき、周辺制御装置への電源の供給
を制御する電源制御装置に対して、その電源の切断を禁
止するための情報を通知し、未処理データ検出手段が未
処理データが存在しないことを示し、かつ、障害検出手
段が障害の発生を検出しないとき、電源の切断禁止の通
知を停止させる電源制御通知手段とを周辺制御装置に具
備させる。
【0010】請求項2記載の発明の電源制御装置は、請
求項1記載の周辺制御装置に対して電源を供給する電源
制御装置であって、電源制御通知手段からの、電源の切
断を禁止するための情報を受信する情報受信手段と、こ
の情報受信手段から出力される信号に応じて周辺制御装
置の電源の切断を禁止する電源切断制御手段とを備えた
ものである。
求項1記載の周辺制御装置に対して電源を供給する電源
制御装置であって、電源制御通知手段からの、電源の切
断を禁止するための情報を受信する情報受信手段と、こ
の情報受信手段から出力される信号に応じて周辺制御装
置の電源の切断を禁止する電源切断制御手段とを備えた
ものである。
【0011】請求項3記載の発明の情報処理システム
は、請求項1記載の発明の周辺制御装置と請求項2記載
の発明の電源制御装置とを備えたものである。
は、請求項1記載の発明の周辺制御装置と請求項2記載
の発明の電源制御装置とを備えたものである。
【0012】請求項1記載の発明では、エラー検出手段
がエラーを検出して、これにより障害データの収集が行
われて、これをローカルメモリにデータ転送のために蓄
えたときには、障害データの収集が完了するまでとその
障害データのデータ転送が行われるまで、周辺制御装置
に対する電源の遮断を行わないようにして、障害データ
の収集の確保と収集した障害データが消滅しないように
している。 請求項2記載の発明では、電源制御装置側で
の対応を規定したもので、請求項3記載の発明では、電
源の制御を行うシステム全体を規定したものである。
がエラーを検出して、これにより障害データの収集が行
われて、これをローカルメモリにデータ転送のために蓄
えたときには、障害データの収集が完了するまでとその
障害データのデータ転送が行われるまで、周辺制御装置
に対する電源の遮断を行わないようにして、障害データ
の収集の確保と収集した障害データが消滅しないように
している。 請求項2記載の発明では、電源制御装置側で
の対応を規定したもので、請求項3記載の発明では、電
源の制御を行うシステム全体を規定したものである。
【0013】
【実施例】以下、図面を参照して本発明の実施例につい
て説明する。
て説明する。
【0014】図1は本発明の一実施例の周辺制御装置と
電源制御装置を含む情報処理システムの概略の構成を示
すブロック図である。本実施例の周辺制御装置1は、上
位インタフェース2により中央処理装置15と接続され
る。また、本実施例の電源制御装置4は、電源制御イン
タフェース3により周辺制御装置1と接続される。周辺
制御装置1には電源装置5が接続されている。この電源
装置5は、電源電力線6により周辺制御装置1に電力を
供給し、電源制御装置4により電源の投入、切断等の制
御が行われる。
電源制御装置を含む情報処理システムの概略の構成を示
すブロック図である。本実施例の周辺制御装置1は、上
位インタフェース2により中央処理装置15と接続され
る。また、本実施例の電源制御装置4は、電源制御イン
タフェース3により周辺制御装置1と接続される。周辺
制御装置1には電源装置5が接続されている。この電源
装置5は、電源電力線6により周辺制御装置1に電力を
供給し、電源制御装置4により電源の投入、切断等の制
御が行われる。
【0015】周辺制御装置1は、中央処理装置15と周
辺装置の間で転送されるデータを一時的に格納するロー
カルメモリ7と、周辺制御装置1と接続される複数の周
辺装置毎に設けられ、ローカルメモリ7へのデータの書
き込み時にセットされ、データの読み出し終了時にリセ
ットされるフラグを格納する複数のフラグレジスタ手段
8a、8b、8cと、このフラグレジスタ手段8a、8
b、8cからそれぞれ出力される信号により未処理デー
タの存在を検出する未処理データ検出手段9と、特定の
エラーを検出するエラー検出手段10と、このエラー検
出手段10から出力される信号により障害の発生を検出
する障害検出手段11と、この障害検出手段11および
未処理データ検出手段9からそれぞれ出力される信号に
基づいて、電源制御装置4に対して、電源の切断を禁止
するための情報を通知する電源制御通知手段12とを備
えている。
辺装置の間で転送されるデータを一時的に格納するロー
カルメモリ7と、周辺制御装置1と接続される複数の周
辺装置毎に設けられ、ローカルメモリ7へのデータの書
き込み時にセットされ、データの読み出し終了時にリセ
ットされるフラグを格納する複数のフラグレジスタ手段
8a、8b、8cと、このフラグレジスタ手段8a、8
b、8cからそれぞれ出力される信号により未処理デー
タの存在を検出する未処理データ検出手段9と、特定の
エラーを検出するエラー検出手段10と、このエラー検
出手段10から出力される信号により障害の発生を検出
する障害検出手段11と、この障害検出手段11および
未処理データ検出手段9からそれぞれ出力される信号に
基づいて、電源制御装置4に対して、電源の切断を禁止
するための情報を通知する電源制御通知手段12とを備
えている。
【0016】周辺制御装置1のその他の構成は、図2に
示す周辺制御装置31と同様である。そして、図1にお
ける未処理データ検出手段9、エラー検出手段10、障
害検出手段11および電源制御通知手段12は、プロセ
ッサ19が、マイクロプログラム格納部18に格納され
たマイクロプログラムを実行することによって実現され
る。
示す周辺制御装置31と同様である。そして、図1にお
ける未処理データ検出手段9、エラー検出手段10、障
害検出手段11および電源制御通知手段12は、プロセ
ッサ19が、マイクロプログラム格納部18に格納され
たマイクロプログラムを実行することによって実現され
る。
【0017】また、電源制御装置4は、電源制御通知手
段12からの、電源の切断を禁止するための情報を受信
する情報受信手段13と、この情報受信手段13から出
力される信号に応じて、周辺制御装置1の電源の切断を
禁止する電源切断制御手段14とを備えている。
段12からの、電源の切断を禁止するための情報を受信
する情報受信手段13と、この情報受信手段13から出
力される信号に応じて、周辺制御装置1の電源の切断を
禁止する電源切断制御手段14とを備えている。
【0018】次に本実施例の動作について説明する。
【0019】中央処理装置15と周辺装置17a、17
b、17cが相互にデータのやり取りを行う場合には、
周辺制御装置1を経由して行われる。
b、17cが相互にデータのやり取りを行う場合には、
周辺制御装置1を経由して行われる。
【0020】今、例えば、中央処理装置15から周辺装
置に対して送出すべきデータが発生したとすると、上位
インタフェース2を経由して周辺制御装置1に対してデ
ータの送出指示がなされる。この指示によって周辺制御
装置1は、中央処理装置15から送出されたデータを受
け取り、一時的にローカルメモリ7にデータを書き込
む。このとき、データ転送を行う周辺装置、例えば周辺
装置17aに対応するフラグレジスタ手段8aがセット
され、これにより未処理データ検出手段9はローカルメ
モリ7に未処理のデータが存在することを検出して、出
力信号をセットする。さらに、電源制御通知手段12は
電源制御インタフェース3を通じて未処理データが存在
する旨の情報を電源制御装置4に通知する。次に、一度
ローカルメモリ7に格納されたデータを周辺装置17a
に転送する。このとき、ローカルメモリ7からデータの
読み出しの終了時にフラグレジスタ手段8aがリセット
され、未処理データ検出手段9も直ちに出力信号をリセ
ットする。これにより、電源制御通知手段12は電源制
御装置4に対する未処理データが存在する旨の情報の通
知を停止する。
置に対して送出すべきデータが発生したとすると、上位
インタフェース2を経由して周辺制御装置1に対してデ
ータの送出指示がなされる。この指示によって周辺制御
装置1は、中央処理装置15から送出されたデータを受
け取り、一時的にローカルメモリ7にデータを書き込
む。このとき、データ転送を行う周辺装置、例えば周辺
装置17aに対応するフラグレジスタ手段8aがセット
され、これにより未処理データ検出手段9はローカルメ
モリ7に未処理のデータが存在することを検出して、出
力信号をセットする。さらに、電源制御通知手段12は
電源制御インタフェース3を通じて未処理データが存在
する旨の情報を電源制御装置4に通知する。次に、一度
ローカルメモリ7に格納されたデータを周辺装置17a
に転送する。このとき、ローカルメモリ7からデータの
読み出しの終了時にフラグレジスタ手段8aがリセット
され、未処理データ検出手段9も直ちに出力信号をリセ
ットする。これにより、電源制御通知手段12は電源制
御装置4に対する未処理データが存在する旨の情報の通
知を停止する。
【0021】また、他の周辺装置17b、17cとデー
タ転送が行われる場合にも、同様にフラグレジスタ手段
8b、8cがセット、リセットされ、電源制御通知手段
12により電源制御装置4に対して未処理データが存在
する旨の情報の通知が行われる。
タ転送が行われる場合にも、同様にフラグレジスタ手段
8b、8cがセット、リセットされ、電源制御通知手段
12により電源制御装置4に対して未処理データが存在
する旨の情報の通知が行われる。
【0022】また、他のケースとして、周辺装置から中
央処理装置15に対して送出すべきデータが発生した場
合には、まず周辺装置から送出されるデータを一時的に
ローカルメモリ7に書き込む。このとき、データ転送を
行う周辺装置、例えば周辺装置17bに対応するフラグ
レジスタ手段8bがセットされ、ローカルメモリ7に未
処理データが存在するので、未処理データ検出手段9も
出力信号をセットする。さらに、電源制御通知手段12
は電源制御インタフェース3を通じて未処理データが存
在する旨の情報を電源制御装置4に通知する。次に、一
度ローカルメモリ7に格納されたデータを中央処理装置
15に転送する。このとき、ローカルメモリ7からデー
タの読み出しの終了時にフラグレジスタ手段8bがリセ
ットされ、未処理データ検出手段9も直ちに出力信号を
リセットする。これにより、電源制御通知手段12は電
源制御装置4に対する未処理データが存在する旨の情報
の通知を停止する。
央処理装置15に対して送出すべきデータが発生した場
合には、まず周辺装置から送出されるデータを一時的に
ローカルメモリ7に書き込む。このとき、データ転送を
行う周辺装置、例えば周辺装置17bに対応するフラグ
レジスタ手段8bがセットされ、ローカルメモリ7に未
処理データが存在するので、未処理データ検出手段9も
出力信号をセットする。さらに、電源制御通知手段12
は電源制御インタフェース3を通じて未処理データが存
在する旨の情報を電源制御装置4に通知する。次に、一
度ローカルメモリ7に格納されたデータを中央処理装置
15に転送する。このとき、ローカルメモリ7からデー
タの読み出しの終了時にフラグレジスタ手段8bがリセ
ットされ、未処理データ検出手段9も直ちに出力信号を
リセットする。これにより、電源制御通知手段12は電
源制御装置4に対する未処理データが存在する旨の情報
の通知を停止する。
【0023】さらに他のケースとして、上位インタフェ
ース2およびデバイスインタフェース3が切離される場
合や転送データのパリティエラーを検出した等の致命的
な障害が発生した場合には、エラー検出手段10により
特定のエラーが検出され、障害検出手段11により障害
の発生が検出される。このとき、電源制御通知手段12
は電源制御インタフェース3を通じて障害が発生した旨
の情報を電源制御装置4に通知する。また、障害発生後
に一度データの収集が行われると、障害検出手段11の
障害発生の検出状態がリセットされ、電源制御通知手段
12が電源制御手段4への情報の通知を停止する。
ース2およびデバイスインタフェース3が切離される場
合や転送データのパリティエラーを検出した等の致命的
な障害が発生した場合には、エラー検出手段10により
特定のエラーが検出され、障害検出手段11により障害
の発生が検出される。このとき、電源制御通知手段12
は電源制御インタフェース3を通じて障害が発生した旨
の情報を電源制御装置4に通知する。また、障害発生後
に一度データの収集が行われると、障害検出手段11の
障害発生の検出状態がリセットされ、電源制御通知手段
12が電源制御手段4への情報の通知を停止する。
【0024】電源制御装置4では、情報受信手段13で
電源制御手段12からの特定の情報が受信される間、電
源切断制御手段14は周辺制御装置1へ供給される電源
が切断しないように電源装置5を制御する。
電源制御手段12からの特定の情報が受信される間、電
源切断制御手段14は周辺制御装置1へ供給される電源
が切断しないように電源装置5を制御する。
【0025】このようにして、本実施例では、周辺制御
装置1内に未処理のデータが存在する場合および周辺制
御装置1で障害の発生が検出された場合には、周辺制御
装置1の電源の切断が行われないように動作する。
装置1内に未処理のデータが存在する場合および周辺制
御装置1で障害の発生が検出された場合には、周辺制御
装置1の電源の切断が行われないように動作する。
【0026】
【発明の効果】以上説明したように請求項1ないし請求
項3記載の発明によれば、周辺制御装置に、この周辺制
御装置内に未処理のデータが存在する場合と特定のエラ
ーが発生して障害データの収集を行う場合に電源制御装
置に対して電源の切断を禁止させるようにしたので、障
害データをデータ転送する場合には障害データの収集か
らその転送が終了するまでの間、電源制御装置に対して
電源の切断を禁止させることができるので、特定のエラ
ーが発生したときにその障害データを消失させることな
く確実に転送させることができるという効果がある。
項3記載の発明によれば、周辺制御装置に、この周辺制
御装置内に未処理のデータが存在する場合と特定のエラ
ーが発生して障害データの収集を行う場合に電源制御装
置に対して電源の切断を禁止させるようにしたので、障
害データをデータ転送する場合には障害データの収集か
らその転送が終了するまでの間、電源制御装置に対して
電源の切断を禁止させることができるので、特定のエラ
ーが発生したときにその障害データを消失させることな
く確実に転送させることができるという効果がある。
【図1】本発明の一実施例の周辺制御装置と電源制御装
置を含む情報処理システムの概略の構成を示すブロック
図である。
置を含む情報処理システムの概略の構成を示すブロック
図である。
【図2】従来の一般的な周辺制御装置の概略の構成を示
すブロック図である。
すブロック図である。
【図3】従来の一般的な電源制御装置の概略の構成を示
すブロック図である。
すブロック図である。
1 周辺制御装置 4 電源制御装置 7 ローカルメモリ 8a、8b、8c フラグレジスタ手段 9 未処理データ検出手段 10 エラー検出手段 11 障害検出手段 12 電源制御通知手段 13 情報受信手段 14 電源切断制御手段
Claims (3)
- 【請求項1】 中央処理装置と複数の周辺装置とのデー
タ転送を制御する転送制御手段と、 中央処理装置と周辺装置の間で転送されるデータを一時
的に格納するローカルメモリと、 各周辺装置に対応して設けられ、前記ローカルメモリへ
のデータの書き込み時にセットされ、データの読み出し
終了時にリセットされるフラグを格納する複数のフラグ
格納手段と、 この各フラグ格納手段から出力される信号によりデータ
転送前の未処理データの存在を検出する未処理データ検
出手段と、 特定のエラーを検出するエラー検出手段と、 このエラー検出手段から出力される信号により障害の発
生を検出し、障害データの収集が行われると障害発生の
検出状態をリセットする障害検出手段と、前記未処理データ検出手段が未処理データの存在を示し
ている状態、もしくは、前記 障害検出手段により障害の
発生が検出されている状態のとき、周辺制御装置への電
源の供給を制御する電源制御装置に対して、その電源の
切断を禁止するための情報を通知し、前記未処理データ
検出手段が未処理データが存在しないことを示し、か
つ、前記障害検出手段が障害の発生を検出しないとき、
電源の切断禁止の通知を停止させる電源制御通知手段と
を具備することを特徴とする周辺制御装置。 - 【請求項2】 請求項1記載の周辺制御装置に対して電
源を供給する電源制御装置であって、前記電源制御通知
手段からの、電源の切断を禁止するための情報を受信す
る情報受信手段と、この情報受信手段から出力される信
号に応じて前記周辺制御装置の電源の切断を禁止する電
源切断制御手段とを具備することを特徴とする電源制御
装置。 - 【請求項3】 中央処理装置と複数の周辺装置とのデー
タ転送を制御する転送制御手段と、中央処理装置と周辺
装置の間で転送されるデータを一時的に格納するローカ
ルメモリと、各周辺装置に対応して設けられ、前記ロー
カルメモリへのデータの書き込み時にセットされ、デー
タの読み出し終了時にリセットされるフラグを格納する
複数のフラグ格納手段と、この各フラグ格納手段から出
力される信号によりデータ転送前の未処理データの存在
を検出する未処理データ検出手段と、特定のエラーを検
出するエラー検出手段と、このエラー検出手段から出力
される信号により障害の発生を検出し、障害データの収
集が行われると障害発生の検出状態をリセットする障害
検出手段と、前記未処理データ検出手段が未処理データ
の存在を示している状態、もしくは、前記障害検出手段
により障害の発生が検出されている状態のとき、周辺制
御装置への電源の供給を制御する電源制御装置に対し
て、その電源の切断を禁止するための情報を通知し、前
記未処理データ検出手段が未処理データが存在しないこ
とを示し、かつ、前記障害検出手段が障害の発生を検出
しないとき、電源の切断禁止の通知を停止させる電源制
御通知手段とを有する周辺制御装置と、 この周辺制御装置に対して電源を供給する電源制御装置
であって、前記電源制御通知手段からの、電源の切断を
禁止するための情報を受信する情報受信手段と、この情
報受信手段から出力される信号に応じて前記周辺制御装
置の電源の切断を禁止する電源切断制御手段とを有する
電源制御装置と、 を具備することを特徴とする情報処理システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25086892A JP3226623B2 (ja) | 1992-09-21 | 1992-09-21 | 周辺制御装置、電源制御装置および情報処理システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25086892A JP3226623B2 (ja) | 1992-09-21 | 1992-09-21 | 周辺制御装置、電源制御装置および情報処理システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06102971A JPH06102971A (ja) | 1994-04-15 |
JP3226623B2 true JP3226623B2 (ja) | 2001-11-05 |
Family
ID=17214209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25086892A Expired - Fee Related JP3226623B2 (ja) | 1992-09-21 | 1992-09-21 | 周辺制御装置、電源制御装置および情報処理システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3226623B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5528749A (en) * | 1994-08-05 | 1996-06-18 | Thomson Consumer Electronics, Inc. | Automatic instrument turn off/on for error correction |
WO1996010781A1 (en) * | 1994-09-30 | 1996-04-11 | Apple Computer, Inc. | Method and apparatus for anticipatory power management for low power pda |
-
1992
- 1992-09-21 JP JP25086892A patent/JP3226623B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06102971A (ja) | 1994-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3047275B2 (ja) | バックアップ切り換え制御方法 | |
JP3226623B2 (ja) | 周辺制御装置、電源制御装置および情報処理システム | |
JP2506335B2 (ja) | 共通バス構造を持つデ−タ処理装置 | |
JP2003032885A (ja) | 電源制御方法および装置 | |
JP3420919B2 (ja) | 情報処理装置 | |
JP2000020336A (ja) | 二重化通信システム | |
JPS6112580B2 (ja) | ||
JP2007026038A (ja) | パス監視システム,パス監視方法,およびパス監視プログラム | |
JP2600614B2 (ja) | 障害情報収集可能な交換システム | |
JP2001356881A (ja) | 多重化記憶制御装置 | |
JPH05224964A (ja) | バス異常通知方式 | |
JPH03156646A (ja) | 障害情報の出力方式 | |
JP2815730B2 (ja) | アダプタ及びコンピュータシステム | |
JPH07302208A (ja) | 保護継電装置 | |
JP3271698B2 (ja) | 周辺装置電源切断システム | |
JPS62105243A (ja) | システム障害の復旧装置 | |
JPS6375843A (ja) | 異常監視方式 | |
JPH07104744B2 (ja) | 電源制御方法 | |
JPH07120296B2 (ja) | ホットスタンバイシステムにおけるエラー制御方式 | |
JPS5876924A (ja) | デ−タ転送装置 | |
JPS6172496A (ja) | 二重化情報処理装置のシステム再開方式 | |
JPS6220050A (ja) | バス監視制御方式 | |
JP2000353033A (ja) | 電源制御装置 | |
JPH04252316A (ja) | 停電通知方式 | |
JPH0916482A (ja) | 上位装置に接続された装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |