JP3226036B2 - インバータ装置 - Google Patents
インバータ装置Info
- Publication number
- JP3226036B2 JP3226036B2 JP13101199A JP13101199A JP3226036B2 JP 3226036 B2 JP3226036 B2 JP 3226036B2 JP 13101199 A JP13101199 A JP 13101199A JP 13101199 A JP13101199 A JP 13101199A JP 3226036 B2 JP3226036 B2 JP 3226036B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- circuit
- inverter
- switch
- reactor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Inverter Devices (AREA)
Description
【0001】
【発明の属する技術分野】本発明は調光可能な放電管の
電源として好適なインバータ装置に関する。
電源として好適なインバータ装置に関する。
【0002】
【従来の技術】例えば冷陰極放電管(CFL)の電源と
してインバータが使用される。この種のインバータは直
流電圧を40〜60kHZ程度の交流電圧に変換して放
電管を駆動する。放電管をパソコンの液晶表示装置(L
CD)のバックライト等として使用する場合に調光が要
求される。この調光方式には、大別してインバータの入
力電圧を調整する方法と、インバータを200〜300
HZ程度の繰返し周波数で断続駆動する方式とがある。
してインバータが使用される。この種のインバータは直
流電圧を40〜60kHZ程度の交流電圧に変換して放
電管を駆動する。放電管をパソコンの液晶表示装置(L
CD)のバックライト等として使用する場合に調光が要
求される。この調光方式には、大別してインバータの入
力電圧を調整する方法と、インバータを200〜300
HZ程度の繰返し周波数で断続駆動する方式とがある。
【0003】図1は後者のインバータを断続駆動する回
路を示し、図2は図1の各部の状態を示す。図1の回路
は、大別して、直流電源としての整流平滑回路1と、イ
ンバータ回路2と、インバータ制御回路3と、負荷とし
ての冷陰極放電管4と、平滑用リアクトル5と、電流検
出回路6とから成る。
路を示し、図2は図1の各部の状態を示す。図1の回路
は、大別して、直流電源としての整流平滑回路1と、イ
ンバータ回路2と、インバータ制御回路3と、負荷とし
ての冷陰極放電管4と、平滑用リアクトル5と、電流検
出回路6とから成る。
【0004】整流平滑回路1は一対の交流電源端子7,
8に接続され、商用交流電圧を直流電圧に変換し、これ
を一対の直流電源ライン9,10に送出する。この実施
例では一方の直流電源ライン9が正の電源ラインであ
り、他方の直流電源ライン10が負即ちグランドライン
である。
8に接続され、商用交流電圧を直流電圧に変換し、これ
を一対の直流電源ライン9,10に送出する。この実施
例では一方の直流電源ライン9が正の電源ラインであ
り、他方の直流電源ライン10が負即ちグランドライン
である。
【0005】インバータ回路2は、自励プッシュプル型
インバータであって、一対の変換用スイッチとしての第
1及び第2のトランジスタQ1,Q2と、トランスT
と、共振用コンデンサC1とから成る。
インバータであって、一対の変換用スイッチとしての第
1及び第2のトランジスタQ1,Q2と、トランスT
と、共振用コンデンサC1とから成る。
【0006】トランスTは互いに電磁結合された1次巻
線N1と2次巻線N2と3次巻線N3とを有する。1次巻
線N1はセンタップ11を有し、第1及び第2の部分N
1a、N1bに分割されている。センタタップ11は一
方の直流電源9に接続されている。1次巻線N1の一端
(上端)とグランドライン10との間に第1のトランジス
タQ1が接続され、1次巻線N1の他端(下端)とグラン
ドライン10との間に第2のトランジスタQ2が接続さ
れている。この実施例では第1及び第2のトランジスタ
Q1,Q2は共にNPN型であり、それぞれのエミッタ
がグランドライン10に接続されている。
線N1と2次巻線N2と3次巻線N3とを有する。1次巻
線N1はセンタップ11を有し、第1及び第2の部分N
1a、N1bに分割されている。センタタップ11は一
方の直流電源9に接続されている。1次巻線N1の一端
(上端)とグランドライン10との間に第1のトランジス
タQ1が接続され、1次巻線N1の他端(下端)とグラン
ドライン10との間に第2のトランジスタQ2が接続さ
れている。この実施例では第1及び第2のトランジスタ
Q1,Q2は共にNPN型であり、それぞれのエミッタ
がグランドライン10に接続されている。
【0007】3次巻線N3は自励発振させるためのもの
であって、この一端(下端)が第1のトランジスタQ1の
ベースに接続され、この他端(上端)が第2のトランジス
タQ2のベースに接続されている。3次巻線N3の電圧
は第1及び第2のトランジスタQ1,Q2ベース制御に
使用される。3次巻線N3に発生する下向きの電圧は第
1のトランジスタQ1を順バイアスし、3次巻線N3 に
発生する上向きの電圧は第2のトランジスタQ2 を順バ
イアスする。共振用コンデンサC1は1次巻線N1に並列
に接続されている。この共振用コンデンサC1は第1及
び第2のトランジスタQ1、Q2のタ−ンオフ時に1次巻
線N1のインダクタンスと共振回路を形成し、振動電流
を1次巻線N1に流す。
であって、この一端(下端)が第1のトランジスタQ1の
ベースに接続され、この他端(上端)が第2のトランジス
タQ2のベースに接続されている。3次巻線N3の電圧
は第1及び第2のトランジスタQ1,Q2ベース制御に
使用される。3次巻線N3に発生する下向きの電圧は第
1のトランジスタQ1を順バイアスし、3次巻線N3 に
発生する上向きの電圧は第2のトランジスタQ2 を順バ
イアスする。共振用コンデンサC1は1次巻線N1に並列
に接続されている。この共振用コンデンサC1は第1及
び第2のトランジスタQ1、Q2のタ−ンオフ時に1次巻
線N1のインダクタンスと共振回路を形成し、振動電流
を1次巻線N1に流す。
【0008】スイッチ制御回路3はインバータ回路2の
第1及び第2のトランジスタQ1 、Q2 の駆動期間を制
御するものであり、第1及び第2の制御用トランジスタ
Q11、Q12と、起動抵抗R1 と、バイアス調整用抵抗R
2 、R3 と、PWM制御回路12とから成る。
第1及び第2のトランジスタQ1 、Q2 の駆動期間を制
御するものであり、第1及び第2の制御用トランジスタ
Q11、Q12と、起動抵抗R1 と、バイアス調整用抵抗R
2 、R3 と、PWM制御回路12とから成る。
【0009】第1の制御用トランジスタQ11はPNP型
トランジスタであり、このエミッタは電流制限用抵抗R
1 を介して一方の直流電源ライン9に接続され、このコ
レクタは変換用スイッチとしての第1のトランジスタQ
1 の制御端子即ちベース及び3次巻線N3 の一端(下
端)にそれぞれ接続され、このベースは抵抗R3 と第2
のトランジスタQ12とを介してグランドライン10に接
続されている。NPNトランジスタから成る第2の制御
用トランジスタQ12は第1の制御用トランジスタQ11を
オン・オフ制御するための制御スイッチであって、この
コレクタが抵抗R3 を介して第1の制御用トランジスタ
Q11のベースに接続され、このエミッタがグランドライ
ン10に接続され、このベース(制御端子)がPWM制
御回路12に接続されている。
トランジスタであり、このエミッタは電流制限用抵抗R
1 を介して一方の直流電源ライン9に接続され、このコ
レクタは変換用スイッチとしての第1のトランジスタQ
1 の制御端子即ちベース及び3次巻線N3 の一端(下
端)にそれぞれ接続され、このベースは抵抗R3 と第2
のトランジスタQ12とを介してグランドライン10に接
続されている。NPNトランジスタから成る第2の制御
用トランジスタQ12は第1の制御用トランジスタQ11を
オン・オフ制御するための制御スイッチであって、この
コレクタが抵抗R3 を介して第1の制御用トランジスタ
Q11のベースに接続され、このエミッタがグランドライ
ン10に接続され、このベース(制御端子)がPWM制
御回路12に接続されている。
【0010】PWM制御回路12は放電管4を調光する
ためにインバータ回路2の第1及び第2のトランジスタ
Q1 、Q2 を図2の駆動期間Tonと非駆動期間Toff と
で示す低い繰返し周波数で断続制御するためのPWM制
御信号Vpwm を発生し、これを第2の制御用トランジス
タQ12のベースに印加する。放電管4の調光を行うため
にPWM制御回路12はデュティ可変調整器13を含
む。この可変調整器13はPWM制御信号Vpwm のオン
期間Tonを段階的又は連続的に調整するものであり、図
示が省略されている手動操作部を有する。PWM制御信
号Vpwm の繰返し周波数f2 は200〜300Hz程度で
あって、インバータ回路2の出力周波数f1 (40〜6
0kHz )よりも十分に低い値である。なお、PWM繰返
し周波数f2 は放電管4の点灯期間において視覚でチラ
ツキが問題とならない値に決定される。
ためにインバータ回路2の第1及び第2のトランジスタ
Q1 、Q2 を図2の駆動期間Tonと非駆動期間Toff と
で示す低い繰返し周波数で断続制御するためのPWM制
御信号Vpwm を発生し、これを第2の制御用トランジス
タQ12のベースに印加する。放電管4の調光を行うため
にPWM制御回路12はデュティ可変調整器13を含
む。この可変調整器13はPWM制御信号Vpwm のオン
期間Tonを段階的又は連続的に調整するものであり、図
示が省略されている手動操作部を有する。PWM制御信
号Vpwm の繰返し周波数f2 は200〜300Hz程度で
あって、インバータ回路2の出力周波数f1 (40〜6
0kHz )よりも十分に低い値である。なお、PWM繰返
し周波数f2 は放電管4の点灯期間において視覚でチラ
ツキが問題とならない値に決定される。
【0011】このPWM制御信号Vpwm のオン期間Ton
を安定的に保持するために、電流検出回路6の出力ライ
ンがPWM制御回路12に接続されている。電流検出回
路6は電流検出抵抗Ra と整流ダイオードDa と平滑即
ち積分用コンデンサCa とから成る。放電管4は結合コ
ンデンサC2 を介して2次巻線N2 に並列接続されてい
る。電流検出抵抗Ra は負荷としての放電管4に直列に
接続され、負荷電流に対応する電圧を発生する。PWM
制御回路12は電流検出回路6で検出された電流値を一
定に保つようにPWM制御信号Vpwm のオン期間Tonを
制御する。
を安定的に保持するために、電流検出回路6の出力ライ
ンがPWM制御回路12に接続されている。電流検出回
路6は電流検出抵抗Ra と整流ダイオードDa と平滑即
ち積分用コンデンサCa とから成る。放電管4は結合コ
ンデンサC2 を介して2次巻線N2 に並列接続されてい
る。電流検出抵抗Ra は負荷としての放電管4に直列に
接続され、負荷電流に対応する電圧を発生する。PWM
制御回路12は電流検出回路6で検出された電流値を一
定に保つようにPWM制御信号Vpwm のオン期間Tonを
制御する。
【0012】整流平滑回路1とインバータ回路2との間
において一方の直流電源ライン9に直列に接続されたリ
アクトル5はコアとコイルとから成り、整流平滑回路1
の出力のリプルを低減する作用、及び第1及び第2のト
ランジスタQ1 、Q2 のオン・オフによって発生するノ
イズが電源側に洩れることを抑制する作用を有する。
において一方の直流電源ライン9に直列に接続されたリ
アクトル5はコアとコイルとから成り、整流平滑回路1
の出力のリプルを低減する作用、及び第1及び第2のト
ランジスタQ1 、Q2 のオン・オフによって発生するノ
イズが電源側に洩れることを抑制する作用を有する。
【0013】図1の装置において、放電管4の明るさを
調整する時には、PWM制御回路12のデュティ可変調
整器13を操作する。これにより、PWM制御信号Vpw
m の一定周期T2 に対するオン期間Tonの割合が変化す
る。第1及び第2の制御用トランジスタQ11、Q12はP
WM制御信号Vpwm のオン期間Tonに対応してオンにな
る。第1の制御用トランジスタQ11がオンになると、一
方の直流電源ライン9、抵抗R1 、第1の制御用トラン
ジスタQ11の経路で第1のトランジスタQ1 のベース電
流が流れ、これがオンになる。第1のトランジスタQ1
がオンになると、一方の直流電源ライン9、1次巻線N
1 の第1の部分N1a、第1のトランジスタQ1 、他方の
直流電源ライン10から成る回路に電流が流れ、2次巻
線N2 及び3次巻線N3 に第1の方向の電圧が誘起す
る。3次巻線N3 の第1の方向の電圧は下向きの電圧で
あり、第1のトランジスタQ1 を順方向バイアスし、第
2のトランジスタQ2 を逆方向バイアスする向きを有す
るので、第1のトランジスタQ1 のオン状態及び第2の
トランジスタQ2 のオフ状態が保持される。トランスT
の1次巻線N1 はインダクタンスを有するので、第1の
トランジスタQ1 のコレクタ電流は時間と共に増大す
る。ベース電流Ib に電流増幅率を乗算した値にコレク
タ電流が増大すると、コレクタ電流がこれより増大する
ことが不可能になり、第1のトランジスタQ1 を飽和オ
ン状態に保つことが不可能になり、第1のトランジスタ
Q1 のコレクタ・エミッタ間電圧が増大し、逆にトラン
スTの1次巻線N1 に印加される電圧が低下する。これ
により、3次巻線N3 で第1のトランジスタQ1 に供給
するベース電流が低下し、第1のトランジスタQ1 は急
速にオフ状態になる。第1のトランジスタQ1 がオフに
なった後に共振によって1次巻線N1 に印加される電圧
の向きが今迄と逆になると、3次巻線N3 に今迄の第1
の方向と逆の第2の方向(上向き)の電圧が発生し、第
2のトランジスタQ2が順バイアス、第1のトランジス
タQ1 が逆バイアスされる。なお、第2のトランジスタ
Q2 のベース電流は、一方の直流電源ライン9、抵抗R
1 、第1の制御用トランジスタQ11、3次巻線N3 、第
2のトランジスタQ2 、他方の直流電源ライン10から
成る回路で流れる。第2のトランジスタQ2 の飽和オン
状態が維持できなくなると、これがオフになり、代って
第1のトランジスタQ1 がオンになる。この結果、第1
及び第2のトランジスタQ1 、Q2 は周期T1 で交互に
オン・オフし、2次巻線N2 の交流電圧も周期T1 で変
化する。
調整する時には、PWM制御回路12のデュティ可変調
整器13を操作する。これにより、PWM制御信号Vpw
m の一定周期T2 に対するオン期間Tonの割合が変化す
る。第1及び第2の制御用トランジスタQ11、Q12はP
WM制御信号Vpwm のオン期間Tonに対応してオンにな
る。第1の制御用トランジスタQ11がオンになると、一
方の直流電源ライン9、抵抗R1 、第1の制御用トラン
ジスタQ11の経路で第1のトランジスタQ1 のベース電
流が流れ、これがオンになる。第1のトランジスタQ1
がオンになると、一方の直流電源ライン9、1次巻線N
1 の第1の部分N1a、第1のトランジスタQ1 、他方の
直流電源ライン10から成る回路に電流が流れ、2次巻
線N2 及び3次巻線N3 に第1の方向の電圧が誘起す
る。3次巻線N3 の第1の方向の電圧は下向きの電圧で
あり、第1のトランジスタQ1 を順方向バイアスし、第
2のトランジスタQ2 を逆方向バイアスする向きを有す
るので、第1のトランジスタQ1 のオン状態及び第2の
トランジスタQ2 のオフ状態が保持される。トランスT
の1次巻線N1 はインダクタンスを有するので、第1の
トランジスタQ1 のコレクタ電流は時間と共に増大す
る。ベース電流Ib に電流増幅率を乗算した値にコレク
タ電流が増大すると、コレクタ電流がこれより増大する
ことが不可能になり、第1のトランジスタQ1 を飽和オ
ン状態に保つことが不可能になり、第1のトランジスタ
Q1 のコレクタ・エミッタ間電圧が増大し、逆にトラン
スTの1次巻線N1 に印加される電圧が低下する。これ
により、3次巻線N3 で第1のトランジスタQ1 に供給
するベース電流が低下し、第1のトランジスタQ1 は急
速にオフ状態になる。第1のトランジスタQ1 がオフに
なった後に共振によって1次巻線N1 に印加される電圧
の向きが今迄と逆になると、3次巻線N3 に今迄の第1
の方向と逆の第2の方向(上向き)の電圧が発生し、第
2のトランジスタQ2が順バイアス、第1のトランジス
タQ1 が逆バイアスされる。なお、第2のトランジスタ
Q2 のベース電流は、一方の直流電源ライン9、抵抗R
1 、第1の制御用トランジスタQ11、3次巻線N3 、第
2のトランジスタQ2 、他方の直流電源ライン10から
成る回路で流れる。第2のトランジスタQ2 の飽和オン
状態が維持できなくなると、これがオフになり、代って
第1のトランジスタQ1 がオンになる。この結果、第1
及び第2のトランジスタQ1 、Q2 は周期T1 で交互に
オン・オフし、2次巻線N2 の交流電圧も周期T1 で変
化する。
【0014】
【発明が解決しようとする課題】ところで、放電管の調
光時に、インバータ回路の入力電圧を調整する方式を採
用し、明るさを下げるために入力電圧を下げると、放電
管の点灯が不安定になる。また、図1に示すインバータ
回路2を図2に示すように断続的に制御する方式では、
図2に示すようにt1 〜t2 の駆動期間Tonからt2 〜
t4 の非駆動期間Toff への切換え時に、t2 〜t3 区
間に示すようにサージ電圧が第2の制御用トランジスタ
Q12、第1及び第2のトランジスタQ1 、Q2 に発生
し、これ等のトランジスタQ12、Q1 、Q2 のコレクタ
・エミッタ間電圧Vq12 、Vq1、Vq2が電源ライン9、
10間の電圧よりも高くなり、トランジスタQ1 、Q2
、Q12の高耐圧化が要求され、必然的にこれ等がコス
ト高になる。また、サージ電圧によって電磁波ノイズが
発生し、周辺装置に悪影響を与える。例えば、放電管4
を液晶表示装置のバックライトとして使用している場合
には、画面のチラツキの原因になるおそれがある。な
お、上記問題はインバータ回路2を図1の回路と異なる
回路に構成する場合にも生じる。
光時に、インバータ回路の入力電圧を調整する方式を採
用し、明るさを下げるために入力電圧を下げると、放電
管の点灯が不安定になる。また、図1に示すインバータ
回路2を図2に示すように断続的に制御する方式では、
図2に示すようにt1 〜t2 の駆動期間Tonからt2 〜
t4 の非駆動期間Toff への切換え時に、t2 〜t3 区
間に示すようにサージ電圧が第2の制御用トランジスタ
Q12、第1及び第2のトランジスタQ1 、Q2 に発生
し、これ等のトランジスタQ12、Q1 、Q2 のコレクタ
・エミッタ間電圧Vq12 、Vq1、Vq2が電源ライン9、
10間の電圧よりも高くなり、トランジスタQ1 、Q2
、Q12の高耐圧化が要求され、必然的にこれ等がコス
ト高になる。また、サージ電圧によって電磁波ノイズが
発生し、周辺装置に悪影響を与える。例えば、放電管4
を液晶表示装置のバックライトとして使用している場合
には、画面のチラツキの原因になるおそれがある。な
お、上記問題はインバータ回路2を図1の回路と異なる
回路に構成する場合にも生じる。
【0015】そこで、本発明の目的は、インバータの変
換用スイッチの低耐圧化、ノイズの低減のいずれか一方
又は両方を達成することができるインバータ装置を提供
することにある。
換用スイッチの低耐圧化、ノイズの低減のいずれか一方
又は両方を達成することができるインバータ装置を提供
することにある。
【0016】
【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、直流電源と、前記直流
電源にリアクトルを介して接続され且つ前記直流電源の
電圧をオン・オフするための少なくとも一つの変換用ス
イッチを有して前記直流電源の直流電圧を交流電圧に変
換するインバータ回路と、前記インバータ回路の交流出
力周波数よりも低い繰返し周波数を有して前記インバー
タ回路を断続的に駆動するように前記変換用スイッチの
制御端子を制御するインバータ制御回路と、前記インバ
ータ制御回路によって前記インバータ回路を非駆動状態
に転換させる制御に応答して前記リアクトルの蓄積エネ
ルギの放出に基づくサージ電圧を抑制するために前記リ
アクトルに並列に接続されたサージ電圧抑制手段とを備
えたインバータ装置であって、前記リアクトルは一対の
直流電源ラインの一方に直列に接続され、前記インバー
タ制御回路は前記リアクトルの一端と前記変換用スイッ
チの制御端子との間に接続された制御用トランジスタ
と、前記制御用トランジスタのベースと他方の直流電源
ラインとの間に接続された制御用スイッチと、スイッチ
制御回路とから成り,前記制御用トランジスタのエミッ
タが前記一方の直流電源ラインに接続され、前記制御用
トランジスタのコレクタが前記変換用スイッチの制御端
子に接続され、前記スイッチ制御回路は前記インバータ
回路を駆動状態にする時に前記制御用スイッチをオン制
御し、前記インバータ回路を非駆動状態にする時に前記
制御用スイッチをオフ制御するものであり、前記サージ
電圧抑制手段は、前記制御用トランジスタのベースと前
記リアクトルの他端との間に接続されたダイオードであ
ることを特徴とするインバータ装置に係わるものであ
る。なお、サージ電圧抑制とは、サージ電圧の低減又は
除去を意味する。
目的を達成するための本発明は、直流電源と、前記直流
電源にリアクトルを介して接続され且つ前記直流電源の
電圧をオン・オフするための少なくとも一つの変換用ス
イッチを有して前記直流電源の直流電圧を交流電圧に変
換するインバータ回路と、前記インバータ回路の交流出
力周波数よりも低い繰返し周波数を有して前記インバー
タ回路を断続的に駆動するように前記変換用スイッチの
制御端子を制御するインバータ制御回路と、前記インバ
ータ制御回路によって前記インバータ回路を非駆動状態
に転換させる制御に応答して前記リアクトルの蓄積エネ
ルギの放出に基づくサージ電圧を抑制するために前記リ
アクトルに並列に接続されたサージ電圧抑制手段とを備
えたインバータ装置であって、前記リアクトルは一対の
直流電源ラインの一方に直列に接続され、前記インバー
タ制御回路は前記リアクトルの一端と前記変換用スイッ
チの制御端子との間に接続された制御用トランジスタ
と、前記制御用トランジスタのベースと他方の直流電源
ラインとの間に接続された制御用スイッチと、スイッチ
制御回路とから成り,前記制御用トランジスタのエミッ
タが前記一方の直流電源ラインに接続され、前記制御用
トランジスタのコレクタが前記変換用スイッチの制御端
子に接続され、前記スイッチ制御回路は前記インバータ
回路を駆動状態にする時に前記制御用スイッチをオン制
御し、前記インバータ回路を非駆動状態にする時に前記
制御用スイッチをオフ制御するものであり、前記サージ
電圧抑制手段は、前記制御用トランジスタのベースと前
記リアクトルの他端との間に接続されたダイオードであ
ることを特徴とするインバータ装置に係わるものであ
る。なお、サージ電圧抑制とは、サージ電圧の低減又は
除去を意味する。
【0017】なお、請求項2に示すように、サージ電圧
抑制手段としてサージ電圧抑制用制御素子をリアクトル
に並列に接続し、これを制御用のスイッチング素子によ
って制御することができる。また、請求項3に示すよう
にインバータ回路を自励式インバータ回路とし、このイ
ンバータ回路の駆動期間と非駆動期間との比率を変える
ことができるように構成することが望ましい。
抑制手段としてサージ電圧抑制用制御素子をリアクトル
に並列に接続し、これを制御用のスイッチング素子によ
って制御することができる。また、請求項3に示すよう
にインバータ回路を自励式インバータ回路とし、このイ
ンバータ回路の駆動期間と非駆動期間との比率を変える
ことができるように構成することが望ましい。
【0018】
【発明の効果】各請求項の発明によれば、インバータ回
路の変換用スイッチのターンオフ時に、リアクトルに残
留したエネルギをサージ電圧抑制手段で吸収するので、
リアクトルに基づいて生じるサージ電圧を低減又は除去
することができ、変換用スイッチのターンオフ時に変換
用スイッチにサージ電圧が印加されなくなり、この低耐
圧化、低コスト化を図ることができる。また、請求項1
の発明によれば制御用トランジスタのエミッタ・ベース
間をサージ電圧抑制手段の一部として兼用し、リアクト
ルに基づくサージ電圧を簡単且つ良好に抑制することが
できる。また、請求項2の発明によれば、スイッチ制御
回路の出力に基づいてインバータ回路の駆動状態から非
駆動状態への転換と、サージ電圧抑制用制御素子による
リアクトルのエネルギ吸収回路の形成とを同時に達成す
ることができる。また、請求項3の発明によれば、イン
バータ回路の出力電圧又は電流の調整を容易に達成する
ことができる。
路の変換用スイッチのターンオフ時に、リアクトルに残
留したエネルギをサージ電圧抑制手段で吸収するので、
リアクトルに基づいて生じるサージ電圧を低減又は除去
することができ、変換用スイッチのターンオフ時に変換
用スイッチにサージ電圧が印加されなくなり、この低耐
圧化、低コスト化を図ることができる。また、請求項1
の発明によれば制御用トランジスタのエミッタ・ベース
間をサージ電圧抑制手段の一部として兼用し、リアクト
ルに基づくサージ電圧を簡単且つ良好に抑制することが
できる。また、請求項2の発明によれば、スイッチ制御
回路の出力に基づいてインバータ回路の駆動状態から非
駆動状態への転換と、サージ電圧抑制用制御素子による
リアクトルのエネルギ吸収回路の形成とを同時に達成す
ることができる。また、請求項3の発明によれば、イン
バータ回路の出力電圧又は電流の調整を容易に達成する
ことができる。
【0019】
【実施形態及び実施例】次に、図3〜図7を参照して本
発明の実施形態及び実施例を説明する。但し、図3〜図
7において、図1及び図2と共通する部分には同一の符
号を付してその説明を省略する。
発明の実施形態及び実施例を説明する。但し、図3〜図
7において、図1及び図2と共通する部分には同一の符
号を付してその説明を省略する。
【0020】
【第1の実施例】図3に示す第1の実施例の放電管4用
のインバータ装置は、図1のインバータ装置にサージ電
圧抑制手段としてのダイオード20を追加し、この他は
図1のインバータ装置と同一に構成したものである。
のインバータ装置は、図1のインバータ装置にサージ電
圧抑制手段としてのダイオード20を追加し、この他は
図1のインバータ装置と同一に構成したものである。
【0021】ダイオード20は第1の制御用トランジス
タQ11のベースとリアクトル5の他端(右端)との間に
接続されている。従って、リアクトル5に対して並列
に、抵抗R1 と第1の制御用トランジスタQ11とダイオ
ード20との直列回路から成るサージ電圧抑制回路即ち
サージ吸収回路が接続される。
タQ11のベースとリアクトル5の他端(右端)との間に
接続されている。従って、リアクトル5に対して並列
に、抵抗R1 と第1の制御用トランジスタQ11とダイオ
ード20との直列回路から成るサージ電圧抑制回路即ち
サージ吸収回路が接続される。
【0022】図3のインバータ装置の基本的動作は図1
のインバータ装置と同一である。このため、図3の回路
のPWM制御信号Vpwm 、第1及び第2の制御用トラン
ジスタQ11、Q12のコレクタ・エミッタ間電圧Vq11 、
Vq12 、及び第1及び第2のトランジスタQ1 、Q2 の
コレクタ・エミッタ間電圧Vq1、Vq2は図4に示すよう
に概略的には図2と同様に変化する。しかし、図2のV
q12 、Vq1、Vq2と図4のVq12 、Vq1、Vq2との比較
から明らかなように、図3の第1の実施例によれば、第
1のトランジスタQ1 のターンオフ時のサージ電圧が大
幅に抑制され、ターンオフ時点t2 においてトランジス
タQ12、Q1 、Q2 の電圧Vq12 、Vq1、Vq2のサージ
電圧がほぼ完全に除去することができる。
のインバータ装置と同一である。このため、図3の回路
のPWM制御信号Vpwm 、第1及び第2の制御用トラン
ジスタQ11、Q12のコレクタ・エミッタ間電圧Vq11 、
Vq12 、及び第1及び第2のトランジスタQ1 、Q2 の
コレクタ・エミッタ間電圧Vq1、Vq2は図4に示すよう
に概略的には図2と同様に変化する。しかし、図2のV
q12 、Vq1、Vq2と図4のVq12 、Vq1、Vq2との比較
から明らかなように、図3の第1の実施例によれば、第
1のトランジスタQ1 のターンオフ時のサージ電圧が大
幅に抑制され、ターンオフ時点t2 においてトランジス
タQ12、Q1 、Q2 の電圧Vq12 、Vq1、Vq2のサージ
電圧がほぼ完全に除去することができる。
【0023】次に、サージ電圧の抑制動作を説明する。
もし、本実施例のダイオード20を設けない場合には、
図2で説明したように第1のトランジスタQ1又は、第
2のトランジスタQ2のターンオフ時に電源ライン9、
10間の直流電源電圧の30〜40%程度のサージ電圧
が発生する。これに対し、図3の本実施例の回路では、
PWM制御信号Vpwmが駆動期間Tonから非駆動期
間Toffに転換すると、スイッチとしての第2の制御
用トランジスタQ12がオフになり、ダイオード20の
アノードがグランドライン10から切り離され、この逆
バイアス状態が解除される。駆動期間Tonから非駆動
期間Toffへの転換時t2において例えば第1のトラ
ンジスタQ1がオン状態にあれば、リアクトル5を通っ
て電流が流れているので,t2時点で第1のトランジス
タQ1を強制的にオフにすると、リアクトル5にエネル
ギが残存する。しかし、t2時点でダイオード20が順
バイアス状態に転換するために、リアクトル5、抵抗R
1、制御用トランジスタQ11のエミッタ・ベース間、
ダイオード20から成る閉回路が形成され、この閉回路
でリアクトル5の蓄積エネルギが放出され、ここで吸収
される。リアクトル5のエネルギの放出期間中には第1
の制御用トランジスタQ11のエミッタ・ベース間PN
接合は順バイアス状態になり、ここを通ってエネルギ放
出電流が流れる。ダイオード20の順方向電圧をVd,
トランジスタQ11のベース・エミッタ間電圧をVde
抵抗R1を流れる電流をIsとすれば、リアクトル5の
両端子間電圧はVd+Vbe+IsR1となり、リアク
トル5の一端P1とグランドライン10との間の電圧
は、一対の直流電源ライン9、10間の電圧をVinと
すると、 Vin+Vd+Vbe+IsR1 となる。ダイオード20の順方向電圧Vdは約0.8
V、トランジスタQ11のベース・エミッタ間電圧Vb
eは約0.6V、また、抵抗R1の値及び電流Isの値
はさほど大きくないので、Vd+Vbe+IsR1の値
はさほど大きくならず、且つリアクトル5の蓄積エネル
ギの放出が極く短時間の内に終了するので、リアクトル
5に基づくサージ電圧がほぼ完全に除去される。
もし、本実施例のダイオード20を設けない場合には、
図2で説明したように第1のトランジスタQ1又は、第
2のトランジスタQ2のターンオフ時に電源ライン9、
10間の直流電源電圧の30〜40%程度のサージ電圧
が発生する。これに対し、図3の本実施例の回路では、
PWM制御信号Vpwmが駆動期間Tonから非駆動期
間Toffに転換すると、スイッチとしての第2の制御
用トランジスタQ12がオフになり、ダイオード20の
アノードがグランドライン10から切り離され、この逆
バイアス状態が解除される。駆動期間Tonから非駆動
期間Toffへの転換時t2において例えば第1のトラ
ンジスタQ1がオン状態にあれば、リアクトル5を通っ
て電流が流れているので,t2時点で第1のトランジス
タQ1を強制的にオフにすると、リアクトル5にエネル
ギが残存する。しかし、t2時点でダイオード20が順
バイアス状態に転換するために、リアクトル5、抵抗R
1、制御用トランジスタQ11のエミッタ・ベース間、
ダイオード20から成る閉回路が形成され、この閉回路
でリアクトル5の蓄積エネルギが放出され、ここで吸収
される。リアクトル5のエネルギの放出期間中には第1
の制御用トランジスタQ11のエミッタ・ベース間PN
接合は順バイアス状態になり、ここを通ってエネルギ放
出電流が流れる。ダイオード20の順方向電圧をVd,
トランジスタQ11のベース・エミッタ間電圧をVde
抵抗R1を流れる電流をIsとすれば、リアクトル5の
両端子間電圧はVd+Vbe+IsR1となり、リアク
トル5の一端P1とグランドライン10との間の電圧
は、一対の直流電源ライン9、10間の電圧をVinと
すると、 Vin+Vd+Vbe+IsR1 となる。ダイオード20の順方向電圧Vdは約0.8
V、トランジスタQ11のベース・エミッタ間電圧Vb
eは約0.6V、また、抵抗R1の値及び電流Isの値
はさほど大きくないので、Vd+Vbe+IsR1の値
はさほど大きくならず、且つリアクトル5の蓄積エネル
ギの放出が極く短時間の内に終了するので、リアクトル
5に基づくサージ電圧がほぼ完全に除去される。
【0024】リアクトル5に基づくサージ電圧が抑制さ
れれば、第1及び第2のトランジスタQ1,Q2の電圧
Vq1,Vq2及び第2の制御用トランジスタQ12の
電圧Vq12の電圧Vq12も過大にならないので、こ
の耐圧を下げることができ、コストが低減される。ま
た、サージ電圧が抑制されることによってこれに基づく
電磁波ノイズを低減することができる。この実施例では
液晶表示装置のバックライトとしての放電管4が負荷と
なっているので、サージ電圧に基づくノイズによる液晶
表示画面のチラツキを防ぐことができる。
れれば、第1及び第2のトランジスタQ1,Q2の電圧
Vq1,Vq2及び第2の制御用トランジスタQ12の
電圧Vq12の電圧Vq12も過大にならないので、こ
の耐圧を下げることができ、コストが低減される。ま
た、サージ電圧が抑制されることによってこれに基づく
電磁波ノイズを低減することができる。この実施例では
液晶表示装置のバックライトとしての放電管4が負荷と
なっているので、サージ電圧に基づくノイズによる液晶
表示画面のチラツキを防ぐことができる。
【0025】本実施例では、サージ電圧の抑制回路をイ
ンバータ回路2の制御回路3に含まれている第1の制御
用トランジスタQ11を兼用して構成しているので、回
路構成の簡略化が図られている。
ンバータ回路2の制御回路3に含まれている第1の制御
用トランジスタQ11を兼用して構成しているので、回
路構成の簡略化が図られている。
【0026】
【第2の実施例】図5に示す第2の実施例のインバータ
装置は、図3のインバータ回路2を変形したインバータ
回路2aを設け、この他は図3と実質的に同一に構成し
たものである。このインバ−タ回路2aは一つのスイッ
チング素子即ちトランジスタQ1によって直流電圧を断
続するものである。3次巻線N3は制御回路30を介し
てトランジスタQ1のベース・エミッタ間に接続されて
いる。制御回路30は、負荷回路4aに接続された電圧
検出回路6aで検出した出力電圧(負荷電圧)を所定値に
するようにトランジスタQ1のベース電流を制御すると
共にトランジスタQ1の駆動期間Tonと非駆動期間T
offとを制御する。
装置は、図3のインバータ回路2を変形したインバータ
回路2aを設け、この他は図3と実質的に同一に構成し
たものである。このインバ−タ回路2aは一つのスイッ
チング素子即ちトランジスタQ1によって直流電圧を断
続するものである。3次巻線N3は制御回路30を介し
てトランジスタQ1のベース・エミッタ間に接続されて
いる。制御回路30は、負荷回路4aに接続された電圧
検出回路6aで検出した出力電圧(負荷電圧)を所定値に
するようにトランジスタQ1のベース電流を制御すると
共にトランジスタQ1の駆動期間Tonと非駆動期間T
offとを制御する。
【0027】図5のリアクトル5に基づくサージを抑制
する回路は図3と同様に形成されているので、図5の実
施例によっても図3の実施例と同様な効果を得ることが
できる。
する回路は図3と同様に形成されているので、図5の実
施例によっても図3の実施例と同様な効果を得ることが
できる。
【0028】
【第3の実施例】図6に示す第3の実施例のインバータ
装置は、図3のインバータ装置のダイオード20の代り
にサージ吸収制御素子としてNPN型トランジスタ20
aを設け、このトランジスタ20aのコレクタをリアク
トル5の一端に接続し、エミッタをリアクトル5の他端
に接続し、このベースを抵抗R3を介してトランジスタ
Q3のコレクタに接続し、このコレクタ・ベース間に抵
抗R4を接続し、この他は図2と同一に構成したもので
ある。
装置は、図3のインバータ装置のダイオード20の代り
にサージ吸収制御素子としてNPN型トランジスタ20
aを設け、このトランジスタ20aのコレクタをリアク
トル5の一端に接続し、エミッタをリアクトル5の他端
に接続し、このベースを抵抗R3を介してトランジスタ
Q3のコレクタに接続し、このコレクタ・ベース間に抵
抗R4を接続し、この他は図2と同一に構成したもので
ある。
【0029】図6のトランジスタ20aは、図3のダイ
オード20とトランジスタQ11との両方の働きを有し
ている。即ち、トランジスタQ12がオンの時には、ト
ランジスタ20aのベースがトランジスタQ12を介し
てグランドライン10に接続され、トランジスタQ12
はオフに保たれる。トランジスタQ12がオフになる
と、トランジスタ20aのベース・エミッタ間の逆バイ
アスが解除され、リアクトル5の蓄積エネルギの放出に
基づいてリアクトル5、抵抗R4、トランジスタ20a
のベース・エミッタ間のPN接合から成る回路に電流が
流れ、サージ電圧が吸収される。これにより、図6の第
3の実施例によっても図3の第1の実施例と同一の効果
を得ることができる。
オード20とトランジスタQ11との両方の働きを有し
ている。即ち、トランジスタQ12がオンの時には、ト
ランジスタ20aのベースがトランジスタQ12を介し
てグランドライン10に接続され、トランジスタQ12
はオフに保たれる。トランジスタQ12がオフになる
と、トランジスタ20aのベース・エミッタ間の逆バイ
アスが解除され、リアクトル5の蓄積エネルギの放出に
基づいてリアクトル5、抵抗R4、トランジスタ20a
のベース・エミッタ間のPN接合から成る回路に電流が
流れ、サージ電圧が吸収される。これにより、図6の第
3の実施例によっても図3の第1の実施例と同一の効果
を得ることができる。
【0030】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 (1) 第1及び第3の実施例の変形として、図7に示
すように第1の抵抗R1を制御用トランジスタQ11の
コレクタに接続することができる。 (2) 第1及び第3の実施例の変形として、制御用ト
ランジスタQ11のコレクタを抵抗を介して第1及び第
2のトランジスタQ1,Q2のベースにそれぞれ接続す
ることができる。 (3) 図3のインバータ回路2を図5以外の種々のイ
ンバータ回路に変形することができる。 (4) インバータ回路2、2aのトランジスタQ1,
Q2の代りにFET等の半導体スイッチを使用すること
ができる。 (5) 図2のトランジスタQ12,及び図6のトラン
ジスタQ11、Q12の代りにFET等の半導体スイッ
チを使用することができる。 (6) 整流平滑回路1を電池電源にすることができ
る。 (7) 第1及び第2のトランジスタQ1,Q2のベー
ス・エミッタ間のPN接合に逆方向並列にダイオードを
接続することができる。 (8) トランスTを可飽和トランスとし、この飽和に
よって第1及び第2のトランジスタQ1、Q2のオン・オ
フの切換を行うことができる。
く、例えば次の変形が可能なものである。 (1) 第1及び第3の実施例の変形として、図7に示
すように第1の抵抗R1を制御用トランジスタQ11の
コレクタに接続することができる。 (2) 第1及び第3の実施例の変形として、制御用ト
ランジスタQ11のコレクタを抵抗を介して第1及び第
2のトランジスタQ1,Q2のベースにそれぞれ接続す
ることができる。 (3) 図3のインバータ回路2を図5以外の種々のイ
ンバータ回路に変形することができる。 (4) インバータ回路2、2aのトランジスタQ1,
Q2の代りにFET等の半導体スイッチを使用すること
ができる。 (5) 図2のトランジスタQ12,及び図6のトラン
ジスタQ11、Q12の代りにFET等の半導体スイッ
チを使用することができる。 (6) 整流平滑回路1を電池電源にすることができ
る。 (7) 第1及び第2のトランジスタQ1,Q2のベー
ス・エミッタ間のPN接合に逆方向並列にダイオードを
接続することができる。 (8) トランスTを可飽和トランスとし、この飽和に
よって第1及び第2のトランジスタQ1、Q2のオン・オ
フの切換を行うことができる。
【図1】従来の放電管用インバータ装置を示す回路図で
ある。
ある。
【図2】図1の各部の状態を示す波形図である。
【図3】第1の実施例の放電管用のインバータ装置を示
す回路図である。
す回路図である。
【図4】図3の各部の状態を示す波形図である。
【図5】第2の実施例のインバータ装置を示す回路図で
ある。
ある。
【図6】第3の実施例のインバータ装置を示す回路図で
ある。
ある。
【図7】変形例のインバータ装置の一部を示す回路図で
ある。
ある。
2 インバータ回路 3 インバータ制御回路 4 冷陰極放電管 5 リアクトル Q1,Q2 変換用トランジスタ Q11,Q12 制御用トランジスタ 20 サージ電圧抑制用ダイオード
Claims (3)
- 【請求項1】 直流電源と、 前記直流電源にリアクトルを介して接続され且つ前記直
流電源の電圧をオン・オフするための少なくとも一つの
変換用スイッチを有して前記直流電源の直流電圧を交流
電圧に変換するインバータ回路と、 前記インバータ回路の交流出力周波数よりも低い繰返し
周波数を有して前記インバータ回路を断続的に駆動する
ように前記変換用スイッチの制御端子を制御するインバ
ータ制御回路と、 前記インバータ制御回路によって前記インバータ回路を
非駆動状態に転換させる制御に応答して前記リアクトル
の蓄積エネルギの放出に基づくサージ電圧を抑制するた
めに前記リアクトルに並列に接続されたサージ電圧抑制
手段とを備えたインバータ装置であって、 前記リアクトルは一対の直流電源ラインの一方に直列に
接続され、 前記インバータ制御回路は前記リアクトルの一端と前記
変換用スイッチの制御端子との間に接続された制御用ト
ランジスタと、前記制御用トランジスタのベースと他方
の直流電源ラインとの間に接続された制御用スイッチ
と、スイッチ制御回路とから成り, 前記制御用トランジスタのエミッタが前記一方の直流電
源ラインに接続され、前記制御用トランジスタのコレク
タが前記変換用スイッチの制御端子に接続され、 前記スイッチ制御回路は前記インバータ回路を駆動状態
にする時に前記制御用スイッチをオン制御し、前記イン
バータ回路を非駆動状態にする時に前記制御用スイッチ
をオフ制御するものであり、 前記サージ電圧抑制手段は、前記制御用トランジスタの
ベースと前記リアクトルの他端との間に接続されたダイ
オードである ことを特徴とするインバータ装置。 - 【請求項2】 直流電源と、 前記直流電源にリアクトルを介して接続され且つ前記直
流電源の電圧をオン・オフするための少なくとも一つの
変換用スイッチを有して前記直流電源の直流電 圧を交流
電圧に変換するインバータ回路と、 前記インバータ回路の交流出力周波数よりも低い繰返し
周波数を有して前記インバータ回路を断続的に駆動する
ように前記変換用スイッチの制御端子を制御するインバ
ータ制御回路と、 前記インバータ制御回路によって前記インバータ回路を
非駆動状態に転換させる制御に応答して前記リアクトル
の蓄積エネルギの放出に基づくサージ電圧を抑制するた
めに前記リアクトルに並列に接続されたサージ電圧抑制
手段とを備えたインバータ装置であって、 前記リアクトルは一対の直流電源ラインの一方に直列に
接続され、 前記インバータ制御回路は前記リアクトルの一端と前記
変換用スイッチの制御端子との間に接続された制御用ス
イッチと、スイッチ制御回路とから成り、 前記スイッチ制御回路は前記インバータ回路を駆動状態
にする時に前記制御用スイッチをオンに制御し、前記イ
ンバータ回路を非駆動状態にする時に前記制御用スイッ
チをオフに制御するものであり、 前記サージ電圧抑制手段は、前記リアクトルに並列に接
続され且つ前記スイッチ制御回路によって、前記制御用
スイッチのオン制御期間にオフ制御され、前記制御用ス
イッチのオフ制御期間 にオン制御又はオン可能状態に制
御されるサージ電圧抑制用制御素子であることを特徴と
するインバータ装置。 - 【請求項3】 前記インバータ回路は自励式インバータ
回路であり、 前記スイッチ制御回路は前記インバータ回路の出力電流
又は出力電圧を変えるために前記インバータ回路の駆動
期間と非駆動期間との比率を変えるように形成されたも
のである請求項1又は2 記載のインバータ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13101199A JP3226036B2 (ja) | 1999-05-12 | 1999-05-12 | インバータ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13101199A JP3226036B2 (ja) | 1999-05-12 | 1999-05-12 | インバータ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000324849A JP2000324849A (ja) | 2000-11-24 |
JP3226036B2 true JP3226036B2 (ja) | 2001-11-05 |
Family
ID=15047901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13101199A Expired - Fee Related JP3226036B2 (ja) | 1999-05-12 | 1999-05-12 | インバータ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3226036B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101101791B1 (ko) | 2004-12-30 | 2012-01-05 | 엘지디스플레이 주식회사 | 인버터 구동회로 |
JP2018164391A (ja) * | 2017-03-24 | 2018-10-18 | 株式会社デンソー | 共振インバータ |
-
1999
- 1999-05-12 JP JP13101199A patent/JP3226036B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000324849A (ja) | 2000-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5434477A (en) | Circuit for powering a fluorescent lamp having a transistor common to both inverter and the boost converter and method for operating such a circuit | |
US7215087B2 (en) | Discharge lamp lighting apparatus for lighting multiple discharge lamps | |
JP2004511195A (ja) | Lcd背面照明のための電圧給電プッシュプル共振インバータ | |
KR0137181B1 (ko) | 방전램프 점등장치 | |
CN101356733A (zh) | 三角波发生电路、发生方法、以及使用了它的逆变器、发光装置、液晶电视 | |
KR100629175B1 (ko) | 방전관 램프의 구동장치 | |
JP3527636B2 (ja) | 自励型dc−dcコンバータ | |
US6208089B1 (en) | Discharge-lamp lighting circuit | |
CN110350802B (zh) | 一种双变压器自激振荡式半桥驱动倍压变换电路 | |
CN210111861U (zh) | 一种双变压器自激振荡式半桥驱动倍压变换电路 | |
JP3226036B2 (ja) | インバータ装置 | |
US7859197B2 (en) | Inverter using PWM method | |
JP4823650B2 (ja) | インバータおよびその駆動方法、ならびにそれを用いた発光装置および液晶テレビ | |
JP3272218B2 (ja) | 照明装置 | |
JP2020058128A (ja) | Led電源装置 | |
JP2000268992A (ja) | 放電灯点灯装置 | |
JP3030974B2 (ja) | 電源回路 | |
JP2003339165A (ja) | 同期整流式スイッチング電源装置 | |
US20090251061A1 (en) | Apparatus for Operating at Least One Discharge Lamp | |
JP3327331B2 (ja) | スイッチング電源装置 | |
JPH1126181A (ja) | 冷陰極管点灯装置 | |
JP2000236662A (ja) | スイッチング電源 | |
JP2672692B2 (ja) | El点灯回路 | |
JP2000231998A (ja) | 放電管点灯用電源回路 | |
JP4780430B2 (ja) | 放電管駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |