JP3226036B2 - インバータ装置 - Google Patents
インバータ装置Info
- Publication number
- JP3226036B2 JP3226036B2 JP13101199A JP13101199A JP3226036B2 JP 3226036 B2 JP3226036 B2 JP 3226036B2 JP 13101199 A JP13101199 A JP 13101199A JP 13101199 A JP13101199 A JP 13101199A JP 3226036 B2 JP3226036 B2 JP 3226036B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- circuit
- inverter
- switch
- reactor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は調光可能な放電管の
電源として好適なインバータ装置に関する。
電源として好適なインバータ装置に関する。
【０００２】
【従来の技術】例えば冷陰極放電管（ＣＦＬ）の電源と
してインバータが使用される。この種のインバータは直
流電圧を４０〜６０ｋＨＺ程度の交流電圧に変換して放
電管を駆動する。放電管をパソコンの液晶表示装置（Ｌ
ＣＤ）のバックライト等として使用する場合に調光が要
求される。この調光方式には、大別してインバータの入
力電圧を調整する方法と、インバータを２００〜３００
ＨＺ程度の繰返し周波数で断続駆動する方式とがある。
してインバータが使用される。この種のインバータは直
流電圧を４０〜６０ｋＨＺ程度の交流電圧に変換して放
電管を駆動する。放電管をパソコンの液晶表示装置（Ｌ
ＣＤ）のバックライト等として使用する場合に調光が要
求される。この調光方式には、大別してインバータの入
力電圧を調整する方法と、インバータを２００〜３００
ＨＺ程度の繰返し周波数で断続駆動する方式とがある。
【０００３】図１は後者のインバータを断続駆動する回
路を示し、図２は図１の各部の状態を示す。図１の回路
は、大別して、直流電源としての整流平滑回路１と、イ
ンバータ回路２と、インバータ制御回路３と、負荷とし
ての冷陰極放電管４と、平滑用リアクトル５と、電流検
出回路６とから成る。
路を示し、図２は図１の各部の状態を示す。図１の回路
は、大別して、直流電源としての整流平滑回路１と、イ
ンバータ回路２と、インバータ制御回路３と、負荷とし
ての冷陰極放電管４と、平滑用リアクトル５と、電流検
出回路６とから成る。
【０００４】整流平滑回路１は一対の交流電源端子７，
８に接続され、商用交流電圧を直流電圧に変換し、これ
を一対の直流電源ライン９，１０に送出する。この実施
例では一方の直流電源ライン９が正の電源ラインであ
り、他方の直流電源ライン１０が負即ちグランドライン
である。
８に接続され、商用交流電圧を直流電圧に変換し、これ
を一対の直流電源ライン９，１０に送出する。この実施
例では一方の直流電源ライン９が正の電源ラインであ
り、他方の直流電源ライン１０が負即ちグランドライン
である。
【０００５】インバータ回路２は、自励プッシュプル型
インバータであって、一対の変換用スイッチとしての第
１及び第２のトランジスタＱ１，Ｑ２と、トランスＴ
と、共振用コンデンサＣ１とから成る。
インバータであって、一対の変換用スイッチとしての第
１及び第２のトランジスタＱ１，Ｑ２と、トランスＴ
と、共振用コンデンサＣ１とから成る。
【０００６】トランスＴは互いに電磁結合された１次巻
線Ｎ１と2次巻線Ｎ２と3次巻線Ｎ３とを有する。1次巻
線Ｎ１はセンタップ１１を有し、第１及び第２の部分Ｎ
１ａ、Ｎ１ｂに分割されている。センタタップ１１は一
方の直流電源９に接続されている。１次巻線Ｎ１の一端
(上端)とグランドライン１０との間に第１のトランジス
タＱ１が接続され、1次巻線Ｎ１の他端(下端)とグラン
ドライン１０との間に第２のトランジスタＱ２が接続さ
れている。この実施例では第１及び第２のトランジスタ
Ｑ１，Ｑ２は共にＮＰＮ型であり、それぞれのエミッタ
がグランドライン１０に接続されている。
線Ｎ１と2次巻線Ｎ２と3次巻線Ｎ３とを有する。1次巻
線Ｎ１はセンタップ１１を有し、第１及び第２の部分Ｎ
１ａ、Ｎ１ｂに分割されている。センタタップ１１は一
方の直流電源９に接続されている。１次巻線Ｎ１の一端
(上端)とグランドライン１０との間に第１のトランジス
タＱ１が接続され、1次巻線Ｎ１の他端(下端)とグラン
ドライン１０との間に第２のトランジスタＱ２が接続さ
れている。この実施例では第１及び第２のトランジスタ
Ｑ１，Ｑ２は共にＮＰＮ型であり、それぞれのエミッタ
がグランドライン１０に接続されている。
【０００７】3次巻線Ｎ３は自励発振させるためのもの
であって、この一端(下端)が第１のトランジスタＱ１の
ベースに接続され、この他端(上端)が第２のトランジス
タＱ２のベースに接続されている。3次巻線Ｎ３の電圧
は第１及び第２のトランジスタＱ１，Ｑ２ベース制御に
使用される。3次巻線Ｎ３に発生する下向きの電圧は第
１のトランジスタＱ１を順バイアスし、３次巻線Ｎ3 に
発生する上向きの電圧は第２のトランジスタＱ2 を順バ
イアスする。共振用コンデンサＣ１は1次巻線Ｎ1に並列
に接続されている。この共振用コンデンサＣ1は第１及
び第２のトランジスタＱ1、Ｑ２のタ−ンオフ時に1次巻
線Ｎ１のインダクタンスと共振回路を形成し、振動電流
を1次巻線Ｎ１に流す。
であって、この一端(下端)が第１のトランジスタＱ１の
ベースに接続され、この他端(上端)が第２のトランジス
タＱ２のベースに接続されている。3次巻線Ｎ３の電圧
は第１及び第２のトランジスタＱ１，Ｑ２ベース制御に
使用される。3次巻線Ｎ３に発生する下向きの電圧は第
１のトランジスタＱ１を順バイアスし、３次巻線Ｎ3 に
発生する上向きの電圧は第２のトランジスタＱ2 を順バ
イアスする。共振用コンデンサＣ１は1次巻線Ｎ1に並列
に接続されている。この共振用コンデンサＣ1は第１及
び第２のトランジスタＱ1、Ｑ２のタ−ンオフ時に1次巻
線Ｎ１のインダクタンスと共振回路を形成し、振動電流
を1次巻線Ｎ１に流す。
【０００８】スイッチ制御回路３はインバータ回路２の
第１及び第２のトランジスタＱ1 、Ｑ2 の駆動期間を制
御するものであり、第１及び第２の制御用トランジスタ
Ｑ11、Ｑ12と、起動抵抗Ｒ1 と、バイアス調整用抵抗Ｒ
2 、Ｒ3 と、ＰＷＭ制御回路１２とから成る。
第１及び第２のトランジスタＱ1 、Ｑ2 の駆動期間を制
御するものであり、第１及び第２の制御用トランジスタ
Ｑ11、Ｑ12と、起動抵抗Ｒ1 と、バイアス調整用抵抗Ｒ
2 、Ｒ3 と、ＰＷＭ制御回路１２とから成る。
【０００９】第１の制御用トランジスタＱ11はＰＮＰ型
トランジスタであり、このエミッタは電流制限用抵抗Ｒ
1 を介して一方の直流電源ライン９に接続され、このコ
レクタは変換用スイッチとしての第１のトランジスタＱ
1 の制御端子即ちベース及び３次巻線Ｎ3 の一端（下
端）にそれぞれ接続され、このベースは抵抗Ｒ3 と第２
のトランジスタＱ12とを介してグランドライン１０に接
続されている。ＮＰＮトランジスタから成る第２の制御
用トランジスタＱ12は第１の制御用トランジスタＱ11を
オン・オフ制御するための制御スイッチであって、この
コレクタが抵抗Ｒ3 を介して第１の制御用トランジスタ
Ｑ11のベースに接続され、このエミッタがグランドライ
ン１０に接続され、このベース（制御端子）がＰＷＭ制
御回路１２に接続されている。
トランジスタであり、このエミッタは電流制限用抵抗Ｒ
1 を介して一方の直流電源ライン９に接続され、このコ
レクタは変換用スイッチとしての第１のトランジスタＱ
1 の制御端子即ちベース及び３次巻線Ｎ3 の一端（下
端）にそれぞれ接続され、このベースは抵抗Ｒ3 と第２
のトランジスタＱ12とを介してグランドライン１０に接
続されている。ＮＰＮトランジスタから成る第２の制御
用トランジスタＱ12は第１の制御用トランジスタＱ11を
オン・オフ制御するための制御スイッチであって、この
コレクタが抵抗Ｒ3 を介して第１の制御用トランジスタ
Ｑ11のベースに接続され、このエミッタがグランドライ
ン１０に接続され、このベース（制御端子）がＰＷＭ制
御回路１２に接続されている。
【００１０】ＰＷＭ制御回路１２は放電管４を調光する
ためにインバータ回路２の第１及び第２のトランジスタ
Ｑ1 、Ｑ2 を図２の駆動期間Ｔonと非駆動期間Ｔoff と
で示す低い繰返し周波数で断続制御するためのＰＷＭ制
御信号Ｖpwm を発生し、これを第２の制御用トランジス
タＱ12のベースに印加する。放電管４の調光を行うため
にＰＷＭ制御回路１２はデュティ可変調整器１３を含
む。この可変調整器１３はＰＷＭ制御信号Ｖpwm のオン
期間Ｔonを段階的又は連続的に調整するものであり、図
示が省略されている手動操作部を有する。ＰＷＭ制御信
号Ｖpwm の繰返し周波数ｆ2 は２００〜３００Hz程度で
あって、インバータ回路２の出力周波数ｆ1 （４０〜６
０kHz ）よりも十分に低い値である。なお、ＰＷＭ繰返
し周波数ｆ2 は放電管４の点灯期間において視覚でチラ
ツキが問題とならない値に決定される。
ためにインバータ回路２の第１及び第２のトランジスタ
Ｑ1 、Ｑ2 を図２の駆動期間Ｔonと非駆動期間Ｔoff と
で示す低い繰返し周波数で断続制御するためのＰＷＭ制
御信号Ｖpwm を発生し、これを第２の制御用トランジス
タＱ12のベースに印加する。放電管４の調光を行うため
にＰＷＭ制御回路１２はデュティ可変調整器１３を含
む。この可変調整器１３はＰＷＭ制御信号Ｖpwm のオン
期間Ｔonを段階的又は連続的に調整するものであり、図
示が省略されている手動操作部を有する。ＰＷＭ制御信
号Ｖpwm の繰返し周波数ｆ2 は２００〜３００Hz程度で
あって、インバータ回路２の出力周波数ｆ1 （４０〜６
０kHz ）よりも十分に低い値である。なお、ＰＷＭ繰返
し周波数ｆ2 は放電管４の点灯期間において視覚でチラ
ツキが問題とならない値に決定される。
【００１１】このＰＷＭ制御信号Ｖpwm のオン期間Ｔon
を安定的に保持するために、電流検出回路６の出力ライ
ンがＰＷＭ制御回路１２に接続されている。電流検出回
路６は電流検出抵抗Ｒa と整流ダイオードＤa と平滑即
ち積分用コンデンサＣa とから成る。放電管４は結合コ
ンデンサＣ2 を介して２次巻線Ｎ2 に並列接続されてい
る。電流検出抵抗Ｒa は負荷としての放電管４に直列に
接続され、負荷電流に対応する電圧を発生する。ＰＷＭ
制御回路１２は電流検出回路６で検出された電流値を一
定に保つようにＰＷＭ制御信号Ｖpwm のオン期間Ｔonを
制御する。
を安定的に保持するために、電流検出回路６の出力ライ
ンがＰＷＭ制御回路１２に接続されている。電流検出回
路６は電流検出抵抗Ｒa と整流ダイオードＤa と平滑即
ち積分用コンデンサＣa とから成る。放電管４は結合コ
ンデンサＣ2 を介して２次巻線Ｎ2 に並列接続されてい
る。電流検出抵抗Ｒa は負荷としての放電管４に直列に
接続され、負荷電流に対応する電圧を発生する。ＰＷＭ
制御回路１２は電流検出回路６で検出された電流値を一
定に保つようにＰＷＭ制御信号Ｖpwm のオン期間Ｔonを
制御する。
【００１２】整流平滑回路１とインバータ回路２との間
において一方の直流電源ライン９に直列に接続されたリ
アクトル５はコアとコイルとから成り、整流平滑回路１
の出力のリプルを低減する作用、及び第１及び第２のト
ランジスタＱ1 、Ｑ2 のオン・オフによって発生するノ
イズが電源側に洩れることを抑制する作用を有する。
において一方の直流電源ライン９に直列に接続されたリ
アクトル５はコアとコイルとから成り、整流平滑回路１
の出力のリプルを低減する作用、及び第１及び第２のト
ランジスタＱ1 、Ｑ2 のオン・オフによって発生するノ
イズが電源側に洩れることを抑制する作用を有する。
【００１３】図１の装置において、放電管４の明るさを
調整する時には、ＰＷＭ制御回路１２のデュティ可変調
整器１３を操作する。これにより、ＰＷＭ制御信号Ｖpw
m の一定周期Ｔ2 に対するオン期間Ｔonの割合が変化す
る。第１及び第２の制御用トランジスタＱ11、Ｑ12はＰ
ＷＭ制御信号Ｖpwm のオン期間Ｔonに対応してオンにな
る。第１の制御用トランジスタＱ11がオンになると、一
方の直流電源ライン９、抵抗Ｒ1 、第１の制御用トラン
ジスタＱ11の経路で第１のトランジスタＱ1 のベース電
流が流れ、これがオンになる。第１のトランジスタＱ1
がオンになると、一方の直流電源ライン９、１次巻線Ｎ
1 の第１の部分Ｎ1a、第１のトランジスタＱ1 、他方の
直流電源ライン１０から成る回路に電流が流れ、２次巻
線Ｎ2 及び３次巻線Ｎ3 に第１の方向の電圧が誘起す
る。３次巻線Ｎ3 の第１の方向の電圧は下向きの電圧で
あり、第１のトランジスタＱ1 を順方向バイアスし、第
２のトランジスタＱ2 を逆方向バイアスする向きを有す
るので、第１のトランジスタＱ1 のオン状態及び第２の
トランジスタＱ2 のオフ状態が保持される。トランスＴ
の１次巻線Ｎ1 はインダクタンスを有するので、第１の
トランジスタＱ1 のコレクタ電流は時間と共に増大す
る。ベース電流Ｉb に電流増幅率を乗算した値にコレク
タ電流が増大すると、コレクタ電流がこれより増大する
ことが不可能になり、第１のトランジスタＱ1 を飽和オ
ン状態に保つことが不可能になり、第１のトランジスタ
Ｑ1 のコレクタ・エミッタ間電圧が増大し、逆にトラン
スＴの１次巻線Ｎ1 に印加される電圧が低下する。これ
により、３次巻線Ｎ3 で第１のトランジスタＱ1 に供給
するベース電流が低下し、第１のトランジスタＱ1 は急
速にオフ状態になる。第１のトランジスタＱ1 がオフに
なった後に共振によって１次巻線Ｎ1 に印加される電圧
の向きが今迄と逆になると、３次巻線Ｎ3 に今迄の第１
の方向と逆の第２の方向（上向き）の電圧が発生し、第
２のトランジスタＱ2が順バイアス、第１のトランジス
タＱ1 が逆バイアスされる。なお、第２のトランジスタ
Ｑ2 のベース電流は、一方の直流電源ライン９、抵抗Ｒ
1 、第１の制御用トランジスタＱ11、３次巻線Ｎ3 、第
２のトランジスタＱ2 、他方の直流電源ライン１０から
成る回路で流れる。第２のトランジスタＱ2 の飽和オン
状態が維持できなくなると、これがオフになり、代って
第１のトランジスタＱ1 がオンになる。この結果、第１
及び第２のトランジスタＱ1 、Ｑ2 は周期Ｔ1 で交互に
オン・オフし、２次巻線Ｎ2 の交流電圧も周期Ｔ1 で変
化する。
調整する時には、ＰＷＭ制御回路１２のデュティ可変調
整器１３を操作する。これにより、ＰＷＭ制御信号Ｖpw
m の一定周期Ｔ2 に対するオン期間Ｔonの割合が変化す
る。第１及び第２の制御用トランジスタＱ11、Ｑ12はＰ
ＷＭ制御信号Ｖpwm のオン期間Ｔonに対応してオンにな
る。第１の制御用トランジスタＱ11がオンになると、一
方の直流電源ライン９、抵抗Ｒ1 、第１の制御用トラン
ジスタＱ11の経路で第１のトランジスタＱ1 のベース電
流が流れ、これがオンになる。第１のトランジスタＱ1
がオンになると、一方の直流電源ライン９、１次巻線Ｎ
1 の第１の部分Ｎ1a、第１のトランジスタＱ1 、他方の
直流電源ライン１０から成る回路に電流が流れ、２次巻
線Ｎ2 及び３次巻線Ｎ3 に第１の方向の電圧が誘起す
る。３次巻線Ｎ3 の第１の方向の電圧は下向きの電圧で
あり、第１のトランジスタＱ1 を順方向バイアスし、第
２のトランジスタＱ2 を逆方向バイアスする向きを有す
るので、第１のトランジスタＱ1 のオン状態及び第２の
トランジスタＱ2 のオフ状態が保持される。トランスＴ
の１次巻線Ｎ1 はインダクタンスを有するので、第１の
トランジスタＱ1 のコレクタ電流は時間と共に増大す
る。ベース電流Ｉb に電流増幅率を乗算した値にコレク
タ電流が増大すると、コレクタ電流がこれより増大する
ことが不可能になり、第１のトランジスタＱ1 を飽和オ
ン状態に保つことが不可能になり、第１のトランジスタ
Ｑ1 のコレクタ・エミッタ間電圧が増大し、逆にトラン
スＴの１次巻線Ｎ1 に印加される電圧が低下する。これ
により、３次巻線Ｎ3 で第１のトランジスタＱ1 に供給
するベース電流が低下し、第１のトランジスタＱ1 は急
速にオフ状態になる。第１のトランジスタＱ1 がオフに
なった後に共振によって１次巻線Ｎ1 に印加される電圧
の向きが今迄と逆になると、３次巻線Ｎ3 に今迄の第１
の方向と逆の第２の方向（上向き）の電圧が発生し、第
２のトランジスタＱ2が順バイアス、第１のトランジス
タＱ1 が逆バイアスされる。なお、第２のトランジスタ
Ｑ2 のベース電流は、一方の直流電源ライン９、抵抗Ｒ
1 、第１の制御用トランジスタＱ11、３次巻線Ｎ3 、第
２のトランジスタＱ2 、他方の直流電源ライン１０から
成る回路で流れる。第２のトランジスタＱ2 の飽和オン
状態が維持できなくなると、これがオフになり、代って
第１のトランジスタＱ1 がオンになる。この結果、第１
及び第２のトランジスタＱ1 、Ｑ2 は周期Ｔ1 で交互に
オン・オフし、２次巻線Ｎ2 の交流電圧も周期Ｔ1 で変
化する。
【００１４】
【発明が解決しようとする課題】ところで、放電管の調
光時に、インバータ回路の入力電圧を調整する方式を採
用し、明るさを下げるために入力電圧を下げると、放電
管の点灯が不安定になる。また、図１に示すインバータ
回路２を図２に示すように断続的に制御する方式では、
図２に示すようにｔ1 〜ｔ2 の駆動期間Ｔonからｔ2 〜
ｔ4 の非駆動期間Ｔoff への切換え時に、ｔ2 〜ｔ3 区
間に示すようにサージ電圧が第２の制御用トランジスタ
Ｑ12、第１及び第２のトランジスタＱ1 、Ｑ2 に発生
し、これ等のトランジスタＱ12、Ｑ1 、Ｑ2 のコレクタ
・エミッタ間電圧Ｖq12 、Ｖq1、Ｖq2が電源ライン９、
１０間の電圧よりも高くなり、トランジスタＱ1 、Ｑ2
、Ｑ12の高耐圧化が要求され、必然的にこれ等がコス
ト高になる。また、サージ電圧によって電磁波ノイズが
発生し、周辺装置に悪影響を与える。例えば、放電管４
を液晶表示装置のバックライトとして使用している場合
には、画面のチラツキの原因になるおそれがある。な
お、上記問題はインバータ回路２を図１の回路と異なる
回路に構成する場合にも生じる。
光時に、インバータ回路の入力電圧を調整する方式を採
用し、明るさを下げるために入力電圧を下げると、放電
管の点灯が不安定になる。また、図１に示すインバータ
回路２を図２に示すように断続的に制御する方式では、
図２に示すようにｔ1 〜ｔ2 の駆動期間Ｔonからｔ2 〜
ｔ4 の非駆動期間Ｔoff への切換え時に、ｔ2 〜ｔ3 区
間に示すようにサージ電圧が第２の制御用トランジスタ
Ｑ12、第１及び第２のトランジスタＱ1 、Ｑ2 に発生
し、これ等のトランジスタＱ12、Ｑ1 、Ｑ2 のコレクタ
・エミッタ間電圧Ｖq12 、Ｖq1、Ｖq2が電源ライン９、
１０間の電圧よりも高くなり、トランジスタＱ1 、Ｑ2
、Ｑ12の高耐圧化が要求され、必然的にこれ等がコス
ト高になる。また、サージ電圧によって電磁波ノイズが
発生し、周辺装置に悪影響を与える。例えば、放電管４
を液晶表示装置のバックライトとして使用している場合
には、画面のチラツキの原因になるおそれがある。な
お、上記問題はインバータ回路２を図１の回路と異なる
回路に構成する場合にも生じる。
【００１５】そこで、本発明の目的は、インバータの変
換用スイッチの低耐圧化、ノイズの低減のいずれか一方
又は両方を達成することができるインバータ装置を提供
することにある。
換用スイッチの低耐圧化、ノイズの低減のいずれか一方
又は両方を達成することができるインバータ装置を提供
することにある。
【００１６】
【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、直流電源と、前記直流
電源にリアクトルを介して接続され且つ前記直流電源の
電圧をオン・オフするための少なくとも一つの変換用ス
イッチを有して前記直流電源の直流電圧を交流電圧に変
換するインバータ回路と、前記インバータ回路の交流出
力周波数よりも低い繰返し周波数を有して前記インバー
タ回路を断続的に駆動するように前記変換用スイッチの
制御端子を制御するインバータ制御回路と、前記インバ
ータ制御回路によって前記インバータ回路を非駆動状態
に転換させる制御に応答して前記リアクトルの蓄積エネ
ルギの放出に基づくサージ電圧を抑制するために前記リ
アクトルに並列に接続されたサージ電圧抑制手段とを備
えたインバータ装置であって、前記リアクトルは一対の
直流電源ラインの一方に直列に接続され、前記インバー
タ制御回路は前記リアクトルの一端と前記変換用スイッ
チの制御端子との間に接続された制御用トランジスタ
と、前記制御用トランジスタのベースと他方の直流電源
ラインとの間に接続された制御用スイッチと、スイッチ
制御回路とから成り，前記制御用トランジスタのエミッ
タが前記一方の直流電源ラインに接続され、前記制御用
トランジスタのコレクタが前記変換用スイッチの制御端
子に接続され、前記スイッチ制御回路は前記インバータ
回路を駆動状態にする時に前記制御用スイッチをオン制
御し、前記インバータ回路を非駆動状態にする時に前記
制御用スイッチをオフ制御するものであり、前記サージ
電圧抑制手段は、前記制御用トランジスタのベースと前
記リアクトルの他端との間に接続されたダイオードであ
ることを特徴とするインバータ装置に係わるものであ
る。なお、サージ電圧抑制とは、サージ電圧の低減又は
除去を意味する。
目的を達成するための本発明は、直流電源と、前記直流
電源にリアクトルを介して接続され且つ前記直流電源の
電圧をオン・オフするための少なくとも一つの変換用ス
イッチを有して前記直流電源の直流電圧を交流電圧に変
換するインバータ回路と、前記インバータ回路の交流出
力周波数よりも低い繰返し周波数を有して前記インバー
タ回路を断続的に駆動するように前記変換用スイッチの
制御端子を制御するインバータ制御回路と、前記インバ
ータ制御回路によって前記インバータ回路を非駆動状態
に転換させる制御に応答して前記リアクトルの蓄積エネ
ルギの放出に基づくサージ電圧を抑制するために前記リ
アクトルに並列に接続されたサージ電圧抑制手段とを備
えたインバータ装置であって、前記リアクトルは一対の
直流電源ラインの一方に直列に接続され、前記インバー
タ制御回路は前記リアクトルの一端と前記変換用スイッ
チの制御端子との間に接続された制御用トランジスタ
と、前記制御用トランジスタのベースと他方の直流電源
ラインとの間に接続された制御用スイッチと、スイッチ
制御回路とから成り，前記制御用トランジスタのエミッ
タが前記一方の直流電源ラインに接続され、前記制御用
トランジスタのコレクタが前記変換用スイッチの制御端
子に接続され、前記スイッチ制御回路は前記インバータ
回路を駆動状態にする時に前記制御用スイッチをオン制
御し、前記インバータ回路を非駆動状態にする時に前記
制御用スイッチをオフ制御するものであり、前記サージ
電圧抑制手段は、前記制御用トランジスタのベースと前
記リアクトルの他端との間に接続されたダイオードであ
ることを特徴とするインバータ装置に係わるものであ
る。なお、サージ電圧抑制とは、サージ電圧の低減又は
除去を意味する。
【００１７】なお、請求項２に示すように、サージ電圧
抑制手段としてサージ電圧抑制用制御素子をリアクトル
に並列に接続し、これを制御用のスイッチング素子によ
って制御することができる。また、請求項３に示すよう
にインバータ回路を自励式インバータ回路とし、このイ
ンバータ回路の駆動期間と非駆動期間との比率を変える
ことができるように構成することが望ましい。
抑制手段としてサージ電圧抑制用制御素子をリアクトル
に並列に接続し、これを制御用のスイッチング素子によ
って制御することができる。また、請求項３に示すよう
にインバータ回路を自励式インバータ回路とし、このイ
ンバータ回路の駆動期間と非駆動期間との比率を変える
ことができるように構成することが望ましい。
【００１８】
【発明の効果】各請求項の発明によれば、インバータ回
路の変換用スイッチのターンオフ時に、リアクトルに残
留したエネルギをサージ電圧抑制手段で吸収するので、
リアクトルに基づいて生じるサージ電圧を低減又は除去
することができ、変換用スイッチのターンオフ時に変換
用スイッチにサージ電圧が印加されなくなり、この低耐
圧化、低コスト化を図ることができる。また、請求項１
の発明によれば制御用トランジスタのエミッタ・ベース
間をサージ電圧抑制手段の一部として兼用し、リアクト
ルに基づくサージ電圧を簡単且つ良好に抑制することが
できる。また、請求項２の発明によれば、スイッチ制御
回路の出力に基づいてインバータ回路の駆動状態から非
駆動状態への転換と、サージ電圧抑制用制御素子による
リアクトルのエネルギ吸収回路の形成とを同時に達成す
ることができる。また、請求項３の発明によれば、イン
バータ回路の出力電圧又は電流の調整を容易に達成する
ことができる。
路の変換用スイッチのターンオフ時に、リアクトルに残
留したエネルギをサージ電圧抑制手段で吸収するので、
リアクトルに基づいて生じるサージ電圧を低減又は除去
することができ、変換用スイッチのターンオフ時に変換
用スイッチにサージ電圧が印加されなくなり、この低耐
圧化、低コスト化を図ることができる。また、請求項１
の発明によれば制御用トランジスタのエミッタ・ベース
間をサージ電圧抑制手段の一部として兼用し、リアクト
ルに基づくサージ電圧を簡単且つ良好に抑制することが
できる。また、請求項２の発明によれば、スイッチ制御
回路の出力に基づいてインバータ回路の駆動状態から非
駆動状態への転換と、サージ電圧抑制用制御素子による
リアクトルのエネルギ吸収回路の形成とを同時に達成す
ることができる。また、請求項３の発明によれば、イン
バータ回路の出力電圧又は電流の調整を容易に達成する
ことができる。
【００１９】
【実施形態及び実施例】次に、図３〜図７を参照して本
発明の実施形態及び実施例を説明する。但し、図３〜図
７において、図１及び図２と共通する部分には同一の符
号を付してその説明を省略する。
発明の実施形態及び実施例を説明する。但し、図３〜図
７において、図１及び図２と共通する部分には同一の符
号を付してその説明を省略する。
【００２０】
【第１の実施例】図３に示す第１の実施例の放電管４用
のインバータ装置は、図１のインバータ装置にサージ電
圧抑制手段としてのダイオード２０を追加し、この他は
図１のインバータ装置と同一に構成したものである。
のインバータ装置は、図１のインバータ装置にサージ電
圧抑制手段としてのダイオード２０を追加し、この他は
図１のインバータ装置と同一に構成したものである。
【００２１】ダイオード２０は第１の制御用トランジス
タＱ11のベースとリアクトル５の他端（右端）との間に
接続されている。従って、リアクトル５に対して並列
に、抵抗Ｒ1 と第１の制御用トランジスタＱ11とダイオ
ード２０との直列回路から成るサージ電圧抑制回路即ち
サージ吸収回路が接続される。
タＱ11のベースとリアクトル５の他端（右端）との間に
接続されている。従って、リアクトル５に対して並列
に、抵抗Ｒ1 と第１の制御用トランジスタＱ11とダイオ
ード２０との直列回路から成るサージ電圧抑制回路即ち
サージ吸収回路が接続される。
【００２２】図３のインバータ装置の基本的動作は図１
のインバータ装置と同一である。このため、図３の回路
のＰＷＭ制御信号Ｖpwm 、第１及び第２の制御用トラン
ジスタＱ11、Ｑ12のコレクタ・エミッタ間電圧Ｖq11 、
Ｖq12 、及び第１及び第２のトランジスタＱ1 、Ｑ2 の
コレクタ・エミッタ間電圧Ｖq1、Ｖq2は図４に示すよう
に概略的には図２と同様に変化する。しかし、図２のＶ
q12 、Ｖq1、Ｖq2と図４のＶq12 、Ｖq1、Ｖq2との比較
から明らかなように、図３の第１の実施例によれば、第
１のトランジスタＱ1 のターンオフ時のサージ電圧が大
幅に抑制され、ターンオフ時点ｔ2 においてトランジス
タＱ12、Ｑ1 、Ｑ2 の電圧Ｖq12 、Ｖq1、Ｖq2のサージ
電圧がほぼ完全に除去することができる。
のインバータ装置と同一である。このため、図３の回路
のＰＷＭ制御信号Ｖpwm 、第１及び第２の制御用トラン
ジスタＱ11、Ｑ12のコレクタ・エミッタ間電圧Ｖq11 、
Ｖq12 、及び第１及び第２のトランジスタＱ1 、Ｑ2 の
コレクタ・エミッタ間電圧Ｖq1、Ｖq2は図４に示すよう
に概略的には図２と同様に変化する。しかし、図２のＶ
q12 、Ｖq1、Ｖq2と図４のＶq12 、Ｖq1、Ｖq2との比較
から明らかなように、図３の第１の実施例によれば、第
１のトランジスタＱ1 のターンオフ時のサージ電圧が大
幅に抑制され、ターンオフ時点ｔ2 においてトランジス
タＱ12、Ｑ1 、Ｑ2 の電圧Ｖq12 、Ｖq1、Ｖq2のサージ
電圧がほぼ完全に除去することができる。
【００２３】次に、サージ電圧の抑制動作を説明する。
もし、本実施例のダイオード２０を設けない場合には、
図２で説明したように第１のトランジスタＱ１又は、第
２のトランジスタＱ２のターンオフ時に電源ライン９、
１０間の直流電源電圧の３０〜４０％程度のサージ電圧
が発生する。これに対し、図３の本実施例の回路では、
ＰＷＭ制御信号Ｖｐｗｍが駆動期間Ｔｏｎから非駆動期
間Ｔｏｆｆに転換すると、スイッチとしての第２の制御
用トランジスタＱ１２がオフになり、ダイオード２０の
アノードがグランドライン１０から切り離され、この逆
バイアス状態が解除される。駆動期間Ｔｏｎから非駆動
期間Ｔｏｆｆへの転換時ｔ２において例えば第１のトラ
ンジスタＱ１がオン状態にあれば、リアクトル５を通っ
て電流が流れているので，ｔ２時点で第１のトランジス
タＱ１を強制的にオフにすると、リアクトル５にエネル
ギが残存する。しかし、ｔ２時点でダイオード２０が順
バイアス状態に転換するために、リアクトル５、抵抗Ｒ
１、制御用トランジスタＱ１１のエミッタ・ベース間、
ダイオード２０から成る閉回路が形成され、この閉回路
でリアクトル５の蓄積エネルギが放出され、ここで吸収
される。リアクトル５のエネルギの放出期間中には第１
の制御用トランジスタＱ１１のエミッタ・ベース間ＰＮ
接合は順バイアス状態になり、ここを通ってエネルギ放
出電流が流れる。ダイオード２０の順方向電圧をＶｄ，
トランジスタＱ１１のベース・エミッタ間電圧をＶｄｅ
抵抗Ｒ１を流れる電流をＩｓとすれば、リアクトル５の
両端子間電圧はＶｄ＋Ｖｂｅ＋ＩｓＲ１となり、リアク
トル５の一端Ｐ１とグランドライン１０との間の電圧
は、一対の直流電源ライン９、１０間の電圧をＶｉｎと
すると、 Ｖｉｎ＋Ｖｄ＋Ｖｂｅ＋ＩｓＲ１ となる。ダイオード２０の順方向電圧Ｖｄは約０．８
Ｖ、トランジスタＱ１１のベース・エミッタ間電圧Ｖｂ
ｅは約０．６Ｖ、また、抵抗Ｒ１の値及び電流Ｉｓの値
はさほど大きくないので、Ｖｄ＋Ｖｂｅ＋ＩｓＲ１の値
はさほど大きくならず、且つリアクトル５の蓄積エネル
ギの放出が極く短時間の内に終了するので、リアクトル
５に基づくサージ電圧がほぼ完全に除去される。
もし、本実施例のダイオード２０を設けない場合には、
図２で説明したように第１のトランジスタＱ１又は、第
２のトランジスタＱ２のターンオフ時に電源ライン９、
１０間の直流電源電圧の３０〜４０％程度のサージ電圧
が発生する。これに対し、図３の本実施例の回路では、
ＰＷＭ制御信号Ｖｐｗｍが駆動期間Ｔｏｎから非駆動期
間Ｔｏｆｆに転換すると、スイッチとしての第２の制御
用トランジスタＱ１２がオフになり、ダイオード２０の
アノードがグランドライン１０から切り離され、この逆
バイアス状態が解除される。駆動期間Ｔｏｎから非駆動
期間Ｔｏｆｆへの転換時ｔ２において例えば第１のトラ
ンジスタＱ１がオン状態にあれば、リアクトル５を通っ
て電流が流れているので，ｔ２時点で第１のトランジス
タＱ１を強制的にオフにすると、リアクトル５にエネル
ギが残存する。しかし、ｔ２時点でダイオード２０が順
バイアス状態に転換するために、リアクトル５、抵抗Ｒ
１、制御用トランジスタＱ１１のエミッタ・ベース間、
ダイオード２０から成る閉回路が形成され、この閉回路
でリアクトル５の蓄積エネルギが放出され、ここで吸収
される。リアクトル５のエネルギの放出期間中には第１
の制御用トランジスタＱ１１のエミッタ・ベース間ＰＮ
接合は順バイアス状態になり、ここを通ってエネルギ放
出電流が流れる。ダイオード２０の順方向電圧をＶｄ，
トランジスタＱ１１のベース・エミッタ間電圧をＶｄｅ
抵抗Ｒ１を流れる電流をＩｓとすれば、リアクトル５の
両端子間電圧はＶｄ＋Ｖｂｅ＋ＩｓＲ１となり、リアク
トル５の一端Ｐ１とグランドライン１０との間の電圧
は、一対の直流電源ライン９、１０間の電圧をＶｉｎと
すると、 Ｖｉｎ＋Ｖｄ＋Ｖｂｅ＋ＩｓＲ１ となる。ダイオード２０の順方向電圧Ｖｄは約０．８
Ｖ、トランジスタＱ１１のベース・エミッタ間電圧Ｖｂ
ｅは約０．６Ｖ、また、抵抗Ｒ１の値及び電流Ｉｓの値
はさほど大きくないので、Ｖｄ＋Ｖｂｅ＋ＩｓＲ１の値
はさほど大きくならず、且つリアクトル５の蓄積エネル
ギの放出が極く短時間の内に終了するので、リアクトル
５に基づくサージ電圧がほぼ完全に除去される。
【００２４】リアクトル５に基づくサージ電圧が抑制さ
れれば、第１及び第２のトランジスタＱ１，Ｑ２の電圧
Ｖｑ１，Ｖｑ２及び第２の制御用トランジスタＱ１２の
電圧Ｖｑ１２の電圧Ｖｑ１２も過大にならないので、こ
の耐圧を下げることができ、コストが低減される。ま
た、サージ電圧が抑制されることによってこれに基づく
電磁波ノイズを低減することができる。この実施例では
液晶表示装置のバックライトとしての放電管４が負荷と
なっているので、サージ電圧に基づくノイズによる液晶
表示画面のチラツキを防ぐことができる。
れれば、第１及び第２のトランジスタＱ１，Ｑ２の電圧
Ｖｑ１，Ｖｑ２及び第２の制御用トランジスタＱ１２の
電圧Ｖｑ１２の電圧Ｖｑ１２も過大にならないので、こ
の耐圧を下げることができ、コストが低減される。ま
た、サージ電圧が抑制されることによってこれに基づく
電磁波ノイズを低減することができる。この実施例では
液晶表示装置のバックライトとしての放電管４が負荷と
なっているので、サージ電圧に基づくノイズによる液晶
表示画面のチラツキを防ぐことができる。
【００２５】本実施例では、サージ電圧の抑制回路をイ
ンバータ回路２の制御回路３に含まれている第１の制御
用トランジスタＱ１１を兼用して構成しているので、回
路構成の簡略化が図られている。
ンバータ回路２の制御回路３に含まれている第１の制御
用トランジスタＱ１１を兼用して構成しているので、回
路構成の簡略化が図られている。
【００２６】
【第２の実施例】図５に示す第２の実施例のインバータ
装置は、図３のインバータ回路２を変形したインバータ
回路２ａを設け、この他は図３と実質的に同一に構成し
たものである。このインバ−タ回路２ａは一つのスイッ
チング素子即ちトランジスタＱ１によって直流電圧を断
続するものである。３次巻線Ｎ３は制御回路３０を介し
てトランジスタＱ１のベース・エミッタ間に接続されて
いる。制御回路３０は、負荷回路４ａに接続された電圧
検出回路６ａで検出した出力電圧(負荷電圧)を所定値に
するようにトランジスタＱ１のベース電流を制御すると
共にトランジスタＱ１の駆動期間Ｔｏｎと非駆動期間Ｔ
ｏｆｆとを制御する。
装置は、図３のインバータ回路２を変形したインバータ
回路２ａを設け、この他は図３と実質的に同一に構成し
たものである。このインバ−タ回路２ａは一つのスイッ
チング素子即ちトランジスタＱ１によって直流電圧を断
続するものである。３次巻線Ｎ３は制御回路３０を介し
てトランジスタＱ１のベース・エミッタ間に接続されて
いる。制御回路３０は、負荷回路４ａに接続された電圧
検出回路６ａで検出した出力電圧(負荷電圧)を所定値に
するようにトランジスタＱ１のベース電流を制御すると
共にトランジスタＱ１の駆動期間Ｔｏｎと非駆動期間Ｔ
ｏｆｆとを制御する。
【００２７】図５のリアクトル５に基づくサージを抑制
する回路は図３と同様に形成されているので、図５の実
施例によっても図３の実施例と同様な効果を得ることが
できる。
する回路は図３と同様に形成されているので、図５の実
施例によっても図３の実施例と同様な効果を得ることが
できる。
【００２８】
【第３の実施例】図６に示す第３の実施例のインバータ
装置は、図３のインバータ装置のダイオード２０の代り
にサージ吸収制御素子としてＮＰＮ型トランジスタ２０
ａを設け、このトランジスタ２０ａのコレクタをリアク
トル５の一端に接続し、エミッタをリアクトル５の他端
に接続し、このベースを抵抗Ｒ３を介してトランジスタ
Ｑ３のコレクタに接続し、このコレクタ・ベース間に抵
抗Ｒ４を接続し、この他は図２と同一に構成したもので
ある。
装置は、図３のインバータ装置のダイオード２０の代り
にサージ吸収制御素子としてＮＰＮ型トランジスタ２０
ａを設け、このトランジスタ２０ａのコレクタをリアク
トル５の一端に接続し、エミッタをリアクトル５の他端
に接続し、このベースを抵抗Ｒ３を介してトランジスタ
Ｑ３のコレクタに接続し、このコレクタ・ベース間に抵
抗Ｒ４を接続し、この他は図２と同一に構成したもので
ある。
【００２９】図６のトランジスタ２０ａは、図３のダイ
オード２０とトランジスタＱ１１との両方の働きを有し
ている。即ち、トランジスタＱ１２がオンの時には、ト
ランジスタ２０ａのベースがトランジスタＱ１２を介し
てグランドライン１０に接続され、トランジスタＱ１２
はオフに保たれる。トランジスタＱ１２がオフになる
と、トランジスタ２０ａのベース・エミッタ間の逆バイ
アスが解除され、リアクトル５の蓄積エネルギの放出に
基づいてリアクトル５、抵抗Ｒ４、トランジスタ２０ａ
のベース・エミッタ間のＰＮ接合から成る回路に電流が
流れ、サージ電圧が吸収される。これにより、図６の第
３の実施例によっても図３の第１の実施例と同一の効果
を得ることができる。
オード２０とトランジスタＱ１１との両方の働きを有し
ている。即ち、トランジスタＱ１２がオンの時には、ト
ランジスタ２０ａのベースがトランジスタＱ１２を介し
てグランドライン１０に接続され、トランジスタＱ１２
はオフに保たれる。トランジスタＱ１２がオフになる
と、トランジスタ２０ａのベース・エミッタ間の逆バイ
アスが解除され、リアクトル５の蓄積エネルギの放出に
基づいてリアクトル５、抵抗Ｒ４、トランジスタ２０ａ
のベース・エミッタ間のＰＮ接合から成る回路に電流が
流れ、サージ電圧が吸収される。これにより、図６の第
３の実施例によっても図３の第１の実施例と同一の効果
を得ることができる。
【００３０】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 第１及び第３の実施例の変形として、図７に示
すように第１の抵抗Ｒ１を制御用トランジスタＱ１１の
コレクタに接続することができる。 （２） 第１及び第３の実施例の変形として、制御用ト
ランジスタＱ１１のコレクタを抵抗を介して第１及び第
２のトランジスタＱ１，Ｑ２のベースにそれぞれ接続す
ることができる。 （３） 図３のインバータ回路２を図５以外の種々のイ
ンバータ回路に変形することができる。 （４） インバータ回路２、２ａのトランジスタＱ１，
Ｑ２の代りにＦＥＴ等の半導体スイッチを使用すること
ができる。 （５） 図２のトランジスタＱ１２，及び図６のトラン
ジスタＱ１１、Ｑ１２の代りにＦＥＴ等の半導体スイッ
チを使用することができる。 （６） 整流平滑回路１を電池電源にすることができ
る。 （７） 第１及び第２のトランジスタＱ１，Ｑ２のベー
ス・エミッタ間のＰＮ接合に逆方向並列にダイオードを
接続することができる。 （８） トランスＴを可飽和トランスとし、この飽和に
よって第１及び第２のトランジスタＱ1、Ｑ2のオン・オ
フの切換を行うことができる。
く、例えば次の変形が可能なものである。 （１） 第１及び第３の実施例の変形として、図７に示
すように第１の抵抗Ｒ１を制御用トランジスタＱ１１の
コレクタに接続することができる。 （２） 第１及び第３の実施例の変形として、制御用ト
ランジスタＱ１１のコレクタを抵抗を介して第１及び第
２のトランジスタＱ１，Ｑ２のベースにそれぞれ接続す
ることができる。 （３） 図３のインバータ回路２を図５以外の種々のイ
ンバータ回路に変形することができる。 （４） インバータ回路２、２ａのトランジスタＱ１，
Ｑ２の代りにＦＥＴ等の半導体スイッチを使用すること
ができる。 （５） 図２のトランジスタＱ１２，及び図６のトラン
ジスタＱ１１、Ｑ１２の代りにＦＥＴ等の半導体スイッ
チを使用することができる。 （６） 整流平滑回路１を電池電源にすることができ
る。 （７） 第１及び第２のトランジスタＱ１，Ｑ２のベー
ス・エミッタ間のＰＮ接合に逆方向並列にダイオードを
接続することができる。 （８） トランスＴを可飽和トランスとし、この飽和に
よって第１及び第２のトランジスタＱ1、Ｑ2のオン・オ
フの切換を行うことができる。
【図１】従来の放電管用インバータ装置を示す回路図で
ある。
ある。
【図２】図１の各部の状態を示す波形図である。
【図３】第１の実施例の放電管用のインバータ装置を示
す回路図である。
す回路図である。
【図４】図３の各部の状態を示す波形図である。
【図５】第２の実施例のインバータ装置を示す回路図で
ある。
ある。
【図６】第３の実施例のインバータ装置を示す回路図で
ある。
ある。
【図７】変形例のインバータ装置の一部を示す回路図で
ある。
ある。
２ インバータ回路 ３ インバータ制御回路 ４ 冷陰極放電管 ５ リアクトル Ｑ１，Ｑ２ 変換用トランジスタ Ｑ１１，Ｑ１２ 制御用トランジスタ ２０ サージ電圧抑制用ダイオード
Claims (3)
- 【請求項１】 直流電源と、 前記直流電源にリアクトルを介して接続され且つ前記直
流電源の電圧をオン・オフするための少なくとも一つの
変換用スイッチを有して前記直流電源の直流電圧を交流
電圧に変換するインバータ回路と、 前記インバータ回路の交流出力周波数よりも低い繰返し
周波数を有して前記インバータ回路を断続的に駆動する
ように前記変換用スイッチの制御端子を制御するインバ
ータ制御回路と、 前記インバータ制御回路によって前記インバータ回路を
非駆動状態に転換させる制御に応答して前記リアクトル
の蓄積エネルギの放出に基づくサージ電圧を抑制するた
めに前記リアクトルに並列に接続されたサージ電圧抑制
手段とを備えたインバータ装置であって、 前記リアクトルは一対の直流電源ラインの一方に直列に
接続され、 前記インバータ制御回路は前記リアクトルの一端と前記
変換用スイッチの制御端子との間に接続された制御用ト
ランジスタと、前記制御用トランジスタのベースと他方
の直流電源ラインとの間に接続された制御用スイッチ
と、スイッチ制御回路とから成り， 前記制御用トランジスタのエミッタが前記一方の直流電
源ラインに接続され、前記制御用トランジスタのコレク
タが前記変換用スイッチの制御端子に接続され、 前記スイッチ制御回路は前記インバータ回路を駆動状態
にする時に前記制御用スイッチをオン制御し、前記イン
バータ回路を非駆動状態にする時に前記制御用スイッチ
をオフ制御するものであり、 前記サージ電圧抑制手段は、前記制御用トランジスタの
ベースと前記リアクトルの他端との間に接続されたダイ
オードである ことを特徴とするインバータ装置。 - 【請求項２】 直流電源と、 前記直流電源にリアクトルを介して接続され且つ前記直
流電源の電圧をオン・オフするための少なくとも一つの
変換用スイッチを有して前記直流電源の直流電 圧を交流
電圧に変換するインバータ回路と、 前記インバータ回路の交流出力周波数よりも低い繰返し
周波数を有して前記インバータ回路を断続的に駆動する
ように前記変換用スイッチの制御端子を制御するインバ
ータ制御回路と、 前記インバータ制御回路によって前記インバータ回路を
非駆動状態に転換させる制御に応答して前記リアクトル
の蓄積エネルギの放出に基づくサージ電圧を抑制するた
めに前記リアクトルに並列に接続されたサージ電圧抑制
手段とを備えたインバータ装置であって、 前記リアクトルは一対の直流電源ラインの一方に直列に
接続され、 前記インバータ制御回路は前記リアクトルの一端と前記
変換用スイッチの制御端子との間に接続された制御用ス
イッチと、スイッチ制御回路とから成り、 前記スイッチ制御回路は前記インバータ回路を駆動状態
にする時に前記制御用スイッチをオンに制御し、前記イ
ンバータ回路を非駆動状態にする時に前記制御用スイッ
チをオフに制御するものであり、 前記サージ電圧抑制手段は、前記リアクトルに並列に接
続され且つ前記スイッチ制御回路によって、前記制御用
スイッチのオン制御期間にオフ制御され、前記制御用ス
イッチのオフ制御期間 にオン制御又はオン可能状態に制
御されるサージ電圧抑制用制御素子であることを特徴と
するインバータ装置。 - 【請求項３】 前記インバータ回路は自励式インバータ
回路であり、 前記スイッチ制御回路は前記インバータ回路の出力電流
又は出力電圧を変えるために前記インバータ回路の駆動
期間と非駆動期間との比率を変えるように形成されたも
のである請求項１又は２ 記載のインバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13101199A JP3226036B2 (ja) | 1999-05-12 | 1999-05-12 | インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13101199A JP3226036B2 (ja) | 1999-05-12 | 1999-05-12 | インバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000324849A JP2000324849A (ja) | 2000-11-24 |
| JP3226036B2 true JP3226036B2 (ja) | 2001-11-05 |
Family
ID=15047901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13101199A Expired - Fee Related JP3226036B2 (ja) | 1999-05-12 | 1999-05-12 | インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3226036B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101101791B1 (ko) | 2004-12-30 | 2012-01-05 | 엘지디스플레이 주식회사 | 인버터 구동회로 |
| JP2018164391A (ja) * | 2017-03-24 | 2018-10-18 | 株式会社デンソー | 共振インバータ |
-
1999
- 1999-05-12 JP JP13101199A patent/JP3226036B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000324849A (ja) | 2000-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5434477A (en) | Circuit for powering a fluorescent lamp having a transistor common to both inverter and the boost converter and method for operating such a circuit | |
| US7215087B2 (en) | Discharge lamp lighting apparatus for lighting multiple discharge lamps | |
| JP2004511195A (ja) | Ｌｃｄ背面照明のための電圧給電プッシュプル共振インバータ | |
| KR0137181B1 (ko) | 방전램프 점등장치 | |
| CN101356733A (zh) | 三角波发生电路、发生方法、以及使用了它的逆变器、发光装置、液晶电视 | |
| KR100629175B1 (ko) | 방전관 램프의 구동장치 | |
| JP3527636B2 (ja) | 自励型ｄｃ−ｄｃコンバータ | |
| US6208089B1 (en) | Discharge-lamp lighting circuit | |
| CN110350802B (zh) | 一种双变压器自激振荡式半桥驱动倍压变换电路 | |
| CN210111861U (zh) | 一种双变压器自激振荡式半桥驱动倍压变换电路 | |
| JP3226036B2 (ja) | インバータ装置 | |
| US7859197B2 (en) | Inverter using PWM method | |
| JP4823650B2 (ja) | インバータおよびその駆動方法、ならびにそれを用いた発光装置および液晶テレビ | |
| JP3272218B2 (ja) | 照明装置 | |
| JP2020058128A (ja) | Ｌｅｄ電源装置 | |
| JP2000268992A (ja) | 放電灯点灯装置 | |
| JP3030974B2 (ja) | 電源回路 | |
| JP2003339165A (ja) | 同期整流式スイッチング電源装置 | |
| US20090251061A1 (en) | Apparatus for Operating at Least One Discharge Lamp | |
| JP3327331B2 (ja) | スイッチング電源装置 | |
| JPH1126181A (ja) | 冷陰極管点灯装置 | |
| JP2000236662A (ja) | スイッチング電源 | |
| JP2672692B2 (ja) | Ｅｌ点灯回路 | |
| JP2000231998A (ja) | 放電管点灯用電源回路 | |
| JP4780430B2 (ja) | 放電管駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |