JP3222691B2 - 変化ライン検出装置および方法 - Google Patents
変化ライン検出装置および方法Info
- Publication number
- JP3222691B2 JP3222691B2 JP15223794A JP15223794A JP3222691B2 JP 3222691 B2 JP3222691 B2 JP 3222691B2 JP 15223794 A JP15223794 A JP 15223794A JP 15223794 A JP15223794 A JP 15223794A JP 3222691 B2 JP3222691 B2 JP 3222691B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- addition
- total number
- register
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3622—Control of matrices with row and column drivers using a passive matrix
- G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/04—Partial updating of the display screen
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、連続する画像のフレー
ム間で変化した部分を含むラインを検出する変化ライン
検出装置および方法に関する。
ム間で変化した部分を含むラインを検出する変化ライン
検出装置および方法に関する。
【０００２】
【従来の技術】マトリクスパネルディスプレイとして
は、プラズマ、エレクトロルミネセンス（ＥＬ）、液晶
等を用いたものがある。中でも液晶ディスプレイはその
見やすさ、低消費電力などにより広い用途に用いられて
いる。
は、プラズマ、エレクトロルミネセンス（ＥＬ）、液晶
等を用いたものがある。中でも液晶ディスプレイはその
見やすさ、低消費電力などにより広い用途に用いられて
いる。
【０００３】強誘電性液晶（以下、ＦＬＣという）は、
他の液晶と違い「メモリ性」という特徴を持つ。これは
液晶が電界の印加によって変化した表示状態を保持する
というものであり、ＦＬＣを使った表示装置ではそのメ
モリ性により、走査線数が何本になっても、そのために
コントラストが低下することはなく、大画面かつ高精細
な表示が可能である。しかし、ＦＬＣは１ライン書き込
みに一定の時間を要するため、走査線数が多いとフレー
ム周波数が低くなり、上から順番に走査をするノンイン
タレース走査では、フリッカ（画面のちらつき）や表示
の高速性が悪いなどの問題が生じる。そのため「マルチ
インタレース」（複数本飛び越し走査）や「部分優先走
査」（変化したラインを優先的に走査する）方式が必要
となる。
他の液晶と違い「メモリ性」という特徴を持つ。これは
液晶が電界の印加によって変化した表示状態を保持する
というものであり、ＦＬＣを使った表示装置ではそのメ
モリ性により、走査線数が何本になっても、そのために
コントラストが低下することはなく、大画面かつ高精細
な表示が可能である。しかし、ＦＬＣは１ライン書き込
みに一定の時間を要するため、走査線数が多いとフレー
ム周波数が低くなり、上から順番に走査をするノンイン
タレース走査では、フリッカ（画面のちらつき）や表示
の高速性が悪いなどの問題が生じる。そのため「マルチ
インタレース」（複数本飛び越し走査）や「部分優先走
査」（変化したラインを優先的に走査する）方式が必要
となる。
【０００４】変化したラインを認識する方法としては、
従来より、ディスプレイカード上のビデオメモリへのア
クセスを監視する方法がある。しかしながら、このよう
な方法では、ディスプレイカード仕様への依存度が高
く、ディスプレイカード毎に異なる検出装置を作らなけ
ればならない。また、もう一つの方法として、描画ソフ
トウェアから書換領域情報を得る方法があるが、この場
合も各システムの描画ソフトウェアに特別な変更を加え
なければならない。いずれにせよ上記のような方法では
多種多様なコンピュータシステム・表示システムへの対
応は困難であった。
従来より、ディスプレイカード上のビデオメモリへのア
クセスを監視する方法がある。しかしながら、このよう
な方法では、ディスプレイカード仕様への依存度が高
く、ディスプレイカード毎に異なる検出装置を作らなけ
ればならない。また、もう一つの方法として、描画ソフ
トウェアから書換領域情報を得る方法があるが、この場
合も各システムの描画ソフトウェアに特別な変更を加え
なければならない。いずれにせよ上記のような方法では
多種多様なコンピュータシステム・表示システムへの対
応は困難であった。
【０００５】
【発明が解決しようとする課題】一方、多種多様なコン
ピュータシステムへの対応を可能とする変化ライン検出
方法としては、ディスプレイカードから出力されるビデ
オデータのフレーム間の差異から検出する方法がある。
しかし、単純に全ピクセルを比較する方法では、変化ラ
イン検出のために１フレーム分のメモリが必要となり、
特に高解像度のシステムではコストの点で問題がある。
ピュータシステムへの対応を可能とする変化ライン検出
方法としては、ディスプレイカードから出力されるビデ
オデータのフレーム間の差異から検出する方法がある。
しかし、単純に全ピクセルを比較する方法では、変化ラ
イン検出のために１フレーム分のメモリが必要となり、
特に高解像度のシステムではコストの点で問題がある。
【０００６】本発明は、上記のような問題点を解決し、
少ないメモリ量でフレーム間の比較を行い、変化したラ
インを検出することを可能とする変化ライン検出装置お
よび方法を提供することにある。
少ないメモリ量でフレーム間の比較を行い、変化したラ
インを検出することを可能とする変化ライン検出装置お
よび方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明に係る変化ライン
検出装置は、連続する画像フレーム間で変化した部分を
含むラインを検出する変化ライン検出装置において、入
来する、１画素がｍビット（ｍは正の整数）からなる１
ライン画素データを、ｎ画素（ｎは正の整数）毎に（ｍ
×ｎ）ビットの値としてラッチするラッチ手段と、レジ
スタと、該レジスタにストアされている値と前記ラッチ
手段によりラッチされた値とを加算する加算手段と、該
加算手段による加算により得られた値を前記レジスタに
ストアするストア手段と、該ストア手段によりデータが
前記レジスタにストアされるごとにストアされたデータ
を所定ビットだけローテートシフトするシフト手段と、
前記加算手段による加算を所定回数繰返した後に得られ
た加算総数計をストアする加算総数計ストア手段と、前
記シフト手段による現加算総数計と前記加算総数計スト
ア手段に格納されている前フレームの同一位置の加算総
数計とが同一か否かを判定する判定手段と、該判定手段
により同一ではないと判定された場合はラインに変化が
あることを表す信号を出力し、同一であると判定された
場合はラインに変化がないことを表す信号を出力する出
力手段とを備えたことを特徴とする。本発明に係る変化
ライン検出方法は、連続する画像フレーム間で変化した
部分を含むラインを検出する変化ライン検出方法におい
て、入来する、１画素がｍビット（ｍは正の整数）から
なる１ライン画素データを、ｎ画素（ｎは正の整数）毎
に（ｍ×ｎ）ビットの値としてラッチするラッチステッ
プと、レジスタにストアされている値と前記ラッチステ
ップによりラッチした値とを加算する加算ステップと、
該加算ステップによる加算により得られた値を前記レジ
スタにストアするストアステップと、該ストアステップ
によりデータが前記レジスタにストアされるごとにスト
アされたデータを所定ビットだけローテートシフトする
シフトステップと、前記加算ステップによる加算を所定
回数繰返した後に得られた加算総数計をストアする加算
総数計ストアステップと、前記シフトステップによる現
加算総数計と前記加算総数計ストアステップに格納され
ている前フレームの同一位置の加算総数計とが同一か否
かを判定する判定ステップと、該判定ステップにより同
一でないと判定した場合はラインに変化があることを表
す信号を出力し、他方、同一であると判定した場合はラ
インに変化がないことを表す信号を出力する出力ステッ
プとを備えたことを特徴とする。
検出装置は、連続する画像フレーム間で変化した部分を
含むラインを検出する変化ライン検出装置において、入
来する、１画素がｍビット（ｍは正の整数）からなる１
ライン画素データを、ｎ画素（ｎは正の整数）毎に（ｍ
×ｎ）ビットの値としてラッチするラッチ手段と、レジ
スタと、該レジスタにストアされている値と前記ラッチ
手段によりラッチされた値とを加算する加算手段と、該
加算手段による加算により得られた値を前記レジスタに
ストアするストア手段と、該ストア手段によりデータが
前記レジスタにストアされるごとにストアされたデータ
を所定ビットだけローテートシフトするシフト手段と、
前記加算手段による加算を所定回数繰返した後に得られ
た加算総数計をストアする加算総数計ストア手段と、前
記シフト手段による現加算総数計と前記加算総数計スト
ア手段に格納されている前フレームの同一位置の加算総
数計とが同一か否かを判定する判定手段と、該判定手段
により同一ではないと判定された場合はラインに変化が
あることを表す信号を出力し、同一であると判定された
場合はラインに変化がないことを表す信号を出力する出
力手段とを備えたことを特徴とする。本発明に係る変化
ライン検出方法は、連続する画像フレーム間で変化した
部分を含むラインを検出する変化ライン検出方法におい
て、入来する、１画素がｍビット（ｍは正の整数）から
なる１ライン画素データを、ｎ画素（ｎは正の整数）毎
に（ｍ×ｎ）ビットの値としてラッチするラッチステッ
プと、レジスタにストアされている値と前記ラッチステ
ップによりラッチした値とを加算する加算ステップと、
該加算ステップによる加算により得られた値を前記レジ
スタにストアするストアステップと、該ストアステップ
によりデータが前記レジスタにストアされるごとにスト
アされたデータを所定ビットだけローテートシフトする
シフトステップと、前記加算ステップによる加算を所定
回数繰返した後に得られた加算総数計をストアする加算
総数計ストアステップと、前記シフトステップによる現
加算総数計と前記加算総数計ストアステップに格納され
ている前フレームの同一位置の加算総数計とが同一か否
かを判定する判定ステップと、該判定ステップにより同
一でないと判定した場合はラインに変化があることを表
す信号を出力し、他方、同一であると判定した場合はラ
インに変化がないことを表す信号を出力する出力ステッ
プとを備えたことを特徴とする。
【０００８】本発明に係る変化ライン検出方法は、連続
する画像のフレーム間で変化した部分を含むラインを検
出する変化ライン検出方法において、入来する１ライン
画素データをｎ画素（ｎは正の整数）毎にラッチするラ
ッチステップと、ラッチされた値と、レジスタにストア
されている値とを加算する加算ステップと、加算により
得られた値を前記レジスタにストアするストアステップ
と、ストアされたデータを所定ビットだけローテートシ
フトするシフトステップと、前記ラッチステップと、加
算ステップと、ストアステップと、シフトステップとを
所定回数繰り返した後に、得られた加算総計をストアす
る加算総計ストアステップと、ストアされた現加算総計
と前フレームの同一位置の加算総計とが同一か否かを判
定する判定ステップと、肯定判定された場合はラインに
変化があることを表す信号を出力し、否定判定された場
合はラインに変化がないことを表す信号を出力する出力
ステップとを備えたことを特徴とする。
する画像のフレーム間で変化した部分を含むラインを検
出する変化ライン検出方法において、入来する１ライン
画素データをｎ画素（ｎは正の整数）毎にラッチするラ
ッチステップと、ラッチされた値と、レジスタにストア
されている値とを加算する加算ステップと、加算により
得られた値を前記レジスタにストアするストアステップ
と、ストアされたデータを所定ビットだけローテートシ
フトするシフトステップと、前記ラッチステップと、加
算ステップと、ストアステップと、シフトステップとを
所定回数繰り返した後に、得られた加算総計をストアす
る加算総計ストアステップと、ストアされた現加算総計
と前フレームの同一位置の加算総計とが同一か否かを判
定する判定ステップと、肯定判定された場合はラインに
変化があることを表す信号を出力し、否定判定された場
合はラインに変化がないことを表す信号を出力する出力
ステップとを備えたことを特徴とする。
【０００９】
【００１０】
【００１１】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
に説明する。
【００１２】図１は本発明の一実施例を示す。これは情
報処理システムの例である。図１において、１１は情報
処理システム全体の制御を行うＣＰＵ、１２はＣＰＵ１
１がプログラムを記憶したり、プログラム実行の際のワ
ーク領域として用いるメインメモリ、１３はＲＳ−２３
２Ｃ等のインタフェースなどを有した入出力制御装置
（Ｉ／Ｏコントロール）、１４はユーザからのキャラク
タ情報、制御情報を入力するためのキーボード、１５は
ポインティングデバイスとしてのマウス、１６は外部記
憶装置としてのハードディスクおよびフロッピーディス
ク装置制御を行うディスクインタフェース、１７は上記
各機器間の信号接続するためのデータバス、コントロー
ルバス、アドレスバスからなるバスシステム、２０は表
示内容をストアするビデオメモリを有し、ＣＲＴ（ｃａ
ｔｈｏｄｅ ｒａｙ ｔｕｂｅ）ディスプレイ１８に対
してビデオデータを転送するグラフィックカードであ
る。
報処理システムの例である。図１において、１１は情報
処理システム全体の制御を行うＣＰＵ、１２はＣＰＵ１
１がプログラムを記憶したり、プログラム実行の際のワ
ーク領域として用いるメインメモリ、１３はＲＳ−２３
２Ｃ等のインタフェースなどを有した入出力制御装置
（Ｉ／Ｏコントロール）、１４はユーザからのキャラク
タ情報、制御情報を入力するためのキーボード、１５は
ポインティングデバイスとしてのマウス、１６は外部記
憶装置としてのハードディスクおよびフロッピーディス
ク装置制御を行うディスクインタフェース、１７は上記
各機器間の信号接続するためのデータバス、コントロー
ルバス、アドレスバスからなるバスシステム、２０は表
示内容をストアするビデオメモリを有し、ＣＲＴ（ｃａ
ｔｈｏｄｅ ｒａｙ ｔｕｂｅ）ディスプレイ１８に対
してビデオデータを転送するグラフィックカードであ
る。
【００１３】４０は強給電性液晶ディスプレイ・インタ
フェース（以下、ＦＬＣＤインタフェースという）、３
０は強誘電性液晶ディスプレイ（以下、ＦＬＣＤとい
う）である。ＦＬＣ表示パネル３４はマトリクス状電極
を配し、配向処理を施した２枚のガラス板の中に、強誘
電性液晶を封入したもので、情報電極および走査電極は
それぞれドライバＩＣ３２，３３に接続されている。３
１はパネル駆動を制御するパネル駆動制御コントローラ
である。本実施例で用いたＦＬＣＤのスペックはパネル
サイズ１５インチ、解像度は縦１０２４、横１２８０で
あるが、１つの絵素（ピクセル）はＲ，Ｇ，Ｂ，Ｗのカ
ラーフィルタのついたサブピクセルに分割されているた
め、このサブピクセルの点灯の組み合わせにより１絵素
で１６色（４ｂｉｔ／ｐｉｘｅｌ）の表示が可能であ
る。
フェース（以下、ＦＬＣＤインタフェースという）、３
０は強誘電性液晶ディスプレイ（以下、ＦＬＣＤとい
う）である。ＦＬＣ表示パネル３４はマトリクス状電極
を配し、配向処理を施した２枚のガラス板の中に、強誘
電性液晶を封入したもので、情報電極および走査電極は
それぞれドライバＩＣ３２，３３に接続されている。３
１はパネル駆動を制御するパネル駆動制御コントローラ
である。本実施例で用いたＦＬＣＤのスペックはパネル
サイズ１５インチ、解像度は縦１０２４、横１２８０で
あるが、１つの絵素（ピクセル）はＲ，Ｇ，Ｂ，Ｗのカ
ラーフィルタのついたサブピクセルに分割されているた
め、このサブピクセルの点灯の組み合わせにより１絵素
で１６色（４ｂｉｔ／ｐｉｘｅｌ）の表示が可能であ
る。
【００１４】図２は図１に示すＦＬＣＤインタフェース
４０の構成を示す。
４０の構成を示す。
【００１５】グラフィックカード２０のカラーＬＵＴ
（Ｌｏｏｋ ｕｐ Ｔａｂｌｅ）２２からのデジタルカ
ラーデータはガンマ変換テーブル４７でガンマ変換され
た後、画像処理部４１に入る、画像処理部４１ではＲＧ
Ｂ各８ビットから１６色への色変換処理が行われ、その
処理結果はフレームバッファ４２で１フレーム分蓄えら
れる。フレームバッファ４２に蓄えられたデータは、出
力Ｉ／Ｆ４３でそのデータを表示すべき走査線を示す走
査線アドレス情報と結合され、パネル駆動制御コントロ
ーラ３１へ転送される（図中、Ｐｉｘｅｌ Ｄａｔａ，
Ｌｉｎｅ＃．）。図中、ＡＨＤＬ，ＦＣＬＫはその際必
要なタイミング信号である。
（Ｌｏｏｋ ｕｐ Ｔａｂｌｅ）２２からのデジタルカ
ラーデータはガンマ変換テーブル４７でガンマ変換され
た後、画像処理部４１に入る、画像処理部４１ではＲＧ
Ｂ各８ビットから１６色への色変換処理が行われ、その
処理結果はフレームバッファ４２で１フレーム分蓄えら
れる。フレームバッファ４２に蓄えられたデータは、出
力Ｉ／Ｆ４３でそのデータを表示すべき走査線を示す走
査線アドレス情報と結合され、パネル駆動制御コントロ
ーラ３１へ転送される（図中、Ｐｉｘｅｌ Ｄａｔａ，
Ｌｉｎｅ＃．）。図中、ＡＨＤＬ，ＦＣＬＫはその際必
要なタイミング信号である。
【００１６】パネル駆動制御コントローラ３１は送られ
てきた表示データを走査線アドレス情報に対応した走査
線に表示する。このように走査線アドレス付きのデータ
を転送することにより、ＦＬＣＤインタフェース４０は
表示パネル上の走査を自由に制御できる。ＭＰＵ４４は
後述する変化ライン検出部４５からの検出結果を元に、
変化したラインを優先的に走査する「部分優先走査」の
制御を行う。
てきた表示データを走査線アドレス情報に対応した走査
線に表示する。このように走査線アドレス付きのデータ
を転送することにより、ＦＬＣＤインタフェース４０は
表示パネル上の走査を自由に制御できる。ＭＰＵ４４は
後述する変化ライン検出部４５からの検出結果を元に、
変化したラインを優先的に走査する「部分優先走査」の
制御を行う。
【００１７】なお、ＦＬＣＤは温度に依存した走査スピ
ードを持っているため、データ転送の同期信号はＦＬＣ
Ｄ側から出す必要がある。そのためパネル駆動制御コン
トローラ３１からは１走査線分のデータを転送する際の
同期信号（図中、Ｓｙｎｃ）および表示パネルの現在の
走査スピードを示す信号であるパネルステータス信号
（図中、Ｐｓｔ）が入力される。
ードを持っているため、データ転送の同期信号はＦＬＣ
Ｄ側から出す必要がある。そのためパネル駆動制御コン
トローラ３１からは１走査線分のデータを転送する際の
同期信号（図中、Ｓｙｎｃ）および表示パネルの現在の
走査スピードを示す信号であるパネルステータス信号
（図中、Ｐｓｔ）が入力される。
【００１８】変化ライン検出部４５はカラーＬＵＴ２２
からのデジタルカラーデータを入力し、ＲＧＢそれぞれ
について、前フレームから変化したラインを検出し、そ
の結果をＭＰＵ４４に伝える。ＭＰＵ４４は変化ライン
検出部４５からの信号に従って、そのラインを優先的に
走査するように、パネル駆動コントローラ２４へのデー
タ転送を行っている。
からのデジタルカラーデータを入力し、ＲＧＢそれぞれ
について、前フレームから変化したラインを検出し、そ
の結果をＭＰＵ４４に伝える。ＭＰＵ４４は変化ライン
検出部４５からの信号に従って、そのラインを優先的に
走査するように、パネル駆動コントローラ２４へのデー
タ転送を行っている。
【００１９】図３はＦＬＣＤ上での部分優先走査の様子
を示す。図３において、斜線を施した部分は１フィール
ド（走査が上から下まで進む間と定義する）に走査され
るラインを示す。図３（ａ）はフレーム間で変化がなか
った場合の様子を示す。この場合、走査は単純な８本飛
び越しで行われ、特に優先的に走査されるラインはな
い。図３（ｂ）はフレーム間で変化があり、図中（レ）
で示したラインに変化が出力された場合の様子を示す。
このように、フィールド内で、変化があったラインはノ
ンインタレース走査、変化のなかったラインは飛び越し
走査とすることにより、変化のあったラインが優先的に
走査される。
を示す。図３において、斜線を施した部分は１フィール
ド（走査が上から下まで進む間と定義する）に走査され
るラインを示す。図３（ａ）はフレーム間で変化がなか
った場合の様子を示す。この場合、走査は単純な８本飛
び越しで行われ、特に優先的に走査されるラインはな
い。図３（ｂ）はフレーム間で変化があり、図中（レ）
で示したラインに変化が出力された場合の様子を示す。
このように、フィールド内で、変化があったラインはノ
ンインタレース走査、変化のなかったラインは飛び越し
走査とすることにより、変化のあったラインが優先的に
走査される。
【００２０】図４は図２に示す変化ライン検出部４５の
３つの検出回路（ＲＧＢ）の内１つを図示したものであ
る。図中、５１は３２ｂｉｔのラッチ、５２は入力・出
力がそれぞれ６４ｂｉｔの加算器、５３は６４ｂｉｔの
ローテートシフトレジスタ、５４は後述するSignature
の比較を行う比較器、５５は上記各部のタイミングを制
御するタイミング制御部で横方向の画素数およびライン
数をそれぞれカウントするカウンタを有している。
３つの検出回路（ＲＧＢ）の内１つを図示したものであ
る。図中、５１は３２ｂｉｔのラッチ、５２は入力・出
力がそれぞれ６４ｂｉｔの加算器、５３は６４ｂｉｔの
ローテートシフトレジスタ、５４は後述するSignature
の比較を行う比較器、５５は上記各部のタイミングを制
御するタイミング制御部で横方向の画素数およびライン
数をそれぞれカウントするカウンタを有している。
【００２１】横方向のカウンタ（Ｈカウンタ）はＣＬＫ
（ピクセル単位のクロック信号）をカウントし、ＨＳＹ
ＮＣ（水平同期信号）でリセットされる。またライン数
のカウンタ（Ｈカウンタ）はＨＳＴＮＣをカウントし、
ＶＳＹＮＣ（垂直同期信号）でリセットされる。４６は
１フレーム分のSignature をストアするSignature スト
アメモリ、５６はタイミング制御部のカウンタ値に従
い、Signature ストアメモリの読出／書込を制御するメ
モリコントローラである。
（ピクセル単位のクロック信号）をカウントし、ＨＳＹ
ＮＣ（水平同期信号）でリセットされる。またライン数
のカウンタ（Ｈカウンタ）はＨＳＴＮＣをカウントし、
ＶＳＹＮＣ（垂直同期信号）でリセットされる。４６は
１フレーム分のSignature をストアするSignature スト
アメモリ、５６はタイミング制御部のカウンタ値に従
い、Signature ストアメモリの読出／書込を制御するメ
モリコントローラである。
【００２２】図５は図２に示す変化ライン検出部４５の
動作を示すフローチャートである。
動作を示すフローチャートである。
【００２３】まず、ローテートシフトレジスタ５３をク
リアする（ｓ０）。ついで、カラーＬＵＴ２２から、８
ｂｉｔ×４で入ってくるピクセルデータ（各画素の輝度
情報）は、ラッチ５１によってラッチされ、３２ｂｉｔ
データとして加算器５２へ送られる（ｓ１）。加算器５
２ではローテートシフトレジスタ５３の値との加算が行
われるが、初めローテートレジスタはリセットされてい
るため（ｓ０）、ここでは、０との加算が行われる（ｓ
２）。加算によって得られた６４ｂｉｔデータはローテ
ートシフトレジスタへ送られ（ｓ３）、１ビットのロー
テートシフトが行われる（ｓ４）。さらに、このシフト
されたデータは次の３２ｂｉｔデータと加算される（ｓ
２）。図６にローテートシフトの様子を示す。なお、動
作はデータの入力に同期して行われる。従ってデータの
ラッチ、加算、シフトを１サイクル行うとＨカウントは
４づつ増えることになる。
リアする（ｓ０）。ついで、カラーＬＵＴ２２から、８
ｂｉｔ×４で入ってくるピクセルデータ（各画素の輝度
情報）は、ラッチ５１によってラッチされ、３２ｂｉｔ
データとして加算器５２へ送られる（ｓ１）。加算器５
２ではローテートシフトレジスタ５３の値との加算が行
われるが、初めローテートレジスタはリセットされてい
るため（ｓ０）、ここでは、０との加算が行われる（ｓ
２）。加算によって得られた６４ｂｉｔデータはローテ
ートシフトレジスタへ送られ（ｓ３）、１ビットのロー
テートシフトが行われる（ｓ４）。さらに、このシフト
されたデータは次の３２ｂｉｔデータと加算される（ｓ
２）。図６にローテートシフトの様子を示す。なお、動
作はデータの入力に同期して行われる。従ってデータの
ラッチ、加算、シフトを１サイクル行うとＨカウントは
４づつ増えることになる。
【００２４】動作が一定回数（本実施例では、１２８÷
４＝３２回）繰り返されると（ｓ５）、ローテートシフ
トレジスタの値は「Signature 」として比較器に送られ
（ｓ６）、ここで前フレームの同じ場所の「Signature
」と比較される（ｓ７）。比較器５４はSignature が
異なった場合、Result＝１をＭＰＵ４４に対して出力し
（ｓ９）、Signature が等しい場合にはResult＝０を出
力する（ｓ１０）。また、このときタイミング制御部５
５のライン数のカウント値（Ｖｃｏｕｎｔ）も同時に出
力される。現フレームのSignature データは次フレーム
と比較するためSignature ストアメモリ４６へストアさ
れる（ｓ１１）。
４＝３２回）繰り返されると（ｓ５）、ローテートシフ
トレジスタの値は「Signature 」として比較器に送られ
（ｓ６）、ここで前フレームの同じ場所の「Signature
」と比較される（ｓ７）。比較器５４はSignature が
異なった場合、Result＝１をＭＰＵ４４に対して出力し
（ｓ９）、Signature が等しい場合にはResult＝０を出
力する（ｓ１０）。また、このときタイミング制御部５
５のライン数のカウント値（Ｖｃｏｕｎｔ）も同時に出
力される。現フレームのSignature データは次フレーム
と比較するためSignature ストアメモリ４６へストアさ
れる（ｓ１１）。
【００２５】１ライン（１２８０ピクセル）の変化検出
には以上の動作が１０回繰り返されることになるが、Ｍ
ＰＵ４４は１０回のうち１回でもResult＝１であればそ
のラインで変化があったとして、既に説明したように、
そのラインを優先的に走査するように走査を制御する。
には以上の動作が１０回繰り返されることになるが、Ｍ
ＰＵ４４は１０回のうち１回でもResult＝１であればそ
のラインで変化があったとして、既に説明したように、
そのラインを優先的に走査するように走査を制御する。
【００２６】上述した説明はＲＧＢ３つの検出回路のう
ち、１つの動作のみを説明したが、ＭＰＵ４４はＲＧＢ
３つの検出回路のうち、１つでもResult＝１であればそ
のラインに変化があったとみなす。
ち、１つの動作のみを説明したが、ＭＰＵ４４はＲＧＢ
３つの検出回路のうち、１つでもResult＝１であればそ
のラインに変化があったとみなす。
【００２７】本実施例における変化ライン検出のための
メモリ使用量は、１２８ピクセルで１つのSignature
（６４ｂｉｔ）を持っているので
メモリ使用量は、１２８ピクセルで１つのSignature
（６４ｂｉｔ）を持っているので
【００２８】
【数１】1280(H) ÷128(pixel)×64(bit) ×3(color)×
1024(V) ＝245760byte となる。１フレームをそのままメモリに蓄えると３９３
２１６０ｂｙｔｅであるのでメモリ量が１６分の１にな
ったことになる。
1024(V) ＝245760byte となる。１フレームをそのままメモリに蓄えると３９３
２１６０ｂｙｔｅであるのでメモリ量が１６分の１にな
ったことになる。
【００２９】次に、本実施例で加算毎にローテートシフ
トを行う理由および効果を説明する。ディスプレイ上で
は表示されている物の「移動」ということが頻繁に行わ
れる。例として、縦ラインが横に４画素（＝３２ｂｉ
ｔ）動いたとする。このような場合、加算後にローテー
トシフトを行わなければ、加算結果は同じになってしま
い、そのラインで生じた変化を検知することができな
い。つまり、そのラインの部分優先走査を行うことがで
きなくなってしまう。しかしながら、本実施例のように
加算後にローテートシフトを行えば、上記のように縦ラ
インが横に４画素移動したような場合においても、加算
結果が同じになることはなく、変化を検知することが可
能となる。
トを行う理由および効果を説明する。ディスプレイ上で
は表示されている物の「移動」ということが頻繁に行わ
れる。例として、縦ラインが横に４画素（＝３２ｂｉ
ｔ）動いたとする。このような場合、加算後にローテー
トシフトを行わなければ、加算結果は同じになってしま
い、そのラインで生じた変化を検知することができな
い。つまり、そのラインの部分優先走査を行うことがで
きなくなってしまう。しかしながら、本実施例のように
加算後にローテートシフトを行えば、上記のように縦ラ
インが横に４画素移動したような場合においても、加算
結果が同じになることはなく、変化を検知することが可
能となる。
【００３０】従って、本実施例は加算したデータを保存
することにより、フレーム間比較に必要なメモリ量を減
らすことを可能とし、また、加算毎にローテートシフト
を行うことで、検出漏れを減らし、部分優先走査のため
の変化ライン検出として十分な検出結果を得ることを可
能とすることができる。
することにより、フレーム間比較に必要なメモリ量を減
らすことを可能とし、また、加算毎にローテートシフト
を行うことで、検出漏れを減らし、部分優先走査のため
の変化ライン検出として十分な検出結果を得ることを可
能とすることができる。
【００３１】なお、ローテートシフトを図６に示すよう
に左方向に１ビットシフトを行う例を説明したが、これ
に限らず、例えば、右方向シフトであっても、また１ビ
ットシフトではなく多ビットシフトでも同様の結果およ
び効果が得られることは言うまでもない。
に左方向に１ビットシフトを行う例を説明したが、これ
に限らず、例えば、右方向シフトであっても、また１ビ
ットシフトではなく多ビットシフトでも同様の結果およ
び効果が得られることは言うまでもない。
【００３２】
【発明の効果】以上詳記したように、本発明によれば、
少ないメモリ量でもフレーム間で変化したラインを検出
することが可能となり、変化ライン検出に必要なコス
ト、およびチップ数を大幅に減らすことが可能となる。
少ないメモリ量でもフレーム間で変化したラインを検出
することが可能となり、変化ライン検出に必要なコス
ト、およびチップ数を大幅に減らすことが可能となる。
【図１】本発明の一実施例を示すブロック図である。
【図２】図１に示すＦＬＣＤインタフェース４０の構成
を示すブロック図である。
を示すブロック図である。
【図３】ＦＬＣＤ上での部分優先走査を説明する図であ
る。
る。
【図４】図２に示す変化ライン検出部４５を示すブロッ
ク図である。
ク図である。
【図５】変化ライン検出の動作を示すフローチャートで
ある。
ある。
【図６】ローテートシフトレジスタの動作を説明する説
明図である。
明図である。
１１ ＣＰＵ １２ メインモリ １３ Ｉ／Ｏコントロール装置 １４ キーボード １５ マウス １６ ディスクインタフェース １７ バスシステム １８ ＣＲＴディスプレイ ２０ グラフィックカード ２１ ビデオメモリ ２２ カラーＬＵＴ（Ｌｏｏｋ Ｕｐ Ｔａｂｌｅ） ２３ ＤＡＣ（Ｄ／Ａ Ｃｏｎｖｅｒｔｅｒ） ３０ ＦＬＣディスプレイ ３１ パネル駆動制御コントローラ ３２ 情報線側ドライバＩＣ ３３ 走査線側ドライバＩＣ ３４ ＦＬＣパネル ４０ ＦＬＣＤインタフェース ４１ 画像処理部 ４２ フレームバッファ ４３ ＦＬＣＤ出力用インタフェースＩＣ ４４ ＭＰＵ（マイクロプロセッサ） ４５ 変化ライン検出部 ４６ メモリ ４７ ガンマ補正用ＩＣ ５１ ラッチ回路 ５２ 加算器 ５３ ローテートシフトレジスタ ５４ 比較器 ５５ タイミング制御部 ５６ メモリコントローラ
Claims (2)
- 【請求項１】 連続する画像フレーム間で変化した部分
を含むラインを検出する変化ライン検出装置において、 入来する、１画素がｍビット（ｍは正の整数）からなる
１ライン画素データを、ｎ画素（ｎは正の整数）毎に
（ｍ×ｎ）ビットの値としてラッチするラッチ手段と、 レジスタと、 該レジスタにストアされている値と前記ラッチ手段によ
りラッチされた値とを加算する加算手段と、 該加算手段による加算により得られた値を前記レジスタ
にストアするストア手段と、 該ストア手段によりデータが前記レジスタにストアされ
るごとにストアされたデータを所定ビットだけローテー
トシフトするシフト手段と、 前記加算手段による加算を所定回数繰返した後に得られ
た加算総数計をストアする加算総数計ストア手段と、 前記シフト手段による現加算総数計と前記加算総数計ス
トア手段に格納されている前フレームの同一位置の加算
総数計とが同一か否かを判定する判定手段と、 該判定手段により同一ではないと判定された場合はライ
ンに変化があることを表す信号を出力し、同一であると
判定された場合はラインに変化がないことを表す信号を
出力する出力手段とを備えたことを特徴とする変化ライ
ン検出装置。 - 【請求項２】 連続する画像フレーム間で変化した部分
を含むラインを検出する変化ライン検出方法において、 入来する、１画素がｍビット（ｍは正の整数）からなる
１ライン画素データを、ｎ画素（ｎは正の整数）毎に
（ｍ×ｎ）ビットの値としてラッチするラッチステップ
と、 レジスタにストアされている値と前記ラッチステップに
よりラッチした値とを加算する加算ステップと、 該加算ステップによる加算により得られた値を前記レジ
スタにストアするストアステップと、 該ストアステップによりデータが前記レジスタにストア
されるごとにストアされたデータを所定ビットだけロー
テートシフトするシフトステップと、 前記加算ステップによる加算を所定回数繰返した後に得
られた加算総数計をストアする加算総数計ストアステッ
プと、 前記シフトステップによる現加算総数計と前記加算総数
計ストアステップに格納されている前フレームの同一位
置の加算総数計とが同一か否かを判定する判定ステップ
と、 該判定ステップにより同一でないと判定した場合はライ
ンに変化があることを表す信号を出力し、他方、同一で
あると判定した場合はラインに変化がないことを表す信
号を出力する出力ステップとを備えたことを特徴とする
変化ライン検出方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15223794A JP3222691B2 (ja) | 1994-07-04 | 1994-07-04 | 変化ライン検出装置および方法 |
| US08/497,421 US5717906A (en) | 1994-07-04 | 1995-06-30 | Frame comparison with reduced memory via changed scanline detection and post-addition rotational shifting |
| EP95110341A EP0691638B1 (en) | 1994-07-04 | 1995-07-03 | Changed line detecting apparatus and method |
| DE69531024T DE69531024D1 (de) | 1994-07-04 | 1995-07-03 | Verfahren und Einrichtung zur Erkennung von geänderten Zeilen |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15223794A JP3222691B2 (ja) | 1994-07-04 | 1994-07-04 | 変化ライン検出装置および方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0816133A JPH0816133A (ja) | 1996-01-19 |
| JP3222691B2 true JP3222691B2 (ja) | 2001-10-29 |
Family
ID=15536090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15223794A Expired - Fee Related JP3222691B2 (ja) | 1994-07-04 | 1994-07-04 | 変化ライン検出装置および方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5717906A (ja) |
| EP (1) | EP0691638B1 (ja) |
| JP (1) | JP3222691B2 (ja) |
| DE (1) | DE69531024D1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3510042B2 (ja) | 1996-04-26 | 2004-03-22 | 株式会社日立製作所 | データベース管理方法及びシステム |
| DE10208073B4 (de) * | 2002-02-25 | 2006-06-08 | Diehl Ako Stiftung & Co. Kg | Treiberschaltung für eine LCD-Anzeige |
| EP1805585B1 (en) * | 2004-10-08 | 2017-08-16 | Immersion Corporation | Haptic feedback for button and scrolling action simulation in touch input devices |
| JP4511375B2 (ja) * | 2005-01-26 | 2010-07-28 | レノボ シンガポール プライヴェート リミテッド | 視野角の制御が可能な情報処理装置、制御方法およびコンピュータ・プログラム |
| JP5755592B2 (ja) * | 2012-03-22 | 2015-07-29 | 株式会社ジャパンディスプレイ | 表示装置および電子機器 |
| KR102082794B1 (ko) * | 2012-06-29 | 2020-02-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치의 구동 방법, 및 표시 장치 |
| US20140043349A1 (en) * | 2012-08-08 | 2014-02-13 | Qualcomm Mems Technologies, Inc. | Display element change detection for selective line update |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3553362A (en) * | 1969-04-30 | 1971-01-05 | Bell Telephone Labor Inc | Conditional replenishment video system with run length coding of position |
| JPH03203776A (ja) * | 1989-12-29 | 1991-09-05 | Sharp Corp | 強誘電性液晶パネルの表示制御装置 |
| JPH0580720A (ja) * | 1991-09-18 | 1993-04-02 | Canon Inc | 表示制御装置 |
| JPH0651721A (ja) * | 1992-07-29 | 1994-02-25 | Canon Inc | 表示制御装置 |
| EP0608053B1 (en) * | 1993-01-11 | 1999-12-01 | Canon Kabushiki Kaisha | Colour display system |
| DE69419439T2 (de) * | 1993-01-11 | 1999-12-16 | Canon Kk | Gerät und Verfahren zur Bewegungserfassung |
-
1994
- 1994-07-04 JP JP15223794A patent/JP3222691B2/ja not_active Expired - Fee Related
-
1995
- 1995-06-30 US US08/497,421 patent/US5717906A/en not_active Expired - Fee Related
- 1995-07-03 EP EP95110341A patent/EP0691638B1/en not_active Expired - Lifetime
- 1995-07-03 DE DE69531024T patent/DE69531024D1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5717906A (en) | 1998-02-10 |
| EP0691638A2 (en) | 1996-01-10 |
| EP0691638B1 (en) | 2003-06-11 |
| DE69531024D1 (de) | 2003-07-17 |
| EP0691638A3 (en) | 1997-01-15 |
| JPH0816133A (ja) | 1996-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5500654A (en) | VGA hardware window control system | |
| JP3694527B2 (ja) | 画像表示装置 | |
| US7242370B2 (en) | Display apparatus, method of controlling the same, and multidisplay system | |
| US7589745B2 (en) | Image signal processing circuit and image display apparatus | |
| US6208325B1 (en) | Image rotation for video displays | |
| JPS63153583A (ja) | 表示装置 | |
| US5508714A (en) | Display control apparatus for converting CRT resolution into PDP resolution by hardware | |
| US6587111B2 (en) | Graphic processor and data processing system | |
| JPH08202318A (ja) | 記憶性を有する表示装置の表示制御方法及びその表示システム | |
| KR20140058200A (ko) | 표시 장치 및 그것의 동작 방법 | |
| JP3222691B2 (ja) | 変化ライン検出装置および方法 | |
| US20060203002A1 (en) | Display controller enabling superposed display | |
| US7164431B1 (en) | System and method for mixing graphics and text in an on-screen display application | |
| US5657044A (en) | Liquid crystal display converter | |
| US6184907B1 (en) | Graphics subsystem for a digital computer system | |
| JP4075895B2 (ja) | 画像表示装置 | |
| JPH0683288A (ja) | 表示制御装置 | |
| US6577294B1 (en) | Display device | |
| US20060221089A1 (en) | Memory controller, image processing controller, and electronic instrument | |
| JPH06110411A (ja) | 単純マトリクス駆動型液晶表示装置 | |
| JPH0631927B2 (ja) | 表示データ転送方法及びディスプレイシステム | |
| JP3468667B2 (ja) | 表示制御装置および表示装置 | |
| JPH09244584A (ja) | 表示制御装置 | |
| JPS6113288A (ja) | 画像フレ−ム・メモリのアクセス制御回路 | |
| JPH04275592A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |