JP3221094B2 - アクティブマトリクスパネル及びその製造方法 - Google Patents

アクティブマトリクスパネル及びその製造方法

Info

Publication number
JP3221094B2
JP3221094B2 JP27931292A JP27931292A JP3221094B2 JP 3221094 B2 JP3221094 B2 JP 3221094B2 JP 27931292 A JP27931292 A JP 27931292A JP 27931292 A JP27931292 A JP 27931292A JP 3221094 B2 JP3221094 B2 JP 3221094B2
Authority
JP
Japan
Prior art keywords
aluminum
electrode
active matrix
matrix panel
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27931292A
Other languages
English (en)
Other versions
JPH06110085A (ja
Inventor
滋 山本
丈人 曳地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd, Fujifilm Business Innovation Corp filed Critical Fuji Xerox Co Ltd
Priority to JP27931292A priority Critical patent/JP3221094B2/ja
Publication of JPH06110085A publication Critical patent/JPH06110085A/ja
Application granted granted Critical
Publication of JP3221094B2 publication Critical patent/JP3221094B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】
【0001】本発明は、アクティブマトリクスパネルの
製造方法に係り、特に、スイッチング素子としての薄膜
トランジスタと画素電極との配線の信頼性向上を図った
アクティブマトリクスパネルの製造方法に関する。
【0002】
【従来の技術】従来、アクティブマトリクスパネルと称
される画像表示装置の代表的なものの一つとして液晶素
子を用いたものがある。すなわち、かかるアクティブマ
トリクスパネルは、液晶素子の駆動を制御するスイッチ
ング素子と、液晶素子と、スイッチング素子及び液晶素
子との間等の配線等を主要な構成要素としてなるもので
ある(例えば、「SID 91 Digest pp21
5 〜218 」等参照)。かかるアクティブマトリクスにお
いて、液晶素子を構成する画素電極と薄膜トランジスタ
との接続は、アルミニウム(Al)配線によってなされ
ており、このアルミニウム配線は層間絶縁膜を介するこ
となく、その一部の面が画素電極に直接接触するように
なっている。従来、このような構造の製造プロセスとし
ては、画素電極として酸化インジウム・スズ(ITO)
を着膜、パタ−ニングした後にAl又はAlとSiの拡
散バリアメタルの積層膜を着膜、パタ−ニングしてい
た。
【0003】ところで、上述のような製造プロセスにお
いては、次述するような問題がある。すなわち、Al着
膜後、パタ−ニングのために水溶液を用いたエッチング
処理すなわち、いわゆるウエット処理を行うが、この場
合、図4に示されるように、Alの結晶粒、いわゆるグ
レイン20,20相互の境界面の部分からエッチングが
進行してITO電極21が侵食されてしまうという現象
が生じることがある。これは、通常、Alのみを同様な
ウエットエッチング処理を行う際には上述のような現象
は生じないが、図4のようにAl電極22とITO電極
21とが接触する部分があるために、このAl電極22
とITO電極21との間で局部的に電池が形成され、ウ
エット処理のための水溶液との間で一種の電気化学反応
が生じ、Alは、と水容性のH2 AlO3 - に変化して
水溶液に溶解してしまい、図4のようにピンホ−ル23
が形成され、最後にはITO電極21までがエッチング
されてしまうものと考えられる。特に、Alに関して
は、エッチングに用いられているClガスが残留するこ
とによっても上述のような異常エッチングが発生するこ
とがある。このようにして発生した異常エッチングの部
分は、アルミニウム配線部分の断線を招き易く、製品の
歩留りを低下させるという問題があった。このウエット
処理に用いられる溶液と配線材料或いは画素電極の材料
との関係に起因する異常エッチングの発生は、理論上、
配線材料及び画素電極の材料を変更することによって回
避することができる。
【0004】
【発明が解決しようとする課題】しかしながら、配線材
料であるAlは、ワイヤボンディングに欠かせない材料
であり、また、ITOは現在のところ最も低抵抗で且つ
最も安定した透明部材であり、これらに代わり得る適切
な材料がないのが現状である。そこで、AlとITOと
の間に層間絶縁膜を設けてITOが露出しないような構
造にすることによって上述の異常エッチングを回避する
ことも考えられるが、層間絶縁膜のフッ酸系のエッチャ
ントにITOのコンタクト部が長時間晒されることにな
り、その結果、コンタクト抵抗の上昇を招くという問題
があった。
【0005】かかる不都合を解決する手段としては、例
えば、特開昭58−178562号公報に、Alを設け
た後にITOを形成するようにし、ITOをエッチング
する際に生じるAlにおけるダメ−ジを避けるためにA
l配線の表面を陽極酸化させるようにする技術が開示さ
れているが、この方法では酸化膜が厚くなる傾向にあ
り、このためITOとAlのコンタクト抵抗が大きくな
り、液晶素子への電荷の書き込みが困難になるという問
題があった。
【0006】本発明は、上記実情に鑑みてなされたもの
で、製造過程でのアルミニウム配線の欠陥の発生が少な
く、信頼性の高いアクティブマトリクスパネルの製造方
法を提供することを目的とする。
【0007】
【課題を解決するための手段】上記目的を達成するため
本発明は、液晶素子と、この液晶素子に接続されるスイ
ッチング素子とを複数有し、前記スイッチング素子と前
記液晶素子を構成する酸化インジウム・スズからなる透
明電極とが、アルミニウムからなり且つ一部が前記透明
電極に積層されてなる配線電極によって接続されたアク
ティブマトリクスパネルの製造方法において、次の手順
を含むことを特徴としている。前記透明電極の形成後に
アルミニウムを堆積し、該堆積したアルミニウム表面を
紫外線で照射しつつ、この照射により生ずるオゾンの雰
囲気中に前記アルミニウムを晒してアルミニウム表面に
酸化膜を形成した後に、引き続いてウエットエッチング
により前記アルミニウムの層を所望の形状に形成する。
【0008】
【作用】本発明方法によれば、紫外線照射とオゾン雰囲
気で晒すことにより酸化膜を形成するので、薄くて緻密
な酸化アルミニウム膜を形成することができ、酸化に引
き続き、ウエットエッチングを行うことが可能となる。
【0009】
【実施例】以下、図1乃至図2を参照しつつ、本発明に
係るアクティブマトリクスパネル及びその製造方法につ
いて説明する。ここで、図1は本発明に係るアクティブ
マトリクスパネルの一実施例を示す縦断面図、図2は図
1に示された実施例における配線電極と酸化膜との一部
拡大縦断面図である。このアクティブマトリクスパネル
は、後述する配線電極の表面に形成される酸化膜を除け
ば、その基本的な構造は、従来のアクティブマトリクス
パネルと同様である。すなわち、アクティブマトリクス
パネルは、絶縁基板1上に、液晶素子からなる画素部2
と、この画素部2の液晶素子に接続される薄膜トランジ
スタ(以下、「TFT」と言う。)3とを基本単位とし
てこれらを複数マトリックス状に配してなるもので、図
1には基本単位部分の縦断面図が示されている。尚、図
1に示された実施例においては、TFT3の左側に接続
パッド12が設けられており、この接続パッド12は図
示されない部位で配線電極10と接続されており、この
接続パッド12に外部の回路(図示せず)からの配線が
接続されることによって、アクティブマトリクスパネル
と外部回路との接続がなされるようになっているもので
ある。尚、接続パッド12上面には、配線電極10と同
様に酸化膜11が形成されているが、この酸化膜11
は、接続パッド12に外部回路等からの配線が例えば超
音波溶着法等により接続される際に、必然的に除去され
ることとなるので、特別に除去するための処置を施す必
要はないものである。
【0010】本実施例においては、絶縁基板1の上にゲ
−ト電極4が設けられると共に、このゲ−ト電極4の上
面には陽極酸化膜5が形成されている。そして、このゲ
−ト電極4及び陽極酸化膜5を覆うと共に、絶縁基板1
の一部を覆うようにゲ−ト絶縁膜6が積層されている。
さらに、このゲ−ト絶縁膜6の一部、すなわち、TFT
3を構成する部位には、活性層7及びチャネル保護層8
が順に積層されると共に、活性層7及びチャネル保護層
8の側縁を覆うようにオ−ミックコンタクト層9が積層
されている。また、活性層7の上には配線電極10及び
耐エッチング性部材からなる層としての酸化膜11が順
に積層されて、さらに、これら全体を覆うように保護膜
13が設けられている。一方、画素部2においては、先
のゲ−ト絶縁膜6の上に画素電極14が積層されてい
る。そして、この画素電極14の一部は先の配線電極1
によって覆われるようになっており、この配線電極10
はTFT3と画素電極14との配線電極の役割を果して
いる。尚、接続パッド12の上面にも酸化膜11が形成
されているが、この酸化膜11は膜厚が極めて薄いので
コンタクト抵抗には支障をきたさない。尚、酸化膜11
は、後述するようにアルミニウムからなる配線電極10
とITOからなる画素電極14との間において生ずる電
気化学反応に対してエッチングが進行することのない耐
エッチング性部材からなる層としての機能を果している
ものである。
【0011】次に、上述の構成におけるアクティブマト
リックスパネルの製造プロセスについて説明する。先
ず、絶縁基板1上に、ゲ−ト電極4をなす金属部材(例
えば、アルミニウム)を蒸着法等により着膜、パタ−ニ
ングしてゲ−ト電極4を形成し、続いて、このゲ−ト電
極4の上面に陽極酸化によって陽極酸化膜5を形成す
る。次に、例えば、プラズマCVD法によりゲ−ト絶縁
膜6をなすSiNx、活性層7をなすa−Si:H、チ
ャンネル保護層8をなすSiNxを連続的に堆積し、絶
縁基板1の裏面(図1において紙面下側)より裏面露光
を行ってチャネル保護層8をなすSiNxをパタ−ニン
グしてチャネル保護層8を形成すると共に、活性層7を
なすa−Si:Hを自己整合的に形成することによって
活性層7を得る。
【0012】続いて、オ−ミックコンタクト層9をなす
n+ a−Siを着膜、パタ−ニングしてソ−ス・ドレイ
ン領域7a,7bを形成する。さらに続いて、画素電極
14をなすITOを着膜、パタ−ニングすることによっ
て画素電極14を形成する。次に、Al(アルミニウ
ム)をスパッタリングにより1μm程度に着膜する。そ
して、Al着膜後、UV光(紫外線)を照射してO3
(オゾン)を発生させた雰囲気中に10分程度晒すこと
によってAl表面を酸化させて酸化膜11を得る。この
酸化処理により得られる酸化膜11は自然酸化膜に比し
て緻密なものとなり、配線電極10をなすアルミニウム
のグレイン20相互の接合部分の表面も確実に覆われ
(図2参照)、これ以後のウエット処理においてAl表
面が電極として作用することを防止すると共に、ITO
との間に形成される電池によって引き起こされる異常エ
ッチングのバリアとして作用するものである。
【0013】この後、ウエットエッチング処理によって
Alをパタ−ニングして配線電極10を形成し、続いて
プラズマCVD方によって保護膜13となるSiNxを
着膜し、接続パッド12部分をパタ−ニングして保護層
13を形成してアクティブマトリクスパネルが完成す
る。本実施例においては、Alの表面をUV光で照射
し、その結果発生したO3 中にAlを晒すことによって
Al表面に酸化膜11を形成するようにしたが、この方
法に限らず、酸素プラズマ処理や酸素を含む雰囲気で2
00度程度で加熱処理する方法であってもよい。また、
配線電極10をなす部材は、アルミニウムに代えてS
i、Ti、Cu等を含むアルミニウム合金であってもよ
い。また、配線電極10と画素電極14とは直接接合さ
れる構造としたが、アルミニウムからなる配線電極10
とITOからなる画素電極14との間にMo(モリブデ
ン)からなる層を設けるようにして配線電極10と画素
電極14との接触抵抗をより低くするようにしてもよ
い。
【0014】次に、第2の実施例について図3を参照し
つつ説明する。尚、図1に示された第1の実施例と同一
の構成要素については同一の番号を付してその説明を省
略し、以下、異なる点を中心に説明する。この第2の実
施例は、第1の実施例においてAlからなる配線電極の
表面に酸化膜を形成したのに対し、Alからなる配線電
極の表面にMoからなるエッチング保護膜15が設けら
れている点が第1の実施例と異なっている。ここで、A
lの上に積層されるMoはAlとITOとの間において
局所的に電池が形成され、それに起因して生ずる異常エ
ッチングに対してバリアとして作用するものである。
【0015】次に、上記構成のアクティブマトリクスパ
ネルの製造プロセスについて、第1の実施例と異なる点
を中心に説明する。すなわち、この第2の実施例におい
ても、画素電極14を形成するまでの製造プロセスは、
図1に示された第1の実施例におけるものと同一であ
る。画素電極14形成後は、スパッタリングによりA
l、Moの順に、Alを約1μm程度、Moを約500
オングストロ−ム程度、それぞれ着膜する。ここで、M
oの着膜は、Al着膜の際に使用したと同一のエッチャ
ントをそのまま流用して連続的にエッチングして、パタ
−ニングすることにより配線電極10及びエッチング保
護膜15を形成する。この後、プラズマCVD法によ
り、保護膜13をなすSiNxを着膜し、接続パッド1
2の部分をパタ−ニングして保護膜13を形成する。そ
して、最後に接続パッド12の上面に露出したMoを除
去してアクティブマトリクスパネルが完成する。
【0016】尚、本実施例においては、Alの上面にM
oからなるエッチング保護層15を設けたが、エッチン
グ保護膜15をなす部材としてはMoに限られる必要は
なく、配線電極10のアルミニウムと画素電極14のI
TOとの間で発生する接触電位差を緩和するか、反応を
抑圧できるものであれば他の部材であってもよいことは
勿論である。具体的には、例えば、Ta、W等がMoに
代るものとして好適である。
【0017】また、上述した2つの実施例においては、
a−SiからなるTFTを有するアクティブマトリクス
パネルを例に説明したが、本発明は、上述した実施例の
構造のアクティブマトリクスパネルにのみ限定されるも
のではなく、AlとITOとが直接接触する構造を有す
るアクティブマトリクスパネルであれば適用可能であ
る。
【0018】本発明によれば、ITOと接触する配線電
極となるアルミニウムの表面に紫外線を照射することに
よってオゾンを発生させ、その雰囲気中にアルミニウム
を晒すことによって緻密な酸化膜をアルミニウム表面に
形成するようにして、アルミニウムの表面を保護するよ
うにしたので、アルミニウムをパタ−ニングする際のウ
エット処理において、従来生じていたアルミニウムのピ
ンホ−ル、さらには、ITOの侵食ということがなくな
り、そのため、製品の歩留まりが向上すると共に、信頼
性が向上することとなる。
【0019】
【発明の効果】本発明方法によれば、紫外線照射とオゾ
ン雰囲気で晒すことにより酸化膜を形成するので、薄く
て緻密な酸化アルミニウム膜を形成することができ、酸
化に引き続き、ウエットエッチングを行うことが可能と
なるので、加熱に伴う素子特性への影響がなく、製造に
おける生産効率が向上する効果がある。
【図面の簡単な説明】
【図1】 本発明に係るアクティブマトリクスパネルの
主要部の縦断面図である。
【図2】 図1に示されたアクティブマトリクスパネル
における酸化膜の近傍を示す部分縦断面図である。
【図3】 本発明に係るアクティブマトリクスパネル他
の実施例を示す縦断面図である。
【図4】 従来のアクティブマトリクスパネルにおける
異常エッチング現象を説明する縦断面図である。
【符号の説明】
10…配線電極、 11…酸化膜、14…画素電極、
15…エッチング保護膜
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G02F 1/1362 G02F 1/13 101 H01L 29/78

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】液晶素子と、この液晶素子に接続されるス
    イッチング素子とを複数有し、前記スイッチング素子と
    前記液晶素子を構成する酸化インジウム・スズからなる
    透明電極とが、アルミニウムからなり且つ一部が前記透
    明電極に積層されてなる配線電極によって接続されたア
    クティブマトリクスパネルの製造方法において、 前記透明電極の形成後にアルミニウムを堆積し、該堆積
    したアルミニウム表面を紫外線で照射しつつ、この照射
    により生ずるオゾンの雰囲気中に前記アルミニウムを晒
    してアルミニウム表面に酸化膜を形成した後に、引き続
    いてウエットエッチングにより前記アルミニウムの層を
    所望の形状に形成することを特徴とするアクティブマト
    リクスパネルの製造方法。
JP27931292A 1992-09-25 1992-09-25 アクティブマトリクスパネル及びその製造方法 Expired - Fee Related JP3221094B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27931292A JP3221094B2 (ja) 1992-09-25 1992-09-25 アクティブマトリクスパネル及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27931292A JP3221094B2 (ja) 1992-09-25 1992-09-25 アクティブマトリクスパネル及びその製造方法

Publications (2)

Publication Number Publication Date
JPH06110085A JPH06110085A (ja) 1994-04-22
JP3221094B2 true JP3221094B2 (ja) 2001-10-22

Family

ID=17609414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27931292A Expired - Fee Related JP3221094B2 (ja) 1992-09-25 1992-09-25 アクティブマトリクスパネル及びその製造方法

Country Status (1)

Country Link
JP (1) JP3221094B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012002971A (ja) 2010-06-16 2012-01-05 Seiko Epson Corp 偏光素子及びその製造方法、液晶装置、電子機器

Also Published As

Publication number Publication date
JPH06110085A (ja) 1994-04-22

Similar Documents

Publication Publication Date Title
JP4169896B2 (ja) 薄膜トランジスタとその製造方法
TWI387108B (zh) 導線結構、形成導線之方法、薄膜電晶體基材及製造薄膜電晶體基材之方法
JP4644417B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP5240964B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP4280727B2 (ja) 液晶表示装置用アレイ基板の製造方法
US6678017B1 (en) Display panel and method of fabricating the same
JP4272272B2 (ja) 配線用組成物、この組成物を用いた金属配線およびその製造方法、この配線を用いた表示装置およびその製造方法
US6859252B2 (en) Active matrix substrate and manufacturing method thereof
JP5412026B2 (ja) 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法
KR101168729B1 (ko) 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
JP2905032B2 (ja) 金属配線の製造方法
JPH11133455A (ja) 液晶表示装置の製造方法
JPH01123475A (ja) 液晶表示装置
KR101046928B1 (ko) 박막 트랜지스터 표시판과 그 제조방법
JP3182351B2 (ja) 薄膜トランジスタの製造方法
JP2005057240A (ja) 薄膜半導体素子、及び薄膜半導体素子の製造方法
JP4217287B2 (ja) Tftアレイ基板およびこれを用いた液晶表示装置
JP3221094B2 (ja) アクティブマトリクスパネル及びその製造方法
JPH0713180A (ja) 液晶表示装置
JP4656827B2 (ja) 液晶表示装置
JPH0640585B2 (ja) 薄膜トランジスタ
JP2937126B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法
JP2002189226A (ja) 液晶表示装置およびその製造方法
JP3805470B2 (ja) 液晶表示装置の製造方法および液晶表示装置用tftアレイ基板の製造方法
JP2919369B2 (ja) 液晶表示装置及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070817

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080817

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090817

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100817

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees