TWI387108B - 導線結構、形成導線之方法、薄膜電晶體基材及製造薄膜電晶體基材之方法 - Google Patents

導線結構、形成導線之方法、薄膜電晶體基材及製造薄膜電晶體基材之方法 Download PDF

Info

Publication number
TWI387108B
TWI387108B TW095123625A TW95123625A TWI387108B TW I387108 B TWI387108 B TW I387108B TW 095123625 A TW095123625 A TW 095123625A TW 95123625 A TW95123625 A TW 95123625A TW I387108 B TWI387108 B TW I387108B
Authority
TW
Taiwan
Prior art keywords
layer
copper
gate
electrode
wire
Prior art date
Application number
TW095123625A
Other languages
English (en)
Other versions
TW200707754A (en
Inventor
Je-Hun Lee
Chang-Oh Jeong
Beom-Seok Cho
Yang-Ho Bae
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of TW200707754A publication Critical patent/TW200707754A/zh
Application granted granted Critical
Publication of TWI387108B publication Critical patent/TWI387108B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Description

導線結構、形成導線之方法、薄膜電晶體基材及製造薄膜電晶體基材之方法 發明領域
本發明有關一導線結構，且更特別有關一包括銅或銅合金之導線結構，一形成導線之方法，一薄膜電晶體(TFT)基材，及一製造薄膜電晶體(TFT)基材之方法。
 發明背景
使用一TFT基材作為一用於一具有一矩陣陣列中的像素之液晶顯示器(LCD)及一有機電致發光(EL)顯示器之基材。
身為一種最廣泛使用的平板顯示器之一LCD係包括兩基材，其中該等兩基材具有複數個電極及一介於其間之液晶層，並藉由將一電壓施加至電極以重新配置液晶分子在液晶層中的定向來調整透射通過其之光量。LCD中，使用TFT作為用以控制施加至各別電極的圖像信號之切換元件。
一有機電致發光(EL)顯示器裝置係藉由電性激勵磷光有機材料來顯示一圖像，並包括一用以對於像素供應發光所需要的電流之驅動TFT以及一切換TFT。
由於LCD或有機EL顯示器裝置顯示面積增大，連接至TFT之閘極線及資料線亦成長變大，造成導線電阻的增加。為了對付電阻增加所導致之信號延遲，閘極線及資料線可由一具有盡可能低的電阻率之材料所形成。
各種不同配線材料中，銅(Cu)係為便宜且具有相對較低的電阻率。Cu具有近似1.67μΩcm的電阻率，其遠低於鋁(Al)的電阻率(亦即近似2.65μΩcm)。因此，一實際程序中，相較於一以Al為基礎的閘極或資料線，由Cu製成的一閘極線或一資料線係顯著地改良信號延遲問題。
然而，因為銅對於一諸如絕緣基材(譬如玻璃基材)或半導體層等下結構具有不良黏著且對於化學物具有不良抵抗性，其在一後續程序中曝露於化學物時容易被氧化或腐蝕，故難以使用只由銅製成之導線。因此，銅膜可以由銅膜、一下方障壁膜、及一上方蓋覆膜所構成之一多層式結構的形式來使用。然而，當構成多層式結構之銅膜、障壁膜及蓋覆膜利用一蝕刻劑在相同程序中被蝕除時，溶於蝕刻劑中之部分銅離子可穿透至多層式結構底下之一結構(譬如半導體層)中，藉以降低半導體層的特徵，導致一TFT之可靠度降低。此外，位於銅膜與蓋覆膜間的一介面處之銅係在用以圖案化之濕蝕刻期間或一光阻膜的移除期間被選擇性腐蝕，因此導致諸如懸伸等之一導線的一不良側向輪廓。這些懸伸係造成一後續程序中之裂痕，因此降低導線的可靠度。
 發明概要
根據本發明的一實施例，提供一導線結構，其包括一配置於一下結構上之障壁層、一配置於障壁層上包含銅或銅合金之銅傳導層、一配置於銅傳導層上包含氮化銅之中間層、及一配置於中間層上之蓋覆層。
根據本發明的一實施例，提供一形成導線之方法，該方法係包括形成一障壁層於一下結構上，形成一包含銅或銅合金之銅傳導層於障壁層上，形成一包含氮化銅之中間層於銅傳導層上，形成一蓋覆層於中間層上，蝕刻蓋覆層、中間層、及銅傳導層以曝露障壁層，及蝕刻障壁層。
根據本發明的一實施例，提供一薄膜電晶體(TFT)基材，該薄膜電晶體係包括一閘極導線，其配置於一絕緣基材上且包含一延伸於一第一方向中之閘極線以及一連接至閘極線之閘極電極，一資料導線，其與絕緣基材上之閘極導線絕緣且包含一延伸於一第二方向中之資料線以交會閘極線，一源極電極連接至資料線，而一汲極電極與源極電極分離，及一像素電極，其配置於閘極導線及資料導線上之像素處且連接至汲極電極、閘極導線或資料導線而具有一配置於一下結構上之障壁層、一配置於障壁層上包含銅或銅合金之銅傳導層、一配置於銅傳導層上包含氮化銅之中間層、及一配置於中間層上之蓋覆層。
根據本發明的一實施例，提供一製造TFT基材之方法，該方法包括形成一閘極導線於一絕緣基材上，閘極導線包含一延伸於一第一方向中之閘極線及一連接至閘極線之閘極電極，形成一資料導線於絕緣基材上，資料導線與閘極導線絕緣且包含一延伸於一第二方向中以交會閘極線之資料線，一源極電極連接至資料線，而一汲極電極與源極電極分離，及形成一在閘極導線及汲極導線上的像素處連接至汲極電極之像素電極，其中該形成閘極導線或資料導線係包括形成一障壁層於一下結構上，形成一包含銅或銅合金之銅傳導層於障壁層上，形成一包含氮化銅之中間層於銅傳導層上，形成一包含鉬或鉬合金之蓋覆層於中間層上，蝕刻蓋覆層、中間層及銅傳導層以曝露障壁層，及蝕刻障壁層。
圖式簡單說明
可參照圖式從下文描述更詳細地瞭解本發明的示範性實施例，其中：第1圖為根據本發明的一實施例之一導線結構的剖視圖；第2至5圖為顯示根據本發明的一實施例之一用以形成一導線之方法的順序性剖視圖；第6A圖顯示根據本發明的一實施例之一TFT基材的一佈局，而第6B圖為沿著第6A圖的線B－B’所取之剖視圖；第7A、8A、9A及10A圖為顯示一用以製造第6A圖所示的TFT基材之方法的順序性佈局；第7B、8B、9B及10B圖分別為沿著第7A、8A、9A及10A圖的線B－B’所取之剖視圖；第11A圖為第6A圖所示的TFT基材之一經修改範例的一佈局；第11B圖為沿著第11A圖的線B－B’所取之剖視圖；第12A圖為根據本發明另一實施例之一TFT基材的一佈局；第12B及12C圖為沿著第12A圖的線B－B’及C－C’所取之各別剖視圖；第13A、14A、15A、16A、17A及18A圖為顯示一用以製造第12A圖所示的TFT基材之方法的順序性佈局；第13B、14B、15B、16B、17B及18B圖分別為沿著第13A、14A、15A、16A、17A及18A圖的線B－B’所取之順序性剖視圖；及第13C、14C、15C、16C、17C及18C圖分別為沿著第13A、14A、15A、16A、17A及18A圖的線C－C’所取之順序性剖視圖。
 較佳實施例之詳細說明
現在將在下文中參照圖式更完整地描述本發明的示範性實施例。然而，本發明可以不同形式實施且不應視為限於此處所提出的實施例。
下文中將參照圖式更完整地描述根據本發明的實施例之一導線結構及一形成導線之方法。第1圖為根據本發明的一實施例之一導線結構的剖視圖。第2至5圖為顯示根據本發明的一實施例之一形成導線之方法的順序性剖視圖。
參照第1圖，根據本發明的一實施例之一導線結構係包含一下結構1及一包括一障壁層2a、一銅傳導層2b、一中間層2c及一蓋覆層2d之導線2。銅傳導層2b配置於下結構1上而障壁層2a介於其間。蓋覆層2d配置於銅傳導層2b上，而中間層2c介於銅傳導層2b與蓋覆層2d之間。
下結構1係提供一用以形成導線2之表面且支撐導線2。下結構1可包含譬如具有單一組件、元件或層之單一結構，及一具有多重組件、元件及/或層的一組合之複雜結構。下結構1譬如可為一由玻璃製成之絕緣體基材、一由非晶矽製成之半導體層、一絕緣層，但不在此限。
含有銅或銅合金之銅傳導層2b係配置於下結構1上。此處，因為銅的低成本及處於薄膜狀態之低電阻率亦即2.1μΩcm，使用銅作為一低電阻係數配線材料。
介於下結構1之間的障壁層2a係增加銅傳導層2b與下結構1間之黏著，且遏阻銅離子擴散至下結構1中。銅由於其不良黏著而容易在銅傳導層2b沉積及圖案化時被掘起或剝離。為避免此作用，除銅外亦包括其他材料之障壁層2a係設置於下結構1與銅傳導層2b之間。障壁層2a係遏阻銅離子擴散至下結構1中，亦即一半導體層，藉以允許下結構1維持其特徵。此外，障壁層2a遏阻出現在下結構1中的材料擴散至銅傳導層2b中，藉以遏阻銅傳導層2b的電阻率增高。
銅傳導層2b係利用濕蝕刻由圖案化所形成。當障壁層2a被一蝕刻劑蝕刻時，溶於蝕刻劑中的銅離子可滲透至障壁層2a底下之下結構1的一經曝露部，因此改變下結構1的特徵。譬如，當下結構1為一半導體層時，半導體層可被劣化，故降低導線2的可靠度。因此，障壁層2a較佳係由一不被用以蝕刻銅傳導層2b的蝕刻劑所蝕刻之材料(亦即，一對於銅具有大的蝕刻選擇性之材料)製成。對於障壁層2a之有用材料的範例係包括但不限於Cr、Ti、Ta、V、Zr、W、Nb、Co、Ni、Pd、Pt，及其一化合物。當下結構1為一進行蝕刻時並無使銅離子擴散至其中的風險之結構(譬如一絕緣體基材)時，可使用一與銅傳導層2b同時被蝕除之材料作為障壁層2a，諸如一蓋覆層2d等。
蓋覆層2d配置於銅傳導層2b上以遏阻銅傳導層2b經由銅傳導層2b與化學物質間的一反應受到腐蝕。譬如，一用以圖案化銅傳導層2b之蝕刻劑係氧化且腐蝕銅，因此增高電阻率。因此，出現在銅傳導層2b上之蓋覆層2d係遏阻銅傳導層2b直接曝露於蝕刻劑。此處，使用一不被用來圖案化銅傳導層2b的蝕刻劑所腐蝕或具有高抗化學性之材料作為蓋覆層2d。為了處理簡單起見，使用一與銅傳導層2b同時被蝕刻之材料，其有用範例係包括以Mo為基礎的材料包括Mo、MoN、MoW、MoTi、MoNb、及MoZr，傳導性氧化物包括IZO、ITO、及非晶ITO。
同時，如果蓋覆層2d直接配置於銅傳導層2b上，電流腐蝕可能在蝕刻蓋覆層2d及銅傳導層2b期間或移除一光阻膜期間由於銅與一構成蓋覆層2d的材料(譬如鉬(Mo))之間的電子交換而發生於蓋覆層2d與銅傳導層2b間之一介面處。結果，具有主動電位之銅的腐蝕速率增加，而銅傳導層2b在其與蓋覆層2d之間的介面處被選擇性腐蝕，故生成懸伸。這些懸伸可能造成一後續程序中的裂痕，故降低導線2的可靠度。
為了遏阻此電流腐蝕，如第1圖所示，中間層2c係介於蓋覆層2d與銅傳導層2b之間，故遏阻銅傳導層2b與蓋覆層2d之間的電子交換。中間層2c係可具有絕緣性質或具有身為傳導性質與絕緣性質之間的中間性質之半傳導性質。即便當中間層2c具有半傳導性質時，電子交換可被顯著地降低，故降低了電流腐蝕所致之懸伸現象。除了具有絕緣性質或半導體性質之材料外，自處理簡單的觀點來看，亦可使用與中間層2c下方之銅傳導層2b相同的材料來形成中間層2c。譬如，中間層2c可包括以Cu3N示範之氮化銅(CuNx)。在此例中，中間層2c不需僅為氮化銅。而是，中間層2c可不但包括氮化銅，亦包括銅或其他材料。此處，中間層2c中所包含之氮化銅可具有足以遏阻電流腐蝕之數量。以佔中間層2c中所有原子之氮原子百分比表達時，中間層2c中的氮化銅量可能位於約0.001至約50原子百分比的範圍。
可考慮其絕緣性質的程度來決定中間層2c的厚度。譬如，當氮具有高的原子百分比時，亦即當中間層2c展現相對較高度的絕緣性質時，即便中間層2c具有小厚度亦可接受。然而，當氮具有低的原子百分比時，亦即當中間層2c展現相對較低度的絕緣性質時，中間層2c的厚度則應夠大。譬如，可在約50至約1000埃的範圍中調整中間層2c的厚度。
下文將參照第1至5圖描述一用以形成一具有上述導線結構之導線之方法。
首先，製備包括一絕緣基材(譬如玻璃)、一半導體層、或一絕緣層之下結構1。然後，一包括Cr、Ti、Ta、V、Zr、W、Nb、Co、Ni、Pd、Pt或其一化合物之材料係譬如利用濺鍍被沉積在下結構1上以形成一障壁層2a。障壁層2a的厚度可為約50至約500埃，且較佳約100至約300埃。
然後，銅或銅合金譬如利用濺鍍被沉積在障壁層2a上以形成一銅傳導層2b。此處，進行濺鍍使得身為惰性氣體的氬氣引發至一室中且讓處於電漿狀態的氬(Ar)正離子與身為標靶之Cu或銅合金碰撞。銅傳導層2b的厚度較佳位於約1500至約2500埃的範圍中。
接著，藉由供應氮(N2 )且在相同室中具有降低之經引發Ar氣量在現場進行反應性濺鍍。不同於身為非主動氣體之Ar氣，氮氣以電漿狀態碰撞標靶時係與一標靶中的原子起反應。因此，當使用Cu或銅合金作為標靶時，氮氣係與Cu原子起反應以形成氮化銅。氮化銅隨後沉積在銅傳導層2b上以形成一中間層2c。在此時，所有標靶元件未與氮氣起反應。因此，已與氬氣碰撞之銅原子及已與氮氣碰撞但未與其反應之銅原子係連同氮化銅構成中間層2c。濺鍍室中所含之氬氣及氮氣可處於約90：10至約40：60的比值。可在約50至約1000埃範圍中調整中間層2c的厚度。
然後，一蓋覆層2d藉由使用氬氣的濺鍍形成於中間層2c上。此處，使用一利用相同蝕刻劑連同一用於形成下方中間層2c及銅傳導層2b之以銅為基礎的材料(亦即一具有小選擇性的材料)所蝕除之材料。有用的蓋覆層2d之特定範例係包括Mo、MoN、MoW、MoTi、MoNb、MoZr、一傳導性氧化物諸如IZO、ITO或非晶ITO等。利用此方式，完成了一具有障壁層2a、銅傳導層2b、中間層2c及蓋覆層2d之四層式導線結構的形成。
參照第3圖，光阻塗覆在多層式導線2上，然後為曝光與顯影，以形成一用以安置一導線之光阻圖案3。
然後，參照第4圖，利用光阻圖案3作為蝕刻罩幕來順序性蝕刻蓋覆層2d、中間層2c及銅傳導層2b以曝露障壁層2a。此處，蝕刻可為濕蝕刻，而蓋覆層2d、中間層2c及銅傳導層2b可利用相同蝕刻劑在相同程序中被蝕刻。可使用以過氧化氫或硝酸為基礎的蝕刻劑作為蝕刻劑，且可在蝕刻劑中進一步包括磷酸或醋酸。因為障壁層2a未被蝕刻劑所蝕除且覆蓋住下結構1，可以保護下結構1不被溶有銅離子或其他元件之蝕刻劑所侵襲。
參照第5圖，利用光阻圖案3作為蝕刻罩幕來蝕刻障壁層2a以曝露下結構1。此處，蝕刻可為乾蝕刻，有用蝕刻劑的範例係包括選自包括下列各物的群組之蝕刻氣體：HCl、Cl2、H2、O2、或其一組合。
再度參照第1圖，隨後移除光阻圖案3。這完成了第1圖所示的導線結構。雖然所顯示範例已經顯示障壁層2a利用光阻圖案3作為蝕刻罩幕加以乾蝕刻，障壁層2a的一上層圖案可被濕蝕刻以隨後移除光阻圖案3，接著利用上層圖案作為蝕刻罩幕來進行乾蝕刻，藉此形成導線結構。
如果障壁層2a由一能夠與銅傳導層2b及蓋覆層2d一起被蝕刻之材料製成，可進行蝕刻而不必進行上述兩項分離的蝕刻程序。
因為銅傳導層2b與蓋覆層2d之間的中間層2c遏阻了濕蝕刻及光阻膜移除期間之電子轉移，藉此遏阻電流腐蝕，故依此形成的導線2展現一良好的側向輪廓而無側向腐蝕。尚且，側向輪廓具有一良好推拔角而無懸伸。
根據本發明之上述導線結構及其形成方式可適用於一用於一LCD或一有機EL顯示器之TFT基材、一半導體裝置、一半導體裝備、及需要精密配線圖案之任何其他區域。雖然相對於一TFT基材來描述示範性實施例，本發明不在此限。
此處所用的“薄膜電晶體”用語係指一涵蓋至少一TFT之基材，但未排除TFT與基材之間另一結構之介入或出現形成於其上之額外結構。
首先，將參照第6A及6B圖描述包括上述導線結構之根據本發明的一實施例之一薄膜電晶體(TFT)基材。第6A圖顯示根據本發明的一實施例之一TFT基材的佈局，而第6B圖為沿著第6A圖的線B－B’所取之剖視圖。
參照第6A及6B圖，用於閘極信號傳輸之複數個閘極導線係配置於一絕緣基材10上。一閘極導線係包括一延伸於一橫向方向之閘極線22，一連接至閘極線22的一端之閘極墊24，其自一外部源接收一閘極信號且將所接收的閘極信號發送至閘極線22，一TFT之一閘極電極26，其連接至閘極線22且具有一突形，及一儲存電極27及一平行於閘極線22之儲存電極線28。儲存電極線28橫越一像素區延伸於一橫向方向中且連接至寬於儲存電極線28之儲存電極27。如稍後所描述重疊於一與像素電極82連接的汲極電極延伸部67之儲存電極27係形成一用以增強一像素的儲存容量之儲存電容器。儲存電極27及儲存電極線28的形狀及配置可以變動。當像素電極82與閘極線22重疊所產生之一儲存電容器為足夠時，可省略形成儲存電極27。
如第6B圖所示，閘極導線(22、24、26及27)係形成於由障壁層221、241、261及271、銅或銅合金製成的銅傳導層222、242、262、272、含氮化銅的中間層223、243、263及273、及蓋覆層224、244、264及274所構成之四層式結構中。雖然未直接顯示於圖中，儲存電極線28具有與閘極導線(22、24、26及27)相同的多層式結構。具有如下述的多層式結構之閘極導線中，亦包括有儲存電極線28且閘極導線(22、24、26及27)的多層式特徵對於儲存電極線28亦成立。
如上文參照第1至5圖所描述之本發明的導線結構係適用於多層式閘極導線。此處，蓋覆層224、244、264及274係輔助上方傳導層222、242、262及272黏著至絕緣基材10且遏阻用以形成絕緣基材10及傳導層222、242、262及272之材料擴散至彼此中。此外，介於銅傳導層222、242、262及272與蓋覆層224、244、264及274之間的中間層223、243、263及273係遏阻電子交換所造成之電流腐蝕。同時，因為直接位於閘極導線(22、24、26、27及28)下方之絕緣基材10未被蝕刻期間銅離子的穿透顯著地影響，就像蓋覆層224、244、264及274，障壁層221、241、261及271亦可由一能夠與銅傳導層222、242、262及272一起蝕刻之材料製成。
一由氮化矽(SiNx)製成的閘極絕緣層30係配置於基材10及閘極導線(22、24、26、27及28)上。
一由諸如氫化非晶矽等半導體材料製成之島形半導體層40係配置在對應於閘極電極26之閘極絕緣層30的一部分上。由重度摻雜有n型雜質之n＋氫化非晶矽或矽化物製成之歐姆接觸層55及56係配置於半導體層40上。
一資料導線(62、65、66、67及68)係配置於歐姆接觸層55及56及閘極絕緣層30上。資料導線係包括一大致延伸於一縱向方向中且交會一閘極線22以定位像素之資料線62，一連接至資料線62且延伸於歐姆接觸層55上方之源極電極65，一連接至資料線62一端且自外部電路接收一圖像信號之資料墊68，一與源極電極65分開且形成於歐姆接觸層65上就閘極電極26觀之與源極電極65相對之汲極電極66，及一自汲極電極66延伸且具有一重疊於儲存電極27的大面積之汲極電極延伸部67。
資料導線(62、65、66、67及68)就像閘極導線(22、24、26及27)係具有由障壁層621、651、661、671及681、銅或銅合金製成的銅傳導層622、652、662、672及682、含氮化銅的中間層623、653、663、673及683、及蓋覆層624、654、664、674及684所構成之一四層式結構。如上文參照第1至5圖所描述之本發明的導線結構係適用於多層式資料導線(62、65、66、67及68)。此處，障壁層621、651、661、671及681係輔助傳導層622、642、662、672及682黏著至一下結構，亦即歐姆接觸層55及56及閘極絕緣層30，並遏阻用以形成歐姆接觸層55及56、閘極絕緣層30及傳導層622、642、662、672及682之材料擴散至彼此。此外，障壁層621、651、661、671及681係遏阻由於溶於一蝕刻劑中的銅離子穿透至歐姆接觸層55及56中構成一TFT的一通路部、及配置於歐姆接觸層55及56底下之半導體層40而使TFT特徵劣化，蝕刻劑使用於一後續程序中，亦即資料導線(62、65、66、67及68)上所進行之一濕蝕刻程序中，特別是用以形成通路部中之源極電極65及汲極電極66。介於銅傳導層222、242、262及272與蓋覆層224、244、264及274之間的中間層223、243、263及273係遏阻電子交換所造成之電流腐蝕。
源極電極65係重疊於半導體層40的至少一部分。汲極電極66相對於閘極電極26而言與源極電極65相對且重疊於半導體層40的至少一部分。此處，歐姆接觸層55及56存在於下方的半導體層40及上方的源極電極65及汲極電極66之間以降低其間的接觸電阻。
汲極電極延伸部67係重疊於儲存電極27以與介於汲極電極延伸部67及儲存電極27之間的閘極絕緣層30形成一儲存電容。若缺乏儲存電極27，可能不形成汲極電極延伸部67。
閘極電極26、半導體層40、歐姆接觸層55及56、源極電極65、及汲極電極66係構成一TFT。在此時，半導體層40形成TFT的一通路區。此實施例的TFT係為一“底閘極模式”TFT，其中閘極電極26配置於包括一通路區之半導體層40底下。
一鈍化層70形成於資料導線(62、65、66、67及68)、及半導體層40的未曝露部上。此處，鈍化層較佳由一諸如氮化矽或氧化矽等無機絕緣體、一具有良好平坦性特徵之光敏性有機材料、或電漿增強式化學氣相沉積(PECVD)所形成之一諸如a－Si：C：O及a－Si：O：F等低介電絕緣材料所製成。當鈍化層70由一有機材料製成時，一由氮化矽(SiNx)或氧化矽(SiO2)製成之絕緣層(未圖示)可進一步設置於有機層底下藉以遏阻鈍化層70的一有機材料接觸到源極電極65與汲極電極66之間的半導體層40之一經曝露部。
用以曝露汲極電極延伸部67及資料墊68之接觸孔77及78係出現在鈍化層70中。一用以曝露閘極墊24之接觸孔74係出現在鈍化層70及閘極絕緣層30中。一經由接觸孔77電性連接至汲極電極66之像素電極82係配置在對應於各像素之鈍化層70的一部分上。電場產生於供應有資料電壓之像素電極82及一上顯示基材的一共同電極之間，其決定了液晶分子在像素電極82與共同電極之間的LC層中之一定向。
分別經由接觸孔74及78連接至閘極墊24及資料墊68之一輔助閘極墊84及一輔助資料墊88亦配置於鈍化層70上。像素電極82、輔助閘極墊84及輔助資料墊88係由氧化銦錫(ITO)製成。
根據本發明的一實施例之TFT基材可適用於液晶顯示器(LCD)裝置。
下文中，參照第6A、6B、及7A至10B圖更詳細地描述根據本發明的一實施例之一用以製造一TFT基材之方法。第7A、8A、9A及10A圖為顯示一用以製造第6A圖所示的TFT基材之方法之順序性佈局，而第7B、8B、9B及10B圖分別為沿著第7A、8A、9A及10A圖的線B－B’所取之剖視圖。
首先，參照第7A及7B圖，譬如利用濺鍍在一絕緣基材10上順序性堆積一障壁層、一含有銅或銅合金之銅傳導層、一含有氮化銅之中間層、及一蓋覆層，藉以形成一四層式閘極層。然後，一用以界定一閘極導線(22、24、26、27及28)之光阻圖案係形成於四層式閘極層上。然後，蓋覆層、中間層及銅傳導層係利用光阻圖案作為蝕刻罩幕被順序性濕蝕刻藉以曝露障壁層。然後，障壁層利用光阻圖案作為蝕刻罩幕被乾蝕刻，且移除光阻圖案。這完成了包括一閘極線22之閘極導線(22、24、26、27及28)、一閘極電極26、一閘極墊24、一儲存電極27及一儲存電極線28。上述用以形成導線之方法係適用於形成閘極導線(22、24、26、27及28)。因此，如同上文參照第1圖所描述，因為介於銅傳導層222、242、262及272與蓋覆層224、244、264及274之間的中間層223、243、263及273係遏阻濕蝕刻及光阻圖案移除期間之電子轉移且因此遏阻電流腐蝕，閘極導線(22、24、26、27及28)展現一良好的側向輪廓而無側向腐蝕及一良好的推拔角而無懸伸。
接著，參照第8A及8B圖，一譬如由氮化矽製成之閘極絕緣層30、一本徵非晶矽層、及一經摻雜非晶矽層係譬如利用化學氣相沉積(CVD)連續地沉積至約1500至約5000埃、約500至約2000埃、及約300至600埃的厚度。本徵非晶矽層及經摻雜非晶矽層利用光微影術被蝕刻以在對應於閘極電極26之閘極絕緣層30的一部分上形成一島形半導體層40及一經摻雜半導體層50。
接著，參照第9A及9B圖，譬如利用濺鍍在閘極絕緣層30及經摻雜半導體層50上順序性形成一障壁層、一包括銅或銅合金之銅傳導層、一包括氮化銅之中間層、及一蓋覆層，藉以形成一四層式資料層。然後，一用以界定一資料導線(62、65、66、67及68)之光阻圖案形成於四層式資料層上。然後，蓋覆層、中間層及銅傳導層利用光阻圖案作為蝕刻罩幕被順序性濕蝕刻藉以曝露障壁層。然後，障壁層利用光阻圖案作為蝕刻罩幕被乾蝕刻。這完成了資料導線(62、65、66、67及68)，其包括分別由障壁層621、651、661、671及681、銅傳導層622、652、662、672及682、中間層623、653、663、673及683、及蓋覆層624、654、664、674及684所構成之一資料線62、一源極電極65、一汲極電極66、一汲極電極延伸部67、及一資料墊68。上述用以形成導線之方法係適用於資料導線(62、65、66、67及68)之形成。因此，如上文參照第1圖所描述，因為介於銅傳導層622、652、662、672及682與蓋覆層624、654、664、674及684之間的中間層623、653、663、673及683係遏阻濕蝕刻及光阻圖案移除期間之電子轉移且因此遏阻電流腐蝕，資料導線(62、65、66、67及68)展現一良好的側向輪廓而無側向腐蝕及一良好的推拔角而無懸伸。此外，雖然銅傳導層622、652、662、672及682被濕蝕刻，經摻雜半導體層50係覆蓋有障壁層621、651、661、671及681。因此，經摻雜半導體層50可被保護不受溶於蝕刻劑中的銅離子之穿透。
障壁層621、651、661、671及681的乾蝕刻之後，經摻雜半導體層50的未曝露部分亦即未被資料導線(62、65、66、67及68)覆蓋之部分係被乾蝕刻以相對於閘極電極26形成歐姆接觸層55及56且曝露半導體層40。此處，當蝕刻障壁層621、651、661、671及681時所使用之蝕刻氣體亦可使用於經摻雜半導體層50之乾蝕刻中，或者可只藉由另一蝕刻氣體取代該蝕刻氣體來連續地進行蝕刻。這完成了一底閘極模式TFT，其中半導體層40、歐姆接觸層55及56、源極電極65及汲極電極66係配置於閘極電極26上，而閘極電極26配置於半導體層40的通路區底下。
接著，參照第10A及10B圖，一鈍化層70形成為由一具有良好平面化特徵及光敏性質的有機材料、一能夠被電漿增強式CVD(PECVD)沉積之低介電絕緣材料(譬如a－Si：C：O、a－Si：O：F)、或一諸如氮化矽(SiNx)等無機材料所製成之單層或多層。
然後，鈍化層70係連同閘極絕緣層30利用光微影術被圖案化以形成用以分別曝露閘極墊24、汲極電極延伸部67及資料墊68之接觸孔74、77及78。當鈍化層70由一具有光敏性質的有機材料製成時，可只利用光微影術來形成接觸孔74、77及78。在此時，可在一使閘極絕緣層30及鈍化層70大致相同之蝕刻條件下進行光微影術。
最後，如第6A及6B圖所示，利用光微影術來沉積及蝕刻一ITO膜以形成分別經由接觸孔77、74及78連接至汲極電極66、閘極墊24及資料墊68之像素電極82、輔助閘極墊84及輔助資料墊88。
雖然本發明的示範性實施例中描述半導體層形成島形及與資料導線具有不同圖案之TFT基材及一用以製造TFT基材之方法，本發明亦可適用於一具有一半導體層及一具有大致相同圖案的資料導線之TFT基材及一製造其TFT基材之方法，其將參照第11A及11B圖予以描述。第11A圖為第6A圖所示的TFT基材之一經修改範例的佈局，而第11B圖為沿著第11A圖的線B－B’所取之剖視圖。
參照第11A及11B圖，所顯示的TFT基材具有與第6A及6B圖所示的經修改TFT基材大致相同之結構，差異在於半導體層42、44及48、歐姆接觸層52、55、56及58以與資料導線(62、65、66、67及68)大致相同的圖案形成，亦即呈現線圖案。然而，歐姆接觸層52、55、56及68大致具有與資料導線(62、65、66、67及68)相同之圖案，但差異處在於半導體層44未在通路部切斷。不同於其中使用不同罩幕來形成一半導體層及一資料導線之根據本發明的一實施例之TFT基材的製造方法，根據本發明另一實施例之製造方法中，一資料導線、歐姆接觸層及資料線係利用包括一開縫或可半滲透薄膜之單一罩幕被圖案化。
下文中，參照第12A至12C圖來描述根據本發明另一實施例之一TFT基材。根據本發明另一實施例之TFT基材係使用於有機EL顯示器裝置且包括根據本發明的一實施例之導線結構。第12A圖為根據本發明另一實施例之一TFT基材的佈局，而第12B及12C圖為沿著第12A圖的線B－B’及C－C’所取之各別剖視圖。
參照第12A至12C圖，一由氧化矽或氮化矽製成之阻絕層11係沉積在一絕緣基材10上。譬如由多晶矽製成之第一及第二半導體層40a及40b係配置於阻絕層11上。第二半導體層40b連接至一譬如由多晶矽製成之電容器半導體層40c。第一半導體層40a係包括第一TFT部405a、406a及402a，而第二半導體層40b包括第二TFT部405b、406b及402b。稱為第一源極區之第一TFT部405a、406a及402a的第一TFT部405a以及稱為第一汲極區之區406a係摻雜有n型雜質，而稱為第二源極區之第二半導體層40b的第二TFT部405b以及稱為第二汲極區之區406b係摻雜有p型雜質。根據驅動條件，第一源極及汲極區405a及406a可摻雜有p型雜質而第二源極及汲極區405b及406b可摻雜有n型雜質。
一由氧化矽或氮化矽製成之閘極絕緣層30係配置於半導體層40a、40b及40c上。
閘極絕緣層30上，配置有一閘極導線，其包括延伸於一橫向方向中之閘極線22，一連接至閘極線22而具有一突形且重疊於一第一TFT的通路區402a之第一閘極電極26a，一與閘極線22隔離且重疊於一第二TFT的通路區402b之第二閘極電極26b，及一連接至第二閘極電極26b且重疊於下方的電容器半導體層40c之儲存電極27。
閘極導線(22、26a、26b及27)具有由障壁層261a、261b及271、銅或銅合金製成的銅傳導層262a、262b及272、包括氮化銅之中間層263a、263b及273、及蓋覆層264a、264b及274所構成之一四層式結構。雖然未圖示，閘極線22亦具有與閘極導線(26a、26b及27)相同之結構。具有如下述的多層式結構之閘極導線(26a、26b及27)中，亦包括有閘極線22且閘極導線(26a、26b及27)的多層式特徵對於閘極線22亦成立。
如同上文參照第1至5圖所描述之本發明的導線結構係適用於四層式閘極導線(22、26a、26b及27)。此處，障壁層261a、261b及271係輔助銅傳導層262a、262b及272黏著至閘極絕緣層30，並遏阻一構成絕緣基材10的材料與一構成銅傳導層262a、262b及272的材料之間的間際擴散。介於銅傳導層262a、262b及272與蓋覆層264a、264b及274間之中間層263a、263b及274係遏阻電子交換所造成的電流腐蝕。同時，因為直接位於閘極導線(22、26a、26b及27)下方之閘極絕緣層30未在蝕刻期間被銅離子的穿透顯著地影響，障壁層261a、261b及271亦可由一能夠連同銅傳導層262a、262b及272在相同程序中被蝕刻之材料製成，就像蓋覆層264a、264b及274。
一第一間層絕緣層71係配置於其上設有閘極導線(22、26a、26b及27)之閘極絕緣層30上。
一資料導線(62、63、65a、65b、66a及66b)形成於第一間層絕緣層71上。資料導線(62、63、65a、65b、66a及66b)係包括一延伸於一縱向方向中、交會閘極線22且界定像素之資料線62，一供應一驅動電壓之驅動電壓線63，一經由一身為資料線62分支的接觸孔75a連接至第一源極區405a之第一源極電極65a，一與第一源極電極65a分開且連接至第一汲極區406a之第一汲極電極66a，一經由一身為驅動電壓線63分支的接觸孔75b連接至第二源極區406a之第二源極電極65b，及一與第二源極電極65b分開且連接至第二汲極區406b之第二汲極電極66b。第一汲極電極66a係經由穿過第一間層絕緣層71及閘極絕緣層30之接觸孔76a及73來接觸第一汲極區406a及第二閘極電極26b且將其電性連接。第二汲極電極66b經由穿過第一間層絕緣層71及閘極絕緣層30之接觸孔76b與第二汲極區406b電性連接。
資料導線(62、63、65a、65b、66a及66b)就像閘極導線(22、26a、26b及27)具有由障壁層621、631、651a、651b、661a及661b、銅或銅合金製成之銅傳導層622、632、652a、652b、662a及662b、包括氮化銅之中間層623、633、653a、653b、663a及663b、及蓋覆層624、634、654a、654b、664a及664b所構成之一四層式結構。
根據本發明之上述多層式導線結構係適用於資料導線(62、65、66、67及68)。此處，障壁層係輔助傳導層622、632、652a、652b、662a及662b黏著至下結構亦即半導體層405a、405b、406a及406b及第一間層絕緣層71，並遏阻形成半導體層405a、405b、406a及406b及第一間層絕緣層71之材料以及形成銅傳導層622、632、652a、652b、662a及662b之材料擴散至彼此中。此外，介於各銅傳導層622、632、652a、652b、662a及662b與各蓋覆層624、634、654a、654b、664a及664b間之中間層623、633、653a、653b、663a及663b係遏阻電子交換所造成的電流腐蝕。同時，直接位於資料導線(62、63、65a、65b、66a及66b)下方之半導體層405a、405b、406a及406b係容許資料導線(62、63、65a、65b、66a及66b)的沉積但未被蝕刻，而第一間層絕緣層71未在蝕刻期間被銅離子的穿透顯著地影響。因此，障壁層621、631、651a、651b、661a及661b亦可由一能夠連同銅傳導層622、632、652a、652b、662a及662b被蝕刻之材料製成，就像蓋覆層624、634、654a、654b、664a及664b。
此處，半導體層40a及40b、第一及第二閘極電極26a及26b、第一及第二源極電極65a及65b、及第一及第二汲極電極66a及66b係分別構成第一及第二TFT。第一TFT為一切換TFT而第二TFT為一驅動TFT。本發明的示範性實施例中，採用一其中使閘極電極26a及26b分別形成於包括通路部402a及402b之半導體層40a及40b上方之頂閘極型TFT。
一由氮化矽、氧化矽或一有機絕緣材料製成之第二間層絕緣層72係沉積在資料導線(62、63、65a、65b、66a及66b)上。第二間層絕緣層72係包括一用以曝露第二汲極電極66b之接觸孔72b。
一經由接觸孔72b連接至第二汲極電極66b之像素電極82係配置於第二間層絕緣層72上。像素電極82較佳由一諸如Al(或Al合金)或Ag(或Ag合金)等高反射率材料製成。需要時，像素電極82可由一諸如ITO或IZO等透明傳導材料製成。可根據顯示器裝置是否為其中使一圖像對於TFT往下顯示之底發射型或其中使一圖像對於TFT往上顯示之頂發射型，來適當地選擇一用以形成像素電極82之材料。
一由一有機絕緣材料製成之隔壁91係形成於第二間層絕緣層72上以分離有機光發射胞元。隔壁91藉由曝露及顯影一包含一黑顏料的光敏劑所形成以作為一阻絕層且簡化其形成程序。一有機光發射層92係形成於被隔壁91圍繞之像素電極82上的一區中。有機光發射層92係由發射紅、綠、及藍色的一者之有機層製成，而有機光發射層92之紅、綠及藍有機層係重覆地順序性配置。
一緩衝層95配置於有機光發射層92及隔壁91上。可省略緩衝層95。
一共同電極100係形成於緩衝層95上。共同電極100由一諸如ITO或IZO等透明傳導材料製成。當像素電極82可由一諸如ITO或IZO等透明傳導材料製成時，共同電極100可由一諸如Al(或Al合金)或Ag(或Ag合金)等高反射率材料製成。
根據本發明另一實施例之TFT基材係可適用於一有機EL顯示器裝置。
接著，將參照第12A至12C、及13A至18C圖詳細地描述根據本發明另一實施例之一用以製造一TFT基材之方法。第13A、14A、15A、16A、17A及18A圖為顯示一用以製造第12A圖所示的TFT基材之方法的順序性佈局，而第13B、14B、15B、16B、17B及18B圖分別為沿著第13A、14A、15A、16A、17A及18A圖的線B－B’所取之順序性佈局。
參照第13A至13C圖，氮化矽譬如沉積在一基材10上以形成一阻絕層11。然後，非晶矽係利用低壓CVD(LPCVD)或電漿增強式CVD(PECVD)沉積在阻絕層11上、圖案化、且譬如利用雷射輻照或退火結晶成多晶矽，以形成多晶矽製成之半導體層40a、40b及40c。
接著，參照第14A至14C圖，氮化矽譬如利用CVD譬如沉積在其上設有半導體層40a、40b及40c之阻絕層11上以形成一閘極絕緣層30。
然後，譬如利用濺鍍順序性堆積障壁層261a、261b及271、含銅或銅合金的銅傳導層262a、262b及272、含氮化銅的中間層263a、263b及273、及蓋覆層264a、264b及274藉以形成一多層式閘極層。
然後，一用以界定一第一閘極電極26a及一閘極線22之第一光阻圖案係形成於多層式閘極層上。在此時，一其中形成有一第二閘極電極26b及一儲存電極27且包括第二TFT的一通路部402a之區係被第一光阻圖案所覆蓋及保護。然後，蓋覆層264a、中間層263a及銅傳導層262a係利用第一光阻圖案作為蝕刻罩幕被順序性濕蝕刻以曝露障壁層。然後，障壁層261a利用第一光阻圖案作為蝕刻罩幕被乾蝕刻。
然後，一n型雜質離子注射至一第一TFT的半導體層40a中以界定第一閘極電極26a底下之一通路區402a且形成第一源極及汲極區405a及406a。然後，移除第一光阻圖案。這完成了閘極線22、第一閘極電極26a、及包括通路區402a之半導體層40a、第一源極區405a、及第一汲極區406a。
然後，形成一用以界定一第二閘極電極26b及一儲存電極27之第二光阻圖案。在此時，一其中形成有第一閘極電極26a及閘極線22且包括第一TFT的通路部402a之區係被第二光阻圖案所覆蓋及保護。然後，蓋覆層264b、274、中間層263b、273、及銅傳導層262b、272利用第二光阻圖案作為蝕刻罩幕被順序性濕蝕刻以曝露障壁層261b及271。然後，障壁層261a、261b及271利用第二光阻圖案作為蝕刻罩幕被乾蝕刻。
然後，一p型雜質注射至一第二TFT的半導體層40b中以界定第二閘極電極26b底下之一通路區402b且形成一第二源極區405b及一第二汲極區406b。然後，移除第二光阻圖案。這完成了第二閘極電極26b、儲存電極27、及包括通路區402b、第二源極區405b及第二汲極區406b之之半導體層40b。
第1圖所示根據本發明的一示範性實施例之導線結構亦可適用於閘極導線(22、26a、26b及27)。因此，所形成之包括銅傳導層262a、262b及272之閘極線(22、26a、26b及27)即便一諸如濕蝕刻及一光阻層的移除等圖案化程序之後仍穩穩地黏著至一下結構。此外，導線結構的側向輪廓不具有懸伸且具有一良好的推拔角。
接著，參照第15A至15C圖，一第一間層絕緣層71係沉積在其上設有閘極導線(22、26a、26b及27)之閘極絕緣層30上。第一間層絕緣層71連同閘極絕緣層30利用光微影術被蝕刻以形成用以曝露第一源極區405a、第一汲極區406a、第二源極區405b及第二汲極區406b之接觸孔75a、76a、75b及76b，及一用以曝露第二閘極電極26b的一部分之接觸孔73。
接著，參照第16A至16C圖，利用濺鍍在第一間層絕緣層71上及經由接觸孔75a、76a、75b及76b所曝露之半導體層40a及40b的部分上順序性堆積一障壁層、一含銅或銅合金的銅傳導層、一含氮化銅的中間層、及一蓋覆層藉以形成一多層式資料層。然後，一用以界定資料導線(62、63、65a、65b、66a及66b)之光阻圖案形成於多層式資料層上。蓋覆層、中間層及銅傳導層係利用光阻圖案作為蝕刻罩幕被順序性濕蝕刻以曝露障壁層。然後，障壁層利用光阻圖案作為蝕刻罩幕被乾蝕刻。這完成了一資料導線(62、63、65a、65b、66a及66b)的形成，其包括一延伸於一縱向方向中、交會閘極線22以定位一像素之資料線62、一用以供應一驅動電壓之驅動電壓線63、一經由一身為資料線62分支的接觸孔75a連接至第一源極區405a之第一源極電極65a、一與第一源極電極65a分開且連接至第一汲極區406a之第一汲極電極66a、一經由一身為驅動電壓線63分支的接觸孔75a連接至第二源極區406a之第二源極電極65b、及一與第二源極電極65b分開且連接至第二汲極區406b之第二汲極電極66b。第1圖所示根據本發明的一示範性實施例之導線結構亦可適用於根據本實施例之資料導線(62、63、65a、65b、66a及66b)。
根據依此完成的資料導線(62、63、65a、65b、66a及66b)，如上文第1圖所示的實施例中所描述，介於銅傳導層622、632、652a、652b、662a及662b與蓋覆層624、634、654a、654b、664a及664b之間的中間層623、633、653a、653b、663a、663b係遏阻一電子轉移，因此遏阻電流腐蝕。因此，資料導線(62、63、65a、65b、66a及66b)展現一良好側向輪廓而無側向腐蝕且由於無懸伸而具有一良好推拔角。此外，雖然銅傳導層622、632、652a、652b、662a及662b被濕蝕刻，源極區405a及405b及汲極區406a及406b覆蓋有障壁層621、631、651a、651b、661a及661b。因此，源極區405a及405b及汲極區406a及406b可被保護不受溶於蝕刻劑中的銅離子之穿透。此實施例的方法所製造之第一及第二TFT係為其中使閘極電極26a及26b配置於半導體層40a及40b上之頂閘極模式第一及第二TFT。
接著，參照第17A至17C圖，一第二間層絕緣層72係沉積且圖案化以形成一用以曝露第二汲極電極66b之接觸孔72b。
參照第18A至18C圖，一諸如鋁(或其合金)或銀(或其合金)等具有良好反射率之金屬係沉積且圖案化以形成一像素電極82。
接著，再度參照第12A至12C圖，一包括一黑顏料之有機膜係塗覆在第二間層絕緣層72上而其上具有像素電極82，然後係為曝光及顯影，以形成一用以覆蓋一有機光發射區域除外的所有區域之隔壁91。然後，一有機光發射層92利用沉積或噴墨列印形成於有機光發射區域中。
然後，一傳導有機材料塗覆在隔壁91及有機光發射層92上以形成一緩衝層95，而ITO或氧化銦鋅(IZO)沉積在緩衝層95上以形成一共同電極100。此處，像素電極82較佳由一諸如ITO或IZO等透明傳導材料製成。在此例中，共同電極100可由一諸如Al(或Al合金)或Ag(或Ag合金)等高反射率材料製成。
雖然已經就各包含一障壁層、一含銅或銅合金的銅傳導層、一氮化銅中間層、及一蓋覆層之四層式閘極導線及/或資料導線來描述根據本發明數項實施例之TFT基材及其製造方法，閘極及資料導線只有一者可具有一四層式導線結構而另一者可具有此技藝熟知之一導線結構或本發明的範圍內之任何其他特定導線結構。
雖然上文已經描述之根據本發明的一實施例之TFT基材及其製造方法在範例中適用於一底閘極型LCD，本發明不在此限且亦可適用於一有機EL顯示器。在此例中，對於各像素提供一對底閘極型TFT分別作為一切換TFT及一驅動TFT。雖然上文已經描述之根據本發明另一實施例之TFT基材及其製造方法在範例中適用於一頂閘極型有機EL顯示器，本發明不在此限且亦可適用於一對於各像素具有一TFT之LCD的一TFT基材。在此例中，頂閘極型TFT LCD較佳屬於反射型。除了所顯示的實施例外，根據本發明之TFT基材及其製造方法可適用於一具有一色濾器上的TFT之色濾器上陣列(AOC)基材。並且，根據本發明之TFT基材及其製造方法可適用於廣泛不同的TFT基材，並未提供詳細說明以免不必要地模糊了本發明的態樣。
如上述，根據本發明，可遏阻一銅傳導層之化學氧化或腐蝕同時維持銅傳導層與一下結構之良好黏著。此外，遏阻了懸伸現象且確保低電阻銅導線之可靠度，藉以改良信號特徵及影像品質。
尚且，在根據本發明之一TFT基材及一製造該TFT基材之方法中，可獲得一閘極導線及/或一資料導線的優良可靠度，藉以改良一信號特徵及影像品質。
綜合詳細描述來說，熟習該技術者將瞭解可對於較佳實施例作出許多變異及修改而不顯著地脫離本發明的原理。因此，本發明的所揭露較佳實施例係使用於一般性及描述性意義而非限制之用。
1．．．下結構
2．．．導線
2a，221，241，261，261a，261b，271，621，631，651，651a，651b，661，661a，661b，671，681．．．障壁層
2b，222，242，262，262a，262b，272，622，632，652，652a，652b，662，662a，662b，672，682．．．銅傳導層
2c，223，243，263，263a，263b，273，623，633，653a，653b，663a，663b，673，683．．．中間層
2d，224，244，264，264a，264b，274，624，634，654a，654b，664，664a，664b，674，684．．．蓋覆層
3．．．光阻圖案
10．．．絕緣基材
11．．．阻絕層
22．．．閘極線
24．．．閘極墊
26．．．閘極電極
26a．．．第一閘極電極
26b．．．第二閘極電極
27．．．儲存電極
28．．．儲存電極線
30．．．閘極絕緣層
40．．．島形半導體層
40a．．．第一半導體層
40b．．．第二半導體層
40c．．．電容器半導體層
42，44，48．．．半導體層
50．．．經摻雜半導體層
52，55，56，58．．．歐姆接觸層
62．．．資料線
63．．．驅動電壓線
65．．．源極電極
65a．．．第一源極電極
65b．．．第二源極電極
66．．．汲極電極
66a．．．第一汲極電極
66b．．．第二汲極電極
67．．．汲極電極延伸部
68．．．資料墊
70．．．鈍化層
71．．．第一間層絕緣層
72．．．第二間層絕緣層
72b，73，74，75a，75b，76a，76b，77，78．．．接觸孔
82．．．像素電極
84．．．輔助閘極墊
88．．．輔助資料墊
91．．．隔壁
92．．．有機光發射層
95．．．緩衝層
100．．．共同電極
402a．．．第一TFT的通路區
402b．．．第二TFT的通路區
405a．．．第一源極區
405b．．．第二源極區
406a．．．第一汲極區
406b．．．第二汲極區
第1圖為根據本發明的一實施例之一導線結構的剖視圖；第2至5圖為顯示根據本發明的一實施例之一用以形成一導線之方法的順序性剖視圖；第6A圖顯示根據本發明的一實施例之一TFT基材的一佈局，而第6B圖為沿著第6A圖的線B－B’所取之剖視圖；第7A、8A、9A及10A圖為顯示一用以製造第6A圖所示的TFT基材之方法的順序性佈局；第7B、8B、9B及10B圖分別為沿著第7A、8A、9A及10A圖的線B－B’所取之剖視圖；第11A圖為第6A圖所示的TFT基材之一經修改範例的一佈局；第11B圖為沿著第11A圖的線B－B’所取之剖視圖；第12A圖為根據本發明另一實施例之一TFT基材的一佈局；第12B及12C圖為沿著第12A圖的線B－B’及C－C’所取之各別剖視圖；第13A、14A、15A、16A、17A及18A圖為顯示一用以製造第12A圖所示的TFT基材之方法的順序性佈局；第13B、14B、15B、16B、17B及18B圖分別為沿著第13A、14A、15A、16A、17A及18A圖的線B－B’所取之順序性剖視圖；及第13C、14C、15C、16C、17C及18C圖分別為沿著第13A、14A、15A、16A、17A及18A圖的線C－C’所取之順序性剖視圖。
1．．．下結構
2．．．導線
2a．．．障壁層
2b．．．銅傳導層
2c．．．中間層
2d．．．蓋覆層

Claims (16)

  1. 一種薄膜電晶體(TFT)基材，其包含：一閘極導線，其配置於一絕緣基材上且包含一延伸於一第一方向中之閘極線以及一連接至該閘極線之閘極電極；一資料導線，其與該絕緣基材上之閘極導線絕緣且包含一延伸於一第二方向中之資料線以交會該閘極線，一源極電極連接至該資料線，而一汲極電極與該源極電極分離；一鈍化層，位在資料導線上且具有一接觸孔，其曝露出該汲極電極；一像素電極，其配置於鈍化層上且經由該接觸孔連接至該汲極電極，其中該閘極導線或該資料導線具有一障壁層配置於一下結構上，一銅傳導層配置於該障壁層上包含銅或銅合金，一中間層配置於該銅傳導層上包含氮化銅，及一蓋覆層配置於該中間層上，且其中該障壁層、該銅傳導層、該中間層及該蓋覆層具有大致相同的圖案形狀。
  2. 如申請專利範圍第1項之TFT基材，其中該障壁層包含Cr、Ti、Ta、V、Zr、W、Nb、Co、Ni、Pd、Pt、或其一化合物。
  3. 如申請專利範圍第1項之TFT基材，其中該中間層具有位於約50至約1000埃範圍中之一厚度。
  4. 如申請專利範圍第1項之TFT基材，其中該中間層包含約0.001至約50原子百分比的氮。
  5. 如申請專利範圍第1項之TFT基材，其中該蓋覆層包含Mo、MoN、MoW、MoTi、MoNb、MoZr、IZO、ITO、非晶ITO、或其一化合物。
  6. 一種用以製造一薄膜電晶體(TFT)基材之方法，該方法包含：形成一閘極導線於一絕緣基材上，該閘極導線包含一延伸於一第一方向中之閘極線及一連接至該閘極線之閘極電極；形成一資料導線於該絕緣基材上，該資料導線與該閘極導線絕緣且包含一延伸於一第二方向中以交會該閘極線之資料線而具有一像素配置於該交會處，一源極電極連接至該資料線，而一汲極電極與該源極電極分離；及形成一在該各像素處連接至該汲極電極之像素電極，其中形成該閘極導線或該資料導線係包括形成一障壁層於一下結構上，形成一包含銅或銅合金之銅傳導層於該障壁層上，形成一包含氮化銅之中間層於該銅傳導層上，形成一包含Mo、MoN、MoW、MoTi、MoNb、MoZr、IZO、ITO、非晶ITO、或其一化合物之蓋覆層於該中間層上，蝕刻該蓋覆層、該中間層及該銅傳導層以曝露該障壁層，及蝕刻該障壁層， 其中該汲極電極之該中間層之上表面係完全被該蓋覆層所覆蓋。
  7. 如申請專利範圍第6項之方法，其中該障壁層包含Cr、Ti、Ta、V、Zr、W、Nb、Co、Ni、Pd、Pt、或其一化合物。
  8. 如申請專利範圍第6項之方法，其中形成該中間層時，在一含氮大氣下濺鍍一銅標靶。
  9. 如申請專利範圍第8項之方法，其中在供應氮之同時於現場連續地進行形成該銅傳導層及形成該中間層。
  10. 如申請專利範圍第6項之方法，其中該中間層具有位於約50至約1000埃範圍中之一厚度。
  11. 如申請專利範圍第6項之方法，其中該中間層包含約0.001至約50原子百分比的氮。
  12. 如申請專利範圍第6項之方法，其中蝕刻該蓋覆層、該中間層及該銅傳導層時，該蓋覆層、該中間層及該銅傳導層係被濕蝕刻。
  13. 如申請專利範圍第12項之方法，其中蝕刻該蓋覆層、該中間層及該銅傳導層時，該蓋覆層、該中間層及該銅傳導層係利用相同蝕刻劑在相同程序中被蝕刻。
  14. 如申請專利範圍第6項之方法，其中蝕刻該障壁層時，該障壁層被乾蝕刻。
  15. 如申請專利範圍第6項之方法，其中蝕刻該障壁層以形成該資料導線係進一步包含蝕刻該障壁層底下之一歐姆接觸層以曝露一半導體層。
  16. 如申請專利範圍第15項之方法，其中蝕刻該障壁層以形成該資料導線及蝕刻該歐姆接觸層係連續地進行。
TW095123625A 2005-07-15 2006-06-29 導線結構、形成導線之方法、薄膜電晶體基材及製造薄膜電晶體基材之方法 TWI387108B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050064486A KR101167661B1 (ko) 2005-07-15 2005-07-15 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법

Publications (2)

Publication Number Publication Date
TW200707754A TW200707754A (en) 2007-02-16
TWI387108B true TWI387108B (zh) 2013-02-21

Family

ID=37609721

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095123625A TWI387108B (zh) 2005-07-15 2006-06-29 導線結構、形成導線之方法、薄膜電晶體基材及製造薄膜電晶體基材之方法

Country Status (4)

Country Link
US (2) US7586197B2 (zh)
KR (1) KR101167661B1 (zh)
CN (1) CN100562998C (zh)
TW (1) TWI387108B (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101167661B1 (ko) * 2005-07-15 2012-07-23 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR101235106B1 (ko) * 2006-06-30 2013-02-20 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
TW200805667A (en) * 2006-07-07 2008-01-16 Au Optronics Corp A display panel structure having a circuit element and a method of manufacture
KR20080008562A (ko) * 2006-07-20 2008-01-24 삼성전자주식회사 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치
KR101326128B1 (ko) * 2006-09-29 2013-11-06 삼성디스플레이 주식회사 표시 장치용 배선, 식각액, 박막 트랜지스터 표시판 및 그제조 방법
KR100978264B1 (ko) 2006-12-26 2010-08-26 엘지디스플레이 주식회사 반사투과형 액정표시장치 및 그 제조방법
EP2101346A4 (en) * 2006-12-28 2015-11-18 Ulvac Inc METHOD FOR FORMING WIRING FILM, TRANSISTOR, AND ELECTRONIC DEVICE
KR101308534B1 (ko) * 2007-07-18 2013-09-23 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
TWI425639B (zh) * 2007-10-22 2014-02-01 Au Optronics Corp 一種薄膜電晶體及其製造方法
TWI353641B (en) * 2008-04-11 2011-12-01 Au Optronics Corp Active device array substrate and its producing me
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
KR101540341B1 (ko) * 2008-10-17 2015-07-30 삼성전자주식회사 패널 구조체, 패널 구조체를 포함하는 표시장치 및 이들의 제조방법
JP5212095B2 (ja) * 2008-12-26 2013-06-19 大日本印刷株式会社 有機エレクトロルミネッセンス素子およびその製造方法
TWI479574B (zh) * 2009-03-16 2015-04-01 Hannstar Display Corp Ｔｆｔ陣列基板及其製造方法
JPWO2010143609A1 (ja) * 2009-06-12 2012-11-22 株式会社アルバック 電子装置の形成方法、電子装置、半導体装置及びトランジスタ
KR101232736B1 (ko) * 2009-10-01 2013-02-13 엘지디스플레이 주식회사 어레이 기판
KR20110067765A (ko) * 2009-12-15 2011-06-22 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN102983101B (zh) * 2011-08-04 2015-06-17 东友精细化工有限公司 液晶显示装置用阵列基板的制造方法
KR102068956B1 (ko) * 2012-02-15 2020-01-23 엘지디스플레이 주식회사 박막트랜지스터, 박막트랜지스터 어레이 기판 및 이의 제조방법
KR101335527B1 (ko) * 2012-02-23 2013-12-02 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조 방법
KR101968115B1 (ko) 2012-04-23 2019-08-13 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR102069158B1 (ko) * 2012-05-10 2020-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선의 형성 방법, 반도체 장치, 및 반도체 장치의 제작 방법
KR101486363B1 (ko) * 2012-08-22 2015-01-26 엘지디스플레이 주식회사 유기전계발광표시장치
KR20140032155A (ko) * 2012-09-06 2014-03-14 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
KR101953215B1 (ko) * 2012-10-05 2019-03-04 삼성디스플레이 주식회사 식각 조성물, 금속 배선 및 표시 기판의 제조방법
KR101973164B1 (ko) * 2012-10-08 2019-08-27 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 표시 장치
KR102046996B1 (ko) 2012-10-16 2019-11-21 삼성디스플레이 주식회사 박막 트랜지스터 표시판
JP5951442B2 (ja) * 2012-10-17 2016-07-13 株式会社半導体エネルギー研究所 半導体装置
CN102956713B (zh) * 2012-10-19 2016-03-09 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN102956715B (zh) * 2012-11-02 2015-04-01 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN103000627A (zh) 2012-12-06 2013-03-27 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
US8753975B1 (en) 2013-02-01 2014-06-17 Globalfoundries Inc. Methods of forming conductive copper-based structures using a copper-based nitride seed layer without a barrier layer and the resulting device
US8859419B2 (en) 2013-02-01 2014-10-14 Globalfoundries Inc. Methods of forming copper-based nitride liner/passivation layers for conductive copper structures and the resulting device
CN103295970B (zh) * 2013-06-05 2015-04-29 京东方科技集团股份有限公司 阵列基板、其制造方法及显示装置
KR20150073297A (ko) * 2013-12-20 2015-07-01 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 기판 및 표시 기판의 제조 방법
US9550550B1 (en) * 2014-06-17 2017-01-24 Eric T. Housman Tow rope terminal section with climb-aboard provisions
US10175518B2 (en) * 2014-07-30 2019-01-08 Sharp Kabushiki Kaisha Method for manufacturing display device including a wiring layer of a molybdenum-based material
KR102182828B1 (ko) * 2014-08-14 2020-11-26 엘지디스플레이 주식회사 유기발광표시패널
US20170053879A1 (en) * 2015-08-21 2017-02-23 Infineon Technologies Ag Method, a semiconductor device and a layer arrangement
CN106229298B (zh) * 2016-08-17 2018-12-11 武汉华星光电技术有限公司 一种阵列基板及其制作方法
KR102556021B1 (ko) * 2017-10-13 2023-07-17 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
KR102263122B1 (ko) 2017-10-19 2021-06-09 삼성디스플레이 주식회사 트랜지스터 표시판
CN108010960B (zh) * 2017-11-01 2020-11-24 华南理工大学 一种氧化物薄膜晶体管栅电极及其制备方法
CN108682692A (zh) * 2018-05-18 2018-10-19 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
US11145600B2 (en) * 2018-11-20 2021-10-12 Innolux Corporation Electronic device with multilayer electrode and methods for manufacturing the same
TWI691757B (zh) * 2019-01-08 2020-04-21 友達光電股份有限公司 畫素結構
KR102096057B1 (ko) * 2019-04-18 2020-04-02 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 표시 장치
CN111029342B (zh) * 2019-11-07 2024-04-16 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置
KR102129036B1 (ko) * 2020-03-24 2020-07-02 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441489B1 (en) * 1999-03-23 2002-08-27 Nec Corporation Semiconductor device with tantalum nitride barrier film
US6518630B2 (en) * 2001-02-05 2003-02-11 Samsung Electronics Co., Ltd. Thin film transistor array substrate for liquid crystal display and method for fabricating same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5498573A (en) * 1989-11-29 1996-03-12 General Electric Company Method of making multi-layer address lines for amorphous silicon liquid crystal display devices
JPH09258246A (ja) 1996-03-22 1997-10-03 Canon Inc 配線基板、その製造方法及び該配線基板を備えた液晶素子
JP3916334B2 (ja) 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ
KR20050003515A (ko) 2003-06-27 2005-01-12 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR100587659B1 (ko) * 2003-12-31 2006-06-08 동부일렉트로닉스 주식회사 듀얼 다마신 공정 중 구리 산화 방지 방법
TWI354350B (en) * 2005-05-25 2011-12-11 Au Optronics Corp Copper gate electrode and fabricating method there
KR101167661B1 (ko) * 2005-07-15 2012-07-23 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR101308534B1 (ko) * 2007-07-18 2013-09-23 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441489B1 (en) * 1999-03-23 2002-08-27 Nec Corporation Semiconductor device with tantalum nitride barrier film
US6518630B2 (en) * 2001-02-05 2003-02-11 Samsung Electronics Co., Ltd. Thin film transistor array substrate for liquid crystal display and method for fabricating same

Also Published As

Publication number Publication date
KR20070009327A (ko) 2007-01-18
US20090286386A1 (en) 2009-11-19
US7586197B2 (en) 2009-09-08
CN100562998C (zh) 2009-11-25
TW200707754A (en) 2007-02-16
KR101167661B1 (ko) 2012-07-23
US8173492B2 (en) 2012-05-08
CN1897269A (zh) 2007-01-17
US20070013077A1 (en) 2007-01-18

Similar Documents

Publication Publication Date Title
TWI387108B (zh) 導線結構、形成導線之方法、薄膜電晶體基材及製造薄膜電晶體基材之方法
KR101168728B1 (ko) 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
US9431426B2 (en) Thin film transistor array panel including layered line structure and method for manufacturing the same
JP5412026B2 (ja) 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法
JP5111790B2 (ja) エッチング液及びこれを用いた配線形成方法
KR101168729B1 (ko) 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR20070049278A (ko) 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법
US20080073674A1 (en) Thin Film Transistor Array Panel and Method for Manufacturing the Same
JP5214125B2 (ja) 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法
US20090002587A1 (en) Thin film transistor array panel and a manufacturing method thereof
US20060065892A1 (en) Thin film transistor array panel and manufacturing method therefor
US7612377B2 (en) Thin film transistor array panel with enhanced storage capacitors
KR20030016051A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR101085450B1 (ko) 박막트랜지스터 기판과 그 제조방법
KR20020080559A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20080056960A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20070018287A (ko) 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR20060068996A (ko) Ｔｆｔ 기판과 이의 다층 배선의 제조방법